【課題】メモリ資源の最適な利用を実現する。
【解決手段】画像形成装置においてフレームバッファメモリ及びディスプレイリストメモリを有する単独のメモリプールのフレームバッファを管理する方法が開示されている。いくつかの実施形態においては、メモリプールから、少なくとも一つのピクスマップに割り当てられた等しいサイズのブロックを用いた画像に対応する前記ピクスマップを管理する方法は、前記画像のスキャンラインのうち少なくとも一つを求める要求を受け付けるステップと、前記メモリプールに使用可能なメモリブロックがある場合、前記スキャンラインのうち少なくとも一つを求める要求に対して前記メモリプールのブロックのうち少なくとも一つのブロックにポインタを固定するステップと、前記メモリプールに使用可能なメモリブロックがない場合、複数のメモリ解放方法のうち少なくとも一つを適用するステップと、を備える。 （もっと読む）

【課題】効率的なメモリアクセス動作を実現できるメモリアクセス制御回路を提供する。
【解決手段】メモリアクセス制御回路は、レジスタを第１の状態に設定して第１の一連のアドレスを送信し、レジスタを第２の状態に設定して第２の一連のアドレスを送信するアドレス送信部と、レジスタを第３の状態に設定して第１の一連のデータを受信して遅延させることなくデータ処理し、レジスタを第４の状態に設定して第２の一連のデータを受信して所定の遅延時間だけ遅延させてからデータ処理するデータ受信部と、アドレス送信部からの第１の一連のアドレスの送信終了に応答してレジスタの状態をバックアップ部に退避させるとともに第２の状態をレジスタに復帰させ、データ受信部による第１の一連のデータのデータ処理終了に応答して、前記所定の遅延時間を利用してレジスタの状態をバックアップ部に退避させるとともに第４の状態をレジスタに復帰させることを特徴とする。 （もっと読む）

【課題】ディスクリプタ情報を使用するＤＭＡ転送において、画像処理パラメータを効率的に設定する。
【解決手段】一括転送用画像処理パラメータ記憶手段に設定済、あるいは未設定の画像処理パラメータと、ソース画像の画像処理に必要な画像処理パラメータとの差分を管理するパラメータ差分管理手段と、パラメータ差分管理手段の管理情報に基づいて、画像処理パターンを選択してソース画像処理パラメータ記憶手段に、画像処理パラメータを設定する画像処理パラメータ設定手段と、ソース画像処理パラメータ記憶手段に記憶された画像処理パラメータを、一括転送用画像処理パラメータ記憶手段に書き込む一括転送用画像処理パラメータ書込み手段と、ディスクリプタ情報に基づいて、画像処理部へとＤＭＡ転送を行うＤＭＡ転送手段と、を備える。 （もっと読む）

【課題】表示画面上の複数のコンテンツについて、複数の画像投射装置にそれぞれ所望のコンテンツを投射させること。
【解決手段】画像転送装置は、表示ディスプレイに表示されている複数のウィンドウＷ１〜Ｗ４の表示用画像データを生成し、ウィンドウ毎に確保されたＲＡＭ上の記憶領域Ａ１〜Ａ３に格納する。画像転送装置は、ユーザによって入力された指示に従って、各記憶領域Ａ１〜Ａ３と複数のプロジェクタＰＪ１〜ＰＪ３とをそれぞれ対応付ける。画像転送装置は、各記憶領域Ａ１〜Ａ３に格納されているウィンドウＷ１〜Ｗ４の表示用画像データを関連付けられたプロジェクタＰＪ１〜ＰＪ３に転送する。 （もっと読む）

【課題】アドレス計算を必要とせず、命令メモリの面積を削減でき、かつ、レジスタ数を削減することができる画像処理装置を提供する。
【解決手段】画像処理装置１は、画像データを格納するデータメモリ１３と、画像データのフレーム中におけるRPの位置を示す２次元アドレスを保持するRPレジスタ２３と、フレームの幅及び高さに基づいて、RPレジスタ２３に保持される２次元アドレスの制御を行うRP制御部２２とを有する。また、画像処理装置１は、RPからの２次元相対位置を２個の即値の組により指定するフィールドを具備する命令コードに基づいて、データメモリ１３から読み出し対象画素データを読み出す際に、２次元アドレスと、即値の組と、フレームの幅とに基づいて、読み出し対象画素データが格納されているアドレスを計算するアドレス計算ユニット２１ａ〜２１ｃとを有する。 （もっと読む）

【課題】バッファ容量を可及的に削減した画像処理プロセッサを提供する。
【解決手段】デジタル映像信号が入力されてから画像処理が実行されるまでの遅延量を示す情報を有する命令を取得し、該遅延量と外部から入力された画素数のカウンタ値とに基づいて画素位置を算出し、画素位置が有効領域に位置する場合、取得した命令を実行し、画素位置が無効領域に位置する場合、取得した命令を実行しないように構成した。 （もっと読む）

【課題】ルックアップテーブルを使用することによる演算処理の高速化を実現しながらも、ルックアップテーブルを記憶するために必要なメモリ容量を節約することのできる演算装置を提供する。
【解決手段】２ｎ桁（ｎ≧０の整数）の入力データに対する所定の演算結果が設定されたルックアップテーブル２７と、前記入力データに基づいてルックアップテーブル２７をアクセスするアドレス回路２８を備えた演算回路２６であって、アドレス回路２８に、入力データをｎ桁の上位データと下位データに分割し、夫々を大小比較する比較回路２８１と、比較回路２８１による比較結果に基づいて、上位データと下位データを入れ替えてルックアップテーブル２７をアクセスするスイッチ回路２８２を備えている。 （もっと読む）

【課題】メモリアクセス効率を高めたグラフィックス描画装置を提供する。
【解決手段】グラフィックス描画装置は、複数のＹ座標値にそれぞれ対応する複数のスパンのデータを各々が含む複数個のポリゴン形状のデータが与えられ、複数個のポリゴン形状のスパンのデータのうちで同一のＹ座標値を有するスパンのデータを纏めて一連のスパンデータとして出力するスパン選択部と、スパン選択部が出力する一連のスパンデータの各スパンに対して各画素のデータを生成する画素データ生成部と、スパン選択部が出力する一連のスパンデータに対応する各画素のデータを格納するメモリアドレスを纏めてアクセスするメモリアクセス部とを含む。 （もっと読む）

【課題】低コスト且つ低消費電力で画像補間処理をすることができる画像補間処理装置を提供する。
【解決手段】
入力画像データの垂直方向において互いに隣接する画素データを単位画素データ群として一時的に順次保持する画素データ保持部と、少なくとも３つの当該単位画素データ群を記憶できる画像記憶メモリと、を含み、当該画素データ保持部に保持されている単位画素データ群を当該画像記憶メモリに順次記書込むと共に当該画像記憶メモリに記憶されている少なくとも２つの単位画素データ群を同時に読み出す画像補間処理装置。 （もっと読む）

【課題】 フィルタマトリクス生成装置を構成するマトリクス生成部とラインメモリ部間のリード、ライト動作を減少させ、省電力効果を高める。
【解決手段】 マトリクス生成部９は、メモリ要素ラインが複数段配列される。第１〜第Ｎ−１のラインメモリ部１１〜１５は、ライン毎の画像データを入力し、最下位段からライン移行させながら格納してマトリクスデータを生成する。第１〜第Ｎ−１のラインメモリ部１１〜１５は、ライン毎の画像データをラインバッファ１１ａ〜１５ａに格納し、画像データの同一値を検出設定し、１ライン分が同一値であれば、この同一値をマトリクス生成部９のラインに格納制御する。第１〜第Ｎ−１のラインメモリ部１１〜１５は同一値を次段の第２〜第Ｎ−１ラインメモリ部１３〜１５に設定する。 （もっと読む）