【課題】コンデンサ素体に対する端子電極の固着強度を高めた積層電子部品を提供すること。
【解決手段】積層コンデンサ１は、複数の誘電体層４が積層されたコンデンサ素体３と、コンデンサ素体３内に配置された内部電極１０，２０と、コンデンサ素体３の外表面に配置され且つ内部電極１０，２０それぞれに接続された端子電極５，７と、誘電体層４の積層方向に対して交差する面方向に広がり、当該面方向に沿って端子電極５，７に接続されたアンカー電極４０，４２とを備えている。この積層コンデンサ１では、アンカー電極４０，４２が、誘電体層４を構成するセラミック粉を含んでおり、コンデンサ素体３内に埋め込まれるように配置されている。 （もっと読む）

【課題】本発明は、積層型セラミック電子部品及びその製造方法に関する。
【解決手段】本発明の一実施形態によると、誘電体層と内部電極層とが交互に積層された積層体と外部電極とを含んでなる積層型セラミック電子部品であって、積層体で上下に隣り合う内部電極層が重ならないマージン部に位置される内部電極層の領域が、上下に隣り合う内部電極層が重なる重畳部に位置される内部電極層の領域より厚く形成され、マージン部の累積段差が減少することを特徴とする積層型セラミック電子部品が提案される。また、重ならない領域を形成する内部電極パターンの領域が、重なる領域を形成する内部電極パターンの領域より厚く形成されることを特徴とする積層型セラミック電子部品が提案される。 （もっと読む）

【課題】本発明は、積層セラミック電子部品に関する。
【解決手段】本発明の一実施形態による積層セラミック電子部品は、誘電体層を含む積層本体と、上記積層本体の内部に形成され上記積層本体の少なくとも一つ以上の一面に末端が露出される複数の内部電極層と、を含み、上記複数の内部電極層が重なって形成された容量形成部の厚さをＴ１とし、上記内部電極の末端が露出された積層本体の一面において最外郭に配置された内部電極の末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）が０．７０〜０．９５であり、上記容量形成部が形成された積層本体の厚さが上記内部電極の末端が露出された積層本体の一面の厚さより大きいことができる。 （もっと読む）

【課題】クラックを抑制可能な積層コンデンサ及び積層コンデンサの製造方法を提供する。
【解決手段】積層コンデンサは、第１の素体主面を含む第１の誘電体積層体が、第２の素体主面を含む第２の誘電体積層体よりも積層方向に厚く形成されており、第１の外部電極及び第２の外部電極は、第１の素体端面及び第２の素体端面から第１の素体主面にのみに延出するか、又は、第１の外部電極及び第２の外部電極は、第１の素体端面及び第２の素体端面から少なくとも第１の素体主面に延出するとともに、第２の素体主面と第１の素体側面と第２の素体側面との少なくとも１つにも延出し、かつ第１の素体主面に延出する部分の第１の内部電極及び第２の内部電極の引き出し方向における寸法が、第２の素体主面と第１の素体側面と第２の素体側面との少なくとも１つに延出する部分よりも大きい。 （もっと読む）

【課題】高容量を有する薄型積層ワイヤボンディングコンデンサを提供すること。
【解決手段】誘電体セラミック層１の表面及び裏面にコンデンサ電極層２を印刷して、コンデンサとして機能する層を準備し、この層の上下に導通層３を積層して素子厚みをもたせることによって機械的強度を得る。この導通層３にはビアホールが設けられており、穴埋め印刷によってビアホール内に層間導電材料５を充填させる。導通層３の上には表面電極層６が設置され、層間導電材料５を介して、コンデンサ電極層２と電気的に接続する。このように、本発明は、静電容量を取得する誘電体セラミック層１と、機械的強度を維持する導通層３とを別々に形成したことを特徴とする。 （もっと読む）

【課題】高耐破壊電圧をもち、弧絡の発生を最小限に抑えたキャパシタの製造方法を提供する。
【解決手段】積層セラミックコンポーネントの製造方法において、複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、複数の前記電極層が、複数の能動電極の複数層及び複数のシールド電極の複数層を構成して、そして、第一の能動電極と第二の能動電極とを互いに交互に配置した前記能動電極の複数層を構成し、シールド電極の複数層が、上部内部電極シールド及びそれに対向する下部内部電極シールドを有し、前記上部内部電極シールド及び対向する前記下部内部電極シールドが前記能動電極に対面して存在し、且つ、それぞれの前記電極シールドが、対応する前記外部端子に向かって内向きに延長して、さらに付加的なシールド作用を提供するために、複数の前記能動電極に対向する両側部に複数の側部シールドの複数層をさらに構成する。 （もっと読む）

【課題】 信頼性の低下を抑制し且つ小型化に適したチップ状電子部品を提供する。
【解決手段】内部電極１１が埋設されたセラミックからなる部品本体１０と該部品本体１０の外面に形成された外部電極２０とを備えたチップ状電子部品１において、前記外部電極２０は、部品本体の外面に形成された第１の電極層２１と、第１の電極層２１の外面に物理的蒸着法又は化学的蒸着法で形成されてなり且つ部品本体１０内への水素の拡散を防止する保護層２２と、保護層２２の外面に電解メッキで形成された１層以上の第２の電極層２３，２４とを備えたことを特徴とする。 （もっと読む）

【課題】直流抵抗の低減を図りつつ、広帯域にわたって低インピーダンスである貫通型積層コンデンサを提供する。
【解決手段】通電部１１は、複数の通電用内部電極２０を含む。静電容量部１３，１５は、積層方向で隣り合って対向する第一及び第二信号用内部電極３０，３１と、第一及び第二接地用内部電極４０，４１と、を含む。第一接地用内部電極４０は、通電部１１と第一信号用内部電極３０との間に位置し、第一信号用内部電極３０と積層方向で隣り合って対向している。第二接地用内部電極４１は、主面Ｌａ，Ｌｂと第二信号用内部電極３１との間に位置し、第二信号用内部電極３１と積層方向で隣り合って対向している。第一信号用内部電極３０と第一接地用内部電極４０とで形成されるコンデンサ成分の静電容量と、第二信号用内部電極３１と第二接地用内部電極４１とで形成されるコンデンサ成分の静電容量と、が異なる。 （もっと読む）

【課題】本発明は、積層セラミックコンデンサの回路基板の実装構造に関する
【解決手段】本発明の積層セラミックコンデンサの回路基板の実装構造は、内部電極が形成された誘電体層が積層され、前記内部電極に並列接続される外部電極端子が両端部に形成された積層セラミックコンデンサの回路基板の実装構造において、前記積層セラミックコンデンサの内部電極と回路基板が水平状態になるように配置されて前記外部電極端子と回路基板のランドが導電材により接合され、前記外部電極端子の面積Ａ_ＭＬＣＣに対する前記導電材の接合面積Ａ_{ＳＯＬＤＥＲ}の割合は１．４未満で構成されることにより、振動騒音を著しく減少させることができる作用効果が発揮されることができる。 （もっと読む）

【課題】耐湿性が良好で且つ小型化に適したチップ状電子部品を提供する。
【解決手段】内部電極１１が埋設された部品本体１０と該部品本体１０の外面に形成された外部電極２０とを備えたチップ状電子部品１において、前記外部電極２０は、物理的蒸着法又は化学的蒸着法で形成されてなり且つ導電性を有する水素バリア層２１を含む、複数の電極層からなる。 （もっと読む）