【課題】サブパッケージ内の１つ以上の半導体チップに対応付けられる複数の信号のうちのいくつかを、サブパッケージ毎に容易に変える。
【解決手段】複合型積層チップパッケージ２１は、積層された第１および第２のサブパッケージ１Ｓを備えている。各サブパッケージ１Ｓは本体と配線を備えている。本体は、主要部分の上面に配置された複数の第１の端子と、主要部分の下面に配置された複数の第２の端子を有している。第１および第２のサブパッケージ１Ｓは、基準の相対的位置関係とは異なる特定の相対的位置関係で配置されている。いずれの相対的位置関係においても、互いに接する第１のサブパッケージ１Ｓにおける第１の端子と第２のサブパッケージ１Ｓにおける第２の端子の複数の対が形成される。特定の相対的位置関係では、対を構成する第１の端子と第２の端子の組み合わせが、基準の相対的位置関係とは異なる。 （もっと読む）

【課題】第１インターポーザの一方の面に配列された複数の第１ボール電極による接合信頼性が高い小型の半導体装置を提供する。
【解決手段】第２インターポーザ２３３の第１インターポーザ２１３と対向する面２３３ａにおいて、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線とが交差する格子点に第２ボール電極２３５が配置されている。その際、第２インターポーザ２３３の角部に最も近い角部格子点を、第１及び第２インターポーザ２１３，２３３を非接合状態とする非接合格子点とした。 （もっと読む）

【課題】ウエハレベルで製造される積層超小型電子パッケージ、およびこのようなパッケージを製造する方法を提供する。
【解決手段】複数の超小型電子素子を備える第１のサブアセンブリ２１０を複数の超小型電子素子を備える第２のサブアセンブリ２１０上に積層した積層アセンブリ２８０は、それらのエッジに延在するトレース（配線）を有し、次いで、トレースを露出させるために、超小型電子アセンブリ内に部分的にノッチを形成し、続いて、アセンブリの平坦な面に電気接点の端２６６８をもたらすために、ノッチの側壁にリード２６６６を形成する。 （もっと読む）

【課題】系統毎の配線長の違いを抑制し、高速動作を実現できる半導体パッケージを提供すること。
【解決手段】第１主面と、第１主面に対向した第２主面とを有する矩形の基板と、第１主面上に実装される第１の半導体チップと、第１の半導体チップ上に積層される１以上の第２の半導体チップと、１以上の第２の半導体チップ上に積層される１以上の第３の半導体チップと、を備え、基板は、第１主面上の第１の辺側に、１以上の第２の半導体チップの電極と接続される第１の接続端子と、第１の接続端子と電気的に接続され、第１の半導体チップの第１の電極と接続される第３の接続端子と、を有し、第１主面上の第１の半導体チップを挟んで第１の辺と対向する第２の辺側に、１以上の第３の半導体チップの第２の電極と接続される第２の接続端子と、第２の接続端子と電気的に接続され、第１の半導体チップの電極と接続される第４の接続端子と、を有する。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）

【課題】 非対称の伝導性構成要素を有するパッケージ積層構造物を提供する。
【解決手段】 パッケージ積層構造物は、第１辺Ｓ１、第１辺Ｓ１と対向する第２辺Ｓ２、第１辺に近い第１領域及び第２辺Ｓ２に近い第２領域を含む上部パッケージ基板９０１ｃと、上部パッケージ基板９０１ｃ上に配置された第１上部半導体素子を含む上部パッケージ９００ｃと、下部パッケージ基板６０６ｃ及び下部半導体素子６５０を有し、複数のパッケージ間接続部９９０Ａ、９９０Ｂを介して上部パッケージに接続される下部パッケージと、を有する。パッケージ間接続部９９０Ａ、９９０Ｂは、第１パッケージ間接続部、第２パッケージ間接続部、第３パッケージ間接続部、および第４パッケージ間接続部を有する。第１パッケージ間接続部及び第２パッケージ間接続部は第１領域内に配置され、第３パッケージ間接続部は第２領域内に配置される。 （もっと読む）

【課題】上方に別のパッケージが搭載されるパッケージであって、複数のパッケージを積み重ね、プリント基板などに実装された状態で、パッケージ自体が落下時などに外部（別のパッケージを含む）から受ける衝撃または荷重に対し確実に耐え得るパッケージを提供する。
【解決手段】上方に別のパッケージＰ２が搭載されるパッケージＰ１であって、表面３および裏面４を有し、セラミック（絶縁材）からなるパッケージ本体２と、かかるパッケージ本体２の表面３に開口するキャビティ５と、上記パッケージ本体２の表面３上におけるコーナ付近ごとに形成された複数の金属層１０と、かかる複数の金属層１０のうち、隣り合う金属層１０の間に設けられる凸部１２，１４と、を含む、パッケージＰ１。 （もっと読む）

【課題】信号波形の観測精度を向上させる。
【解決手段】第１の半導体装置の複数の電極パッド(P100)は、第１の接続パッドを含み、第２の半導体装置の複数の電極パッド(P200)は、互いに電気的に接続された第２および第３の接続パッドと観測パッドとを含む。平面視において第２の基板(21)の一方面の一部である部分領域が第１の基板(11)に遮蔽されるように第１の半導体装置(10)が第２の半導体装置(20)に積み重ねられた場合に、平面視において第１の接続パッドが第２の接続パッドに重なる。平面視において部分領域が第１の基板(11)から露出されるように第１の半導体装置(10)が第２の半導体装置(20)に積み重ねられた場合に、平面視において第１の接続パッドが第３の接続パッドに重なる。観測パッドは、部分領域に配置される。 （もっと読む）

【課題】信号の歪曲を低減したビア構造物を有する半導体パッケージを提供する。
【解決手段】第１領域ＦＲ、ＦＲの周辺に配置された第２領域ＳＲ、およびＳＲに配置された第１接続パッド３１２を有する第１基板３１１、並びに第１接続パッドに電気的に接続された第１半導体チップ３１８を有する第１半導体パッケージ３１０、第１半導体パッケージ上に配置されて、ＦＲに対応する第３領域ＴＲおよびＳＲに対応する第４領域ＦＲ１、ＦＲ１に配置された第２接続パッド３２２を有する第２基板３２１、並びに第２接続パッドに電気的に接続された第２半導体チップ３２８を有する第２半導体パッケージ３２０、第１接続パッドおよび第２接続パッドに電気的に連結されて第１信号が印加される導電性コネクター３３０、並びに、第１基板と第２基板との間に配置されて、第２信号が印加され第１信号の歪曲を防止するための導電性シールド部材３４０を含む。 （もっと読む）

【課題】薄型で組立て性等に優れるパッケージ構造を保ちつつ、パッケージとしての製造歩留りを向上させることを可能にした積層型半導体パッケージを提供する。
【解決手段】実施形態の積層型半導体パッケージ１は、配線基板２上に積層された第１および第２のモジュール６、７を具備する。第１および第２のモジュール６、７は、それぞれインターポーザ８、１３上に搭載された複数の半導体チップ９、１４と封止樹脂層１１、１６とを備える。インターポーザ８と配線基板２とは、金属ワイヤ、印刷配線層、または金属バンプにより電気的に接続されている。インターポーザ１３と配線基板２とは、金属ワイヤまたは印刷配線層により電気的に接続されている。第１および第２のモジュール６、７は、第３の封止樹脂層２０により封止されている。 （もっと読む）