【課題】半導体デバイスの大型化を抑られる手段を提供する。
【解決手段】上面に端子２９を有する多層配線板２０を作成し、多層配線板２０の端子となるコンタクト導体３０を多層配線板２０の下面に形成し、多層配線板２０の端子となる柱状導体３５を多層配線板２０の上面に形成し、半導体チップ４０を多層配線板２０の上面に搭載して、半導体チップ４０の外部接続用電極４１を端子２９に接続し、封止材５０によって半導体チップ４０を覆い、柱状導体３５を封止材５０から露出させる。このようにして作成した半導体デバイス１〜３の積み重ねに際しては、半導体デバイス１の柱状導体３５と、半導体デバイス２のコンタクト導体３０とをバンプ４によって半田付けし、半導体デバイス２の柱状導体３５と、半導体デバイス３のコンタクト導体３０とをバンプ５によって半田付けする。 （もっと読む）

【課題】発光素子からの熱を確実に放熱するとともに、絶縁層などを除去した部位に熱伝導部材を配置する工程を不要として、製造工程を減らすことが可能なＬＥＤモジュールを提供する。
【解決手段】ＬＥＤモジュール１は、ＬＥＤチップ３が搭載されたパッケージ２と、パッケージ２が配列される基板１０とを備える。パッケージ本体２０の前後の側壁には、電極パッド４ａ、４ｂが設けられ、各電極パッド４ａ、４ｂと基板１０の配線パターンはハンダにより接合される。基板１０は、銅系金属からなるベース部材１１に絶縁層１２と配線パターン１３とが積層される。絶縁層１２は、パッケージ２が配置される部位の一部を取り除いて貫通部１５が形成され、この貫通部１５を介して対向するパッケージ２の裏面とベース部材１１との間にハンダ１６が配置されている。 （もっと読む）

【課題】集積回路のパッケージの低コストなせ遺贈、歩留まりの向上、およびサイズの低減をもたらす、積重ねられた集積回路パッケージインパッケージシステムを提供する。
【解決手段】第１の装置１１２の上にずらされた構成で積重ねられた第２の装置１１４と、基板１０２の第１の開口部１０４を通して第１の装置と基板の底面とを接続する第１の内部相互接続２１２と、第２の開口部１０６を通して第２の装置と基板の底面とを接続する第２の内部相互接続２１８とを備え、第１および第２の装置のそれぞれが、第１の集積回路ダイ３０２の上に、ずらされた状態で第２の集積回路ダイ３０４を有するとともに、第１および第２の集積回路ダイのそれぞれの能動側と接続する装置端子３１２を一方端に備え、第１の内部相互接続は第１の装置の装置端子を介して行なわれ、前記第２の内部相互接続は第２の装置の装置端子を介して行なわれている。 （もっと読む）

【課題】実装基板およびこれに実装される電子部品のリフロー時の反りを抑える。
【解決手段】実装基板４と電子部品３との間にスペーサー１を配置するとともに、スペーサーの配置位置とは異なる位置に、実装基板と電子部品とを接合する接着剤２を配置した。実装基板と電子部品の少なくとも一方に、はんだボール、スペーサーを配置するとともに、スペーサーの配置位置とは異なる位置に熱硬化型接着剤を塗布し、その後、実装基板上に電子部品を搭載し、加熱処理により、熱硬化型接着剤を硬化させた後に、はんだボールを溶融させる。 （もっと読む）

【課題】チップサイズの大きい、すなわち受光エリアの大きい光学素子を最上層に配置することが可能な積層型光学素子パッケージを提供する。
【解決手段】積層型光学素子パッケージは、第一素子１と、第一素子１の上面に搭載された第二素子２と、第一素子１の上面に搭載されたインターポーザー６と、インターポーザー６の上面に搭載された第三素子３と、第三素子３の上面に搭載された第四素子４ａ，４ｂと、第三素子３の上面に搭載されたインターポーザー７と、インターポーザー７の上面に搭載された第五素子５とを含んでいる。第五素子５は、Ｓｉ基板５１と、防塵用のキャップガラス５２と、接合層５３と、発光／受光部５４とを含んでいる。キャップガラス５２は、接合層５３を介して、第五素子５上に固定されている。キャップガラス５２の材質は、第五素子５の光学特性を損なわず、その使用波長に対して優れた透過性を有する必要がある。 （もっと読む）

【課題】複数の積層チップパッケージを積層し互いに電気的に接続した場合に、複数の積層チップパッケージの同じ階層にある半導体チップに対応付けられる複数の信号のうちのいくつかを、積層チップパッケージ毎に容易に変えることができるようにする。
【解決手段】積層チップパッケージは、本体２と、本体２の側面に配置された複数のワイヤＷを含む配線３を備えている。本体２は、複数の階層部分を含む主要部分２Ｍの上面に配置されて配線３に接続された複数の第１の端子４と、主要部分２Ｍの下面に配置されて配線３に接続された複数の第２の端子５を有している。本体２Ｍの上面に垂直な方向から見たときに複数の第２の端子５は複数の第１の端子４とオーバーラップする位置に配置されている。電気的に接続された第１の端子４と第２の端子５の複数の対は、互いにオーバーラップしない位置にある第１の端子４と第２の端子５からなる複数の対を含んでいる。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】積層型半導体装置の半導体素子の温度低減効果を高めること。
【解決手段】積層型半導体装置５０は、半導体パッケージ１の上に、半導体パッケージ５が接続端子８を介して積層されて構成され、マザー基板５１に３次元実装される。積層型半導体装置５０は、半導体パッケージ１，５の間に配置された放熱部材１０を備えている。放熱部材１０は、半導体パッケージ１，５の両方に熱的に接触する接触部１０ａと、半導体パッケージ１，５の外周縁部よりも外方に張り出す張り出し部１０ｂとを有している。放熱部材１０の接触部１０ａには、複数の接続端子８が貫通する開口部１１が形成されている。 （もっと読む）

【課題】ユニット間のパワー端子の接続を溶接やはんだ接続によって行わなくても済む構造の半導体装置を提供する。
【解決手段】複数のユニット１０を積層したときに、各ユニット１０に備えたパワー端子１５の接続部１５ｂが隣接するユニット１０のパワー端子１５の接続部１５ｂに電気的に接続されるようにする。各ユニット１０に備えたパワー端子１５の接続部１５ｂに突起部１５ｃおよび凹部１５ｄを備えた構造とし、かつ、各ユニット１０のパワー端子１５を同じ位置に配置する。これにより、複数のユニット１０を積層したときに、各ユニット１０に備えたパワー端子１５の接続部１５ｂが隣接するユニット１０のパワー端子１５の接続部１５ｂの凹部１５ｄに嵌まり込み、電気的に接続されるようにできる。 （もっと読む）

【課題】製造工程の増大が抑制され、且つ材料費の増大が抑制された半導体モジュール及び半導体モジュールの製造方法を提供する。
【解決手段】スリットを挟んで同一平面レベルに配置された第１及び第２の電極面１１０、１２０を有し、第１の電極面１１０と第２の電極面１２０とがスリットに架橋された連結領域によって部分的に連結された金属板を準備するステップと、第１の主電極２１を第１の電極面１１０に、第２の主電極２２を第２の電極面１２０に、半田リフローによってそれぞれ電気的に接続して、第１及び第２の主電極２１、２２を有する半導体装置２０を金属板に実装するステップと、連結領域を切断して第１の電極面１１０と第２の電極面１２０とを分離するステップとを含む。 （もっと読む）