本発明は、フラット基板内部に組み込まれた、またはフラット基板表面に付設された電気導体構造、および/または技術的にコーティングされた表面を備えるフラット基板に関する。本発明は、少なくとも1つのセンサがフラット基板に組み込まれ、またはフラット基板の表面に付設され、このセンサが、フラット基板内部に生じる変形に応じてセンサ信号を生成すること、少なくとも1つのアクチュエータがフラット基板に組み込まれ、またはフラット基板の表面に付設され、このアクチュエータが、作動されたとき、フラット基板を機械的に再変形させることができること、ならびに、この少なくとも1つのセンサおよび少なくとも1つのアクチュエータと接続された信号ユニットが設けられ、この信号ユニットが、センサ信号に基づいて、アクチュエータを作動させるアクチュエータ信号を生成し、それによってフラット基板内部に生じる変形が低減されることを特色とする。 （もっと読む）

【課題】絶縁性を確保して優れた放熱性を有し、また小型化が可能な二重モールド構造の半導体装置およびその製造方法、また、そのような半導体装置を搭載した電子機器を提供する。
【解決手段】光学的に位置決めされた発光素子２および受光素子３を内包するように透光性樹脂による１次モールドを行って１次樹脂封止部９を形成する。発光素子２および受光素子３は高精度で位置決めがなされる。１次樹脂封止部９に放熱体１１を密接させて搭載した状態のもとで、１次樹脂封止部９の外周に遮光性樹脂による２次モールドを行って２次樹脂封止部１０を形成し、併せて２次樹脂封止部１０に放熱体１１を埋設させる。 （もっと読む）

【課題】 本発明は三次元実装される半導体パッケージ及びその製造方法に関し、薄型化を図れると共に封止樹脂内を貫通して形成される配線の精度向上を図ることを課題とする。
【解決手段】 半導体チップ１１０と、この半導体チップ１１０を封止する封止樹脂１０６と、封止樹脂１０６内に形成された配線１０５とにより半導体パッケージ１００を構成する。かつ、配線１０５を、半導体チップ１１０が接続されると共に封止樹脂１０６の下面１０６ｂに露出するよう形成されたパターン配線１０５ｂと、封止樹脂１０６の厚さ方向に延在するよう形成されており一端がパターン配線１０５ｂに接続されると共に他端部が封止樹脂１０６の上面１０６ａに露出するよう形成されたポスト部１０５ａとにより構成する。 （もっと読む）

【課題】 各種の構造体との一体化を可能にし、これによって得られる電子部品の小型化を可能にしたウエハレベルＣＳＰによる半導体装置と、その製造方法、さらにこの半導体装置を有した電子部品と、回路基板及び電子機器とを提供する。
【解決手段】 半導体基板１０と、半導体基板１０の能動面１０ａ側に設けられた第１の電極１１と、第１の電極１１に電気的に接続して能動面１０ａ側に設けられた外部接続端子１２と、半導体基板１０の能動面１０ａ側に設けられた接続用端子１３と、を備えた半導体装置１である。 （もっと読む）

【課題】 電磁ノイズおよび可視光を適切に遮断可能な受光モジュールを提供すること。
【解決手段】 ダイボンディングパッド１１，１２を有するフレーム１と、ダイボンディングパッド１１にボンディングされた受光素子２と、ダイボンディングパッド１２にボンディングされており、かつ受光素子２を制御するための集積回路素子３と、受光素子２および集積回路素子３を封止し、かつ受光素子２の正面に位置するレンズ４１を有する樹脂パッケージ４と、を備えた受光モジュールＡであって、受光素子２および集積回路素子３を覆う一方、受光素子２とレンズ４１との間に位置する開口５ａを有し、かつ樹脂パッケージ４により封止されたカバー５を備えている。 （もっと読む）

【課題】コストを増大させることなしに、空洞を形成する蓋と仕切壁との接合部分の隙間の発生を防止した高周波パッケージ装置を提供すること。
【解決手段】基板プレート１１上に設けられ基板プレート１１上方の第１空間を囲む第１側壁部１２ａと、この第１側壁部１２ａの上部開口を封止し、第１側壁部１２ａとともに基板プレート１１上に気密性の第１空洞を形成する第１蓋部１５ａと、基板プレート１１上に設けられ基板プレート１１上方の第１空間と相違する第２空間を囲む第２側壁部１２ｂと、この第２側壁部１２ｂの上部開口を封止して、第２側壁部１２ｂとともに基板プレート１１上に気密性の第２空洞を形成し、かつ、第１蓋部１５ａとは独立の第２蓋部１５ｂとを具備している。 （もっと読む）

【課題】耐ノイズ性を向上させるとともに回路基板の小型化を図ったチップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器を提供する。
【解決手段】プリント基板よりなる回路基板２には、受光面が設けられた面に電極を備えたフォトダイオードＰＤと、フォトダイオードＰＤの出力を信号処理する光素子用集積回路チップＩＣ１とが近接して実装される。回路基板２には、回路基板２を厚み方向に貫通する貫通孔２ｃと、フォトダイオードＰＤおよび光素子用集積回路チップＩＣ１の電極がそれぞれ電気的に接続される基板側電極と、両基板側電極間を電気的に接続する配線パターン２ａとを設け、貫通孔２ｃから受光面を露出させた状態でフォトダイオードＰＤを回路基板２上に配置し、フォトダイオードＰＤ及び光素子用集積回路チップＩＣ１の電極をそれぞれ基板側電極にフリップチップボンディングにより接続する。 （もっと読む）

【課題】 外形サイズの異なる圧電振動板の搭載が可能で、圧電振動板の傾きや配線パターンとのショートの問題をなくし、かつ周波数調整する際の悪影響を抑制することができる圧電発振器を提供する。
【解決手段】 集積回路素子２と圧電振動板と、前記集積回路素子を収納する第１の収納部１０ａと、第２の収納部１０ｂとを有してなる絶縁性ベース１とを有する表面実装型圧電発振器であって、前記第２の収納部には、前記圧電振動板の一端を保持する絶縁性の保持台１０ｃと前記第１の収納部を介して前記保持台と対向する位置に枕部１０ｄが形成され、前記保持台の上面には、前記圧電振動板用の一対の配線パターン１２，１３が形成されてなり、前記保持台の第１の収納部に近接する領域には、前記配線パターンより高さの低い絶縁性の補助保持部１０１ｃが形成されてなる。 （もっと読む）

高感度の素子構造体（Ｂ５１，Ｂ５２）を有する表面実装型の電気的素子を提案する。この電気的素子は、２つの基板（５１，５２）の表側に構成される。これらの基板は表側で相互に対向して接続されており、その際には、前記素子構造体（Ｂ５１，Ｂ５２）に対して空洞（ＡＮ）が形成される。すべての素子構造体（Ｂ５１，Ｂ５２）に対する電気的な外部端子（ＡＡ）は両基板のうち１つの表面上に設けられており、とりわけ、上方の基板の裏面または下方の基板の表側に設けられている。両基板間に、適切に構造化された中間層（ＺＳ）が配置されており、該中間層はスペーサとしても、空洞ケーシングを封止するためにも使用される。
（もっと読む）

【課題】 所定面積当たりの半導体集積回路の配置数を多くする。
【解決手段】 複数のドライバーダイウエハと複数のデータ処理ダイウエハの半導体集積回路の良否を判定し（202）、ドライバーダイウエハとデータ処理ダイウエハの互いに群応する半導体集積回路が良の組合せを多くとれるドライバーダイウエハとデータ処理ダイウエハとの組合せを決定し（202,204）、決定された組合せ毎に接着し（206）、決定された組合せ毎に、互いに良の判定の半導体集積回路の駆動回路側に光通信素子を取り付ける（208）。互い良の判定の半導体集積回路毎に切断して、半導体集積回路群を製造し（210）、半導体集積回路群を中継基板に取り付けて、半導体集積回路体を製造し（212）、半導体集積回路体を封止する（214）。 （もっと読む）