【課題】ＤＲＡＭ等の半導体集積回路装置の微細化を図り、また、高性能化を図る。
【解決手段】周辺回路領域に横型のｎチャネル型ＭＩＳＦＥＴを形成した後、その上部に酸化シリコン膜２３を形成し、さらにその上部であって、メモリセル領域ＭＡに、縦型の情報転送用ＭＩＳＦＥＴＱｓであって、下層からｎ型多結晶シリコン膜４１、ノンドープの多結晶シリコン膜４３およびｎ型多結晶シリコン膜４７よりなる半導体柱を有し、ノンドープの多結晶シリコン膜４３の上下には、窒化シリコン膜４２、４６が形成され、半導体柱の側壁に形成された酸化シリコン膜５３をゲート絶縁膜とし、また、ｎ型多結晶シリコン膜５５、５７をゲート電極とする情報転送用ＭＩＳＦＥＴＱｓを形成し、さらに、ｎ型多結晶シリコン膜４７の上部に、情報蓄積用容量素子Ｃを形成する。 （もっと読む）

【課題】消費電流（消費電力）が増加するのを抑制することが可能なメモリを提供する。
【解決手段】このメモリ（ダイオードＲＯＭ）は、複数のワード線７と、複数のビット線１０と、ワード線７に対して平行に延びるように設けられた導電層８と、導電層８とビット線１０とが交差する位置に配置されるメモリセル１１と、所定の数のメモリセル１１ごとに設けられ、ワード線７と導電層８とを接続する複数の裏打ち配線９とを備えている。そして、隣接する裏打ち配線９によって挟まれる所定の数のビット線１０がそれぞれ配置される第１ブロックおよび第２ブロックにおいて、データの読み出し時に同時に選択される第１ブロックのビット線１０の第１ブロックの端部を基準とする位置と、第２ブロックのビット線１０の第２ブロックの端部を基準とする位置とが異なるように構成されている。 （もっと読む）

【課題】垂直型半導体素子及びその製造方法を提供する。
【解決手段】半導体素子及びその製造方法において、半導体素子は単結晶半導体物質からなり、水平方向に延長される基板１００と前記基板上に複数の層間絶縁膜１０５ａ〜１０５ｅを含む。複数のゲートパターン１３２〜１３２ｄは隣接する下部層間絶縁膜と隣接する上部層間絶縁膜の間に各々提供される。単結晶半導体物質の垂直チャンネル１１６は前記複数の層間絶縁膜とゲートパターンを貫通して垂直方向に延長される。そして、前記各々のゲートパターンと垂直チャンネルの間には前記垂直チャンネルから前記ゲートパターンを絶縁させるゲート絶縁膜が具備される。 （もっと読む）

マルチプログラマブル不揮発性デバイスは、ソース／ドレイン領域の一部分に重なるＦＥＴゲートとして機能する浮遊ゲートで動作し、ジオメトリ及び／又はバイアス条件によって可変結合を可能にする。これにより、デバイス用のプログラム供給電圧が可変容量結合によって浮遊ゲートに付与され、デバイスの状態を変更する。本発明は、データ暗号化、リファレンス調整、製造ＩＤ、セキュリティＩＤ及び他の多くのアプリケーションなどの各環境において使用できる。
（もっと読む）

【課題】安価に高集積化された且つ信頼性の低下を抑制した不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスＭＳを有する。メモリストリングスＭＳは、半導体基板Ｂａに対して垂直方向に延びるメモリ柱状半導体層３４と、メモリ柱状半導体層３４から空隙３５を介して形成され且つ電荷を蓄積する電荷蓄積層３６と、電荷蓄積層３６に接するブロック絶縁層３７と、ブロック絶縁層３７と接する複数の第１〜第４ワード線導電層３２ａ〜３２ｄとを備える。 （もっと読む）

【課題】徒に工程数を増加させることなく、第１のセル（メモリセル）とほぼ同一工程・同一構造によりなる第２のセル（リファレンスセル、冗長メモリセル、ＯＴＰ領域等）のデータリテンション特性を大幅に向上させる。
【解決手段】第２のセルがベークのダメージを受けることによりしきい値が初期状態、即ち初期しきい値に戻ろうとする性質があることを利用して、第２のセルの初期しきい値をシフトさせ、当該第２のセルに要求される設定しきい値に可及的に近づける。具体的には、チャネル領域へのしきい値制御用イオン注入を行なう際に、メモリセルと異なる不純物濃度に、又は異なる導電型の不純物をイオン注入する。 （もっと読む）

【課題】素子分離絶縁膜の表面の平坦度を向上させることができる半導体装置の製造方法を提供する。
【解決手段】シリコン酸化膜１１及びシリコン窒化膜１２をハードマスクとして用いながら、半導体基板５１のエッチングを行うことにより、溝１３及び溝１４を形成する。溝１３及び１４を埋め込むようにシリコン酸化膜を高密度プラズマＣＶＤ法により形成する。溝１３上に開口部を備えたレジストパターンをシリコン酸化膜上に形成する。レジストパターンをマスクとして用いながら、窒素イオンをシリコン酸化膜の表面に注入する。レジストパターンし、窒素雰囲気中でアニールを行うことにより、シリコン酸化膜の窒素イオンが導入された部分にシリコン酸窒化膜を形成する。７００℃〜９００℃程度のアンモニア雰囲気中でアニールを行うことにより、シリコン酸化膜のうちで、シリコン酸化膜１１の表面より上方に位置する部分をシリコン窒化膜１８に変化させる。 （もっと読む）

【課題】メモリセルアレイのメモリセルを選択する配線の抵抗率を低減することにより、配線中の電圧降下を低減し、消費電力を低減する半導体ラインの構造を提供する。
【解決手段】集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。上記ドープされた各半導体ライン２０２は、各メモリセルのロウに結合されている。上記集積回路は、上記ドープされた各半導体ライン２０２に接触している導電性クラッディング部２０３を含む。 （もっと読む）

【課題】 安定したスイッチング動作を再現性良く達成することができる可変抵抗素子及びその製造方法を提供する。
【解決手段】 半導体基板１１上に、第１電極１４、第２電極１７、及び前記両電極の間に形成される可変抵抗体５１を有する。可変抵抗体５１は、所定の勾配方向ｄ１に酸素濃度勾配を有する金属酸化物または金属酸窒化物で構成されており、第１電極１４と前記可変抵抗体５１とを電気的に接続する第１接続領域１４ｘと、第２電極１７と可変抵抗体５１とを電気的に接続する第２接続領域１７ｘとが、前記勾配方向ｄ１と直交する方向ｄ２に離間して形成されている。 （もっと読む）

【課題】可変抵抗メモリ装置における消費電力の低減化には、下部電極と可変抵抗材料との接触面積を減らすことが必要である。したがって、本発明の目的は、下部電極をより微小に形成可能な可変抵抗メモリ素子の製造方法を提供することである。
【解決手段】異方性エッチング処理及び等方性エッチング処理を組み合わせることにより、より微小に下部電極を形成することができる。 （もっと読む）