【課題】常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 （もっと読む）

【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板１０と、基板１０の上方に形成された電子走行層３０と、電子走行層３０上に形成された、電子走行層３０とバンドギャップエネルギーの異なる電子供給層４０と、電子供給層４０上に形成されたドレイン電極８０と、ドレイン電極８０に流れる電流を制御するゲート電極７０と、ゲート電極７０をはさんでドレイン電極８０の反対側に形成されたソース電極９０とを備え、ゲート電極７０とドレイン電極８０との間の電子走行層３０の表面には、２次元電子ガスの濃度が他の領域より低い複数の低濃度領域３２が、互いに離れて形成されている、窒化物系半導体デバイス１００。 （もっと読む）

【課題】リーク電流を抑制した半導体装置を提供する。
【解決手段】一態様に係る半導体装置は、第１導電型の半導体層、複数のトレンチ、絶縁層、導電層、第１半導体拡散層、及びアノード電極を有する。半導体層は、半導体基板上に形成され第１の不純物濃度よりも小さい第２の不純物濃度を有する。複数のトレンチは、半導体層の上面から下方に延びるように半導体層中に形成されている。導電層は、絶縁層を介してトレンチを埋めるように形成され且つ半導体層の上面から第１の位置まで下方に延びる。第１半導体拡散層は、複数のトレンチの間に位置する半導体層の上面から第２の位置に達し且つ第２の不純物濃度より小さい第３の不純物濃度を有する。アノード電極は、第１半導体拡散層とショットキー接合されている。半導体層の上面から第２の位置までの長さは、半導体層の上面から第１の位置までの長さの１／２以下である。 （もっと読む）

【課題】素子面積を増加させずに順電圧降下を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１半導体領域と、第１電極と、第２半導体領域と、絶縁領域と、第２電極と、を備える。第１半導体領域は、第１部分と、第１主面上において第１主面に直交する第１方向に延在した第２部分と、を有する第１導電形の半導体領域である。第１電極は、第２部分と対向して設けられた金属領域である第３部分と、第３部分と、第２部分と、をむすぶ第２方向に延在し、かつ第１方向に延在する第４部分と、を有する。第２半導体領域は、第２部分と、第３部分と、のあいだに設けられ、第１半導体領域よりも不純物濃度の低い第１濃度領域を有し、第３部分とショットキー接合した第１導電形の半導体領域である。絶縁領域は、第４部分と、第２半導体領域と、のあいだに設けられる。第２電極は、第１部分と導通する。 （もっと読む）

【課題】オン抵抗が低く、高いアバランシェ耐量を有する半導体装置およびその製造方法を提供することである。
【解決手段】実施形態の半導体装置は、第１半導体層と、複数のベース領域と、ソース領域と、トレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、トレンチ内において、ゲート電極の下にフィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、第１主電極と、第２主電極と、を備える。フィールドプレート絶縁膜の一部の厚さは、ゲート絶縁膜の厚さよりも厚く、一対のトレンチ内に設けられたフィールドプレート絶縁膜の一部どうしの間の第１半導体層の幅は、一対のトレンチ内に設けられたゲート絶縁膜どうしの間のベース領域の幅よりも狭く、第１半導体層と、フィールドプレート絶縁膜の一部と、の界面の直上には、ソース領域が形成されていない。 （もっと読む）

【課題】素子周辺部での耐圧を高くしながら周辺領域の面積を小さくすることが可能な構造を有する半導体装置を製造可能であり、かつ、ＣＭＰ工程に起因して素子周辺部での耐圧が低下してしまうことのない半導体装置を提供する。
【解決手段】ｎ⁻型ドリフト層１１４と、ｎ⁻型ドリフト層１１４における活性領域Ｒ１に形成したｐ型半導体材料からなる複数の柱状埋込層１１８と、周辺耐圧領域Ｒ２に形成したリング状の第２トレンチ１２２、第２トレンチ１２２の内面に形成した絶縁膜１２４及び第２トレンチ１２２の内部に絶縁膜１２４を介して形成した導電性材料層１２６を有し、逆バイアス時には導電性材料層１２６及び柱状埋込層１１８に挟まれた部分のｎ⁻型ドリフト層１１４を空乏化させる周辺耐圧構造１２０と、周辺領域Ｒ３に形成したｐ型半導体材料からなる１又は２以上の第２柱状埋込層１３０とを備える半導体装置１００。 （もっと読む）

【課題】本発明の実施形態は、トレンチ構造におけるゲート・ソース間容量を低減できる半導体装置およびその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１導電形の半導体層と、前記半導体層の第１の主面側に設けられた第１主電極と、前記半導体層の第２の主面側に設けられた第２主電極と、前記半導体層の前記第１の主面側から前記第２の主面の方向に形成されたトレンチの内部に設けられ、前記第１主電極と前記第２主電極との間に流れる電流を制御する２つの第１制御電極と、前記トレンチの内部において、前記２つの第１制御電極と、前記第２の主面側の底面と、の間に設けられた第２制御電極と、を備える。前記２つの第１制御電極は、前記第１の主面に平行な方向に離間して設けられ、それぞれ第１の絶縁膜を介して前記トレンチの内面に対向し、前記第２制御電極は、第２の絶縁膜を介して前記トレンチの内面と対向する。 （もっと読む）

【課題】順方向電圧の低減及びリーク電流の低減を図る半導体装置を提供する。
【解決手段】本実施形態に係る半導体装置は、第１導電形の第１半導体層と、第２導電形の領域であって、前記第１半導体層の第１主面の側に離間して設けられた複数の第２半導体領域と、第２導電形の領域であって、前記第１半導体層の前記第１主面の側に前記複数の第２半導体領域を囲むように設けられた第３半導体領域と、前記第１半導体層及び前記複数の第２半導体領域の上に設けられた第１電極と、を備える。前記第１半導体層は、第１部分と、前記第１部分よりも比抵抗が低く、前記第１部分と前記第１主面とのあいだであって、前記複数の第２半導体領域のあいだ、及び前記第３半導体領域の外側に設けられた第２部分と、を有する。 （もっと読む）

【課題】本発明の実施形態は、サージ耐量が高く、順方向の電流密度を向上させることが可能な半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第１導電形の半導体層と、前記半導体層の第１の主面に選択的に設けられた第２導電形の第１の領域と、前記第１の領域に接続して前記第１の主面に選択的に設けられた第２導電形の第２の領域と、を備える。そして、前記半導体層と前記第１の領域とに接して設けられた第１の電極と、前記第２の領域に接して設けられた第２の電極と、前記半導体層の前記第１の主面とは反対の第２の主面側に電気的に接続された第３の電極とを備える。 （もっと読む）

【課題】ジャンクションバリアショットキー構造をもつダイオードにおいて、ショットキー接合部の逆サージ耐量を改善することが可能なショットキーバリアダイオードを提供する。
【解決手段】ガードリング層１５に隣接した第二半導体層１６１と、この第二半導体層１６１に隣接する第二半導体層１６２との間に跨るように、基板１１の中心領域Ａｃにおいて第三絶縁層２３が形成されている。即ち、第二半導体層１６１と第二半導体層１６２との間で、基板１１の一面（一方の主面）１１ａに露呈された第一半導体層１３を覆うように第三絶縁層２３が形成される。これによって、第三絶縁層２３は、第二半導体層１６１と第二半導体層１６２との間で基板１１の一面１１ａに露呈された第一半導体層１３と、金属層１４との間を電気的に絶縁する。 （もっと読む）