【課題】安定した動作を実行可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、ビット線ＢＬと、ソース線ＳＬと、複数のメモリトランジスタＭＴｒを直列に接続されたメモリストリングＭＳと、ドレイン側選択トランジスタＳＤＴｒと、ソース選択トランジスタＳＳＴｒと、読出動作を制御する制御回路１５とを備える。制御回路１５は、非選択メモリストリングＭＳ（ｕｎｓｅｌＯ１）、ＭＳ（ｕｎｓｅｌＯ２）に接続されたドレイン選択トランジスタＳＤＴｒ（ｕｎｓｅｌ）、ＳＤＴｒ（ｕｎｓｅｌＭＢ）を導通状態とし、、非選択メモリストリングＭＳ（ｕｎｓｅｌＯ１）、ＭＳ（ｕｎｓｅｌＯ２）に接続されたソース選択トランジスタＳＳＴｒ（ｕｎｓｅｌ）、ＳＳＴｒ（ｕｎｓｅｌＭＢ）を非導通状態とする。 （もっと読む）

【課題】コンタクトを高密度に形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ＮＡＮＤ型フラッシュメモリ１において、単一の層間絶縁膜中に形成された全てのコンタクト、すなわち、ビット線コンタクトＣＢ及び非ビット線コンタクトＣＮを、方向Ｖ１に沿って周期Ｐ１で配列されると共に方向Ｖ２に対して交差する方向Ｖ２に沿って周期Ｐ２で配列された２次元格子Ｌの複数の格子点ＬＰの一部に配置する。そして、アクティブエリアが延びる一方向におけるビット線コンタクトＣＢの位置を、連続して配列された３本以上のアクティブエリアを基本単位として周期的に変位させる。また、同一の電位が供給される導電性部材に、２以上のコンタクトを接続する。 （もっと読む）

【課題】メモリセルの閾値電圧の分布幅の拡大を抑制することが可能なＮＡＮＤ型フラッシュメモリを提供する。
【解決手段】ＮＡＮＤ型フラッシュメモリは、半導体基板表面のウェル上に第１の絶縁膜を介して形成され周囲から絶縁された電荷保持層と、前記電荷保持層との間に第２の絶縁膜を介して設けられた制御ゲートと、を有し、且つ前記電荷保持層に保持された電荷量に応じた閾値電圧に対応して情報が記憶されるメモリセルトランジスタと、前記制御ゲートに印加する電圧、および前記ウェルに印加する電圧を制御することにより、前記メモリセルトランジスタの動作を制御する制御回路と、を備える。 （もっと読む）

【課題】本発明の目的は、書き込み／消去特性が向上しつつ、電荷保持特性、が向上した、ＭＯＮＯＳ型メモリを、簡単、且つ、再現性高く、形成する方法を提供することである。
【解決手段】本発明の半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷蓄積膜と、電荷蓄積膜上に形成されたブロック膜と、ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、トンネル絶縁膜は、シリコン基板上に形成された第１のシリコン酸化膜と、第１のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、シリコン窒化膜上に形成された第２のシリコン酸化膜と、を備えたものである。 （もっと読む）

【課題】ＣＭＰのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させる。
【解決手段】半導体基板１１上に形成された多結晶シリコン膜１３をストッパ膜としてシリコン酸化膜１５を化学的機械的研磨にて平坦化する半導体装置の製造方法において、多結晶シリコン膜１３の上層には表面改質膜１３ａが形成され、化学的機械的研磨のスラリ８には、セリア砥粒２１と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子２２、２３が含有されている。 （もっと読む）

【課題】動作信頼性を向上させる半導体記憶装置、及びその製造方法を提供すること。
【解決手段】活性領域ＡＡ上に形成された第１絶縁膜１６と、前記第１絶縁膜１６上に複数配置された微小結晶体の電荷蓄積部１７と、前記電荷蓄積部１７を覆うように、前記第１絶縁膜１６上に形成された第２絶縁膜１８と、前記第２絶縁膜１８上に形成された制御ゲート１９とを具備し、前記第１絶縁膜１６のゲート幅方向の端部における前記電荷蓄積部１７の密度は、ゲート幅方向の中心部における密度よりも大きい。 （もっと読む）

【課題】安価なメモリデバイスを提供する。
【解決手段】１Ｆ^２当り少なくとも１ビットを記憶するよう構成されたメモリセルのアレイは、アレイの最小ピッチの半分に等しい距離で離間した電子メモリ機能を与える実質的に縦型の構造を含む。電子メモリ機能を与える構造は、ゲート当り１ビットを超えて記憶するよう構成されている。また、アレイは、実質的に縦型の構造を含むメモリセルに対する電気接点も含む。セルは、第１のソース／ドレイン領域に隣接したゲート絶縁物にトラップされた多数の電荷レベルの１つを有するようプログラムすることができる。これにより、チャネル領域は第１のしきい値電圧領域と第２のしきい値電圧領域とを有し、プログラムされたセルが低減されたドレインソース電流で動作する。 （もっと読む）

【課題】選択メモリセルから確実にデータを読み出すことのできる不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、データ読み出し動作を制御する制御回路を備える。制御回路は、データ読み出しの実行の際、選択メモリセルＭｎに接続された選択ワード線ＷＬｎに、複数の閾値電圧分布の間の電圧である電圧Ｖｃｇｒｖを印加し、選択ワード線ＷＬｎに隣接する非選択ワード線ＷＬｎ＋１、ＷＬｎ−１に、電圧Ｖｃｇｒｖ以下の電圧Ｖｃｇｒｖを印加し、非選択ワード線ＷＬｎ＋１、ＷＬｎ−１に隣接する非選択ワード線ＷＬｎ＋２、ＷＬｎ−２に、不揮発性メモリセルを導通させ得る読み出しパス電圧Ｖｒｅａｄ以上の電圧ＶｃｇｒｖＨを印加し、非選択ワード線ＷＬｎ＋１、ＷＬｎ−１及び非選択ワード線ＷＬｎ＋２、ＷＬｎ−２を除く非選択ワード線に、読み出しパス電圧Ｖｒｅａｄを印加する。 （もっと読む）

【課題】半導体基板の素子分離溝内の絶縁膜をエッチバック処理したときに側壁に残存する絶縁膜を除去して容量カップリングのロスを低減する。
【解決手段】シリコン基板１に、ゲート絶縁膜４、浮遊ゲート電極用の多結晶シリコン膜５、シリコン窒化膜８を積層形成する。所定間隔で複数のトレンチ１ａを形成し、トレンチ１ａ内に素子分離絶縁膜２を埋め込み形成する。トレンチ１ａ内の素子分離絶縁膜２を所定深さまでエッチバックする。フォトレジストを全面に塗布してトレンチ１ａ底部が露光されにくい条件で露光し、トレンチ１ａの底面部にレジスト１０ａを残す。レジスト１０ａをマスクとしてウェットエッチングでシリコン酸化膜をエッチングしてトレンチ１ａ内の側壁に残存する素子分離絶縁膜を除去する。 （もっと読む）

【課題】高メモリ密度、低電力消費、及び高信頼性を達成可能なＮＡＮＤ型多値メモリセルを提供する。
【解決手段】ＮＡＮＤ型多値メモリセルは、２つのドレイン／ソース領域を基板に有する。２つのドレイン／ソース領域の間における基板の上方には、酸化物−窒化物−酸化物構造体が形成される。このうち窒化物層は、電荷を非対称に捕獲する層として機能する。酸化物−窒化物−酸化物構造体の上方には、制御ゲートが配置される。ドレイン／ソース領域に非対称のバイアスをかけることで、ドレイン／ソース領域に高い電圧が生じ、これによってドレイン／ソース領域の略近傍における電荷捕獲層にＧＩＤＬ（ゲートに起因するドレインでの電流漏れ）正孔注入処理を行い、正孔を非対称な分布で注入する。 （もっと読む）