不揮発性半導体記憶装置
【課題】本発明の目的は、書き込み/消去特性が向上しつつ、電荷保持特性、が向上した、MONOS型メモリを、簡単、且つ、再現性高く、形成する方法を提供することである。
【解決手段】本発明の半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷蓄積膜と、電荷蓄積膜上に形成されたブロック膜と、ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、トンネル絶縁膜は、シリコン基板上に形成された第1のシリコン酸化膜と、第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備えたものである。
【解決手段】本発明の半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷蓄積膜と、電荷蓄積膜上に形成されたブロック膜と、ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、トンネル絶縁膜は、シリコン基板上に形成された第1のシリコン酸化膜と、第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備えたものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型の不揮発性半導体記憶装置に関するものである。
【背景技術】
【0002】
電荷蓄積膜(絶縁膜)の電荷トラップ準位に、電荷を蓄積する不揮発性半導体記憶装置である、いわゆるMONOS型メモリセルにおいては、書き込み/消去特性の向上(書き込み/消去の高速化)と、信頼性(電荷保持特性、ストレス耐性)と、の向上を図ることが、大きな課題となっている。
【0003】
これらの課題のうち、消去特性の向上を図るという課題に対しては、MONOS型メモリセルの備えるトンネル絶縁膜を、単層のシリコン酸化膜の代わりに、積層のONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層構造膜)にすることが提案されている(特許文献1参照)。
【0004】
この提案において、トンネル絶縁膜として用いられる、ONO膜中には、シリコン窒化膜が備えられている。このシリコン窒化膜は、ホールに対するエネルギー障壁が低いという特性を有している。このような特性を有するシリコン窒化膜を、トンネル絶縁膜として、用いることで、トンネル絶縁膜を介して電荷蓄積膜へホールが注入する効率が向上するため、MONOS型メモリセルの消去特性の向上を図ることができるのである。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−184380号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、書き込み/消去特性が向上しつつ、電荷保持特性が向上した、MONOS型メモリを、簡単に、且つ、再現性高く、形成する方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記トンネル絶縁膜は、前記シリコン基板上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備える、ことを特徴とする。
【0008】
本発明の他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記ブロック膜は、前記電荷蓄積膜上に形成された第1のブロック酸化膜と、前記第1のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第2のブロック酸化膜と、を備え、前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【0009】
本発明のさらなる他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【発明の効果】
【0010】
本発明によれば、書き込み/消去特性が向上を図りつつ、電荷保持特性が向上した、MONOS型メモリを、簡単に、且つ、再現性高く、形成することができる。
【図面の簡単な説明】
【0011】
【図1】様々な物質が添加されたシリコン窒化膜のトラップ準位密度を示す図。
【図2】MOSキャパシタの断面図。
【図3】シリコン窒化膜に対するボロンの添加量とシリコン窒化膜中のトラップ準位密度との関係を示す図。
【図4】本発明の第1の実施形態のMONOS型メモリセルの断面図。
【図5】本発明の第1の実施形態のMONOS型メモリセルの書き込み/消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【図6】本発明の第1の実施形態のMONOS型メモリセルの断面図と、本発明の第2の実施形態のMONOS型メモリセルの断面図と、を示す図。
【図7】本発明の第2の実施形態のMONOS型メモリセルの書き込み消去特性測定結果を示す図。
【図8】本発明の第3の実施形態のBiCS型のMONOS型メモリセルの概略図。
【図9】本発明の第3の実施形態のBiCS型のMONOS型メモリセルをより詳細に表した図。
【図10】本発明の第3の実施形態のBiCS型のMONOS型メモリセルの、書き込み/消去のサイクルを印加した後の電荷保持特性測定結果と、高温に10時間放置後の電荷保持特性測定結果と、を示す図。
【図11】本発明の第4の実施形態のMONOS型メモリセルの断面図。
【図12】本発明の第4の実施形態のMONOS型メモリセルの書き込み/消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【発明を実施するための形態】
【0012】
本発明の実施形態を説明する前に、本発明者が本発明をなすに至った経緯について説明する。
【0013】
先に述べたように、MONOS型メモリセルにおけるトンネル絶縁膜として、単層のシリコン酸化膜のかわりに、積層のONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層構造膜)を用いることが、提案されている。
MONOS型メモリセルをこのような構造にすることで、トンネル絶縁膜は、ホールに対するエネルギー障壁が低いシリコン窒化膜を、備えることとなるため、トンネル絶縁膜を介しての電荷蓄積膜へのホールの注入の効率が向上し、メモリセルの消去特性の向上を図ることができる。
【0014】
しかしながら、このようなONO膜を用いたMONOS型メモリセルが、問題を有していることを、本発明者は、独自に知得していた。この問題とは、トンネル絶縁膜としてONO膜を備えるMONOS型メモリセルにおいては、従来のMONOS型メモリセル(トンネル絶縁膜として、単層のシリコン酸化膜を備えるMONOS型メモリセル)と比べて、高温(85℃)に長時間(10時間)放置した後の電荷保持特性が悪いことである。このことは、本発明者が、ONO膜を備えるメモリセルに対して、メモリとしての様々な使用に適しているかを、確認するために、様々な条件での測定を独自に行い、独自に知得したものである。
【0015】
本発明者は、この原因としては、ホール注入効率を改善するONO膜中のシリコン窒化膜が、電荷を蓄積してしまうことによるものであると、考えていた。詳細は以下の通りである。
【0016】
MONOS型メモリセルの電荷蓄積膜として、シリコン窒化膜が用いられていることからもわかるように、シリコン窒化膜は、電荷を蓄積するという特性を有している。従って、当然、トンネル絶縁膜としてのONO膜中のシリコン窒化膜も、電荷を蓄積する特性を有し、メモリセルが書き込まれた際には、このONO膜中のシリコン窒化膜にも、電荷が蓄積されることとなる。そして、このシリコン窒化膜は、トンネル絶縁膜であるから、チャネル領域に物理的に近いところに、配置されている。そのため、このシリコン窒化膜に蓄積された電荷は、温度等の周りの影響を受けて、チャネル領域に移動してしまうこととなる。その結果、トンネル絶縁膜としてONO膜を備えるMONOS型メモリセルにおいては、トンネル絶縁膜として単層のシリコン酸化膜を備える従来のMONOS型メモリセルに比べて、高温に長時間放置した後の電荷保持特性が、悪化してしまうのである。
【0017】
そこで、本発明者は、ONO膜中のシリコン窒化膜がその効果をある程度発揮しつつ、そのシリコン窒化膜にあまり電荷が蓄積しないようにすることで、メモリセルの特性を大きく悪化させることを防ごうと、ONO膜中のシリコン窒化膜の厚さについて、最適化を行っていた。
【0018】
しかし、最適化された厚さを持ったシリコン窒化膜を形成することは、難しく、メモリの量産工程においては、歩留まりを下げる原因となる。また、このような最適化を行うことによって、メモリセルの特性をさらに向上させようすることには、限界がある。
【0019】
よって、本発明者は、MONOS型メモリの歩留まりと特性とをさらに向上させるためには、ONO膜中のシリコン窒化膜の問題(シリコン窒化膜中に電荷が蓄積されること)を解消し、シリコン窒化膜であることの効果が発揮されるようにしなくてはならないと考えていた。
【0020】
そこで、本発明者は、電荷を蓄積しないシリコン窒化膜、言い換えると、電荷をトラップするトラップ準位密度の少ないシリコン窒化膜を形成する必要があると考え、様々な実験を行った。例えば、シリコン窒化膜の成膜において、様々な成膜パラメータ(温度、圧力、ガス流量、等)を制御して、シリコン窒化膜を作製した。
【0021】
また、本発明者は、様々な成膜パラメータを細かく制御することによってではなく、従来から本発明者が用いてきたメモリセルの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高い方法によって、所望のシリコン窒化膜を得たいと考えていた。特に、本発明者は、シリコン窒化膜に、物質を添加することによって、所望のシリコン窒化膜を得る事ができないものかと考えていた。
【0022】
そこで、本発明者は、様々な物質をシリコン窒化膜に添加して、シリコン窒化膜のトラップ準位密度を減少させることができるかどうかを、実験した。そのようにして得られた結果をまとめたものが、図1である。図1からわかるように、ボロン以外の物質においては、トラップ準位密度を大幅に減少せず、さらに、ほとんどの物質においては、逆に増加した。しかしながら、ボロンを添加した場合にのみ、トラップ準位密度が大幅に減少した。
【0023】
すなわち、本発明者は、このような実験を通じて、従来のメモリセルの製造方法を大幅に変えることなく、且つ、再現性に優れている方法として、シリコン窒化膜に、ボロンを添加することで、トラップ準位密度を減少させることができることを、独自に知得したのである。
【0024】
さらに、本発明者は、シリコン窒化膜にボロンを添加することにより、シリコン窒化膜のトラップ準位密度がどのように変化するのかを実験した。この実験の詳細は、以下の通りである。
【0025】
図2に示すような、ボロンが添加されたシリコン窒化膜42をゲート絶縁膜とする複数のMOSキャパシタ(シリコン窒化膜の厚さは10nm、キャパシタサイズが100μm×100μmである)40を作製した。その際、シリコン窒化膜42中のボロン濃度を様々に変えた(膜中ボロン濃度:0atomic%〜17atomic%)。このボロンが添加されたシリコン窒化膜42は、ジクロルシラン(DCS)、アンモニア(NH3)、ジボラン(B2H6)を原料ガスとして、700℃程度の熱CVD(Chemical Vapor Deposition)で作製した。
【0026】
このような様々なボロン濃度のシリコン窒化膜42を有する各MOSキャパシタ40に対して、リーク電流の温度特性を測定し、各シリコン窒化膜42中のトラップ準位の密度(詳細には、トラップ準位の密度と相関性がある値ln(A))を算出した。その結果を図3に示す。
【0027】
図3からわかるように、シリコン窒化膜42にボロンを添加すると、ボロンを添加した量に従って、シリコン窒化膜42中のトラップ準位の密度が減少している。つまり、シリコン窒化膜にボロンを添加することによって、シリコン窒化膜中のトラップ準位密度を減少させることができることがわかる。
【0028】
本発明者は、シリコン窒化膜にボロンを添加することで、トラップ準位密度が減少する理由として、以下のように、推察している。
【0029】
先に述べたように、MONOS型メモリセルに備えられているシリコン窒化膜は、高いトラップ準位密度を有する。このシリコン窒化膜中のトラップ準位の詳細については、現在のところ、明らかになってはいない。しかしながら、トラップ準位は、ダングリングボンド(dangling-bond)であるという説が有力である。
【0030】
このような説に基づいて考えていくと、シリコン窒化膜中のダングリングボンドは、膜中の構成元素(シリコン、窒素)のネットワークが水素などの膜中の不純物で終端されているような構造が、切断されることによって、形成されるのではないかと考えられる。実際に、シリコン窒化膜中には、Si−HやN−Hといった結合が、多数存在することが、FT−IR等による解析で明らかになっているからである。さらに、このような結合は、シリコン窒化膜中に多数存在し、特に、N−H結合は、比較的切断されやすいものであると考えられる。そして、このようなN−H結合が、切断され、ダンクリングボンドを形成し、トラップ準位となると考えられる。
【0031】
しかしながら、シリコン窒化膜に対して、ボロン(B)を添加することにより、他の物質と比べてボロンは反応性が高いため、シリコン窒化膜中には、N−H結合ではなく、多数のN−B結合が、形成されると考えられる。このN−B結合は、比較的安定した結合であるため、切断されにくく、ダングリングボンドを形成しにくいと考えられる。よって、ボロンを添加したシリコン窒化膜中には、ダングリングボンドが生成されにくくなるため、最終的には、トラップ準位の密度が減少したシリコン窒化膜となると考えられる。
【0032】
また、シリコン窒化膜にボロンを添加して、シリコン窒化膜中のトラップ準位密度を減少させるという方法は、所定の量のボロンをシリコン窒化膜に添加するだけであるため、シリコン窒化膜の多くの成膜パラメータを細かく制御するような方法と比べて、簡単に行うことができ、且つ、再現性に優れている。
【0033】
つまり、本発明は、このような経緯の上になされたものであって、本発明のMONOS型メモリセルは、トンネル絶縁膜としてONO膜を用い、このONO膜中のシリコン窒化膜は、シリコン窒化膜にボロンを添加して、その膜中のトラップ準位密度を減少させたものである。このようにすることで、MONOS型メモリセルの消去特性をさらに向上させつつ、電荷保持特性をさらに向上させることができる。さらに、シリコン窒化膜にボロンを添加することで、トラップ準位密度を減少させていることから、従来のメモリの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高く、所望のMONOS型メモリセルを得ることができる。
【0034】
次に、本発明の第1の実施形態を説明する。
【0035】
(第1の実施形態)
第1の実施形態は、ボロンを添加することでトラップ準位密度を減少させたシリコン窒化膜を備えるONO膜を、トンネル絶縁膜として用いることで、MONOS型メモリセルの書き込み/消去特性の向上を図りつつ、電荷保持特性の劣化を防ごうとするものである。
【0036】
図4を用いて、本発明の第1の実施形態を説明する。図4は、本発明の第1の実施形態のMONOS型メモリセルの断面図である。
【0037】
第1の実施形態のMONOS型メモリセルは、図4(a)に示されるように、シリコン基板1の上に積層された、厚さ8nmのトンネル絶縁膜3と、厚さ5nmの電荷蓄積膜(シリコン窒化膜)4と、厚さ15nmのブロック膜(アルミニウム酸化膜)5と、厚さ200nmの制御電極膜(n型ポリシリコン膜)6と、を備える。なお、ゲート長は、約30nmである。
【0038】
さらに詳細には、第1の実施形態のメモリセルは、図4(b)に示されるように、トンネル絶縁膜3は、ONO膜で構成されている。すなわち、下から、厚さ2nmのシリコン酸化膜(第1のシリコン酸化膜)31と、厚さ2nmのシリコン窒化膜32と、厚さ4nmのシリコン酸化膜(第2のシリコン酸化膜)33と、3つの積層された膜を備えている。
【0039】
さらに、この第1の実施形態のメモリセルが備える、ONO膜中のシリコン窒化膜32は、ボロンが添加されたシリコン窒化膜である。
【0040】
このボロンが添加されたシリコン窒化膜32は、DCS、NH3、B2H6を原料ガスとして、700℃程度の熱CVD法で形成する。この実施形態におけるシリコン窒化膜のボロン濃度は、約10atomic%であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、1〜30atomic%である。ボロンをこのような濃度に限定する理由は、以下の通りである。すなわち、ボロン濃度が、1atomic%未満である場合には、ボロンの量が少なすぎて、シリコン窒化膜32中のトラップ準位密度を減少させるという効果を期待することができない。一方、ボロン濃度が、30atomic%以上である場合には、ボロンの量が多すぎて、シリコン窒化膜32の絶縁性が悪化することが考えられ、トンネル絶縁膜3という本来の機能を果たすことができなくなるからである。
【0041】
また、この熱CVD法は、これによって作成した膜中に不純物が少ないことから、不純物起因のトラップ準位密度の発生を抑制することができるという利点を有する。さらに、ボロンが添加されたシリコン窒化膜32の他の形成方法としては、CVD法の1種である、ALD(atomic layer deposition)法等の方法もある。ALD法は、基板表面に、単原子層、又は、単分子層を堆積していくものであり、膜中のボロン濃度の制御に優れている方法である。ボロンの原料ガスとしては、B2H6以外にも、三臭化ホウ素(BBr3)、三塩化ホウ素(BCl3)、三フッ化ホウ素(BF3)、トリメチルボレート(B(OCH3)3)、トリエトキシボロン(B(OC2H5)3)などが挙げられる。
【0042】
ところで、本実施形態のメモリセルの備えるトンネル絶縁膜3は、シリコン酸化膜/ボロンが添加されたシリコン窒化膜/シリコン酸化膜の3つの膜からなる積層構造であるONO膜に限られるものではなく、ボロンが添加されたシリコン窒化膜32の両側に、ボロンが添加されたシリコン窒化膜と比べて、ホールに対するエネルギー障壁が高い絶縁膜が、設けてあれば良い。例えば、ボロンが添加されているシリコン窒化膜32の両側に設けられる絶縁膜の材料としては、シリコン酸窒化膜(SiON膜)、アルミニウム酸化膜、タンタル酸化膜などが挙げられる。ただし、これらの絶縁膜材料の膜を、ボロンが添加されたシリコン窒化膜32の両側の膜として用いる場合には、これらの膜において、トラップ準位密度が十分に小さいことが望ましい。よって、熱処理や酸化処理等を用いて、これらの膜中にある水素や炭素等の不純物や、ダングリングボンド等の欠陥を、十分に低減させておくことが、望ましい。
【0043】
次に、本実施形態のMONOS型メモリセルの特性について、図5を用いて説明する。図5(a)は、各メモリセルの書き込み/消去特性を示したものであり、図5(b)は、各メモリセルを高温(85℃)に10時間放置した後の電荷保持特性を示したものである。
【0044】
図5(a)に示される、メモリセルの書き込み/消去特性は、以下のようにして、得られたものである。まず、18V、100マイクロ秒のパルス電圧を各メモリセルに印加して、書き込みを行う。その際の書き込み量を測定する。次に、−18V、10ミリ秒のパルス電圧を各メモリセルに印加して、消去を行う。その際の消去量を測定する。各メモリセルの測定された書き込み量と消去量とを示したものが、図5(a)である。
【0045】
次に、図5(b)に示される、各メモリセルを高温に10時間放置した後の電荷保持特性は、以下のようにして、得られたものである。まず、作製した各メモリセルに、所定の書き込み量(3V)が書き込まれるように、パルス電圧を印加し、実際に書き込まれた書き込み量を測定する。その際の書き込み量を100%とする。次に、各メモリセルを、温度85℃の雰囲気に、10時間ほど放置し、その後、各メモリセルの書き込み量を測定する。そして、各メモリセルにおいて、10時間放置後の書き込み量が、最初の書き込み量に対して、どの程度のものであるかを示したものが、図5(b)である。
【0046】
また、図5の(a)と(b)とに、示される各メモリセルの詳細は、以下の通りである。従来例1は、トンネル絶縁膜として単層のシリコン酸化膜を用いている場合のMONOS型メモリセルである。従来例2は、トンネル絶縁膜としてONO膜を用いている場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜は、ボロンが添加されていないものである。実施例1は、トンネル絶縁膜としてONO膜を用いている場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜は、ボロンが添加されているものである。
【0047】
図5(a)から明らかなように、トンネル絶縁膜としてONO膜を用いた従来例2と実施例1とは、トンネル絶縁膜として単層のシリコン酸化膜を用いた従来例1と比べて、消去特性が向上していることがわかる。つまり、トンネル絶縁膜として、ONO膜を用いることで、ホール注入効率が改善し、消去特性の向上を図ることができることがわかる。
【0048】
次に、図5(b)から明らかなように、高温に10時間放置した後の電荷保持特性において、トンネル絶縁膜としてONO膜を用いた従来例2は、トンネル絶縁膜としてシリコン酸化膜を用いた従来例1と比べて、悪くなっていることがわかる。この原因は、先に説明したとおりである。一方、同じONO膜を備えるメモリセルでも、ボロンが添加されたシリコン窒化膜を備える実施例1の電荷保持特性は、従来例2と比べて改善されており、詳細には、従来例1と同等である。すなわち、トンネル絶縁膜であるONO膜中のシリコン窒化膜にボロンを添加したことで、トラップ準位密度を減少し、電荷保持特性が改善したのである。
【0049】
(第2の実施形態)
この第2の実施形態のMONOS型メモリセルの特徴、すなわち、先に説明した第1の実施形態のMONOS型メモリセルと異なる点は、その構造にある。
【0050】
詳細には、図6(b)に示されるように、第2の実施形態のメモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜32のチャネル長方向の側面は、電荷蓄積膜4のチャネル長方向の側面と比べて、所定の距離内側に後退しているような構造である。
【0051】
このような構造にすることによって、さらに、MONOS型メモリセルの書き込み/消去特性を向上させることができる。
【0052】
次に、図6(b)を用いて、本発明の第2の実施形態を説明する。図6(b)は、第2の実施形態のメモリセルの断面図である。なお、比較のために、図6(a)に、本発明の第1の実施形態のメモリセルの断面図を示してある。
【0053】
第2の実施形態のメモリセルは、図6(b)に示されるように、第1の実施形態のメモリセルの構造と同様に、シリコン基板1の上に、トンネル絶縁膜であるONO膜3を構成する、シリコン酸化膜31と、シリコン窒化膜32と、シリコン酸化膜33と、を備える。さらに、ONO膜3上には、電荷蓄積膜(シリコン窒化膜)4と、ブロック膜(アルミニウム酸化膜)5と、電極膜(n型ポリシリコン膜)6と、を備える。また、このシリコン窒化膜32は、ボロンを添加したシリコン窒化膜32である。
【0054】
しかしながら、先に説明したように、この第2の実施形態のメモリセルは、第1の実施形態と異なり、図6(b)に示されるように、メモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜32のチャネル長方向の側面は、電荷蓄積膜4のチャネル長方向の側面と比べて、両端からそれぞれ3nm(ゲート長30nmに対して10%程度)内側に後退しているような構造である。この長さについては、1nm〜5nmが好ましい。1nm以下では、書き込み/消去特性の向上を図るという効果を得ることができず、また、5nmを超えてしまうと、その長さは、ゲート長30nmと比べて、無視できるものではなくなり、シリコン窒化膜によるホール注入効率の向上という利益を享受することができなくなってしまうからである。
【0055】
このような構造を備える、第2の実施形態のメモリセルは、まず、シリコン基板上に複数のメモリセルを形成し、酸素雰囲気の下で、1000℃、30秒程度の各メモリセルの側面に対する酸化を行うことで、形成することができる。なお、トンネル絶縁膜としてのONO膜中のシリコン窒化膜の形成は、第1の実施形態で用いた方法を用いる。
【0056】
また、この酸化工程においては、ボロンが添加されたシリコン窒化膜32(ONO膜3中のシリコン窒化膜32)の側面部のみ酸化されて、ボロンを添加されていないシリコン窒化膜4(電荷蓄積膜であるシリコン窒化膜4)の側面部が、酸化されないような条件であることが、重要である。
【0057】
しかしながら、電荷蓄積膜4を、シリコン窒化膜以外の膜、例えば、他の金属酸化膜(例えば、ハフニウム酸化膜等)にすれば、それに応じた、他の酸化方法・酸化条件を用いることができる。
【0058】
また、このような構造の第2の実施形態のメモリセルは、他の方法によっても、得ることができる。例えば、第1の実施形態で説明した方法を用いて、シリコン基板上に、複数のメモリセルを作成し、隣り合う各メモリセルの間を、各メモリセルのチャネル長方向の側面を覆うように、TEOS(TetraEthOxySilane)酸化膜等の吸湿性の高い絶縁膜で埋め込み、さらに、高温処理を行うという方法である。このようにすれば、吸湿性の高い絶縁膜に接し、且つ、酸化されやすい、ONO膜3中のボロン添加シリコン窒化膜32の側面部のみが酸化されるのである。
【0059】
なお、この第2の実施形態における、このシリコン窒化膜32中のボロン濃度は、約10atomic%であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、1〜30atomic%である。ボロンをこのような濃度に限定する理由は、第1の実施形態と同じであるため、説明を省略する。
【0060】
次に、本実施形態のメモリセルの特性について、図7を用いて説明する。この図7は、メモリセルの書き込み/消去特性を示すものである。詳細には、図7の書き込み/消去特性は、第1の実施形態で説明したものと同じ測定を用いて、得られたものであり、詳細な説明は省略する。
【0061】
図7中に示されている各メモリセルの詳細は、以下の通りである。従来例1は、トンネル絶縁膜が、単層のシリコン酸化膜である場合のMONOS型メモリセルであり、従来例2は、トンネル絶縁膜がONO膜である場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜には、ボロンが添加されていないものである。実施例1は、トンネル絶縁膜がONO膜である場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜には、ボロンが添加されているものである。さらに、実施例2は、トンネル絶縁膜がONO膜であるMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜にはボロンが添加されており、且つ、そのボロンが添加されているシリコン窒化膜のチャネル長方向の側面は、電荷蓄積膜のチャネル長方向の側面よりも、3nm内側に後退しているものである。
【0062】
図7からわかるように、実施例2では、従来例1、2、及び、実施例1と比べて、書き込み特性と、消去特性と、の両方が向上している。つまり、図6(b)に示すような構造にすることによって、書き込み/消去特性の向上を図ることができる。
【0063】
本発明者は、この理由を、以下のように考えている。図6(a)に示されるような、第1の実施形態のメモリセルにおいては、ONO膜(トンネル絶縁膜)3のうちのシリコン窒化膜32の側面部は、各メモリセルを形成する際のエッチング等の工程によって、ダメージを受けやすい。よって、ダメージを受けているシリコン窒化膜32の側面部を酸化、除去することで、図6(b)に示されるような構造となる。そして、メモリセルの中央部に残った、ダメージを受けていない良好な膜質のシリコン窒化膜32のみを介して、電荷蓄積膜4に、電荷、又は、ホールが注入されることとなるため、効率よく、メモリセルの書き込み/消去が行うことができるようになる。従って、書き込み/消去特性が向上すると考えられる。
【0064】
(第3の実施形態)
この第3の実施形態のMONOS型メモリセルの特徴は、ブロック膜としてONO膜を用い、さらに、ONO膜中のシリコン窒化膜に、ボロンを添加したことである。
【0065】
まず、第3の実施形態をBiCS(Bit-Cost-Scalable)構造とよばれる、MONOS型メモリセルを用いて説明する。なお、この第3の実施形態は、BiCS構造のMONOS型メモリセルに限定されるものではない。
【0066】
第3の実施形態のBiCS構造のメモリセルは、図8の(a)と(b)とに示されるように、柱状のシリコンボディ(シリコン基体)21と、そのシリコンボディ21の外側面を覆うトンネル絶縁膜23と、トンネル絶縁膜23の外側面を覆う電荷蓄積膜24と、電荷蓄積膜24の外側面を覆うブロック膜25と、ブロック膜25の外側面を覆う制御電極膜26と、を備えるものである。
【0067】
このBiCS構造の利点は、多層の積層させた3次元のメモリセルを一括して加工することができるため、メモリセル(メモリ容量)を増やしても製造コストを抑えることができることである。
【0068】
しかしながら、BiCS構造のメモリセルは、積層型のメモリセルと比べて、書き込み/消去サイクルを繰り返すことによるストレスによって、電荷保持特性が大幅に悪化してしまうという問題があった。
【0069】
そこで、本発明者は、BiCS構造のメモリセルに対して、様々な改良を行ったところ、ブロック膜をONO膜によって形成することにより、書き込み/消去サイクルを繰り返した後の、電荷保持特性は、従来のBiCS構造のメモリセル(ブロック膜として単層の酸化シリコン膜を用いたBiCS構造のMONOS型メモリセル)と比べて、向上することを、独自に知得した。
【0070】
この理由として、本発明者は、単層の酸化膜の代わりに、3つの膜の積層で構成されたONO膜をブロック膜として備えることで、書き込み/消去サイクルを繰り返すことによって生ずる、制御電極膜からバックトンネル電子のメモリセル内部への流入が、より確実にブロックされ、メモリセル内部にある電荷蓄積膜やトンネル絶縁膜が、バックトンネル電子によって劣化することを防いでいるからであると、考えている。
【0071】
さらに、本発明者は、このような構造を備えるメモリセルに対して、メモリとしての様々な使用、使用状態に適しているかを、確認するために、様々な条件での測定を、独自に行った。そうしたところ、ブロック膜としてONO膜を用いたBiCS構造のメモリセルは、高温(85℃)に10時間放置した後の電荷保持特性については、従来のものと比べて、悪くなっていることを、知得した。
【0072】
本発明者は、この原因は、ブロック膜であるONO膜中のシリコン窒化膜に電荷が蓄積してしまうからだと考えた。すなわち、先に説明した場合と同様に、ブロック膜であるONO膜中のシリコン窒化膜にも、書き込みの際に、電荷が蓄積してしまう。ところが、ONO膜は、制御電極膜に物理的に近い位置にあるため、ONO膜中のシリコン窒化膜に蓄積された電荷は、たやすく制御電極膜に移動してしまうこととなる。その結果、ブロック膜としてONO膜を備えるBiCS構造のメモリセルの電荷保持特性が、ブロック膜として単層のシリコン酸化膜を備える従来のBiCS構造のメモリセルの電荷保持特性と比べて、悪くなったと考えられる。
【0073】
そこで、本発明者は、上記の問題点を解決するために、第1の実施形態と同様に、ブロック膜であるONO膜中のシリコン窒化膜に電荷が蓄積しないように、言い換えると、シリコン窒化膜中のトラップ準位密度を減少させるように、第1の実施形態と同様に、シリコン窒化膜にボロンを添加することにしたのである。
【0074】
次に、図9を用いて、本発明の第3の実施形態を説明する。図9(a)は、本発明の第3の実施形態のBiCS構造のMONOS型メモリセルの水平断面を示すものである。また、図9(b)は、本発明の第3の実施形態のBiCS構造のMONOS型メモリセルの垂直断面を示すものである。
【0075】
第3の実施形態のBiCS構造のメモリセルは、図9(a)と(b)とに示されるように、柱状のシリコンボディ(シリコン基体)21と、そのシリコンボディ21の外側面を覆うトンネル絶縁膜(シリコン酸化膜)23と、トンネル絶縁膜23の外側面を覆う電荷蓄積膜(シリコン窒化膜)24と、電荷蓄積膜24の外側面を覆うブロック膜(ONO膜)25と、ブロック膜の外側面を覆う制御電極膜(ポリシリコン膜)26(図9では、図示を省略)と、を備えるものである。
【0076】
詳細には、例えば、円柱状のシリコンボディ21は、直径約90nmであり、円筒状のトンネル絶縁膜23の厚さは5nmであり、トンネル絶縁膜23を覆う円筒状の電荷蓄積膜24の厚さは5nmであり、電荷蓄積膜24を覆う円筒状のブロック膜25の厚さは15nmである。
【0077】
さらに詳細には、例えば、ONO膜で構成されている円筒状のブロック膜25は、厚さ7nmのシリコン酸化膜(第1のブロック酸化膜)251と、シリコン酸化膜251の外側面を覆う、厚さ2nmのシリコン窒化膜(ブロック窒化膜)252と、シリコン窒化膜252の外側面を覆う、厚さ6nmのシリコン酸化膜(第2のブロック酸化膜)253と、の3つの膜を備える。
【0078】
このONO膜中のシリコン窒化膜252には、ボロンが添加されており、ボロン濃度は、この第3の実施例においても、1〜30atomic%が好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【0079】
このメモリセルの備えるブロック膜25であるONO膜25中の、ボロンが添加されたシリコン窒化膜252の形成方法としては、DCS、NH3、B2H6を原料ガスとして、550℃程度の温度で行う、ALD法が挙げられる。また、他の方法としては、熱CVD等の方法も挙げられる。
【0080】
次に、本実施形態のMONOS型メモリセルの特性について、図10(a)と(b)とを用いて説明する。図10(a)は、BiCS構造のメモリセルに対して書き込み/消去のサイクルを繰り返し印加した後の電荷保持特性を示すものである。図10(b)は、BiCS構造のメモリセルを、高温に10時間放置した後の電荷保持特性を示すものである。
【0081】
図10(a)に示される、メモリセルの書き込み/消去のサイクルを印加後の電荷保持特性とは、以下のようにして、得ることができる。まず、最初に、作製したメモリセルに、所定の書き込み量(3V)になるように、パルス電圧を印加して、これまでと同様に、書き込みを行い、その書き込み量を、測定する。その際の書き込み量を100%とする。そして、所定の書き込み量(3V)、所定の消去量(−1V)となるような条件の書き込み/消去のパルス電圧を繰り返し(書き込み/消去のサイクルを1000回繰り返す)各メモリセルに印加する。その後、再度、書き込み量を測定する。その際の書きこみ量が、最初の書き込み量(100%)に対して、どの程度であるかを示したものが、図10(a)である。
【0082】
図10(b)の電荷保持特性は、第1の実施形態で説明したものと同じであり、詳細には、85℃の雰囲気に10時間ほど放置した後の電荷保持量を測定したものである。よって、詳細な説明は省略する。
【0083】
なお、図10(a)と(b)との中に示されている各メモリセルの詳細は、以下の通りである。従来例3は、BiCS構造のMONOS型メモリセルであって、ブロック膜が、単層のシリコン酸化膜で構成されているものである。従来例4は、BiCS構造のMONOS型メモリセルであって、ブロック膜はONO膜で構成されており、且つ、ONO膜中のシリコン窒化膜にはボロンが添加されていないものである。実施例3は、BiCS構造のMONOS型メモリセルであって、ブロック膜はONO膜で構成されており、且つ、ONO膜中のシリコン窒化膜にはボロンが添加されているものである。
【0084】
図10(a)から明らかなように、書き込み/消去のサイクル印加後の電荷保持特性においては、従来例4と実施例3とは、従来例3と比べて、向上していることがわかる。つまり、ブロック膜を積層のONO膜にすることで、従来のBiCS構造のメモリセル(ブロック膜が単層のシリコン酸化膜であるメモリセル)と比べて、書き込み/消去のサイクル印加後の電荷保持特性を改善することが明らかになった。
【0085】
また、図10(b)から明らかなように、高温に10時間放置した後の電荷保持特性においては、従来例4は、従来例3と比べて悪化してしまっている。これは、先に説明したように、ブロック膜をONO膜にしたことによって、ONO膜中のシリコン窒化膜に、電荷が蓄積することからくるものである。しかしながら、図10(b)に示されるように、高温に10時間放置した後の電荷保持特性においては、実施例3は、従来例4と比べて、改善しており、さらに詳細には、従来例3と同等である。つまり、ブロック膜であるONO膜中のシリコン窒化膜に、ボロンを添加して、トラップ準位密度を減少させることによって、シリコン窒化膜に、電荷が蓄積することを防ぐことができるようになったため、高温に、10時間放置した後の電荷保持特性が改善したのである。
【0086】
なお、本実施形態においては、BiCS構造のMONOS型メモリセルを用いて説明したが、本発明はBiCS構造のメモリセルに限定されるものではなく、積層型のMONOS型メモリセルでも良い。特に、チャネル半導体表面が凸になる曲率を持ち、且つ、トンネル絶縁膜とブロック膜とが有する表面積が異なり、それによって、トンネル絶縁膜とブロック膜との間に、電界ポテンシャルの差がつくような構造のMONOS型メモリセルでも良い。
【0087】
(第4の実施形態)
この第4の実施形態のMONOS型メモリセルの特徴、すなわち、これまで説明してきた他の実施形態のMONOS型メモリセルと異なる点としては、ブロック膜と制御電極膜との間に、キャップ膜を形成したことにある。さらに、キャップ膜として、ボロンが添加されたシリコン窒化膜を用いている。このような構造にすることで、書き込み/消去特性、特に消去特性を向上させることができる。
【0088】
次に、図11を用いて、本発明の第4の実施形態を説明する。図11は、本発明の第4の実施形態のメモリセルの断面図である。
【0089】
詳細には、第4の実施形態のMONOS型メモリセルは、図11に示されるように、第1の実施形態と同様に、シリコン基板1の上に、トンネル絶縁膜(シリコン酸化膜)3と、電荷蓄積膜(シリコン窒化膜)4と、ブロック膜(アルミニウム酸化膜)5と、制御電極膜(n型ポリシリコン膜)6と、を備える。さらに、ブロック膜5と制御電極膜6との間に、厚さ2nmのキャップ膜(シリコン窒化膜)8を備える。さらに、このキャップ膜8は、ボロンが添加されたシリコン窒化膜である。ボロン濃度は、約10atomic%であることが好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【0090】
また、このキャップ膜8である、ボロンが添加されたシリコン窒化膜の形成は、これまで説明してきた、ボロン添加シリコン窒化膜を形成する方法を用いることができる。
【0091】
次に、本実施形態のメモリセルの特性について、図12を用いて説明する。図12(a)は、メモリセルの書き込み/消去特性を示すものである。図12(b)は、各メモリセルを高温に10時間放置した後の電荷保持特性を示すものである。さらに詳細には、この図12(a)に示される書き込み/消去特性と、図12(b)に示される高温に10時間放置した後の電荷保持特性とは、これまで説明してきたものと同じ測定によって、得ることができる。よって、詳細な説明は省略する。
【0092】
図12中に示される各メモリセルの詳細は、以下のとおりである。従来例1は、キャップ膜を備えていないMONOS型メモリセルである。従来例5は、キャップ膜を備えているMONOS型メモリセルであり、且つ、そのキャップ膜は、ボロンが添加されていないシリコン窒化膜である。実施例4は、キャップ膜を備えているMONOS型メモリセルであり、且つ、そのキャップ膜は、約10atomic%のボロンが添加されたシリコン窒化膜である。
【0093】
図12(a)からわかるように、キャップ膜を備える従来例5と実施例4とでは、キャップ膜を備えていない実施例1に比べて、消去特性が改善している。
【0094】
また、図12(b)からわかるように、キャップ膜として、ボロンを添加したシリコン窒化膜を用いた実施例4は、キャップ膜として、ボロンを添加していないシリコン窒化膜を用いた従来例5と比べて、電荷保持特性についても、改善している。詳細には、ボロンが添加されていないシリコン窒化膜をキャップ膜として用いた場合である従来例5では、電荷保持特性は、従来例1と比べて、良好なものではない。一方、ボロンが添加されたシリコン窒化膜をキャップ膜として用いた場合である実施例4では、従来例1と従来例5と比べて、電荷保持特性は良好なものとなっている。
【0095】
これらの理由としては、以下のように考えられる。MONOS型メモリセルの備える電荷蓄積膜から、蓄積された電荷を消去する際には、電荷蓄積膜に蓄積された電荷は、チャネル領域からトンネル絶縁膜を介して電荷蓄積膜に導入されるホールによって中和されることで、消去される。しかしながら、制御電極膜からブロック膜を介して、バックトンネル電子が流入してしまうと、ホールが、そのバックトンネル電子によって中和されてしまう。従って、本来ならば、ホールと中和されるべき、電荷蓄積膜に蓄積されていた電荷が、円滑に消去されないこととなり、メモリセルの消去特性が悪化することとなる。しかし、メモリセルのブロック膜と制御電極膜との間に、キャップ膜を設けることによって、バックトンネル電子の電荷蓄積膜への流入が防止される。それによって、消去特性が改善されると考えられる。
【0096】
さらに、シリコン窒化膜のキャップ膜を設けることによって、高温に10時間放置した後の電荷保持特性が、悪くなった理由としては、これまで説明してきたものと同じように、キャップ膜であるシリコン窒化膜に電荷が蓄積し、さらに、キャップ膜は、物理的に制御電極膜に近いことから、キャップ膜であるシリコン窒化膜に蓄積された電荷が、制御電極膜に移動してしまったからだと、考えられる。そして、キャップ膜を、ボロンを添加したシリコン窒化膜にすることによって、第1の実施形態と同様に、シリコン窒化膜に、電荷が蓄積しなくなるため、高温に10時間放置した後の電荷保持特性が改善したと考えられる。
【0097】
なお、第4の実施形態においても、第2の実施形態におけるトンネル絶縁膜であるONO膜中のシリコン窒化膜の場合と同様に、キャップ膜としてのシリコン窒化膜のチャネル長方向の側面部のみを酸化させることによって、キャップ膜であるシリコン窒化膜のチャネル長方向の側面を、その上に積層されている制御電極膜のチャネル長方向の側面と比べて、所定の距離内側に後退している構造にすることで、さらに、書き込み/消去特性をより向上させることが可能である。
【0098】
なお、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。
【符号の説明】
【0099】
1 シリコン基板
2 拡散層
3、23 トンネル絶縁膜
4、24 電荷蓄積膜(シリコン窒化膜)
5、25 ブロック膜
6、26 制御ゲート電極膜(ポリシリコン膜)
7 セル間絶縁膜(シリコン酸化膜)
8 キャップ膜(シリコン窒化膜)
21 シリコンボディ(シリコン基体)
31、33、47、251、253 シリコン酸化膜
32、42、252 シリコン窒化膜
40 MOSキャパシタ
41 n型シリコン基板
46 n型ポリシリコン膜
【技術分野】
【0001】
本発明は、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型の不揮発性半導体記憶装置に関するものである。
【背景技術】
【0002】
電荷蓄積膜(絶縁膜)の電荷トラップ準位に、電荷を蓄積する不揮発性半導体記憶装置である、いわゆるMONOS型メモリセルにおいては、書き込み/消去特性の向上(書き込み/消去の高速化)と、信頼性(電荷保持特性、ストレス耐性)と、の向上を図ることが、大きな課題となっている。
【0003】
これらの課題のうち、消去特性の向上を図るという課題に対しては、MONOS型メモリセルの備えるトンネル絶縁膜を、単層のシリコン酸化膜の代わりに、積層のONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層構造膜)にすることが提案されている(特許文献1参照)。
【0004】
この提案において、トンネル絶縁膜として用いられる、ONO膜中には、シリコン窒化膜が備えられている。このシリコン窒化膜は、ホールに対するエネルギー障壁が低いという特性を有している。このような特性を有するシリコン窒化膜を、トンネル絶縁膜として、用いることで、トンネル絶縁膜を介して電荷蓄積膜へホールが注入する効率が向上するため、MONOS型メモリセルの消去特性の向上を図ることができるのである。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−184380号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、書き込み/消去特性が向上しつつ、電荷保持特性が向上した、MONOS型メモリを、簡単に、且つ、再現性高く、形成する方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記トンネル絶縁膜は、前記シリコン基板上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備える、ことを特徴とする。
【0008】
本発明の他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記ブロック膜は、前記電荷蓄積膜上に形成された第1のブロック酸化膜と、前記第1のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第2のブロック酸化膜と、を備え、前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【0009】
本発明のさらなる他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【発明の効果】
【0010】
本発明によれば、書き込み/消去特性が向上を図りつつ、電荷保持特性が向上した、MONOS型メモリを、簡単に、且つ、再現性高く、形成することができる。
【図面の簡単な説明】
【0011】
【図1】様々な物質が添加されたシリコン窒化膜のトラップ準位密度を示す図。
【図2】MOSキャパシタの断面図。
【図3】シリコン窒化膜に対するボロンの添加量とシリコン窒化膜中のトラップ準位密度との関係を示す図。
【図4】本発明の第1の実施形態のMONOS型メモリセルの断面図。
【図5】本発明の第1の実施形態のMONOS型メモリセルの書き込み/消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【図6】本発明の第1の実施形態のMONOS型メモリセルの断面図と、本発明の第2の実施形態のMONOS型メモリセルの断面図と、を示す図。
【図7】本発明の第2の実施形態のMONOS型メモリセルの書き込み消去特性測定結果を示す図。
【図8】本発明の第3の実施形態のBiCS型のMONOS型メモリセルの概略図。
【図9】本発明の第3の実施形態のBiCS型のMONOS型メモリセルをより詳細に表した図。
【図10】本発明の第3の実施形態のBiCS型のMONOS型メモリセルの、書き込み/消去のサイクルを印加した後の電荷保持特性測定結果と、高温に10時間放置後の電荷保持特性測定結果と、を示す図。
【図11】本発明の第4の実施形態のMONOS型メモリセルの断面図。
【図12】本発明の第4の実施形態のMONOS型メモリセルの書き込み/消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【発明を実施するための形態】
【0012】
本発明の実施形態を説明する前に、本発明者が本発明をなすに至った経緯について説明する。
【0013】
先に述べたように、MONOS型メモリセルにおけるトンネル絶縁膜として、単層のシリコン酸化膜のかわりに、積層のONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層構造膜)を用いることが、提案されている。
MONOS型メモリセルをこのような構造にすることで、トンネル絶縁膜は、ホールに対するエネルギー障壁が低いシリコン窒化膜を、備えることとなるため、トンネル絶縁膜を介しての電荷蓄積膜へのホールの注入の効率が向上し、メモリセルの消去特性の向上を図ることができる。
【0014】
しかしながら、このようなONO膜を用いたMONOS型メモリセルが、問題を有していることを、本発明者は、独自に知得していた。この問題とは、トンネル絶縁膜としてONO膜を備えるMONOS型メモリセルにおいては、従来のMONOS型メモリセル(トンネル絶縁膜として、単層のシリコン酸化膜を備えるMONOS型メモリセル)と比べて、高温(85℃)に長時間(10時間)放置した後の電荷保持特性が悪いことである。このことは、本発明者が、ONO膜を備えるメモリセルに対して、メモリとしての様々な使用に適しているかを、確認するために、様々な条件での測定を独自に行い、独自に知得したものである。
【0015】
本発明者は、この原因としては、ホール注入効率を改善するONO膜中のシリコン窒化膜が、電荷を蓄積してしまうことによるものであると、考えていた。詳細は以下の通りである。
【0016】
MONOS型メモリセルの電荷蓄積膜として、シリコン窒化膜が用いられていることからもわかるように、シリコン窒化膜は、電荷を蓄積するという特性を有している。従って、当然、トンネル絶縁膜としてのONO膜中のシリコン窒化膜も、電荷を蓄積する特性を有し、メモリセルが書き込まれた際には、このONO膜中のシリコン窒化膜にも、電荷が蓄積されることとなる。そして、このシリコン窒化膜は、トンネル絶縁膜であるから、チャネル領域に物理的に近いところに、配置されている。そのため、このシリコン窒化膜に蓄積された電荷は、温度等の周りの影響を受けて、チャネル領域に移動してしまうこととなる。その結果、トンネル絶縁膜としてONO膜を備えるMONOS型メモリセルにおいては、トンネル絶縁膜として単層のシリコン酸化膜を備える従来のMONOS型メモリセルに比べて、高温に長時間放置した後の電荷保持特性が、悪化してしまうのである。
【0017】
そこで、本発明者は、ONO膜中のシリコン窒化膜がその効果をある程度発揮しつつ、そのシリコン窒化膜にあまり電荷が蓄積しないようにすることで、メモリセルの特性を大きく悪化させることを防ごうと、ONO膜中のシリコン窒化膜の厚さについて、最適化を行っていた。
【0018】
しかし、最適化された厚さを持ったシリコン窒化膜を形成することは、難しく、メモリの量産工程においては、歩留まりを下げる原因となる。また、このような最適化を行うことによって、メモリセルの特性をさらに向上させようすることには、限界がある。
【0019】
よって、本発明者は、MONOS型メモリの歩留まりと特性とをさらに向上させるためには、ONO膜中のシリコン窒化膜の問題(シリコン窒化膜中に電荷が蓄積されること)を解消し、シリコン窒化膜であることの効果が発揮されるようにしなくてはならないと考えていた。
【0020】
そこで、本発明者は、電荷を蓄積しないシリコン窒化膜、言い換えると、電荷をトラップするトラップ準位密度の少ないシリコン窒化膜を形成する必要があると考え、様々な実験を行った。例えば、シリコン窒化膜の成膜において、様々な成膜パラメータ(温度、圧力、ガス流量、等)を制御して、シリコン窒化膜を作製した。
【0021】
また、本発明者は、様々な成膜パラメータを細かく制御することによってではなく、従来から本発明者が用いてきたメモリセルの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高い方法によって、所望のシリコン窒化膜を得たいと考えていた。特に、本発明者は、シリコン窒化膜に、物質を添加することによって、所望のシリコン窒化膜を得る事ができないものかと考えていた。
【0022】
そこで、本発明者は、様々な物質をシリコン窒化膜に添加して、シリコン窒化膜のトラップ準位密度を減少させることができるかどうかを、実験した。そのようにして得られた結果をまとめたものが、図1である。図1からわかるように、ボロン以外の物質においては、トラップ準位密度を大幅に減少せず、さらに、ほとんどの物質においては、逆に増加した。しかしながら、ボロンを添加した場合にのみ、トラップ準位密度が大幅に減少した。
【0023】
すなわち、本発明者は、このような実験を通じて、従来のメモリセルの製造方法を大幅に変えることなく、且つ、再現性に優れている方法として、シリコン窒化膜に、ボロンを添加することで、トラップ準位密度を減少させることができることを、独自に知得したのである。
【0024】
さらに、本発明者は、シリコン窒化膜にボロンを添加することにより、シリコン窒化膜のトラップ準位密度がどのように変化するのかを実験した。この実験の詳細は、以下の通りである。
【0025】
図2に示すような、ボロンが添加されたシリコン窒化膜42をゲート絶縁膜とする複数のMOSキャパシタ(シリコン窒化膜の厚さは10nm、キャパシタサイズが100μm×100μmである)40を作製した。その際、シリコン窒化膜42中のボロン濃度を様々に変えた(膜中ボロン濃度:0atomic%〜17atomic%)。このボロンが添加されたシリコン窒化膜42は、ジクロルシラン(DCS)、アンモニア(NH3)、ジボラン(B2H6)を原料ガスとして、700℃程度の熱CVD(Chemical Vapor Deposition)で作製した。
【0026】
このような様々なボロン濃度のシリコン窒化膜42を有する各MOSキャパシタ40に対して、リーク電流の温度特性を測定し、各シリコン窒化膜42中のトラップ準位の密度(詳細には、トラップ準位の密度と相関性がある値ln(A))を算出した。その結果を図3に示す。
【0027】
図3からわかるように、シリコン窒化膜42にボロンを添加すると、ボロンを添加した量に従って、シリコン窒化膜42中のトラップ準位の密度が減少している。つまり、シリコン窒化膜にボロンを添加することによって、シリコン窒化膜中のトラップ準位密度を減少させることができることがわかる。
【0028】
本発明者は、シリコン窒化膜にボロンを添加することで、トラップ準位密度が減少する理由として、以下のように、推察している。
【0029】
先に述べたように、MONOS型メモリセルに備えられているシリコン窒化膜は、高いトラップ準位密度を有する。このシリコン窒化膜中のトラップ準位の詳細については、現在のところ、明らかになってはいない。しかしながら、トラップ準位は、ダングリングボンド(dangling-bond)であるという説が有力である。
【0030】
このような説に基づいて考えていくと、シリコン窒化膜中のダングリングボンドは、膜中の構成元素(シリコン、窒素)のネットワークが水素などの膜中の不純物で終端されているような構造が、切断されることによって、形成されるのではないかと考えられる。実際に、シリコン窒化膜中には、Si−HやN−Hといった結合が、多数存在することが、FT−IR等による解析で明らかになっているからである。さらに、このような結合は、シリコン窒化膜中に多数存在し、特に、N−H結合は、比較的切断されやすいものであると考えられる。そして、このようなN−H結合が、切断され、ダンクリングボンドを形成し、トラップ準位となると考えられる。
【0031】
しかしながら、シリコン窒化膜に対して、ボロン(B)を添加することにより、他の物質と比べてボロンは反応性が高いため、シリコン窒化膜中には、N−H結合ではなく、多数のN−B結合が、形成されると考えられる。このN−B結合は、比較的安定した結合であるため、切断されにくく、ダングリングボンドを形成しにくいと考えられる。よって、ボロンを添加したシリコン窒化膜中には、ダングリングボンドが生成されにくくなるため、最終的には、トラップ準位の密度が減少したシリコン窒化膜となると考えられる。
【0032】
また、シリコン窒化膜にボロンを添加して、シリコン窒化膜中のトラップ準位密度を減少させるという方法は、所定の量のボロンをシリコン窒化膜に添加するだけであるため、シリコン窒化膜の多くの成膜パラメータを細かく制御するような方法と比べて、簡単に行うことができ、且つ、再現性に優れている。
【0033】
つまり、本発明は、このような経緯の上になされたものであって、本発明のMONOS型メモリセルは、トンネル絶縁膜としてONO膜を用い、このONO膜中のシリコン窒化膜は、シリコン窒化膜にボロンを添加して、その膜中のトラップ準位密度を減少させたものである。このようにすることで、MONOS型メモリセルの消去特性をさらに向上させつつ、電荷保持特性をさらに向上させることができる。さらに、シリコン窒化膜にボロンを添加することで、トラップ準位密度を減少させていることから、従来のメモリの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高く、所望のMONOS型メモリセルを得ることができる。
【0034】
次に、本発明の第1の実施形態を説明する。
【0035】
(第1の実施形態)
第1の実施形態は、ボロンを添加することでトラップ準位密度を減少させたシリコン窒化膜を備えるONO膜を、トンネル絶縁膜として用いることで、MONOS型メモリセルの書き込み/消去特性の向上を図りつつ、電荷保持特性の劣化を防ごうとするものである。
【0036】
図4を用いて、本発明の第1の実施形態を説明する。図4は、本発明の第1の実施形態のMONOS型メモリセルの断面図である。
【0037】
第1の実施形態のMONOS型メモリセルは、図4(a)に示されるように、シリコン基板1の上に積層された、厚さ8nmのトンネル絶縁膜3と、厚さ5nmの電荷蓄積膜(シリコン窒化膜)4と、厚さ15nmのブロック膜(アルミニウム酸化膜)5と、厚さ200nmの制御電極膜(n型ポリシリコン膜)6と、を備える。なお、ゲート長は、約30nmである。
【0038】
さらに詳細には、第1の実施形態のメモリセルは、図4(b)に示されるように、トンネル絶縁膜3は、ONO膜で構成されている。すなわち、下から、厚さ2nmのシリコン酸化膜(第1のシリコン酸化膜)31と、厚さ2nmのシリコン窒化膜32と、厚さ4nmのシリコン酸化膜(第2のシリコン酸化膜)33と、3つの積層された膜を備えている。
【0039】
さらに、この第1の実施形態のメモリセルが備える、ONO膜中のシリコン窒化膜32は、ボロンが添加されたシリコン窒化膜である。
【0040】
このボロンが添加されたシリコン窒化膜32は、DCS、NH3、B2H6を原料ガスとして、700℃程度の熱CVD法で形成する。この実施形態におけるシリコン窒化膜のボロン濃度は、約10atomic%であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、1〜30atomic%である。ボロンをこのような濃度に限定する理由は、以下の通りである。すなわち、ボロン濃度が、1atomic%未満である場合には、ボロンの量が少なすぎて、シリコン窒化膜32中のトラップ準位密度を減少させるという効果を期待することができない。一方、ボロン濃度が、30atomic%以上である場合には、ボロンの量が多すぎて、シリコン窒化膜32の絶縁性が悪化することが考えられ、トンネル絶縁膜3という本来の機能を果たすことができなくなるからである。
【0041】
また、この熱CVD法は、これによって作成した膜中に不純物が少ないことから、不純物起因のトラップ準位密度の発生を抑制することができるという利点を有する。さらに、ボロンが添加されたシリコン窒化膜32の他の形成方法としては、CVD法の1種である、ALD(atomic layer deposition)法等の方法もある。ALD法は、基板表面に、単原子層、又は、単分子層を堆積していくものであり、膜中のボロン濃度の制御に優れている方法である。ボロンの原料ガスとしては、B2H6以外にも、三臭化ホウ素(BBr3)、三塩化ホウ素(BCl3)、三フッ化ホウ素(BF3)、トリメチルボレート(B(OCH3)3)、トリエトキシボロン(B(OC2H5)3)などが挙げられる。
【0042】
ところで、本実施形態のメモリセルの備えるトンネル絶縁膜3は、シリコン酸化膜/ボロンが添加されたシリコン窒化膜/シリコン酸化膜の3つの膜からなる積層構造であるONO膜に限られるものではなく、ボロンが添加されたシリコン窒化膜32の両側に、ボロンが添加されたシリコン窒化膜と比べて、ホールに対するエネルギー障壁が高い絶縁膜が、設けてあれば良い。例えば、ボロンが添加されているシリコン窒化膜32の両側に設けられる絶縁膜の材料としては、シリコン酸窒化膜(SiON膜)、アルミニウム酸化膜、タンタル酸化膜などが挙げられる。ただし、これらの絶縁膜材料の膜を、ボロンが添加されたシリコン窒化膜32の両側の膜として用いる場合には、これらの膜において、トラップ準位密度が十分に小さいことが望ましい。よって、熱処理や酸化処理等を用いて、これらの膜中にある水素や炭素等の不純物や、ダングリングボンド等の欠陥を、十分に低減させておくことが、望ましい。
【0043】
次に、本実施形態のMONOS型メモリセルの特性について、図5を用いて説明する。図5(a)は、各メモリセルの書き込み/消去特性を示したものであり、図5(b)は、各メモリセルを高温(85℃)に10時間放置した後の電荷保持特性を示したものである。
【0044】
図5(a)に示される、メモリセルの書き込み/消去特性は、以下のようにして、得られたものである。まず、18V、100マイクロ秒のパルス電圧を各メモリセルに印加して、書き込みを行う。その際の書き込み量を測定する。次に、−18V、10ミリ秒のパルス電圧を各メモリセルに印加して、消去を行う。その際の消去量を測定する。各メモリセルの測定された書き込み量と消去量とを示したものが、図5(a)である。
【0045】
次に、図5(b)に示される、各メモリセルを高温に10時間放置した後の電荷保持特性は、以下のようにして、得られたものである。まず、作製した各メモリセルに、所定の書き込み量(3V)が書き込まれるように、パルス電圧を印加し、実際に書き込まれた書き込み量を測定する。その際の書き込み量を100%とする。次に、各メモリセルを、温度85℃の雰囲気に、10時間ほど放置し、その後、各メモリセルの書き込み量を測定する。そして、各メモリセルにおいて、10時間放置後の書き込み量が、最初の書き込み量に対して、どの程度のものであるかを示したものが、図5(b)である。
【0046】
また、図5の(a)と(b)とに、示される各メモリセルの詳細は、以下の通りである。従来例1は、トンネル絶縁膜として単層のシリコン酸化膜を用いている場合のMONOS型メモリセルである。従来例2は、トンネル絶縁膜としてONO膜を用いている場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜は、ボロンが添加されていないものである。実施例1は、トンネル絶縁膜としてONO膜を用いている場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜は、ボロンが添加されているものである。
【0047】
図5(a)から明らかなように、トンネル絶縁膜としてONO膜を用いた従来例2と実施例1とは、トンネル絶縁膜として単層のシリコン酸化膜を用いた従来例1と比べて、消去特性が向上していることがわかる。つまり、トンネル絶縁膜として、ONO膜を用いることで、ホール注入効率が改善し、消去特性の向上を図ることができることがわかる。
【0048】
次に、図5(b)から明らかなように、高温に10時間放置した後の電荷保持特性において、トンネル絶縁膜としてONO膜を用いた従来例2は、トンネル絶縁膜としてシリコン酸化膜を用いた従来例1と比べて、悪くなっていることがわかる。この原因は、先に説明したとおりである。一方、同じONO膜を備えるメモリセルでも、ボロンが添加されたシリコン窒化膜を備える実施例1の電荷保持特性は、従来例2と比べて改善されており、詳細には、従来例1と同等である。すなわち、トンネル絶縁膜であるONO膜中のシリコン窒化膜にボロンを添加したことで、トラップ準位密度を減少し、電荷保持特性が改善したのである。
【0049】
(第2の実施形態)
この第2の実施形態のMONOS型メモリセルの特徴、すなわち、先に説明した第1の実施形態のMONOS型メモリセルと異なる点は、その構造にある。
【0050】
詳細には、図6(b)に示されるように、第2の実施形態のメモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜32のチャネル長方向の側面は、電荷蓄積膜4のチャネル長方向の側面と比べて、所定の距離内側に後退しているような構造である。
【0051】
このような構造にすることによって、さらに、MONOS型メモリセルの書き込み/消去特性を向上させることができる。
【0052】
次に、図6(b)を用いて、本発明の第2の実施形態を説明する。図6(b)は、第2の実施形態のメモリセルの断面図である。なお、比較のために、図6(a)に、本発明の第1の実施形態のメモリセルの断面図を示してある。
【0053】
第2の実施形態のメモリセルは、図6(b)に示されるように、第1の実施形態のメモリセルの構造と同様に、シリコン基板1の上に、トンネル絶縁膜であるONO膜3を構成する、シリコン酸化膜31と、シリコン窒化膜32と、シリコン酸化膜33と、を備える。さらに、ONO膜3上には、電荷蓄積膜(シリコン窒化膜)4と、ブロック膜(アルミニウム酸化膜)5と、電極膜(n型ポリシリコン膜)6と、を備える。また、このシリコン窒化膜32は、ボロンを添加したシリコン窒化膜32である。
【0054】
しかしながら、先に説明したように、この第2の実施形態のメモリセルは、第1の実施形態と異なり、図6(b)に示されるように、メモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜32のチャネル長方向の側面は、電荷蓄積膜4のチャネル長方向の側面と比べて、両端からそれぞれ3nm(ゲート長30nmに対して10%程度)内側に後退しているような構造である。この長さについては、1nm〜5nmが好ましい。1nm以下では、書き込み/消去特性の向上を図るという効果を得ることができず、また、5nmを超えてしまうと、その長さは、ゲート長30nmと比べて、無視できるものではなくなり、シリコン窒化膜によるホール注入効率の向上という利益を享受することができなくなってしまうからである。
【0055】
このような構造を備える、第2の実施形態のメモリセルは、まず、シリコン基板上に複数のメモリセルを形成し、酸素雰囲気の下で、1000℃、30秒程度の各メモリセルの側面に対する酸化を行うことで、形成することができる。なお、トンネル絶縁膜としてのONO膜中のシリコン窒化膜の形成は、第1の実施形態で用いた方法を用いる。
【0056】
また、この酸化工程においては、ボロンが添加されたシリコン窒化膜32(ONO膜3中のシリコン窒化膜32)の側面部のみ酸化されて、ボロンを添加されていないシリコン窒化膜4(電荷蓄積膜であるシリコン窒化膜4)の側面部が、酸化されないような条件であることが、重要である。
【0057】
しかしながら、電荷蓄積膜4を、シリコン窒化膜以外の膜、例えば、他の金属酸化膜(例えば、ハフニウム酸化膜等)にすれば、それに応じた、他の酸化方法・酸化条件を用いることができる。
【0058】
また、このような構造の第2の実施形態のメモリセルは、他の方法によっても、得ることができる。例えば、第1の実施形態で説明した方法を用いて、シリコン基板上に、複数のメモリセルを作成し、隣り合う各メモリセルの間を、各メモリセルのチャネル長方向の側面を覆うように、TEOS(TetraEthOxySilane)酸化膜等の吸湿性の高い絶縁膜で埋め込み、さらに、高温処理を行うという方法である。このようにすれば、吸湿性の高い絶縁膜に接し、且つ、酸化されやすい、ONO膜3中のボロン添加シリコン窒化膜32の側面部のみが酸化されるのである。
【0059】
なお、この第2の実施形態における、このシリコン窒化膜32中のボロン濃度は、約10atomic%であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、1〜30atomic%である。ボロンをこのような濃度に限定する理由は、第1の実施形態と同じであるため、説明を省略する。
【0060】
次に、本実施形態のメモリセルの特性について、図7を用いて説明する。この図7は、メモリセルの書き込み/消去特性を示すものである。詳細には、図7の書き込み/消去特性は、第1の実施形態で説明したものと同じ測定を用いて、得られたものであり、詳細な説明は省略する。
【0061】
図7中に示されている各メモリセルの詳細は、以下の通りである。従来例1は、トンネル絶縁膜が、単層のシリコン酸化膜である場合のMONOS型メモリセルであり、従来例2は、トンネル絶縁膜がONO膜である場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜には、ボロンが添加されていないものである。実施例1は、トンネル絶縁膜がONO膜である場合のMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜には、ボロンが添加されているものである。さらに、実施例2は、トンネル絶縁膜がONO膜であるMONOS型メモリセルであって、そのONO膜中のシリコン窒化膜にはボロンが添加されており、且つ、そのボロンが添加されているシリコン窒化膜のチャネル長方向の側面は、電荷蓄積膜のチャネル長方向の側面よりも、3nm内側に後退しているものである。
【0062】
図7からわかるように、実施例2では、従来例1、2、及び、実施例1と比べて、書き込み特性と、消去特性と、の両方が向上している。つまり、図6(b)に示すような構造にすることによって、書き込み/消去特性の向上を図ることができる。
【0063】
本発明者は、この理由を、以下のように考えている。図6(a)に示されるような、第1の実施形態のメモリセルにおいては、ONO膜(トンネル絶縁膜)3のうちのシリコン窒化膜32の側面部は、各メモリセルを形成する際のエッチング等の工程によって、ダメージを受けやすい。よって、ダメージを受けているシリコン窒化膜32の側面部を酸化、除去することで、図6(b)に示されるような構造となる。そして、メモリセルの中央部に残った、ダメージを受けていない良好な膜質のシリコン窒化膜32のみを介して、電荷蓄積膜4に、電荷、又は、ホールが注入されることとなるため、効率よく、メモリセルの書き込み/消去が行うことができるようになる。従って、書き込み/消去特性が向上すると考えられる。
【0064】
(第3の実施形態)
この第3の実施形態のMONOS型メモリセルの特徴は、ブロック膜としてONO膜を用い、さらに、ONO膜中のシリコン窒化膜に、ボロンを添加したことである。
【0065】
まず、第3の実施形態をBiCS(Bit-Cost-Scalable)構造とよばれる、MONOS型メモリセルを用いて説明する。なお、この第3の実施形態は、BiCS構造のMONOS型メモリセルに限定されるものではない。
【0066】
第3の実施形態のBiCS構造のメモリセルは、図8の(a)と(b)とに示されるように、柱状のシリコンボディ(シリコン基体)21と、そのシリコンボディ21の外側面を覆うトンネル絶縁膜23と、トンネル絶縁膜23の外側面を覆う電荷蓄積膜24と、電荷蓄積膜24の外側面を覆うブロック膜25と、ブロック膜25の外側面を覆う制御電極膜26と、を備えるものである。
【0067】
このBiCS構造の利点は、多層の積層させた3次元のメモリセルを一括して加工することができるため、メモリセル(メモリ容量)を増やしても製造コストを抑えることができることである。
【0068】
しかしながら、BiCS構造のメモリセルは、積層型のメモリセルと比べて、書き込み/消去サイクルを繰り返すことによるストレスによって、電荷保持特性が大幅に悪化してしまうという問題があった。
【0069】
そこで、本発明者は、BiCS構造のメモリセルに対して、様々な改良を行ったところ、ブロック膜をONO膜によって形成することにより、書き込み/消去サイクルを繰り返した後の、電荷保持特性は、従来のBiCS構造のメモリセル(ブロック膜として単層の酸化シリコン膜を用いたBiCS構造のMONOS型メモリセル)と比べて、向上することを、独自に知得した。
【0070】
この理由として、本発明者は、単層の酸化膜の代わりに、3つの膜の積層で構成されたONO膜をブロック膜として備えることで、書き込み/消去サイクルを繰り返すことによって生ずる、制御電極膜からバックトンネル電子のメモリセル内部への流入が、より確実にブロックされ、メモリセル内部にある電荷蓄積膜やトンネル絶縁膜が、バックトンネル電子によって劣化することを防いでいるからであると、考えている。
【0071】
さらに、本発明者は、このような構造を備えるメモリセルに対して、メモリとしての様々な使用、使用状態に適しているかを、確認するために、様々な条件での測定を、独自に行った。そうしたところ、ブロック膜としてONO膜を用いたBiCS構造のメモリセルは、高温(85℃)に10時間放置した後の電荷保持特性については、従来のものと比べて、悪くなっていることを、知得した。
【0072】
本発明者は、この原因は、ブロック膜であるONO膜中のシリコン窒化膜に電荷が蓄積してしまうからだと考えた。すなわち、先に説明した場合と同様に、ブロック膜であるONO膜中のシリコン窒化膜にも、書き込みの際に、電荷が蓄積してしまう。ところが、ONO膜は、制御電極膜に物理的に近い位置にあるため、ONO膜中のシリコン窒化膜に蓄積された電荷は、たやすく制御電極膜に移動してしまうこととなる。その結果、ブロック膜としてONO膜を備えるBiCS構造のメモリセルの電荷保持特性が、ブロック膜として単層のシリコン酸化膜を備える従来のBiCS構造のメモリセルの電荷保持特性と比べて、悪くなったと考えられる。
【0073】
そこで、本発明者は、上記の問題点を解決するために、第1の実施形態と同様に、ブロック膜であるONO膜中のシリコン窒化膜に電荷が蓄積しないように、言い換えると、シリコン窒化膜中のトラップ準位密度を減少させるように、第1の実施形態と同様に、シリコン窒化膜にボロンを添加することにしたのである。
【0074】
次に、図9を用いて、本発明の第3の実施形態を説明する。図9(a)は、本発明の第3の実施形態のBiCS構造のMONOS型メモリセルの水平断面を示すものである。また、図9(b)は、本発明の第3の実施形態のBiCS構造のMONOS型メモリセルの垂直断面を示すものである。
【0075】
第3の実施形態のBiCS構造のメモリセルは、図9(a)と(b)とに示されるように、柱状のシリコンボディ(シリコン基体)21と、そのシリコンボディ21の外側面を覆うトンネル絶縁膜(シリコン酸化膜)23と、トンネル絶縁膜23の外側面を覆う電荷蓄積膜(シリコン窒化膜)24と、電荷蓄積膜24の外側面を覆うブロック膜(ONO膜)25と、ブロック膜の外側面を覆う制御電極膜(ポリシリコン膜)26(図9では、図示を省略)と、を備えるものである。
【0076】
詳細には、例えば、円柱状のシリコンボディ21は、直径約90nmであり、円筒状のトンネル絶縁膜23の厚さは5nmであり、トンネル絶縁膜23を覆う円筒状の電荷蓄積膜24の厚さは5nmであり、電荷蓄積膜24を覆う円筒状のブロック膜25の厚さは15nmである。
【0077】
さらに詳細には、例えば、ONO膜で構成されている円筒状のブロック膜25は、厚さ7nmのシリコン酸化膜(第1のブロック酸化膜)251と、シリコン酸化膜251の外側面を覆う、厚さ2nmのシリコン窒化膜(ブロック窒化膜)252と、シリコン窒化膜252の外側面を覆う、厚さ6nmのシリコン酸化膜(第2のブロック酸化膜)253と、の3つの膜を備える。
【0078】
このONO膜中のシリコン窒化膜252には、ボロンが添加されており、ボロン濃度は、この第3の実施例においても、1〜30atomic%が好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【0079】
このメモリセルの備えるブロック膜25であるONO膜25中の、ボロンが添加されたシリコン窒化膜252の形成方法としては、DCS、NH3、B2H6を原料ガスとして、550℃程度の温度で行う、ALD法が挙げられる。また、他の方法としては、熱CVD等の方法も挙げられる。
【0080】
次に、本実施形態のMONOS型メモリセルの特性について、図10(a)と(b)とを用いて説明する。図10(a)は、BiCS構造のメモリセルに対して書き込み/消去のサイクルを繰り返し印加した後の電荷保持特性を示すものである。図10(b)は、BiCS構造のメモリセルを、高温に10時間放置した後の電荷保持特性を示すものである。
【0081】
図10(a)に示される、メモリセルの書き込み/消去のサイクルを印加後の電荷保持特性とは、以下のようにして、得ることができる。まず、最初に、作製したメモリセルに、所定の書き込み量(3V)になるように、パルス電圧を印加して、これまでと同様に、書き込みを行い、その書き込み量を、測定する。その際の書き込み量を100%とする。そして、所定の書き込み量(3V)、所定の消去量(−1V)となるような条件の書き込み/消去のパルス電圧を繰り返し(書き込み/消去のサイクルを1000回繰り返す)各メモリセルに印加する。その後、再度、書き込み量を測定する。その際の書きこみ量が、最初の書き込み量(100%)に対して、どの程度であるかを示したものが、図10(a)である。
【0082】
図10(b)の電荷保持特性は、第1の実施形態で説明したものと同じであり、詳細には、85℃の雰囲気に10時間ほど放置した後の電荷保持量を測定したものである。よって、詳細な説明は省略する。
【0083】
なお、図10(a)と(b)との中に示されている各メモリセルの詳細は、以下の通りである。従来例3は、BiCS構造のMONOS型メモリセルであって、ブロック膜が、単層のシリコン酸化膜で構成されているものである。従来例4は、BiCS構造のMONOS型メモリセルであって、ブロック膜はONO膜で構成されており、且つ、ONO膜中のシリコン窒化膜にはボロンが添加されていないものである。実施例3は、BiCS構造のMONOS型メモリセルであって、ブロック膜はONO膜で構成されており、且つ、ONO膜中のシリコン窒化膜にはボロンが添加されているものである。
【0084】
図10(a)から明らかなように、書き込み/消去のサイクル印加後の電荷保持特性においては、従来例4と実施例3とは、従来例3と比べて、向上していることがわかる。つまり、ブロック膜を積層のONO膜にすることで、従来のBiCS構造のメモリセル(ブロック膜が単層のシリコン酸化膜であるメモリセル)と比べて、書き込み/消去のサイクル印加後の電荷保持特性を改善することが明らかになった。
【0085】
また、図10(b)から明らかなように、高温に10時間放置した後の電荷保持特性においては、従来例4は、従来例3と比べて悪化してしまっている。これは、先に説明したように、ブロック膜をONO膜にしたことによって、ONO膜中のシリコン窒化膜に、電荷が蓄積することからくるものである。しかしながら、図10(b)に示されるように、高温に10時間放置した後の電荷保持特性においては、実施例3は、従来例4と比べて、改善しており、さらに詳細には、従来例3と同等である。つまり、ブロック膜であるONO膜中のシリコン窒化膜に、ボロンを添加して、トラップ準位密度を減少させることによって、シリコン窒化膜に、電荷が蓄積することを防ぐことができるようになったため、高温に、10時間放置した後の電荷保持特性が改善したのである。
【0086】
なお、本実施形態においては、BiCS構造のMONOS型メモリセルを用いて説明したが、本発明はBiCS構造のメモリセルに限定されるものではなく、積層型のMONOS型メモリセルでも良い。特に、チャネル半導体表面が凸になる曲率を持ち、且つ、トンネル絶縁膜とブロック膜とが有する表面積が異なり、それによって、トンネル絶縁膜とブロック膜との間に、電界ポテンシャルの差がつくような構造のMONOS型メモリセルでも良い。
【0087】
(第4の実施形態)
この第4の実施形態のMONOS型メモリセルの特徴、すなわち、これまで説明してきた他の実施形態のMONOS型メモリセルと異なる点としては、ブロック膜と制御電極膜との間に、キャップ膜を形成したことにある。さらに、キャップ膜として、ボロンが添加されたシリコン窒化膜を用いている。このような構造にすることで、書き込み/消去特性、特に消去特性を向上させることができる。
【0088】
次に、図11を用いて、本発明の第4の実施形態を説明する。図11は、本発明の第4の実施形態のメモリセルの断面図である。
【0089】
詳細には、第4の実施形態のMONOS型メモリセルは、図11に示されるように、第1の実施形態と同様に、シリコン基板1の上に、トンネル絶縁膜(シリコン酸化膜)3と、電荷蓄積膜(シリコン窒化膜)4と、ブロック膜(アルミニウム酸化膜)5と、制御電極膜(n型ポリシリコン膜)6と、を備える。さらに、ブロック膜5と制御電極膜6との間に、厚さ2nmのキャップ膜(シリコン窒化膜)8を備える。さらに、このキャップ膜8は、ボロンが添加されたシリコン窒化膜である。ボロン濃度は、約10atomic%であることが好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【0090】
また、このキャップ膜8である、ボロンが添加されたシリコン窒化膜の形成は、これまで説明してきた、ボロン添加シリコン窒化膜を形成する方法を用いることができる。
【0091】
次に、本実施形態のメモリセルの特性について、図12を用いて説明する。図12(a)は、メモリセルの書き込み/消去特性を示すものである。図12(b)は、各メモリセルを高温に10時間放置した後の電荷保持特性を示すものである。さらに詳細には、この図12(a)に示される書き込み/消去特性と、図12(b)に示される高温に10時間放置した後の電荷保持特性とは、これまで説明してきたものと同じ測定によって、得ることができる。よって、詳細な説明は省略する。
【0092】
図12中に示される各メモリセルの詳細は、以下のとおりである。従来例1は、キャップ膜を備えていないMONOS型メモリセルである。従来例5は、キャップ膜を備えているMONOS型メモリセルであり、且つ、そのキャップ膜は、ボロンが添加されていないシリコン窒化膜である。実施例4は、キャップ膜を備えているMONOS型メモリセルであり、且つ、そのキャップ膜は、約10atomic%のボロンが添加されたシリコン窒化膜である。
【0093】
図12(a)からわかるように、キャップ膜を備える従来例5と実施例4とでは、キャップ膜を備えていない実施例1に比べて、消去特性が改善している。
【0094】
また、図12(b)からわかるように、キャップ膜として、ボロンを添加したシリコン窒化膜を用いた実施例4は、キャップ膜として、ボロンを添加していないシリコン窒化膜を用いた従来例5と比べて、電荷保持特性についても、改善している。詳細には、ボロンが添加されていないシリコン窒化膜をキャップ膜として用いた場合である従来例5では、電荷保持特性は、従来例1と比べて、良好なものではない。一方、ボロンが添加されたシリコン窒化膜をキャップ膜として用いた場合である実施例4では、従来例1と従来例5と比べて、電荷保持特性は良好なものとなっている。
【0095】
これらの理由としては、以下のように考えられる。MONOS型メモリセルの備える電荷蓄積膜から、蓄積された電荷を消去する際には、電荷蓄積膜に蓄積された電荷は、チャネル領域からトンネル絶縁膜を介して電荷蓄積膜に導入されるホールによって中和されることで、消去される。しかしながら、制御電極膜からブロック膜を介して、バックトンネル電子が流入してしまうと、ホールが、そのバックトンネル電子によって中和されてしまう。従って、本来ならば、ホールと中和されるべき、電荷蓄積膜に蓄積されていた電荷が、円滑に消去されないこととなり、メモリセルの消去特性が悪化することとなる。しかし、メモリセルのブロック膜と制御電極膜との間に、キャップ膜を設けることによって、バックトンネル電子の電荷蓄積膜への流入が防止される。それによって、消去特性が改善されると考えられる。
【0096】
さらに、シリコン窒化膜のキャップ膜を設けることによって、高温に10時間放置した後の電荷保持特性が、悪くなった理由としては、これまで説明してきたものと同じように、キャップ膜であるシリコン窒化膜に電荷が蓄積し、さらに、キャップ膜は、物理的に制御電極膜に近いことから、キャップ膜であるシリコン窒化膜に蓄積された電荷が、制御電極膜に移動してしまったからだと、考えられる。そして、キャップ膜を、ボロンを添加したシリコン窒化膜にすることによって、第1の実施形態と同様に、シリコン窒化膜に、電荷が蓄積しなくなるため、高温に10時間放置した後の電荷保持特性が改善したと考えられる。
【0097】
なお、第4の実施形態においても、第2の実施形態におけるトンネル絶縁膜であるONO膜中のシリコン窒化膜の場合と同様に、キャップ膜としてのシリコン窒化膜のチャネル長方向の側面部のみを酸化させることによって、キャップ膜であるシリコン窒化膜のチャネル長方向の側面を、その上に積層されている制御電極膜のチャネル長方向の側面と比べて、所定の距離内側に後退している構造にすることで、さらに、書き込み/消去特性をより向上させることが可能である。
【0098】
なお、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。
【符号の説明】
【0099】
1 シリコン基板
2 拡散層
3、23 トンネル絶縁膜
4、24 電荷蓄積膜(シリコン窒化膜)
5、25 ブロック膜
6、26 制御ゲート電極膜(ポリシリコン膜)
7 セル間絶縁膜(シリコン酸化膜)
8 キャップ膜(シリコン窒化膜)
21 シリコンボディ(シリコン基体)
31、33、47、251、253 シリコン酸化膜
32、42、252 シリコン窒化膜
40 MOSキャパシタ
41 n型シリコン基板
46 n型ポリシリコン膜
【特許請求の範囲】
【請求項1】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記トンネル絶縁膜は、前記シリコン基板上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備える、
ことを特徴とするMONOS型メモリセル。
【請求項2】
前記シリコン窒化膜のチャネル長方向の側面が、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項1に記載のMONOS型メモリセル。
【請求項3】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜は、前記電荷蓄積膜上に形成された第1のブロック酸化膜と、前記第1のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第2のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項4】
柱状のシリコン基体と、前記シリコン基体の外側面を覆うトンネル絶縁膜と、前記トンネル絶縁膜の外側面を覆う電荷蓄積膜と、前記電荷蓄積膜の外側面を覆うブロック膜と、前記ブロック膜の外側面を覆う制御電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜は、前記シリコン基体の外側面を覆う第1のブロック酸化膜と、前記第1のブロック酸化膜の外側面を覆うブロック窒化膜と、前記ブロック窒化膜の外側面を覆う第2のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項5】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、
前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項6】
前記キャップ膜のチャネル長方向の側面は、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項5に記載のMONOS型メモリセル。
【請求項1】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記トンネル絶縁膜は、前記シリコン基板上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第2のシリコン酸化膜と、を備える、
ことを特徴とするMONOS型メモリセル。
【請求項2】
前記シリコン窒化膜のチャネル長方向の側面が、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項1に記載のMONOS型メモリセル。
【請求項3】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜は、前記電荷蓄積膜上に形成された第1のブロック酸化膜と、前記第1のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第2のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項4】
柱状のシリコン基体と、前記シリコン基体の外側面を覆うトンネル絶縁膜と、前記トンネル絶縁膜の外側面を覆う電荷蓄積膜と、前記電荷蓄積膜の外側面を覆うブロック膜と、前記ブロック膜の外側面を覆う制御電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜は、前記シリコン基体の外側面を覆う第1のブロック酸化膜と、前記第1のブロック酸化膜の外側面を覆うブロック窒化膜と、前記ブロック窒化膜の外側面を覆う第2のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項5】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるMONOS型メモリセルであって、
前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、
前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするMONOS型メモリセル。
【請求項6】
前記キャップ膜のチャネル長方向の側面は、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項5に記載のMONOS型メモリセル。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−71334(P2011−71334A)
【公開日】平成23年4月7日(2011.4.7)
【国際特許分類】
【出願番号】特願2009−221297(P2009−221297)
【出願日】平成21年9月25日(2009.9.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年4月7日(2011.4.7)
【国際特許分類】
【出願日】平成21年9月25日(2009.9.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]