【課題】メモリ部とスイッチングウィンドウを調整する抵抗部とを含むことによりスイッチ駆動電圧および電流を調節することが可能であり、ＷＯＲＭ(Write Once Read Memory)型メモリとして使用可能であり、動作信頼性にも優れた抵抗変化型メモリ素子を提供する。
【解決手段】抵抗変化型メモリ素子は、下部電極１０、抵抗メモリ層２０および上部電極３０より形成されたメモリ部と、メモリ部のスイッチングウィンドウを調整する抵抗部５０を含む。 （もっと読む）

【課題】書込回数を増やしても、信頼性の高い半導体不揮発性記憶装置を実現する。
【解決手段】第１の電極155と第２の電極154に挟まれた情報記憶部を持つメモリセルにおいて、第１の電極155から第２の電極154へと電流を流す動作と、第２の電極154から第１の電極155へと逆方向の電流を流す動作を行う。第１のパルス171により組成に偏りが生じるが、第２のパルス172の印加により組成の偏りは解消され、組成は元の状態に戻る。 （もっと読む）

【課題】 １ビット当たりの配置面積を小さくして高集積化に適した相変化メモリ装置を提供する。
【解決手段】 本発明の相変化メモリ装置は、半導体基板１０上にマトリクス状に配列された複数のワード線と複数のビット線の各交点にＭＯＳトランジスタを設け、カルコゲナイド膜２４においてＭＯＳトランジスタの拡散層の上部に対向する領域に所定数のビット情報を記憶保持する所定数の相変化メモリ素子を形成し、その所定数の相変化メモリ素子の各々を電気的に接続するための下部電極構造としてプラグ２８ａ、下部電極プレート２８ｂ、下部電極プラグ３３ａを形成し、素子選択線としての上部電極膜３５からＭＯＳトランジスタを経由した電流を相変化メモリ素子に流してビット情報の書込みを行う。 （もっと読む）

【課題】化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法を提供する。
【解決手段】反応チャンバ内でＧｅを含む第１前駆体、Ｓｂを含む第２前駆体及びＴｅを含む第３前駆体間の化学反応により基板の表面にＧｅＳｂＴｅ薄膜を形成する第１ステップ及び前記ＧｅＳｂＴｅ薄膜の表面を水素プラズマで表面処理する第２ステップを含むＧｅＳｂＴｅ薄膜の製造方法である。 （もっと読む）

本発明は、メモリセルと、選択素子と、接触部と、サブリソグラフィーによるピラーとを含む相変化メモリセル素子、および、その製造方法に関するものである。該接触部は、該選択素子に結合されている。該相変化ピラーは、該接触部に結合されている。該サブリソグラフィーによるピラーは、該接触部に結合されている。該サブリソグラフィーによるピラーは、絶縁材によって取り囲まれており、これにより、該サブリソグラフィーによるピラーのサブリソグラフィック横寸法が規定される。該サブリソグラフィーによるピラーと該接触部との間は、サブリソグラフィックな接触である。
（もっと読む）

【課題】 半導体装置の性能や製造歩留まりを向上させる。
【解決手段】
半導体基板に相変化メモリと相変化メモリ以外の不揮発性メモリとを含む半導体集積回路を形成した（ステップＳ１）後、プローブ検査などの検査工程を行い（ステップＳ２）、検査の結果に応じて、相変化メモリ以外の不揮発性メモリにデータの格納を行う（ステップＳ３）。この際、相変化メモリにはデータを格納しない。それから、ダイシングなどにより半導体基板を切断して半導体チップに個片化し（ステップＳ４）、個片化された半導体チップを半導体パッケージ化する（ステップＳ５）。 （もっと読む）

電気および光学カルコゲニド材料を生成するための化学蒸着法（ＣＶＤ）工程である。好ましい実施形態では、本発明のＣＶＤにより蒸着した材料は次の特性のうち１つまたは１つ以上の特性を実現する：電気スイッチング、累積機能、セッティング機能、可逆的多重状態作動、リセッティング機能、認識機能、可逆性の非結晶‐結晶転移。一実施形態では、カルコゲン元素を含有した少なくとも１層を含んだ多層構造がＣＶＤによって蒸着され、蒸着後のエネルギー付加を施されて、本発明の性質を有するカルコゲニド材料を生成する。別の実施形態では、本発明による性質を備えた単層のカルコゲニド材料が、少なくとも１つがカルコゲン元素前駆物質である３つまたは３つ以上の蒸着前駆物質を含んだＣＶＤ蒸着工程から形成される。好ましい材料は、カルコゲンＴｅならびにＧｅおよび／またはＳｂを含有しているものである。 （もっと読む）

【課題】
相変化素子のリテンション特性の改善を図る相変化メモリ及びそのリフレッシュ方法の提供。
【解決手段】
ＤＲＡＭインターフェース互換のメモリであることを利用し、読み出し・書込み回数に応じたストレスが与えられるダミーセル１０９、１１０を設け、該ダミーセルの相変化素子の抵抗値の変化を比較回路１１１、１１２で検出し、予め設定した基準値以上に抵抗値が変化していた場合（低抵抗化）、リフレッシュ要求回路１０７は、不図示の内部回路に対してリフレッシュ動作を要求し、メモリセルおよびダミーセルを、一旦、リフレッシュし、相変化素子のプログラム抵抗値のばらつきを補正し、マージン確保と同時にリテンション特性の改善を図る。 （もっと読む）

相変化抵抗体デバイスは、相変化材料（ＰＣＭ）を有し、このＰＣＭによって、ＰＣＭ内部で相転移が起こり、接点電極とのインタフェースでは相転移が起きない。ＰＣＭの製造を容易にするために、細長いライン構造（２１０，２１５）を、その側面で導電性の電極部（２００，２４０）によって囲み、ＣＭＯＳのバックエンドプロセスで形成する。代替方法としては、電極なしで直接他の回路部分と結合してこのデバイスを形成するものがある。いずれの場合においても、ＰＣＭのラインは、スペーサをハードマスクとして利用して縮小した寸法で形成した、一定の直径または断面積を有する。第１の接点電極および第２の接点電極を、ＰＣＭの「一次元的な」層により電気的に接続する。ＰＣＭの一次元的な層と第１接点電極および第２接点電極との間の接触抵抗は、上述のラインの中心部分または中間部分の抵抗よりも低い。
（もっと読む）

【課題】 相変化メモリの配線工程に必要な４００℃以上の熱処理によって、カルコゲナイド材料の結晶粒が斜め方向に成長して記憶層にボイドが発生するという課題があった。ボイドは、密着性の低下による剥離や、プラグとの接触不良による抵抗のばらつきなどの原因となる。
【解決手段】 カルコゲナイド材料を非晶質で形成した後、後熱処理によって（１１１）配向かつ柱状構造の面心立方晶を形成する。その後、さらに高温の熱処理を行うことによって柱状の最密六方晶を形成する。この手段によれば、結晶粒は基板面に対して垂直方向に形成されるため、ボイドの原因となる斜方結晶粒の成長を抑制することができる。
【効果】 相変化メモリの製造工程に起因した、電気特性の不均一性や信頼性の劣化を抑えることが可能となる。 （もっと読む）