説明

国際特許分類[H01L45/00]の内容

電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 電位障壁または表面障壁をもたず,整流,増幅,発振またはスイッチングに特に適用される固体装置,例.誘電体三極素子;オブシンスキー効果装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置 (1,392)

国際特許分類[H01L45/00]の下位に属する分類

固体進行波装置

国際特許分類[H01L45/00]に分類される特許

181 - 190 / 1,392


【課題】高集積化が可能な記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、下部電極層と、前記下部電極層上に設けられ、複数の微小導電体が隙間を介して集合したナノマテリアル集合層と、前記ナノマテリアル集合層上に設けられ、導電性であり、前記微小導電体に接し、開口部が形成された保護層と、前記保護層上に設けられ、前記保護層に接した上部電極層と、を備える。 (もっと読む)


【課題】膜中の酸素濃度を制御しつつ、段差被覆性を向上させ、抵抗率の低い薄膜を形成することができる。
【解決手段】基板を収容した処理室内にCVD反応が生じる条件下で、タンタルを含む原料ガスを供給し排気して、前記基板上にタンタル含有層を形成する工程と、前記処理室内にオゾンガスを短パルスで供給し排気することで、前記タンタル含有層の表面を酸化して、前記タンタル含有層の表面に酸化タンタル層を形成する工程と、を行うことで基板上に酸化タンタル膜を形成する。 (もっと読む)


【課題】多値の記憶状態を安定して読み書きできる抵抗変化素子の駆動法を提供する。
【解決手段】第1電極2を基準とする第2電極4の電位である電極間電圧を抵抗変化素子10に印加することによって第1電極2と第2電極4との間の抵抗値である電極間抵抗値を可逆的に変化させる抵抗変化素子10の駆動方法であって、Vα<Vβ<0およびVγ>0およびRL<RM<RHを満たすVα、Vβ、Vγ、RL、RM、RHについて、電極間電圧Vαの印加によって電極間抵抗値をRLにする書き込み過程と、書き込み過程の後、電極間電圧Vγの印加によって電極間抵抗値をRMにする第1の消去過程と、第1の消去過程の後、電極間電圧Vβの印加によって電極間抵抗値をRHにする第2の消去過程とを有する。 (もっと読む)


【課題】抵抗変化層の抵抗を変化させるのに必要な電圧を低減することが可能な不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法を提供する。
【解決手段】第1電極1上に抵抗変化層2が積層され、抵抗変化層2上にはイオン活性化層3を介して第2電極4が積層され、抵抗変化層2は半導体元素を有し、イオン活性化層3は半導体元素を有し、イオン活性化層3の半導体元素が未終端である比率が抵抗変化層2の半導体元素に比べて高い。 (もっと読む)


【課題】不揮発型抵抗変化素子の低抵抗時の信頼性を向上させる。
【解決手段】少なくとも2つの論理回路15、16と、前段の論理回路15と後段の論理回路16との間を電気的に接続可能とする抵抗変化型不揮発素子14とを備え、抵抗変化型不揮発素子は、抵抗値が電気的に書き換え可能であり、抵抗値が高抵抗状態から低抵抗状態へ遷移するために必要な印加電圧もしくは電流の方向と、低抵抗状態から高抵抗状態へ遷移するために必要な印加電圧もしくは電流の方向とが逆の関係にあるような両極型の遷移特性を有し、前段の論理回路は、前段の論理回路から出力され抵抗変化型不揮発素子を介して流れる信号電流のピーク値が、抵抗変化型不揮発素子が低抵抗状態に遷移する方向に大きく逆方向に小さくなるような駆動能力を有するように構成される。 (もっと読む)


【課題】上下電極間に有機化合物を設けて記憶素子を形成するが、有機化合物を含む層の
上に電極を形成した場合、電極の形成時の温度によっては有機化合物を含む層への影響が
あるため温度に制限がある。この温度の制限のため形成方法が限定され、希望通りの電極
を形成することができず、素子の微細化を阻害している問題があった。
【解決手段】絶縁表面を有する基板上に記憶素子及びスイッチング素子が配置された半導
体装置とし、前記素子は、同一平面に配置された第1の電極と第2の電極と有機化合物を
含む層とを有し、前記有機化合物を含む層は前記第1の電極と前記第2の電極との間に形
成され、電流は前記第1の電極から前記第2の電極へと流れ、前記第1の電極は、前記ス
イッチング素子と電気的に接続されている半導体装置である。 (もっと読む)


【課題】データ消去/書き込み時の電圧降下及びリーク電流を低減させた不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係る不揮発性半導体記憶装置は、列方向に延びる複数の列線、列方向に交差する行方向に延びる複数の行線、並びに、複数の列線及び行線の各交差部に配置された可変抵抗素子を含む複数のメモリセルを有するメモリセルアレイと、列線を介してメモリセルに対して可変抵抗素子の状態遷移に必要な電圧を供給する列線の第1端部及び第2端部の少なくとも一方に配置された列デコーダとを備え、列線は、第1部分、第1部分よりも列デコーダから遠い第2部分及び第2部分よりも列デコーダから遠い第3部分を有し、第2部分の行方向の線幅は、第1部分の行方向の線幅と同等又はより広く、且つ、第3部分の行方向の線幅よりも狭いことを特徴とする。 (もっと読む)


【課題】長期的な信頼性を向上させることが可能な記憶装置およびその動作方法を提供する。
【解決手段】記憶装置1は、印加される電圧の極性に応じて可逆的に抵抗状態が変化する複数の記憶素子21と、駆動対象の記憶素子21の抵抗状態を、低抵抗状態と高抵抗状態との間で選択的に変化させる駆動部とを備えている。この駆動部は、低抵抗状態および高抵抗状態のうちの一方の抵抗状態から他方の抵抗状態へと変化させる第1の動作(セット動作またはリセット動作)を実行する際に、以下の段階的動作を行う。すなわち、第1の動作に関する強ストレス印加工程を実施した後に第2の動作に関する弱ストレス印加工程を実施するというステップを少なくとも1回以上繰り返して行った後、第1の動作に関する強ストレス印加工程を実施する。 (もっと読む)


【課題】コストをかけずに電気負荷(電気部品)に流れた積算電流を測定することのできる積算電流センサを実現する。
【解決手段】バンドギャップの大きさがE1の第1p型半導体層1とバンドギャップの大きさがE2の第2p型半導体層2とバンドギャップの大きさがE3の第3p型半導体層3とがこの順番で積層され、各バンドギャップの大きさはE1>E2>E3の条件を満足し、第1p型半導体層1は内部に初期的に存在している水素を含有し、自身に流れた電流量に応じて水素が第1p型半導体層1から第2p型半導体層2を経て第3p型半導体層3へと拡散していくことにより積層方向抵抗値が変化していく半導体素子S1と、半導体素子S1に流れた電流量に応じて変化していく半導体素子S1の積層方向抵抗値を測定することにより半導体素子S1に流れた積算電流を検出する抵抗測定器16とを備える。 (もっと読む)


【課題】非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカ
ードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供
することが急務の課題であった。上記の実情を鑑み、単純な構造のメモリを含む半導体装
置を提供して、安価な半導体装置及びその作製方法の提供を課題とする。
【解決手段】有機化合物を含む層を有するメモリとし、メモリ素子部に設けるTFTのソ
ース電極またはドレイン電極をエッチングにより加工し、メモリのビット線を構成する導
電層とする。 (もっと読む)


181 - 190 / 1,392