【課題】相変化材料を記録層とするエッジコンタクト型メモリセルにおいて、被覆率の悪化による記録層の膜厚ばらつきによる下部電極と上部電極間の距離が変動し、この変動に基づきキャパシタ特性がばらつく（抵抗値の変動）ことを抑制する。
【解決手段】下部電極１３、電極間絶縁膜１４、上部電極１５からなる積層膜１６を形成し、この積層膜の各層側面を露出する凹部１９ａに相変化材料を埋設して記録層１９とすることで記憶素子を構成すると、下部電極１３と上部電極１５間の距離は電極間絶縁膜１４の厚みｔ１で一定となり、特性ばらつきを抑制することができる。 （もっと読む）

【課題】高記録密度及び低消費電力の情報記録再生装置を提案する。
【解決手段】実施形態に係わる情報記録再生装置は、記録層１２と、記録層１２に電圧を印加して記録層１２に相変化を発生させて情報を記録する記録回路とを備える。記録層１２は、少なくとも１種類の陽イオン元素と少なくとも1種類の陰イオン元素を有する化合物から構成され、陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の平均最短距離は、0.32nm以下である。記録層１２は、(i) A_xM_yX₄ (0≦x≦2.2、1.8≦y≦3)、(ii) A_xM_yX₃ (0≦x≦1.1、0.9≦y≦3)及び(iii) A_xM_yX₄ (0≦x≦1.1、0.9≦y≦3)のうちから選択される材料を備える。 （もっと読む）

【課題】大きな順方向−逆方向電流比を有するスイッチングデバイスを提供する。
【解決手段】トランジスタは、ソースと、ドレインと、ゲート領域と、ソースバリヤと、ドレインバリヤとを含む。ゲート領域は、ゲートと、アイランドと、ゲート酸化物とを含み、ゲート酸化物は、ゲートとアイランドとの間に配置される。ゲートおよびアイランドは、互いに、同時活性的に結合される。ソースバリヤはゲート領域からソースを分離し、ドレインバリヤはゲート領域からドレインを分離する。 （もっと読む）

【課題】精確に記憶素子の状態を判別できる記憶装置を提供する。
【解決手段】メモリセル１１を複数備えたメモリアレイ１０と、読み出し対象のメモリセル１１の状態を判別する読み出し回路２０を設ける。メモリセル１１は抵抗変化素子１３を含み、読み出し回路２０に備えられた参照メモリセル２２は抵抗変化素子２３を含む。抵抗変化素子２３および抵抗変化素子１３は同一の構成材料からなり、抵抗変化素子２３の面積は、抵抗変化素子１３の面積よりも大きい。読み出し電圧の大きさに対する抵抗変化素子２３の抵抗値の変化は、抵抗変化素子１３の抵抗値の変化と対応する。 （もっと読む）

【課題】良好なデータ保持特性を維持しつつ、安定したスイッチング特性を有する記憶素子および記憶装置を提供する。
【解決手段】下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０はイオン源層２１と、抵抗変化層２２と、抵抗変化層２２よりも高い導電率を示すバリア層２３とを有する。これにより、データ消去時における電流パスあるいは不純物準位を形成する金属イオンの移動効率が改善される。 （もっと読む）

【課題】 可変抵抗膜を有する半導体装置の電気的特性のバラツキを低減する。
【解決手段】 半導体装置の製造方法は、導電性材料を含み、所定方向に沿って延在する柱状体を形成する工程と、形成された柱状体の所定方向の一部を酸化させ、所定方向に見て、導電性材料の酸化物からなる可変抵抗部が未酸化の導電性材料に挟まれた構造を一体的に形成する工程と、を含む （もっと読む）

【課題】高品質な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１の配線Ｌ２（ｉ）と、第１の配線と交差する第２の配線Ｌ３（ｊ）と、第１の配線と第２の配線とが交差する各領域に設けられ、一端が第１の配線に接続され、且つ他端が第２の配線に接続され、可変抵抗素子２５及び非オーミック素子Ｄ−ｍｉｍが直列接続されたメモリセル構造ＣＵｓと、を備え、非オーミック素子は、絶縁層２２として、第１の層２２ａと、第１の層のバンドギャップとは異なるバンドギャップを有し、第１の層上に設けられた第２の層２２ｂと、第２の層のバンドギャップとは異なるバンドギャップを有し、第２の層上に設けられた第３の層２２ｃとを備えている。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】記憶装置１は、複数の微小導電体が隙間３２を介して集合したナノマテリアル集合層２３と、隙間３２内に配置された絶縁材料２５と、を備える。微小導電体はカーボンナノチューブ３１であり、カーボンナノチューブ３１が延びる方向は、ナノマテリアル集合層２３の下面に対して垂直な方向よりも、下面に対して平行な方向に近く、ナノマテリアル集合層２３の下面に接した下部電極層２２と、ナノマテリアル集合層２３の上面に接した上部電極層２４と、をさらに備え、下部電極層２２及び上部電極層２４の双方に接した微小導電体が存在しない。 （もっと読む）

【課題】高密度化および大容量化が可能な記憶装置を提供する。
【解決手段】基板１１上に複数の平行なワード線ＷＬと複数の平行な第１ビット線１ＢＬとが互いに垂直な方向に設けられている。隣接する２本のワード線ＷＬの間に、ビットコンタクト電極ＢＣが設けられている。ビットコンタクト電極ＢＣを挟んで隣接する２本のワード線ＷＬのそれぞれを間にしてビットコンタクト電極ＢＣと反対側に、ノードコンタクト電極ＮＣが設けられている。ノードコンタクト電極ＮＣは、接続層２３を介して下部電極２１に接続されている。下部電極２１は、基板１１の表面に平行な面内においてノードコンタクト電極ＮＣの直上からビットコンタクト電極ＢＣに近づく方向にずれた位置に設けられている。複数の第２ビット線２ＢＬの各々は、第１ビット線１ＢＬの両側のノードコンタクト電極ＮＣに接続された下部電極２１に重なっている。 （もっと読む）

【課題】カーボンナノチューブを可変抵抗素子として用い消費電力の抑制とスイッチの誤作動の低減を両立した不揮発性半導体記憶装置の製造方法を提供する。
【解決手段】実施形態の不揮発性半導体記憶装置の製造方法は、半導体基板９上に、下部電極を形成する工程と、前記下部電極の上にカーボンナノチューブを含む可変抵抗層１１を形成する工程と、前記可変抵抗層に電子線或いは光子線を照射する照射工程と、前記照射工程の後に、前記可変抵抗層の上に上部電極を形成する工程とを含む。 （もっと読む）