【課題】半導体装置の構成材料の特性劣化を抑制しつつ、基板とゲート絶縁膜との界面の界面準位密度を効率的に低減することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、基板１００上に、ゲート絶縁膜１０２とゲート電極１０３とを含むトランジスタを形成する。さらに、基板１００上に１層の配線層１１０を形成する処理と、１層の配線層１１０を配線パターンに加工する処理を１回以上行うことにより、基板１００上に、１層以上の配線層１１３，１１５を含む配線構造を形成する。さらに、基板１００上に、１層以上の配線層１１３，１１５のうちの少なくとも１層の配線層１１０が配線パターンに加工された後に、基板１００上にマイクロ波を照射して基板１００のアニールを行う。 （もっと読む）

【課題】 高信頼動作の相変化メモリを実現する。
【解決手段】 本発明による半導体装置は、カルコゲナイド材料を用いた記憶層とダイオードで構成されたメモリセルを積層した構造のメモリアレイを有し、選択されたメモリセルが位置する層に応じて、初期化条件及び書き換え条件が変更されるものである。カレントミラー回路を動作に応じて選択するとともに、電圧選択回路とカレントミラー回路におけるリセット電流の制御機構により、初期化条件及び書き換え条件（ここでは、リセット条件）を動作に応じて変更する。 （もっと読む）

【課題】メモリセルの構造を最適化することにより、更なる微細化を可能にする記憶装置を提供する。
【解決手段】複数の第１の電極配線と、第１の電極配線と交差する複数の第２の電極配線と、１本の第２の電極配線と、互いに隣接する２本の第１の電極配線との間に形成される１個のビアプラグであって、前記第１の電極配線に対向する底面の、第１の電極配線の伸長方向に垂直な方向の最大径が、第１の電極配線幅の２倍と第１の電極配線間の幅を加えた長さよりも小さいビアプラグと、ビアプラグと２本の第１の電極配線の一方との間に形成される第１の記憶素子と、ビアプラグと２本の第１の電極配線の他方との間に形成される第２の記憶素子とを有する記憶装置。 （もっと読む）

【課題】 フォーミング電圧の素子間ばらつきを低減しつつ、フォーミング電圧を低減できる構成の可変抵抗素子およびその製造方法、並びに当該可変抵抗素子を備えた高集積の不揮発性半導体記憶装置を提供する。
【解決手段】
可変抵抗素子２は、第１電極１５と第２電極１２の間に抵抗変化層（第１の金属酸化物膜）１３、及び、第１電極１５と接する制御層（第２の金属酸化物膜）１４を挟持して構成される。制御層１４は、仕事関数が小さく（４．５ｅＶ以下）、抵抗変化層から酸素を引き抜く能力を有する金属の酸化膜で構成される。第１電極は、当該金属と同様に仕事関数が小さい金属で構成されるが、尚且つ、制御層からの酸素の熱拡散を抑制するために、その酸化物生成自由エネルギーが、制御層を構成する元素の酸化物生成自由エネルギーよりも大きな材料で構成される。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあわせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】低電圧および低電流動作時における繰り返し特性が向上した記憶素子および記憶装置を提供する。
【解決手段】下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０は、２．８ｍΩｃｍ以上１Ωｃｍ未満の抵抗率を有するイオン源層２１と、抵抗変化層２２とを有する。これにより、低電圧または低電流パルスを印加した際の記録状態から消去状態への抵抗変化層の抵抗値の回復が改善され、繰り返し特性が向上する。 （もっと読む）

【課題】電極と抵抗変化層の界面に小さな突起を形成することなく、低電圧での初期化が可能な不揮発性記憶素子を提供する。
【解決手段】下部電極１０５と上部電極１０７との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層１１６を備える。抵抗変化層１１６は、第１の抵抗変化層１１６１と第２の抵抗変化層１１６２との少なくとも２層から構成され、第１の抵抗変化層１１６１は第１の遷移金属酸化物１１６ｂから構成され、第２の抵抗変化層１１６２は、第２の遷移金属酸化物１１６ａと第３の遷移金属酸化物１１６ｃとから構成され、第２の遷移金属酸化物１１６ａの酸素不足度は第１の遷移金属酸化物１１６ｂの酸素不足度及び第３の遷移金属酸化物１１６ｃの酸素不足度のいずれよりも高く、第２の遷移金属酸化物１１６ａ及び第３の遷移金属酸化物１１６ｃは、第１の抵抗変化層１１６１と接している。 （もっと読む）

【課題】固体メモリの記録層として、これまで広く用いられているＧｅ−Ｓｂ−Ｔｅ系合金に代わって、希少金属であるＳｂフリーでありながら、Ｇｅ−Ｓｂ−Ｔｅ系合金を用いた固体メモリと遜色のない性能を有する固体メモリを提供する。
【解決手段】固体メモリ１０は、物質の相変化に起因して電気特性が変化する記録層１１を備えた固体メモリであって、記録層１１が、ゲルマニウムとテルル４とから形成されている薄膜、および、銅とテルルとから形成されている薄膜５が積層されてなる超格子によって構成されている。 （もっと読む）

【課題】信頼性が高い半導体記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体記憶装置は、アモルファスカーボンを含むカーボンナノマテリアルが隙間を介して集合したナノマテリアル集合層２４と、前記ナノマテリアル集合層２４の上面に設けられた上部電極層２５と、前記ナノマテリアル集合層２４の前記上面に対向する下面に直接的又は間接的に設けられた下部電極層２３とを備え、前記ナノマテリアル集合層２４が含むアモルファスカーボンの量は、前記下面よりも前記上面の方が少ない。 （もっと読む）

【課題】フォーミング処理の時間を低減できる不揮発性半導体記憶装置を提供する。
【解決手段】複数の不揮発性メモリセルは、可変抵抗素子及び整流素子が直列接続されている。制御部は、第１のタイミングにおいて、Ｎを１以上の整数とするとき複数のワードラインからＮ本おきに第１のラインを多重選択して選択電位に設定するとともに、少なくとも多重選択されたワードラインに隣接する非選択のワードラインの電位を固定する。制御部は、第２のタイミングにおいて、上記の多重選択されたワードラインを浮遊状態にする。第２のタイミングは、第１のタイミングより後のタイミングである。制御部は、第３のタイミングにおいて、複数のビットラインから１本の第２のラインを選択してフォーミング電位に設定する。第３のタイミングは、第２のタイミングより後のタイミングである。 （もっと読む）