【課題】ジュール熱を利用して情報を記憶する相変化メモリを採用した半導体記憶装置において、誤ライト動作を起こす可能性を抑制する。
【解決手段】本発明に係る半導体記憶装置は、積層体内のいずれかの半導体層に第１の電流を印加して積層体内の複数の半導体層の側面に配置されている抵抗変化材料層を一括して結晶化した後、第１の電流を印加した半導体層以外の半導体層に第２の電流を印加する。 （もっと読む）

【課題】相変化メモリの構造の簡素化と低コスト化を実現する。
【解決手段】相変化材料からなる記録層１８とｎ^＋型ポリシリコン膜１５との間に、相変化材料を構成する元素の少なくとも一種とシリコンとを含有する中間層２０を配置し、記録層１８とｎ^＋型ポリシリコン膜１５との接触抵抗を低減することにより、相変化メモリの構造の簡素化と低コスト化を実現する。例えば相変化材料がＧｅ、ＳｂおよびＴｅを含む場合、中間層２０は、Ｓｉ−Ｓｂ、Ｓｉ−Ｔｅ、Ｓｉ−Ｇｅの少なくとも一種を含む。 （もっと読む）

【課題】不揮発性であって、作製が簡単であり、追記が可能な記憶回路を有する半導体装置の提供を課題とする。
【解決手段】本発明の半導体装置は、複数のトランジスタと、前記トランジスタのソース配線又はドレイン配線として機能する導電層と、前記複数のトランジスタのうちの１つの上に設けられた記憶素子及びアンテナとして機能する導電層とを有し、前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、アンテナとして機能する前記導電層と前記複数のトランジスタのソース配線又はドレイン配線として機能する導電層とは、同じ層上に設けられていることを特徴とする。 （もっと読む）

【課題】良好なスイッチング特性を発現するとともに、塗布性に優れたメモリ素子スイッチング層形成用組成物を提供する。
【解決手段】メモリ素子の陽極層と陰極層との間に配置されたスイッチング層を形成するのに用いるメモリ素子スイッチング層形成用組成物において、下記式（Ｐ−１）で表される繰り返し単位及び下記式（Ｐ−２）で表される繰り返し単位の少なくともいずれかの繰り返し単位（ｐ１）を有する重合体を含むものとする。


（式（Ｐ−１）及び式（Ｐ−２）中、Ｒ^１は脂環式構造を有する４価の基であり、Ｒ^２はトリフェニルアミン構造を有する２価の基である。） （もっと読む）

【課題】電流制御素子が破壊されにくい、抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置を提供する。
【解決手段】極性の異なる電気的信号を印加することにより抵抗値の異なる複数の抵抗状態の間を可逆的に遷移する抵抗変化素子１０３と、抵抗変化素子１０３に直列に接続し、所定の印加電圧の範囲において印加電圧の絶対値が大きくなるにしたがい電圧電流曲線の傾きが大きくなる非線形の電圧電流特性を有する電流制御素子１０４と、層間絶縁層１０８、１０９、１１０を貫通するホールの内部に形成され、抵抗変化素子１０３もしくは電流制御素子１０４の少なくとも一方に接触し、かつ、負荷抵抗部１３１Ａ、１３１Ｂ、１３１Ｃを有する、プラグ１０５，１０６，１０７と、を備える。 （もっと読む）

【課題】従来のＲｅＲＡＭを有する半導体装置では、メモリ素子特性にばらつきが生ずるおそれがあった。
【解決手段】基板１１を覆う第１の絶縁膜２３を形成する工程と、第１の絶縁膜２３を貫通する導電プラグ２４を形成する工程と、導電プラグ２４の上部を一部除去して、導電プラグ２４の上面を底面として有し、かつ、一部除去した導電プラグ２４に覆われていた部分の第１の絶縁膜２３を側壁として有する孔部を形成する工程と、孔部の側壁を覆い、孔部の底面の一部を露出させる側壁絶縁膜２５を形成する工程と、孔部の側壁絶縁膜２５および底面を覆う可変抵抗膜２６を形成する工程と、可変抵抗膜２６を覆う導電膜２７を形成する工程と、を有する。 （もっと読む）

【課題】金属カルコゲナイド膜の積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることのできる相変化メモリの形成装置、及び相変化メモリの形成方法を提供する。
【解決手段】スパッタ装置１０は、互いに異なる組成を有したＧｅＴｅターゲット２２ａ及びＳｂ_２Ｔｅ_３ターゲット２２ｂを有する。また、スパッタ装置１０は、基板Ｓを加熱する加熱面を有して、基板Ｓを該加熱面に吸着しながら加熱する基板ステージ１３と、基板ステージ１３を基板Ｓの周方向に回転させる回転部１８とを備えている。こうしたスパッタ装置１０は、基板ステージ１３が基板Ｓを吸着且つ加熱した状態で、回転部１８が基板ステージ１３を回転させつつ、ＧｅＴｅターゲット２２ａ及びＳｂ_２Ｔｅ_３ターゲット２２ｂの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つの金属カルコゲナイド膜を基板Ｓ上に積層する。 （もっと読む）

【課題】高抵抗状態と低抵抗状態の抵抗値の比を大きくする素子の構成及び方法並びに素子間ばらつきの低減方法を提供する。
【解決手段】ペロブスカイト酸化物の一面に特定金属が設けられるとともに、前記ペロブスカイト酸化物から前記金属へ当該ペロブスカイト酸化物の酸素が移動することで当該金属の酸化と当該ペロブスカイト酸化物の還元が進行するために必要な活性化エネルギー以上のエネルギーが与えられるように加熱することによって得られる酸素欠乏層領域が前記ペロブスカイト酸化物の前記金属と接触した近傍の領域に存在するようになし、前記金属よりなる一方の電極と前記酸素欠乏層を介して対となる他方の電極間の電圧−電流特性のヒステリシス特性を利用することを特徴とする不揮発性半導体記憶装置である。 （もっと読む）

【課題】 イオン伝導領域を備えた抵抗記憶装置において、誤書き込みが発生しやすくなるという課題を解決する抵抗記憶装置およびその書き込み方法を提供する。
【解決手段】 抵抗記憶装置およびその書き込み方法であって、第１の絶縁体と、第１の絶縁体を挟んで対向して形成された第１の端子と第２の端子と、第１の絶縁体内に存在し第１の絶縁体が第１の端子と向かい合う面、もしくは第１の絶縁体が第２の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で第１の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、第１の端子と第２の端子の対向部を挟んで配置された第３の端子とイオン源とを有することを特徴としている。また、その書き込み方法は、書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴としている。 （もっと読む）

【課題】 電圧印加によりイオンを移動させることで伝導領域を形成・消滅させ、読み出し端子間の抵抗を変化させる抵抗記憶装置において、特性ばらつきが改善された抵抗記憶装置およびその製造方法を提供する。
【解決手段】 本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。 （もっと読む）