抵抗記憶装置およびその製造方法
【課題】 電圧印加によりイオンを移動させることで伝導領域を形成・消滅させ、読み出し端子間の抵抗を変化させる抵抗記憶装置において、特性ばらつきが改善された抵抗記憶装置およびその製造方法を提供する。
【解決手段】 本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。
【解決手段】 本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗記憶装置に関し、特にイオン伝導体に金属イオンを導入、排除して導電性を変化させることで、抵抗を変化させる機能を有する抵抗記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
この種の抵抗記憶装置としては、例えば、ナノブリッジ素子を抵抗記憶装置として用いてクロスバースイッチを構成するものがあった。
【０００３】
まず、抵抗記憶装置の例として、ナノブリッジ素子と呼ばれる構造について説明する。図９に非特許文献１（２０１０ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ (ｐｐ.３０３-３０６)）で報告されたナノブリッジ素子の例を示す。同図では、ナノブリッジ素子の断面形状と動作を示し、ルテニウム（Ｒｕ）電極１０１と固体電解質層１０２と銅（Ｃｕ）電極１０３とを積層した構造のナノブリッジ素子である。素子抵抗を低抵抗に変化させるには、図９（ａ）に示すように、Ｃｕ電極１０３にプラスの電圧（＋Ｖ）を印加することでＣｕイオン（Ｃｕ＋）をＲｕ電極１０１へ向かう方向に移動させ、固体電解質層１０２内にＣｕ導電領域１３２を形成して（図９（ｂ）参照）、Ｃｕ電極１０３とＲｕ電極１０１の間を低抵抗（ＯＮ）にする。逆に、図９（ｃ）に示すように、Ｒｕ電極１０１にプラスの電圧（＋Ｖ）を印加するとＣｕイオンがＣｕ電極１０３へ向かう方向に移動してＣｕ電極１０３に回収されるため、Ｃｕ電極１０３とＲｕ電極１０１の間は高抵抗（ＯＦＦ）に変化する（図９（ｄ）参照）。このように、図９に示すナノブリッジ素子では、電圧の印加方向により抵抗を変化させることができる。
【０００４】
次に、このナノブリッジ素子を用いて構成したクロスバースイッチについて図１０を用いて説明する。本例では交差する２系統の配線群、例えば、ビット線Ｂ１乃至Ｂ３とワード線Ｗ1乃至Ｗ３の交差部分に両配線を接続するようにナノブリッジ素子Ａ１１乃至Ａ３３が配置されている。初期状態ではすべてのナノブリッジ素子が高抵抗の状態とする。ナノブリッジ素子Ａ１１を低抵抗にして配線Ｂ１と配線Ｗ１間を電気的接続状態にするには、Ｂ１とＷ１にそれぞれ電圧Ｖｄｄと０Ｖを、その他の配線にＶｄｄ/２を印加する。Ｖｄｄをナノブリッジ素子が低抵抗に変化する閾値電圧Ｖｔｈより大きく、かつＶｄｄ/２がＶｔｈより小さくなるように設定することで、所望のナノブリッジ素子Ａ１１だけ低抵抗に変化させることができる。これにより所望の１対の配線Ｂ１とＷ１が低抵抗で接続されることになる。
【０００５】
配線間を電気的に切断するには逆向きの電圧−Ｖｄｄを印加して、ナノブリッジ素子を高抵抗に変化させる。これらの動作により、２系統の配線群同士の接続を自由に切り替えるクロスバースイッチを構成することができる。
【０００６】
ほかの抵抗記憶装置の例として、特許文献１、２、３に開示されているような例がある。その一例として、特許文献１（特開２００９−２１２３８０）で示された抵抗記憶装置について図１１を用いて示す。この抵抗記憶装置では、一対の電極間に抵抗変化層を挟んだ構造であるが、この抵抗変化層は、多結晶酸化物膜と、これよりも厚いアモルファス酸化物膜との積層を含んでいる。下部電極１１０としては白金（Ｐｔ）５０ｎｍ、多結晶酸化物膜１１１としては多結晶酸化ニッケル（ＮｉＯ）を５ｎｍ、アモルファス酸化物膜１１２としてはアモルファスＮｉＯを１０ｎｍ、上部電極１１３としてはＰｔ５０ｎｍを使用している。動作方法は図９と同様であるが、本構造により、抵抗記憶装置を微細化しても、初期短絡不良を防ぎつつ、フィラメント１１４を形成して抵抗変化を開始させるフォーミング電圧を低く維持することができるとしている。
【０００７】
このような抵抗記憶装置は、前述のような電気的接続経路を切り替えるスイッチ用途や、データを記憶するメモリ用途などに用いられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２１２３８０ （図２）
【特許文献２】特開２００９−１４１２２５ （図１）
【特許文献３】特開２０１０−０１６３８１ （図１）
【非特許文献】
【０００９】
【非特許文献１】２０１０ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ (ｐｐ.３０３-３０６)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１では、抵抗変化層としてＮｉＯや酸化チタン（ＴｉＯ）を用いた関連技術の抵抗記憶装置の研究において、抵抗記憶装置特性のばらつきが大きく、抵抗記憶装置面積を小さくするとフォーミング電圧が大きくなるという問題が明らかになったとしている。そして、面積依存性については、成膜後の抵抗記憶装置中に存在するウイークスポットの程度と存在確率が変わるためとしている。
【００１１】
特許文献１ではこの問題を解決する方法として、グレインバウンダリ１１５に電界が集中しやすいことを利用し、多結晶酸化物膜を用い、そのグレインバウンダリを起点としてフォーミングを生じさせている。グレインを抵抗記憶装置サイズより小さくすることで、抵抗記憶装置内に多数のグレインバウンダリ１１５、すなわちフォーミングの起点を設けることで、微細化による起点の減少から起こるフォーミング電圧の増大を防ぐとしている。
【００１２】
さて、もう一つの問題である抵抗記憶装置特性のばらつきであるが、（１）抵抗記憶装置間のばらつきと（２）同一抵抗記憶装置での繰り返しばらつきの２種類が考えられる。抵抗記憶装置間ばらつきについては、前述の起点の減少による個体差や、フィラメントが形成される電極の表面形状の抵抗記憶装置間の違いが原因となる。ここで電極の表面形状の影響について図１２を用いて説明する。
【００１３】
図１２は、電極表面形状が異なる３つの抵抗記憶装置Ｒ１、Ｒ２、Ｒ３についてフィラメント１１４が形成される位置を示した断面図である。図１２（ａ）に示す抵抗記憶装置Ｒ１は、その電極１０３の表面が平坦な場合である。図１２（ｂ）および（ｃ）に示す抵抗記憶素子Ｒ２およびＲ３は、その電極１０３の表面に異なる凹凸がある場合を示している。
【００１４】
さらに図１２には、書き込みを３回行い、フィラメント形成を繰り返し行ったときのフィラメント１１４の形成位置の変化を縦方向に1回目、２回目、３回目として示してある。抵抗記憶装置Ｒ２と抵抗記憶装置Ｒ３では表面形状が異なっており、突部の高さや鋭さで電界集中の程度が変わっている。電界強度はフィラメント形成に寄与するため、抵抗記憶装置Ｒ２と抵抗記憶装置Ｒ３とでは書き込み特性が異なることになり、電極表面形状が抵抗記憶装置間のばらつきに影響するのは明らかである。
【００１５】
次に、繰り返し書き込み時の特性ばらつきについては、以下のように考える。抵抗記憶装置Ｒ１のように電極１０３を平坦化した場合、フィラメント１１４が形成される確率はどこでも同程度であり、図１２（ａ）に示すように書き込むたびに異なる場所に形成されると考えられる。電極１０３の平坦化は、抵抗変化層１０２を薄膜化して動作の低電圧化をはかる上で、膜内の欠陥形成を抑制するために必要であるが、抵抗変化層１０２を完全に均質にすることは難しく、フィラメント１１４の太さや形状や形成電圧は形成される位置に影響を受けることは明らかである。
【００１６】
一方、抵抗記憶装置Ｒ２や抵抗記憶装置Ｒ３のように電極１０３が平坦でなく突部がある場合は、繰り返して書き込みを行っても図１２（ｂ）および（ｃ）に示すように、同じ場所にフィラメント１１４が形成される確率が高く、繰り返しばらつきは小さいと考えられる。しかし、電極自体がイオン化して移動するため、動作を繰り返すと形状が経時変化し、フィラメント形成点が移動する可能性がある。これらのような現象が繰り返しばらつきに影響すると考えられる。
【００１７】
この問題に対し特許文献１に開示の構造を適用した場合、膜上方からみるとグレインバウンダリは網目状に全面につながっており、その上面は下部電極の表面形状を反映する。このため、前述の２つのばらつきに対しての改善効果はほとんどないことは明らかである。
【００１８】
このように、特許文献１では下部電極表面形状に起因して特性がばらつくため、すべてのセルを書き込むためにはマージンを考慮した高い書き込み電圧が必要となり、消費電力が低減できないという問題があった。
【００１９】
本発明の目的は、上述した課題を解決した抵抗記憶装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。
【００２１】
また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。
【発明の効果】
【００２２】
この発明によれば、特性ばらつきが改善されてマージン電圧を小さくできるため低い電圧での書き込みが可能となり、低消費電力の抵抗記憶装置が実現できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第一の実施の形態の要部概略断面図である。
【図２】（ａ） 本発明の第一の実施の形態の動作説明のための概略断面図である。
【００２４】
（ｂ） 比較参考例の動作説明のための概略断面図である。
【図３】本発明の第二の実施の形態の要部概略断面図である。
【図４】本発明の実施の形態の説明図である。
【図５】本発明の第１の実施例の要部概略平面図と概略断面図である。
【図６】本発明の第１の実施例の代表的な製造工程での概略平面図と概略断面図である。
【図７】本発明の第２の実施例の要部概略平面図と概略断面図である。
【図８】本発明の第２の実施例の代表的な製造工程での概略平面図と概略断面図である。
【図９】非特許文献１に開示の抵抗記憶装置とその動作を示す概略断面図である。
【図１０】図６に示す抵抗記憶装置を用いたクロスバースイッチ回路を示す要部概要図である。
【図１１】特許文献１に開示の抵抗記憶装置を示す要部概略断面図である。
【図１２】特許文献１に開示の抵抗記憶装置の動作を示す要部概略断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態につき図面を参照して説明する。
【００２６】
図１を参照すると、本発明の第一の実施の形態として抵抗記憶装置の要部概略断面図が示されている。
【００２７】
第一の実施の形態の抵抗記憶装置は、図１に示すように、第１のイオン源１と、第１の電極２と、第１のイオン伝導体３と、第１の絶縁体４とを有する。第１のイオン源１と第１の電極２は、第１のイオン伝導体３を挟んで配置される。第１の絶縁体４は、第１のイオン伝導体３と接する第１のイオン源１の表面に配置される。さらに第１の絶縁体４は、粒形状または島形状を有する。すなわち、第１のイオン伝導体３は、第１のイオン源１と第１の絶縁体４との両方に面する領域を有する。
【００２８】
次に本抵抗記憶装置の動作について図２を用いて説明する。図２（ａ）を参照すると、本発明の第一の実施の形態の要部断面が示されている。まず、本抵抗記憶装置の第１のイオン源１と第１の電極２との間の抵抗値を、高抵抗から低抵抗に変化させる書き込み方法について説明する。
【００２９】
高抵抗状態では、図２（ａ）に示すように第１のイオン伝導体３には金属イオンがほとんど存在せず、第１のイオン源１と第１の電極２との間にはほとんど電流が流れない。ここで第１のイオン源１と第１の電極２との間に、イオン源１の金属イオンが第１の電極２の方向に流れる第１の極性で所望の値の電圧を所望の時間印加する。このとき、電界は導電体である第１のイオン源１と第１の電極２との間に形成されるため、まず金属イオンは移動しやすい第１のイオン伝導体３と第１の絶縁体４との界面を移動する。そして図２（ａ）の点線の矢印で示すように第１のイオン伝導体３を通り、第１の電極２に向けてフィラメントを形成する。このようにして、低抵抗に変化させる。
【００３０】
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第１のイオン源１と第１の電極２との間に、第１の極性とは逆向きで所望の値の電圧を所望の時間印加する。これにより、第１のイオン伝導体３内の金属イオンが第１のイオン源１の方向に移動する。さらに、第１のイオン伝導体１と第１の絶縁体４との界面では、金属イオンが移動しやすいため、金属イオンが第１のイオン源１に回収される。このようにして第１のイオン伝導体３に金属イオンが存在しなくなるため、高抵抗を示すようになる。
【００３１】
次に、本抵抗記憶装置の読み出し方法について説明する。読み出しは第１のイオン源１と第１の電極２との間の抵抗を評価することで行う。たとえば、第１のイオン源１に電圧を印加して第１の読み出し端子１と第２の読み出し端子２との間に電位差を与えることにより、第１の電極２を充電し、一定時間後の第１の電極２の電位と所望の電位とをセンスアンプを用いて比較する。ほかには、定電流源から所望の電流を流したときの電位と所望の電位とをセンスアンプを用いて比較するなどの方法がある。
【００３２】
第１のイオン伝導体に薄い部分があると、電界が強くなるためフィラメントが形成されやすくなる。これは、繰り返し書き込み時に同じ場所にフィラメントが形成されることになるため、繰り返し書き込み特性が安定することを意味する。
【００３３】
凹凸に対し均一な膜厚となる成膜方法でも、第１のイオン伝導体３が薄いと粒に沿って一様な膜厚で形成されるが、厚くなるにつれ第１の絶縁体４の上部が薄く、それ以外が厚くなる傾向がある。このため、第１のイオン伝導体３の厚さは第１の絶縁体４の粒の大きさに比べ、厚いほうが望ましい。凹凸があっても平坦な膜が形成できる成膜方法では、第１の絶縁体４上部の第１のイオン伝導体３が薄くなるので、この限りではない。また、フィラメントの形成確率が第１のイオン源表面の凹凸ではなく、粒のサイズ分布に支配される必要があるため、粒サイズのばらつきを第１のイオン源表面の凹凸ばらつきより大きくする必要がある。
【００３４】
また、図２（ｂ）に、絶縁体粒ではなく金属粒５を用いた場合について説明する。この場合、書き込み時の電界は、金属粒最頂部で終端してしまい、第１のイオン源１近傍では電界がほとんどなくなってしまう。このため、金属イオンが移動しにくい。このことから、絶縁体粒のほうがフィラメント形成に適している。イオン源は、イオン化量を調整するためイオン源と第１のイオン伝導体３および／または第１の絶縁体４との間にイオン源以外の材料を挟んでも良い。
【００３５】
書き込み時に印加する電圧は矩形波であっても、印加中に変化する波形であってもよく、電位を変えて複数回印加しても良い。第１の絶縁体４の粒は、孤立した粒でなくても、いくつかの粒がつながった島状でも、第１のイオン伝導体３と第１のイオン源１が接する領域さえあれば同様の効果が得られる。
【００３６】
本実施の形態では、フィラメント形成点となる確率は主に書き込み電界の強さに依存するため、第１のイオン伝導体１の薄さ、すなわち第１の絶縁体４の粒の大きさで決まる。このため、第１のイオン源１と第１の電極２とが対向する領域の中で、もっとも大きい第２の絶縁体４の粒、およびこれに近い条件の粒からフィラメントが形成されやすくなる。フィラメントの形成点が絞られることにより、繰り返し書き込みを行ったときのばらつきが低減される。
【００３７】
さらに、第１の絶縁体４を複数の抵抗記憶装置にわたり一様に形成することで、各抵抗記憶装置内に多数、たとえば１０以上、できれば１００以上の粒を設けることで、それぞれの抵抗記憶装置の粒サイズ分布を同様にすることができる。この結果、フィラメントの形成条件が抵抗記憶装置によらず同程度となり、抵抗記憶装置間の書き込み特性ばらつきを低減することができる。これにより、必要なマージン電圧が小さくなり、書き込み電圧を低減できる抵抗記憶装置を得ることができる。これらを複数用いて回路制御することで、メモリ抵抗記憶装置やスイッチ抵抗記憶装置を構成することができる。
【００３８】
図３を参照すると、本発明の第二の実施の形態として抵抗記憶装置の要部断面図が示されている。
【００３９】
第二の実施の形態の抵抗記憶装置は、図３に示すように、第１のイオン源１と、第１の電極２と、第１のイオン伝導体３と、第１の絶縁体４とを有する。第１のイオン源１と第１の電極２は、第１のイオン伝導体３を挟んで対向して配置される。第１の絶縁体４は、第１のイオン伝導体３と接する第１のイオン源１の表面に配置される。さらに第１の絶縁体４は、粒形状を有する。すなわち、第１のイオン源１と第１のイオン伝導体３とは接する領域を有する。さらに、第１の読み出し電極６と第２の読み出し電極７とを有する。読み出し電極は、第１のイオン伝導体３に接して形成される。
【００４０】
次に、本抵抗記憶装置の動作について説明する。まず、本抵抗記憶装置の読み出し方法であるが、読み出し端子間の抵抗を評価することで行う。次に、本抵抗記憶装置の読み出し電極間の抵抗を、高抵抗から低抵抗に変化させる書き込み方法について説明する。
【００４１】
高抵抗状態では、図３に示すように第１のイオン伝導体３には金属イオンがほとんど存在せず、読み出し電極間にはほとんど電流が流れない。ここで第１のイオン源１と第１の電極２との間に、イオン源１の金属イオンが第１の電極２の方向に流れる第１の極性で所望の値の電圧を所望の時間印加する。このとき、電界は導電体である第１のイオン源１と第１の電極２との間に形成されるため、まず金属イオンは移動しやすい第１のイオン伝導体３と第１の絶縁体４との界面を移動する。次に、第１のイオン伝導体３を通り、第１の電極２に向けてフィラメントを形成する。このとき、第１の読み出し電極６と第２の読み出し電極７との間に電圧を印加すると、フィラメント部分を介して電子がトンネルするようになるため、電流が流れるようになる。このようにして、読み出し電極６、７間を低抵抗に変化させる。
【００４２】
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第１のイオン源１と第１の電極２との間に、第１の極性とは逆向きで所望の値の電圧を所望の時間印加する。これにより、第１のイオン伝導体３内の金属イオンが第１のイオン源１の方向に移動する。さらに、第１のイオン伝導体１と第１の絶縁体４との界面では、金属イオンが移動しやすいため、金属イオンが第１のイオン源１に回収される。このようにして第１のイオン伝導体３に金属イオンが存在しなくなるため、読み出し電極６、７間は高抵抗を示すようになる。
【００４３】
それぞれの読み出し電極６、７は第１のイオン源１や第１の電極２と共用しても良い。読み出し電極間の電流は、フィラメントまでをトンネルして流れるため、第１のイオン伝導体３の厚さ、電極サイズは、所望の電流量から設計する。
【００４４】
本実施の形態では、書き込み電流経路と読み出し電流経路とが異なるため、読み出しにより金属イオンが移動しても抵抗値への影響が小さく、誤書き込みが発生しにくいという特徴がある。
【００４５】
絶縁体粒の大きさの目安について図４を用いて説明する。一辺ｘで正方形の抵抗記憶装置に、半径ｒの絶縁体粒を並べたときの平面概要図を図４（ａ）に、一部の断面図を図４（ｂ）に示す。抵抗記憶装置内にｙ個の半球状の絶縁体粒が並んでいるとすると、絶縁体粒の直径２ｒは式（１）で、また抵抗記憶装置全体でみた絶縁体の平均膜厚ｈは式（２）で表現される。一方、第１のイオン伝導体の厚さｔは、絶縁体粒の半径以上とすると、式（３）で表現される。
【００４６】
２ｒ＝（ｘ２／ｙ）０．５ （１）
ｈ＝πｒ／６ （２）
ｔ＝６ｈ／π （３）
【００４７】
一辺が０.２μｍの正方形の抵抗記憶装置内に１００個の絶縁体粒を設けることを仮定すると、絶縁体粒の直径は２０ｎｍ、その平均膜厚は５.２ｎｍとなる。ここでは整列した状態を仮定しているため、実際にこの条件下では隣接する粒がつながり部分的に島が形成されている状態になると考える。
【実施例】
【００４８】
次に、具体的な実施例を用いて本発明の動作を説明する。
図５に示した抵抗記憶装置を用いて、本発明の第一の実施例を説明する。図５（ａ）は抵抗記憶装置の平面図、(ｂ)は（ａ）におけるＩ−Ｉ線に沿った断面図である。
【００４９】
本発明の第一の実施例は、第１の電極部材であるルテニウム（Ｒｕ）５６と、イオン源部材である銅（Ｃｕ）５２と、イオン伝導体部材である珪酸タンタル（ＴａＳｉＯ）５５と、イオン源部材の表面に形成された粒状または島状の絶縁体部材である二酸化シリコン（ＳｉＯ２）５４とを有している。第１の電極５６とイオン源５２は制御回路と電気的に接続されている。
【００５０】
次に、本実施例の製造方法について図６を用いて説明する。図６(ａ)および（ｃ）は、代表的な製造行程における平面図であり、図６(ｂ)および（ｄ)は図６(ａ)および（ｃ）におけるＩＩ−ＩＩ線およびＩＩＩ−ＩＩＩ線に沿った断面図である。まず、集積回路などが形成されたシリコンなどの基板（図示略）上に絶縁膜としてＳｉＯ２層間膜５１を４００ｎｍの厚さに成膜し、フォトリソグラフィ技術によりイオン源形成部以外をレジスト（図示略）で保護し、反応性イオンエッチング技術（以降ＲＩＥと称す）によりＳｉＯ２層間膜５１を２００ｎｍの深さにエッチングする。
【００５１】
レジスト除去後、全面にシード層（図示略）とイオン源５２となるＣｕを３００ｎｍの厚さにスパッタリング法とメッキ法を用いて形成した後、化学的機械的研磨技術（以降ＣＭＰと称す）により平坦化することでイオン源５２部分にＣｕを残す。全面に絶縁膜５３としてのＳｉＯ２を化学蒸着法（ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ）法（以降ＣＶＤと称す）で５０ｎｍの厚さに成膜する。抵抗記憶装置を形成する領域以外をレジストで保護し、ＳｉＯ２絶縁膜５３を除去し、イオン源５２（Ｃｕ）を露出させる。レジスト除去後、全面に粒状絶縁体５４となるＳｉＯ２をスパッタリング法で０．８ｎｍの厚さに成膜する（図６(ａ) および(ｂ)）。
【００５２】
成膜工程において、スパッタ時のエネルギーを下げたり、ガス圧をあげたり、低温で成膜することで、その膜は粒状になりやすくなる。前もってパラメータを調整して評価し、所望のサイズとサイズばらつきの粒を形成する条件を用いる。
【００５３】
次に、全面にイオン伝導体５５（ＴaＳｉＯ）を１０ｎｍ、第１の電極５６（Ｒｕ）を２０ｎｍの厚さに、スパッタリング法で成膜する。次に、抵抗記憶装置となる領域にレジストを形成し、第１の電極５６、イオン伝導体５５をＲＩＥにより除去する（図６（ｃ）および(ｄ)）。これにより、抵抗記憶装置を形成する。
【００５４】
次に、本実施例の動作方法について説明する。まず、記憶状態の読み出し方法について説明する。記憶状態は、第１の電極５６（Ｒｕ）とイオン源５２（Ｃｕ）との間の抵抗として記憶される。このため、第１の電極５６とイオン源５２との間に電圧を印加して流れる電流を評価したり、定電流を流すための印加電圧を評価したりすることで、抵抗値を評価して記憶状態を判別する。メモリなどのようにデータ記憶抵抗記憶装置として用いる場合は、読み出した抵抗値からデータを判別する。また、クロスバースイッチのような用途では、抵抗値により接続、非接続として働くように回路を構成する。
【００５５】
次に、抵抗記憶装置の抵抗値を高抵抗から低抵抗に変化させる書き込み方法について説明する。第１の電極５６（Ｒｕ）を接地し、イオン源５２（Ｃｕ）に正の電位、たとえば２Ｖを１０ｎｓ印加する。電界はイオン源５２の表面に印加するため、Ｃｕの正イオン（Ｃｕ+）はイオン伝導体５５（ＴａＳｉＯ）内を移動するが、特にイオン伝導体５５と粒状絶縁体５４の界面が移動しやすく、粒状絶縁体５４の周りに広がる。さらに、イオン伝導体５５を通ってフィラメントが形成される。特に抵抗記憶装置全体で粒状絶縁体５４の粒部材の外径が大きく、イオン伝導体５５が薄くなっている部分で電界が最も大きくなるため、この部分を通ってフィラメントが形成される確率が高い。フィラメントの形成により、低抵抗を示すようになる。
【００５６】
次に、抵抗記憶装置の抵抗値を低抵抗から高抵抗に変化させる書き込み方法について説明する。イオン源５２（Ｃｕ）を接地し、第１の電極５６（Ｒｕ）に正の電位、たとえば３Ｖを１μｓ印加する。Ｃｕイオンはイオン源５２方向に移動するため、フィラメントは切断される。特に、イオン伝導体５５（ＴａＳｉＯ）と粒状絶縁体５４（ＳｉＯ２）の界面では移動しやすい。このようにして、イオン伝導体内にＣｕイオンがなくなるため、高抵抗を示すようになる。
【００５７】
イオン伝導体は、本実施例のように固体電解質や、膜内に空気との界面をもつポーラスＳｉＯ２などの材料、およびこれらの積層構造も利用可能である。本実施例では、イオン源５２（Ｃｕ）と第１の電極５６（Ｒｕ）は直接イオン伝導体５５（ＴａＳｉＯ）に接しているが、たとえばチタン（Ｔｉ）やＳｉＯ２などの金属や絶縁体を介して、イオン化を調整することも可能である。また、粒状絶縁体５４は粒状としたが、粒同士がくっつき島状になったものが含まれても、イオン源５２が露出する限りは、粒の凹凸が残るため同様の効果が得られる。
【００５８】
本実施例によれば、フィラメントが形成される場所が絞られ、繰り返し書き込み時の書き込み特性ばらつきが抑制される。また、抵抗記憶装置間のフィラメントの形成しやすさの分布も同程度となるため、抵抗記憶装置間のばらつきも抑制される。これにより、書き込み時のマージンを小さくすることができるため、小さい書き込み電圧での利用が可能な抵抗記憶装置が得られる。
【００５９】
図７に示した抵抗記憶装置を用いて、本発明の第二の実施例を説明する。図７(ａ)は抵抗記憶装置の平面図、図７(ｂ)は（ａ）におけるＩＶ−ＩＶ線に沿った断面図である。
【００６０】
本発明の第二の実施例は、第１の電極７７であるタンタル（Ｔａ）と、イオン源７２であるＣｕと、イオン伝導体７５である硫化銅（Ｃｕ２Ｓ）と、イオン源表面に形成された絶縁体粒、すなわち粒状絶縁体７４としての窒化シリコン（ＳｉＮ）とを有している。また、第１の読み出し電極７３としてのＴａ電極と第２の読み出し電極７６としてのＴａ電極とを有している。各電極とイオン源は制御回路と電気的に接続されている。
【００６１】
次に、本実施例の製造方法について図８を用いて説明する。図８(ａ)および（ｃ）は、代表的な製造行程における平面図であり、図８(ｂ)および（ｄ)は図８(ａ)および（ｃ）におけるＶ−Ｖ線およびＶＩ−ＶＩ線に沿ったそれぞれの断面図である。
【００６２】
まず、集積回路などが形成されたシリコン基板等の基板（図示略）上に絶縁体（ＳｉＯ２）層間膜７１を４００ｎｍの厚さに成膜し、フォトリソグラフィ技術により第１の読み出し電極７３（Ｔａ）の形成部以外をレジスト（図示略）で保護し、ＲＩＥにより絶縁体層間膜７１を２００ｎｍの深さまでエッチングする。レジスト除去後、全面にスパッタリング法により第１の読み出し電極７３となるＴａを３００ｎｍの厚さに形成した後、ＣＭＰにより平坦化することで第１の読み出し電極７３のパターンを形成する。
【００６３】
次に、イオン源形成部以外をレジスト（図示略）で保護し、ＲＩＥにより絶縁体層間膜７１を２００ｎｍの深さまでエッチングする。レジスト除去後、全面にシード層とイオン源７２となるＣｕを合計厚さ３００ｎｍとなるようスパッタリング法とメッキ法を用いて形成した後、ＣＭＰにより平坦化することでイオン源７２の部分にＣｕを残す。その後、全面に粒状絶縁体７４となるＳｉＮをプラズマＣＶＤ法で０.３ｎｍの厚みに成膜する（図８(ａ)および(ｂ)）。
【００６４】
成膜工程において、プラズマエネルギーを下げたり、ガス圧をあげたり、低温で成膜することで、ＳｉＮ膜は粒状になりやすくなる。前もってパラメータを調整して評価し、所望のサイズとサイズばらつきの粒を形成する条件を用いる。
【００６５】
次に、全面にイオン伝導体７５となるＣｕ２Ｓ膜を４ｎｍ厚、上部電極となるＴａ膜を５０ｎｍ厚となるようにスパッタリング法で順次成膜する。次に、上部電極となるＴａ膜をレジスト（図示略）で保護し、ＲＩＥによりＴａ膜を選択除去し、第２の読み出し電極７６としてのＴａ電極と第１の電極７７としてのＴａ電極を同時に形成する。さらに、抵抗記憶装置となる領域上にレジスト（図示略）を形成し、イオン伝導体７５（Ｃｕ２Ｓ）と粒状絶縁体７４（ＳｉＮ）をＲＩＥにより選択除去する（図８（ｃ）および(ｄ)）。このようにして、抵抗記憶装置が形成される。
【００６６】
次に、本実施例の動作方法について説明する。まず、記憶状態の読み出し方法について説明する。記憶状態は、第１の読み出し電極７３（Ｔａ）と第２の読み出し電極７６（Ｔａ）との間の抵抗値として記憶される。このため、両読み出し電極間に電圧を印加して流れる電流を評価したり、定電流を流すための印加電圧を評価したりすることで、抵抗値を評価して記憶状態を判別する。
【００６７】
次に、抵抗記憶装置抵抗を高抵抗から低抵抗に変化させる書き込み方法について説明する。第１の電極７７（Ｔａ）を接地し、イオン源７２（Ｃｕ）に正の電位、たとえば２Ｖを１００ｎｓ印加する。Ｃｕの正イオン（Ｃｕ+）はイオン源７２からイオン伝導体７５（Ｃｕ２Ｓ）内を移動するが、特にイオン伝導体７５と粒状絶縁体７４の界面が移動しやすく、粒状絶縁体７４の粒の周りに広がる。さらに、イオン伝導体７５を通って第１の電極７７に向かうフィラメントが形成される。特に抵抗記憶装置全体の中で粒状絶縁体７４の粒径が大きく、第１の電極７７と粒状絶縁体７４との距離が近い部分で電界が最も大きくなるため、この部分を通ってフィラメントが形成される確率が高い。フィラメントの形成により、第１の読み出し電極７３と第２の読み出し電極７６との間にフィラメントを介してトンネル電流が流れるようになるため低抵抗を示すようになる。
【００６８】
次に、抵抗記憶装置の抵抗値を低抵抗から高抵抗に変化させる書き込み方法について説明する。イオン源７２（Ｃｕ）を接地し、第１の電極７７（Ｔａ）に正の電位、たとえば３Ｖを１０μｓ印加する。Ｃｕイオンはイオン源７２へ向かう方向に移動するため、フィラメントは切断される。特に、イオン伝導体７５（Ｃｕ２Ｓ）と粒状絶縁体７４（ＳｉＮ）の界面では移動しやすい。このようにして、イオン伝導体内にＣｕイオンがなくなるため、高抵抗を示すようになる。
【００６９】
低抵抗時、読み出し電流はフィラメントを介して電子がイオン伝導体をトンネルするため、イオン伝導体は薄い必要がある。たとえばイオン伝導体厚さが４ｎｍ以下になるようにする。
【００７０】
本実施例によれば、書き込み電流経路と読み出し電流経路が異なるため、読み出し電流による誤書き込みは起こりにくい。
【００７１】
以上の実施例において、電極を構成する材料としてはＴｉ,Ｔａ,Ｐｔ,タングステン（Ｗ）,モリブデン（Ｍｏ）,シリサイドなどがあげられる。また、イオン源としてはＣｕ,銀（Ａｇ）,鉛（Ｐｂ）などが利用できる。イオン伝導体としては、カルコゲン元素（酸素（Ｏ）,硫黄（Ｓ）,セレン（Ｓｅ）,テリウム（Ｔｅ））と金属の化合物、シリコンを含む絶縁物（酸化シリコン、窒化シリコン、酸窒化シリコン）、ペロブスカイト型酸化物（ＡＢＯ３：Ａ：マグネシウム（Ｍｇ）,カルシウム（Ｃａ）,ストロンチウム（Ｓｒ）,バリウム（Ｂａ）、ホウ素（Ｂ）：Ｔｉ）などでもよい。絶縁体としては、酸化物、窒化物、酸窒化物やイオン伝導体などが利用できる。
【００７２】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００７３】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
イオン源部材と、前記イオン源部材上に形成された粒状または島状の絶縁体部材と、前記絶縁体部材上に形成されたイオン伝導体部材と、前記イオン伝導体部材上に形成された電極部材とを有することを特徴とする抵抗記憶装置。
（付記２）
前記イオン伝導体部材が、前記イオン源部材と前記絶縁体部材との両方に面した領域を有することを特徴とする付記１記載の抵抗記憶装置。
（付記３）
前記イオン伝導体部材には、第１の読み出し電極と第２の読み出し電極とがさらに電気的に接続されていることを特徴とする付記１乃至２のいずれか１項記載の抵抗記憶装置。
（付記４）
前記島状の絶縁体部材は複数の前記粒状の絶縁体部材が連結された島形状を有することを特徴とする付記１乃至３のいずれか１項記載の抵抗記憶装置。
（付記５）
前記絶縁体部材の高さのばらつきが、前記イオン源部材の表面の凹凸ばらつきより大きいことを特徴とする付記１乃至４のいずれか１項記載の抵抗記憶装置。
（付記６）
前記イオン伝導体部材の厚さが、前記絶縁体部材の平均膜厚の６倍を円周率で割った値以上であることを特徴とする付記１乃至５のいずれか１項記載の抵抗記憶装置。
（付記７）
前記イオン伝導体部材が固体電解質を含むことを特徴とする付記１乃至６のいずれか１項記載の抵抗記憶装置。
（付記８）
前記イオン伝導体部材が空気の領域を有する構造を含むことを特徴とする付記１乃至７のいずれか１項記載の抵抗記憶装置。
（付記９）
前記絶縁体部材を構成する粒部材の平均的な合計数が、１０個以上であることを特徴とする付記１乃至８のいずれか１項記載の抵抗記憶装置。
（付記１０）
前記絶縁体部材を構成する粒部材の平均的な合計数が、１００個以上であることを特徴とする付記１乃至９のいずれか１項記載の抵抗記憶装置。
（付記１１）
前記絶縁体部材を構成する粒部材の平均直径が、２０ｎｍ以下であることを特徴とする付記１乃至１０の抵抗記憶装置。
（付記１２）
前記絶縁体部材の平均膜厚が、５．２ｎｍ以下であることを特徴とする付記１乃至１１のいずれか１項記載の抵抗記憶装置。
（付記１３）
イオン源部材上に粒状または島状に絶縁部材を形成する工程と、前記絶縁部材上にイオン伝導体部材を共通に形成する工程と、前記イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする抵抗記憶装置の製造方法。
（付記１４）
前記絶縁部材は前記イオン源部材の複数個所が露出するように形成されており、前記絶縁部材から露出する前記イオン源部材表面および前記絶縁部材表面上に前記イオン伝導体部材を共通に形成する工程を有することを特徴とする付記１４記載の抵抗記憶装置の製造方法。
【符号の説明】
【００７４】
１ 第１のイオン源
２ 第１の電極
３ 第１のイオン伝導体
４ 第１の絶縁体
【技術分野】
【０００１】
本発明は抵抗記憶装置に関し、特にイオン伝導体に金属イオンを導入、排除して導電性を変化させることで、抵抗を変化させる機能を有する抵抗記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
この種の抵抗記憶装置としては、例えば、ナノブリッジ素子を抵抗記憶装置として用いてクロスバースイッチを構成するものがあった。
【０００３】
まず、抵抗記憶装置の例として、ナノブリッジ素子と呼ばれる構造について説明する。図９に非特許文献１（２０１０ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ (ｐｐ.３０３-３０６)）で報告されたナノブリッジ素子の例を示す。同図では、ナノブリッジ素子の断面形状と動作を示し、ルテニウム（Ｒｕ）電極１０１と固体電解質層１０２と銅（Ｃｕ）電極１０３とを積層した構造のナノブリッジ素子である。素子抵抗を低抵抗に変化させるには、図９（ａ）に示すように、Ｃｕ電極１０３にプラスの電圧（＋Ｖ）を印加することでＣｕイオン（Ｃｕ＋）をＲｕ電極１０１へ向かう方向に移動させ、固体電解質層１０２内にＣｕ導電領域１３２を形成して（図９（ｂ）参照）、Ｃｕ電極１０３とＲｕ電極１０１の間を低抵抗（ＯＮ）にする。逆に、図９（ｃ）に示すように、Ｒｕ電極１０１にプラスの電圧（＋Ｖ）を印加するとＣｕイオンがＣｕ電極１０３へ向かう方向に移動してＣｕ電極１０３に回収されるため、Ｃｕ電極１０３とＲｕ電極１０１の間は高抵抗（ＯＦＦ）に変化する（図９（ｄ）参照）。このように、図９に示すナノブリッジ素子では、電圧の印加方向により抵抗を変化させることができる。
【０００４】
次に、このナノブリッジ素子を用いて構成したクロスバースイッチについて図１０を用いて説明する。本例では交差する２系統の配線群、例えば、ビット線Ｂ１乃至Ｂ３とワード線Ｗ1乃至Ｗ３の交差部分に両配線を接続するようにナノブリッジ素子Ａ１１乃至Ａ３３が配置されている。初期状態ではすべてのナノブリッジ素子が高抵抗の状態とする。ナノブリッジ素子Ａ１１を低抵抗にして配線Ｂ１と配線Ｗ１間を電気的接続状態にするには、Ｂ１とＷ１にそれぞれ電圧Ｖｄｄと０Ｖを、その他の配線にＶｄｄ/２を印加する。Ｖｄｄをナノブリッジ素子が低抵抗に変化する閾値電圧Ｖｔｈより大きく、かつＶｄｄ/２がＶｔｈより小さくなるように設定することで、所望のナノブリッジ素子Ａ１１だけ低抵抗に変化させることができる。これにより所望の１対の配線Ｂ１とＷ１が低抵抗で接続されることになる。
【０００５】
配線間を電気的に切断するには逆向きの電圧−Ｖｄｄを印加して、ナノブリッジ素子を高抵抗に変化させる。これらの動作により、２系統の配線群同士の接続を自由に切り替えるクロスバースイッチを構成することができる。
【０００６】
ほかの抵抗記憶装置の例として、特許文献１、２、３に開示されているような例がある。その一例として、特許文献１（特開２００９−２１２３８０）で示された抵抗記憶装置について図１１を用いて示す。この抵抗記憶装置では、一対の電極間に抵抗変化層を挟んだ構造であるが、この抵抗変化層は、多結晶酸化物膜と、これよりも厚いアモルファス酸化物膜との積層を含んでいる。下部電極１１０としては白金（Ｐｔ）５０ｎｍ、多結晶酸化物膜１１１としては多結晶酸化ニッケル（ＮｉＯ）を５ｎｍ、アモルファス酸化物膜１１２としてはアモルファスＮｉＯを１０ｎｍ、上部電極１１３としてはＰｔ５０ｎｍを使用している。動作方法は図９と同様であるが、本構造により、抵抗記憶装置を微細化しても、初期短絡不良を防ぎつつ、フィラメント１１４を形成して抵抗変化を開始させるフォーミング電圧を低く維持することができるとしている。
【０００７】
このような抵抗記憶装置は、前述のような電気的接続経路を切り替えるスイッチ用途や、データを記憶するメモリ用途などに用いられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２１２３８０ （図２）
【特許文献２】特開２００９−１４１２２５ （図１）
【特許文献３】特開２０１０−０１６３８１ （図１）
【非特許文献】
【０００９】
【非特許文献１】２０１０ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ (ｐｐ.３０３-３０６)
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１では、抵抗変化層としてＮｉＯや酸化チタン（ＴｉＯ）を用いた関連技術の抵抗記憶装置の研究において、抵抗記憶装置特性のばらつきが大きく、抵抗記憶装置面積を小さくするとフォーミング電圧が大きくなるという問題が明らかになったとしている。そして、面積依存性については、成膜後の抵抗記憶装置中に存在するウイークスポットの程度と存在確率が変わるためとしている。
【００１１】
特許文献１ではこの問題を解決する方法として、グレインバウンダリ１１５に電界が集中しやすいことを利用し、多結晶酸化物膜を用い、そのグレインバウンダリを起点としてフォーミングを生じさせている。グレインを抵抗記憶装置サイズより小さくすることで、抵抗記憶装置内に多数のグレインバウンダリ１１５、すなわちフォーミングの起点を設けることで、微細化による起点の減少から起こるフォーミング電圧の増大を防ぐとしている。
【００１２】
さて、もう一つの問題である抵抗記憶装置特性のばらつきであるが、（１）抵抗記憶装置間のばらつきと（２）同一抵抗記憶装置での繰り返しばらつきの２種類が考えられる。抵抗記憶装置間ばらつきについては、前述の起点の減少による個体差や、フィラメントが形成される電極の表面形状の抵抗記憶装置間の違いが原因となる。ここで電極の表面形状の影響について図１２を用いて説明する。
【００１３】
図１２は、電極表面形状が異なる３つの抵抗記憶装置Ｒ１、Ｒ２、Ｒ３についてフィラメント１１４が形成される位置を示した断面図である。図１２（ａ）に示す抵抗記憶装置Ｒ１は、その電極１０３の表面が平坦な場合である。図１２（ｂ）および（ｃ）に示す抵抗記憶素子Ｒ２およびＲ３は、その電極１０３の表面に異なる凹凸がある場合を示している。
【００１４】
さらに図１２には、書き込みを３回行い、フィラメント形成を繰り返し行ったときのフィラメント１１４の形成位置の変化を縦方向に1回目、２回目、３回目として示してある。抵抗記憶装置Ｒ２と抵抗記憶装置Ｒ３では表面形状が異なっており、突部の高さや鋭さで電界集中の程度が変わっている。電界強度はフィラメント形成に寄与するため、抵抗記憶装置Ｒ２と抵抗記憶装置Ｒ３とでは書き込み特性が異なることになり、電極表面形状が抵抗記憶装置間のばらつきに影響するのは明らかである。
【００１５】
次に、繰り返し書き込み時の特性ばらつきについては、以下のように考える。抵抗記憶装置Ｒ１のように電極１０３を平坦化した場合、フィラメント１１４が形成される確率はどこでも同程度であり、図１２（ａ）に示すように書き込むたびに異なる場所に形成されると考えられる。電極１０３の平坦化は、抵抗変化層１０２を薄膜化して動作の低電圧化をはかる上で、膜内の欠陥形成を抑制するために必要であるが、抵抗変化層１０２を完全に均質にすることは難しく、フィラメント１１４の太さや形状や形成電圧は形成される位置に影響を受けることは明らかである。
【００１６】
一方、抵抗記憶装置Ｒ２や抵抗記憶装置Ｒ３のように電極１０３が平坦でなく突部がある場合は、繰り返して書き込みを行っても図１２（ｂ）および（ｃ）に示すように、同じ場所にフィラメント１１４が形成される確率が高く、繰り返しばらつきは小さいと考えられる。しかし、電極自体がイオン化して移動するため、動作を繰り返すと形状が経時変化し、フィラメント形成点が移動する可能性がある。これらのような現象が繰り返しばらつきに影響すると考えられる。
【００１７】
この問題に対し特許文献１に開示の構造を適用した場合、膜上方からみるとグレインバウンダリは網目状に全面につながっており、その上面は下部電極の表面形状を反映する。このため、前述の２つのばらつきに対しての改善効果はほとんどないことは明らかである。
【００１８】
このように、特許文献１では下部電極表面形状に起因して特性がばらつくため、すべてのセルを書き込むためにはマージンを考慮した高い書き込み電圧が必要となり、消費電力が低減できないという問題があった。
【００１９】
本発明の目的は、上述した課題を解決した抵抗記憶装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の抵抗記憶装置は、イオン源部材と、イオン源部材上に形成された粒状または島状の絶縁体部材と、絶縁体部材上に形成されたイオン伝導体部材と、イオン伝導体部材上に形成された電極部材とを有することを特徴とする。
【００２１】
また、本発明の抵抗記憶装置の製造方法は、イオン源部材上に粒状または島状に絶縁部材を形成する工程と、この絶縁部材上にイオン伝導体部材を形成する工程と、イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする。
【発明の効果】
【００２２】
この発明によれば、特性ばらつきが改善されてマージン電圧を小さくできるため低い電圧での書き込みが可能となり、低消費電力の抵抗記憶装置が実現できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第一の実施の形態の要部概略断面図である。
【図２】（ａ） 本発明の第一の実施の形態の動作説明のための概略断面図である。
【００２４】
（ｂ） 比較参考例の動作説明のための概略断面図である。
【図３】本発明の第二の実施の形態の要部概略断面図である。
【図４】本発明の実施の形態の説明図である。
【図５】本発明の第１の実施例の要部概略平面図と概略断面図である。
【図６】本発明の第１の実施例の代表的な製造工程での概略平面図と概略断面図である。
【図７】本発明の第２の実施例の要部概略平面図と概略断面図である。
【図８】本発明の第２の実施例の代表的な製造工程での概略平面図と概略断面図である。
【図９】非特許文献１に開示の抵抗記憶装置とその動作を示す概略断面図である。
【図１０】図６に示す抵抗記憶装置を用いたクロスバースイッチ回路を示す要部概要図である。
【図１１】特許文献１に開示の抵抗記憶装置を示す要部概略断面図である。
【図１２】特許文献１に開示の抵抗記憶装置の動作を示す要部概略断面図である。
【発明を実施するための形態】
【００２５】
本発明の実施の形態につき図面を参照して説明する。
【００２６】
図１を参照すると、本発明の第一の実施の形態として抵抗記憶装置の要部概略断面図が示されている。
【００２７】
第一の実施の形態の抵抗記憶装置は、図１に示すように、第１のイオン源１と、第１の電極２と、第１のイオン伝導体３と、第１の絶縁体４とを有する。第１のイオン源１と第１の電極２は、第１のイオン伝導体３を挟んで配置される。第１の絶縁体４は、第１のイオン伝導体３と接する第１のイオン源１の表面に配置される。さらに第１の絶縁体４は、粒形状または島形状を有する。すなわち、第１のイオン伝導体３は、第１のイオン源１と第１の絶縁体４との両方に面する領域を有する。
【００２８】
次に本抵抗記憶装置の動作について図２を用いて説明する。図２（ａ）を参照すると、本発明の第一の実施の形態の要部断面が示されている。まず、本抵抗記憶装置の第１のイオン源１と第１の電極２との間の抵抗値を、高抵抗から低抵抗に変化させる書き込み方法について説明する。
【００２９】
高抵抗状態では、図２（ａ）に示すように第１のイオン伝導体３には金属イオンがほとんど存在せず、第１のイオン源１と第１の電極２との間にはほとんど電流が流れない。ここで第１のイオン源１と第１の電極２との間に、イオン源１の金属イオンが第１の電極２の方向に流れる第１の極性で所望の値の電圧を所望の時間印加する。このとき、電界は導電体である第１のイオン源１と第１の電極２との間に形成されるため、まず金属イオンは移動しやすい第１のイオン伝導体３と第１の絶縁体４との界面を移動する。そして図２（ａ）の点線の矢印で示すように第１のイオン伝導体３を通り、第１の電極２に向けてフィラメントを形成する。このようにして、低抵抗に変化させる。
【００３０】
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第１のイオン源１と第１の電極２との間に、第１の極性とは逆向きで所望の値の電圧を所望の時間印加する。これにより、第１のイオン伝導体３内の金属イオンが第１のイオン源１の方向に移動する。さらに、第１のイオン伝導体１と第１の絶縁体４との界面では、金属イオンが移動しやすいため、金属イオンが第１のイオン源１に回収される。このようにして第１のイオン伝導体３に金属イオンが存在しなくなるため、高抵抗を示すようになる。
【００３１】
次に、本抵抗記憶装置の読み出し方法について説明する。読み出しは第１のイオン源１と第１の電極２との間の抵抗を評価することで行う。たとえば、第１のイオン源１に電圧を印加して第１の読み出し端子１と第２の読み出し端子２との間に電位差を与えることにより、第１の電極２を充電し、一定時間後の第１の電極２の電位と所望の電位とをセンスアンプを用いて比較する。ほかには、定電流源から所望の電流を流したときの電位と所望の電位とをセンスアンプを用いて比較するなどの方法がある。
【００３２】
第１のイオン伝導体に薄い部分があると、電界が強くなるためフィラメントが形成されやすくなる。これは、繰り返し書き込み時に同じ場所にフィラメントが形成されることになるため、繰り返し書き込み特性が安定することを意味する。
【００３３】
凹凸に対し均一な膜厚となる成膜方法でも、第１のイオン伝導体３が薄いと粒に沿って一様な膜厚で形成されるが、厚くなるにつれ第１の絶縁体４の上部が薄く、それ以外が厚くなる傾向がある。このため、第１のイオン伝導体３の厚さは第１の絶縁体４の粒の大きさに比べ、厚いほうが望ましい。凹凸があっても平坦な膜が形成できる成膜方法では、第１の絶縁体４上部の第１のイオン伝導体３が薄くなるので、この限りではない。また、フィラメントの形成確率が第１のイオン源表面の凹凸ではなく、粒のサイズ分布に支配される必要があるため、粒サイズのばらつきを第１のイオン源表面の凹凸ばらつきより大きくする必要がある。
【００３４】
また、図２（ｂ）に、絶縁体粒ではなく金属粒５を用いた場合について説明する。この場合、書き込み時の電界は、金属粒最頂部で終端してしまい、第１のイオン源１近傍では電界がほとんどなくなってしまう。このため、金属イオンが移動しにくい。このことから、絶縁体粒のほうがフィラメント形成に適している。イオン源は、イオン化量を調整するためイオン源と第１のイオン伝導体３および／または第１の絶縁体４との間にイオン源以外の材料を挟んでも良い。
【００３５】
書き込み時に印加する電圧は矩形波であっても、印加中に変化する波形であってもよく、電位を変えて複数回印加しても良い。第１の絶縁体４の粒は、孤立した粒でなくても、いくつかの粒がつながった島状でも、第１のイオン伝導体３と第１のイオン源１が接する領域さえあれば同様の効果が得られる。
【００３６】
本実施の形態では、フィラメント形成点となる確率は主に書き込み電界の強さに依存するため、第１のイオン伝導体１の薄さ、すなわち第１の絶縁体４の粒の大きさで決まる。このため、第１のイオン源１と第１の電極２とが対向する領域の中で、もっとも大きい第２の絶縁体４の粒、およびこれに近い条件の粒からフィラメントが形成されやすくなる。フィラメントの形成点が絞られることにより、繰り返し書き込みを行ったときのばらつきが低減される。
【００３７】
さらに、第１の絶縁体４を複数の抵抗記憶装置にわたり一様に形成することで、各抵抗記憶装置内に多数、たとえば１０以上、できれば１００以上の粒を設けることで、それぞれの抵抗記憶装置の粒サイズ分布を同様にすることができる。この結果、フィラメントの形成条件が抵抗記憶装置によらず同程度となり、抵抗記憶装置間の書き込み特性ばらつきを低減することができる。これにより、必要なマージン電圧が小さくなり、書き込み電圧を低減できる抵抗記憶装置を得ることができる。これらを複数用いて回路制御することで、メモリ抵抗記憶装置やスイッチ抵抗記憶装置を構成することができる。
【００３８】
図３を参照すると、本発明の第二の実施の形態として抵抗記憶装置の要部断面図が示されている。
【００３９】
第二の実施の形態の抵抗記憶装置は、図３に示すように、第１のイオン源１と、第１の電極２と、第１のイオン伝導体３と、第１の絶縁体４とを有する。第１のイオン源１と第１の電極２は、第１のイオン伝導体３を挟んで対向して配置される。第１の絶縁体４は、第１のイオン伝導体３と接する第１のイオン源１の表面に配置される。さらに第１の絶縁体４は、粒形状を有する。すなわち、第１のイオン源１と第１のイオン伝導体３とは接する領域を有する。さらに、第１の読み出し電極６と第２の読み出し電極７とを有する。読み出し電極は、第１のイオン伝導体３に接して形成される。
【００４０】
次に、本抵抗記憶装置の動作について説明する。まず、本抵抗記憶装置の読み出し方法であるが、読み出し端子間の抵抗を評価することで行う。次に、本抵抗記憶装置の読み出し電極間の抵抗を、高抵抗から低抵抗に変化させる書き込み方法について説明する。
【００４１】
高抵抗状態では、図３に示すように第１のイオン伝導体３には金属イオンがほとんど存在せず、読み出し電極間にはほとんど電流が流れない。ここで第１のイオン源１と第１の電極２との間に、イオン源１の金属イオンが第１の電極２の方向に流れる第１の極性で所望の値の電圧を所望の時間印加する。このとき、電界は導電体である第１のイオン源１と第１の電極２との間に形成されるため、まず金属イオンは移動しやすい第１のイオン伝導体３と第１の絶縁体４との界面を移動する。次に、第１のイオン伝導体３を通り、第１の電極２に向けてフィラメントを形成する。このとき、第１の読み出し電極６と第２の読み出し電極７との間に電圧を印加すると、フィラメント部分を介して電子がトンネルするようになるため、電流が流れるようになる。このようにして、読み出し電極６、７間を低抵抗に変化させる。
【００４２】
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第１のイオン源１と第１の電極２との間に、第１の極性とは逆向きで所望の値の電圧を所望の時間印加する。これにより、第１のイオン伝導体３内の金属イオンが第１のイオン源１の方向に移動する。さらに、第１のイオン伝導体１と第１の絶縁体４との界面では、金属イオンが移動しやすいため、金属イオンが第１のイオン源１に回収される。このようにして第１のイオン伝導体３に金属イオンが存在しなくなるため、読み出し電極６、７間は高抵抗を示すようになる。
【００４３】
それぞれの読み出し電極６、７は第１のイオン源１や第１の電極２と共用しても良い。読み出し電極間の電流は、フィラメントまでをトンネルして流れるため、第１のイオン伝導体３の厚さ、電極サイズは、所望の電流量から設計する。
【００４４】
本実施の形態では、書き込み電流経路と読み出し電流経路とが異なるため、読み出しにより金属イオンが移動しても抵抗値への影響が小さく、誤書き込みが発生しにくいという特徴がある。
【００４５】
絶縁体粒の大きさの目安について図４を用いて説明する。一辺ｘで正方形の抵抗記憶装置に、半径ｒの絶縁体粒を並べたときの平面概要図を図４（ａ）に、一部の断面図を図４（ｂ）に示す。抵抗記憶装置内にｙ個の半球状の絶縁体粒が並んでいるとすると、絶縁体粒の直径２ｒは式（１）で、また抵抗記憶装置全体でみた絶縁体の平均膜厚ｈは式（２）で表現される。一方、第１のイオン伝導体の厚さｔは、絶縁体粒の半径以上とすると、式（３）で表現される。
【００４６】
２ｒ＝（ｘ２／ｙ）０．５ （１）
ｈ＝πｒ／６ （２）
ｔ＝６ｈ／π （３）
【００４７】
一辺が０.２μｍの正方形の抵抗記憶装置内に１００個の絶縁体粒を設けることを仮定すると、絶縁体粒の直径は２０ｎｍ、その平均膜厚は５.２ｎｍとなる。ここでは整列した状態を仮定しているため、実際にこの条件下では隣接する粒がつながり部分的に島が形成されている状態になると考える。
【実施例】
【００４８】
次に、具体的な実施例を用いて本発明の動作を説明する。
図５に示した抵抗記憶装置を用いて、本発明の第一の実施例を説明する。図５（ａ）は抵抗記憶装置の平面図、(ｂ)は（ａ）におけるＩ−Ｉ線に沿った断面図である。
【００４９】
本発明の第一の実施例は、第１の電極部材であるルテニウム（Ｒｕ）５６と、イオン源部材である銅（Ｃｕ）５２と、イオン伝導体部材である珪酸タンタル（ＴａＳｉＯ）５５と、イオン源部材の表面に形成された粒状または島状の絶縁体部材である二酸化シリコン（ＳｉＯ２）５４とを有している。第１の電極５６とイオン源５２は制御回路と電気的に接続されている。
【００５０】
次に、本実施例の製造方法について図６を用いて説明する。図６(ａ)および（ｃ）は、代表的な製造行程における平面図であり、図６(ｂ)および（ｄ)は図６(ａ)および（ｃ）におけるＩＩ−ＩＩ線およびＩＩＩ−ＩＩＩ線に沿った断面図である。まず、集積回路などが形成されたシリコンなどの基板（図示略）上に絶縁膜としてＳｉＯ２層間膜５１を４００ｎｍの厚さに成膜し、フォトリソグラフィ技術によりイオン源形成部以外をレジスト（図示略）で保護し、反応性イオンエッチング技術（以降ＲＩＥと称す）によりＳｉＯ２層間膜５１を２００ｎｍの深さにエッチングする。
【００５１】
レジスト除去後、全面にシード層（図示略）とイオン源５２となるＣｕを３００ｎｍの厚さにスパッタリング法とメッキ法を用いて形成した後、化学的機械的研磨技術（以降ＣＭＰと称す）により平坦化することでイオン源５２部分にＣｕを残す。全面に絶縁膜５３としてのＳｉＯ２を化学蒸着法（ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ）法（以降ＣＶＤと称す）で５０ｎｍの厚さに成膜する。抵抗記憶装置を形成する領域以外をレジストで保護し、ＳｉＯ２絶縁膜５３を除去し、イオン源５２（Ｃｕ）を露出させる。レジスト除去後、全面に粒状絶縁体５４となるＳｉＯ２をスパッタリング法で０．８ｎｍの厚さに成膜する（図６(ａ) および(ｂ)）。
【００５２】
成膜工程において、スパッタ時のエネルギーを下げたり、ガス圧をあげたり、低温で成膜することで、その膜は粒状になりやすくなる。前もってパラメータを調整して評価し、所望のサイズとサイズばらつきの粒を形成する条件を用いる。
【００５３】
次に、全面にイオン伝導体５５（ＴaＳｉＯ）を１０ｎｍ、第１の電極５６（Ｒｕ）を２０ｎｍの厚さに、スパッタリング法で成膜する。次に、抵抗記憶装置となる領域にレジストを形成し、第１の電極５６、イオン伝導体５５をＲＩＥにより除去する（図６（ｃ）および(ｄ)）。これにより、抵抗記憶装置を形成する。
【００５４】
次に、本実施例の動作方法について説明する。まず、記憶状態の読み出し方法について説明する。記憶状態は、第１の電極５６（Ｒｕ）とイオン源５２（Ｃｕ）との間の抵抗として記憶される。このため、第１の電極５６とイオン源５２との間に電圧を印加して流れる電流を評価したり、定電流を流すための印加電圧を評価したりすることで、抵抗値を評価して記憶状態を判別する。メモリなどのようにデータ記憶抵抗記憶装置として用いる場合は、読み出した抵抗値からデータを判別する。また、クロスバースイッチのような用途では、抵抗値により接続、非接続として働くように回路を構成する。
【００５５】
次に、抵抗記憶装置の抵抗値を高抵抗から低抵抗に変化させる書き込み方法について説明する。第１の電極５６（Ｒｕ）を接地し、イオン源５２（Ｃｕ）に正の電位、たとえば２Ｖを１０ｎｓ印加する。電界はイオン源５２の表面に印加するため、Ｃｕの正イオン（Ｃｕ+）はイオン伝導体５５（ＴａＳｉＯ）内を移動するが、特にイオン伝導体５５と粒状絶縁体５４の界面が移動しやすく、粒状絶縁体５４の周りに広がる。さらに、イオン伝導体５５を通ってフィラメントが形成される。特に抵抗記憶装置全体で粒状絶縁体５４の粒部材の外径が大きく、イオン伝導体５５が薄くなっている部分で電界が最も大きくなるため、この部分を通ってフィラメントが形成される確率が高い。フィラメントの形成により、低抵抗を示すようになる。
【００５６】
次に、抵抗記憶装置の抵抗値を低抵抗から高抵抗に変化させる書き込み方法について説明する。イオン源５２（Ｃｕ）を接地し、第１の電極５６（Ｒｕ）に正の電位、たとえば３Ｖを１μｓ印加する。Ｃｕイオンはイオン源５２方向に移動するため、フィラメントは切断される。特に、イオン伝導体５５（ＴａＳｉＯ）と粒状絶縁体５４（ＳｉＯ２）の界面では移動しやすい。このようにして、イオン伝導体内にＣｕイオンがなくなるため、高抵抗を示すようになる。
【００５７】
イオン伝導体は、本実施例のように固体電解質や、膜内に空気との界面をもつポーラスＳｉＯ２などの材料、およびこれらの積層構造も利用可能である。本実施例では、イオン源５２（Ｃｕ）と第１の電極５６（Ｒｕ）は直接イオン伝導体５５（ＴａＳｉＯ）に接しているが、たとえばチタン（Ｔｉ）やＳｉＯ２などの金属や絶縁体を介して、イオン化を調整することも可能である。また、粒状絶縁体５４は粒状としたが、粒同士がくっつき島状になったものが含まれても、イオン源５２が露出する限りは、粒の凹凸が残るため同様の効果が得られる。
【００５８】
本実施例によれば、フィラメントが形成される場所が絞られ、繰り返し書き込み時の書き込み特性ばらつきが抑制される。また、抵抗記憶装置間のフィラメントの形成しやすさの分布も同程度となるため、抵抗記憶装置間のばらつきも抑制される。これにより、書き込み時のマージンを小さくすることができるため、小さい書き込み電圧での利用が可能な抵抗記憶装置が得られる。
【００５９】
図７に示した抵抗記憶装置を用いて、本発明の第二の実施例を説明する。図７(ａ)は抵抗記憶装置の平面図、図７(ｂ)は（ａ）におけるＩＶ−ＩＶ線に沿った断面図である。
【００６０】
本発明の第二の実施例は、第１の電極７７であるタンタル（Ｔａ）と、イオン源７２であるＣｕと、イオン伝導体７５である硫化銅（Ｃｕ２Ｓ）と、イオン源表面に形成された絶縁体粒、すなわち粒状絶縁体７４としての窒化シリコン（ＳｉＮ）とを有している。また、第１の読み出し電極７３としてのＴａ電極と第２の読み出し電極７６としてのＴａ電極とを有している。各電極とイオン源は制御回路と電気的に接続されている。
【００６１】
次に、本実施例の製造方法について図８を用いて説明する。図８(ａ)および（ｃ）は、代表的な製造行程における平面図であり、図８(ｂ)および（ｄ)は図８(ａ)および（ｃ）におけるＶ−Ｖ線およびＶＩ−ＶＩ線に沿ったそれぞれの断面図である。
【００６２】
まず、集積回路などが形成されたシリコン基板等の基板（図示略）上に絶縁体（ＳｉＯ２）層間膜７１を４００ｎｍの厚さに成膜し、フォトリソグラフィ技術により第１の読み出し電極７３（Ｔａ）の形成部以外をレジスト（図示略）で保護し、ＲＩＥにより絶縁体層間膜７１を２００ｎｍの深さまでエッチングする。レジスト除去後、全面にスパッタリング法により第１の読み出し電極７３となるＴａを３００ｎｍの厚さに形成した後、ＣＭＰにより平坦化することで第１の読み出し電極７３のパターンを形成する。
【００６３】
次に、イオン源形成部以外をレジスト（図示略）で保護し、ＲＩＥにより絶縁体層間膜７１を２００ｎｍの深さまでエッチングする。レジスト除去後、全面にシード層とイオン源７２となるＣｕを合計厚さ３００ｎｍとなるようスパッタリング法とメッキ法を用いて形成した後、ＣＭＰにより平坦化することでイオン源７２の部分にＣｕを残す。その後、全面に粒状絶縁体７４となるＳｉＮをプラズマＣＶＤ法で０.３ｎｍの厚みに成膜する（図８(ａ)および(ｂ)）。
【００６４】
成膜工程において、プラズマエネルギーを下げたり、ガス圧をあげたり、低温で成膜することで、ＳｉＮ膜は粒状になりやすくなる。前もってパラメータを調整して評価し、所望のサイズとサイズばらつきの粒を形成する条件を用いる。
【００６５】
次に、全面にイオン伝導体７５となるＣｕ２Ｓ膜を４ｎｍ厚、上部電極となるＴａ膜を５０ｎｍ厚となるようにスパッタリング法で順次成膜する。次に、上部電極となるＴａ膜をレジスト（図示略）で保護し、ＲＩＥによりＴａ膜を選択除去し、第２の読み出し電極７６としてのＴａ電極と第１の電極７７としてのＴａ電極を同時に形成する。さらに、抵抗記憶装置となる領域上にレジスト（図示略）を形成し、イオン伝導体７５（Ｃｕ２Ｓ）と粒状絶縁体７４（ＳｉＮ）をＲＩＥにより選択除去する（図８（ｃ）および(ｄ)）。このようにして、抵抗記憶装置が形成される。
【００６６】
次に、本実施例の動作方法について説明する。まず、記憶状態の読み出し方法について説明する。記憶状態は、第１の読み出し電極７３（Ｔａ）と第２の読み出し電極７６（Ｔａ）との間の抵抗値として記憶される。このため、両読み出し電極間に電圧を印加して流れる電流を評価したり、定電流を流すための印加電圧を評価したりすることで、抵抗値を評価して記憶状態を判別する。
【００６７】
次に、抵抗記憶装置抵抗を高抵抗から低抵抗に変化させる書き込み方法について説明する。第１の電極７７（Ｔａ）を接地し、イオン源７２（Ｃｕ）に正の電位、たとえば２Ｖを１００ｎｓ印加する。Ｃｕの正イオン（Ｃｕ+）はイオン源７２からイオン伝導体７５（Ｃｕ２Ｓ）内を移動するが、特にイオン伝導体７５と粒状絶縁体７４の界面が移動しやすく、粒状絶縁体７４の粒の周りに広がる。さらに、イオン伝導体７５を通って第１の電極７７に向かうフィラメントが形成される。特に抵抗記憶装置全体の中で粒状絶縁体７４の粒径が大きく、第１の電極７７と粒状絶縁体７４との距離が近い部分で電界が最も大きくなるため、この部分を通ってフィラメントが形成される確率が高い。フィラメントの形成により、第１の読み出し電極７３と第２の読み出し電極７６との間にフィラメントを介してトンネル電流が流れるようになるため低抵抗を示すようになる。
【００６８】
次に、抵抗記憶装置の抵抗値を低抵抗から高抵抗に変化させる書き込み方法について説明する。イオン源７２（Ｃｕ）を接地し、第１の電極７７（Ｔａ）に正の電位、たとえば３Ｖを１０μｓ印加する。Ｃｕイオンはイオン源７２へ向かう方向に移動するため、フィラメントは切断される。特に、イオン伝導体７５（Ｃｕ２Ｓ）と粒状絶縁体７４（ＳｉＮ）の界面では移動しやすい。このようにして、イオン伝導体内にＣｕイオンがなくなるため、高抵抗を示すようになる。
【００６９】
低抵抗時、読み出し電流はフィラメントを介して電子がイオン伝導体をトンネルするため、イオン伝導体は薄い必要がある。たとえばイオン伝導体厚さが４ｎｍ以下になるようにする。
【００７０】
本実施例によれば、書き込み電流経路と読み出し電流経路が異なるため、読み出し電流による誤書き込みは起こりにくい。
【００７１】
以上の実施例において、電極を構成する材料としてはＴｉ,Ｔａ,Ｐｔ,タングステン（Ｗ）,モリブデン（Ｍｏ）,シリサイドなどがあげられる。また、イオン源としてはＣｕ,銀（Ａｇ）,鉛（Ｐｂ）などが利用できる。イオン伝導体としては、カルコゲン元素（酸素（Ｏ）,硫黄（Ｓ）,セレン（Ｓｅ）,テリウム（Ｔｅ））と金属の化合物、シリコンを含む絶縁物（酸化シリコン、窒化シリコン、酸窒化シリコン）、ペロブスカイト型酸化物（ＡＢＯ３：Ａ：マグネシウム（Ｍｇ）,カルシウム（Ｃａ）,ストロンチウム（Ｓｒ）,バリウム（Ｂａ）、ホウ素（Ｂ）：Ｔｉ）などでもよい。絶縁体としては、酸化物、窒化物、酸窒化物やイオン伝導体などが利用できる。
【００７２】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００７３】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
イオン源部材と、前記イオン源部材上に形成された粒状または島状の絶縁体部材と、前記絶縁体部材上に形成されたイオン伝導体部材と、前記イオン伝導体部材上に形成された電極部材とを有することを特徴とする抵抗記憶装置。
（付記２）
前記イオン伝導体部材が、前記イオン源部材と前記絶縁体部材との両方に面した領域を有することを特徴とする付記１記載の抵抗記憶装置。
（付記３）
前記イオン伝導体部材には、第１の読み出し電極と第２の読み出し電極とがさらに電気的に接続されていることを特徴とする付記１乃至２のいずれか１項記載の抵抗記憶装置。
（付記４）
前記島状の絶縁体部材は複数の前記粒状の絶縁体部材が連結された島形状を有することを特徴とする付記１乃至３のいずれか１項記載の抵抗記憶装置。
（付記５）
前記絶縁体部材の高さのばらつきが、前記イオン源部材の表面の凹凸ばらつきより大きいことを特徴とする付記１乃至４のいずれか１項記載の抵抗記憶装置。
（付記６）
前記イオン伝導体部材の厚さが、前記絶縁体部材の平均膜厚の６倍を円周率で割った値以上であることを特徴とする付記１乃至５のいずれか１項記載の抵抗記憶装置。
（付記７）
前記イオン伝導体部材が固体電解質を含むことを特徴とする付記１乃至６のいずれか１項記載の抵抗記憶装置。
（付記８）
前記イオン伝導体部材が空気の領域を有する構造を含むことを特徴とする付記１乃至７のいずれか１項記載の抵抗記憶装置。
（付記９）
前記絶縁体部材を構成する粒部材の平均的な合計数が、１０個以上であることを特徴とする付記１乃至８のいずれか１項記載の抵抗記憶装置。
（付記１０）
前記絶縁体部材を構成する粒部材の平均的な合計数が、１００個以上であることを特徴とする付記１乃至９のいずれか１項記載の抵抗記憶装置。
（付記１１）
前記絶縁体部材を構成する粒部材の平均直径が、２０ｎｍ以下であることを特徴とする付記１乃至１０の抵抗記憶装置。
（付記１２）
前記絶縁体部材の平均膜厚が、５．２ｎｍ以下であることを特徴とする付記１乃至１１のいずれか１項記載の抵抗記憶装置。
（付記１３）
イオン源部材上に粒状または島状に絶縁部材を形成する工程と、前記絶縁部材上にイオン伝導体部材を共通に形成する工程と、前記イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする抵抗記憶装置の製造方法。
（付記１４）
前記絶縁部材は前記イオン源部材の複数個所が露出するように形成されており、前記絶縁部材から露出する前記イオン源部材表面および前記絶縁部材表面上に前記イオン伝導体部材を共通に形成する工程を有することを特徴とする付記１４記載の抵抗記憶装置の製造方法。
【符号の説明】
【００７４】
１ 第１のイオン源
２ 第１の電極
３ 第１のイオン伝導体
４ 第１の絶縁体
【特許請求の範囲】
【請求項１】
イオン源部材と、前記イオン源部材上に形成された粒状または島状の絶縁体部材と、前記絶縁体部材上に形成されたイオン伝導体部材と、前記イオン伝導体部材上に形成された電極部材とを有することを特徴とする抵抗記憶装置。
【請求項２】
前記イオン伝導体部材が、前記イオン源部材と前記絶縁体部材との両方に面した領域を有することを特徴とする請求項１記載の抵抗記憶装置。
【請求項３】
前記イオン伝導体部材には、第１の読み出し電極と第２の読み出し電極とがさらに電気的に接続されていることを特徴とする請求項１乃至２のいずれか１項記載の抵抗記憶装置。
【請求項４】
前記島状の絶縁体部材は複数の前記粒状の絶縁体部材が連結された島形状を有することを特徴とする請求項１乃至３のいずれか1項記載の抵抗記憶装置。
【請求項５】
前記絶縁体部材の高さのばらつきが、前記イオン源部材の表面の凹凸ばらつきより大きいことを特徴とする請求項１乃至４のいずれか１項記載の抵抗記憶装置。
【請求項６】
前記イオン伝導体部材の厚さが、前記絶縁体部材の平均膜厚の６倍を円周率で割った値以上であることを特徴とする請求項１乃至５のいずれか１項記載の抵抗記憶装置。
【請求項７】
前記イオン伝導体部材が固体電解質を含むことを特徴とする請求項１乃至６のいずれか１項記載の抵抗記憶装置。
【請求項８】
前記イオン伝導体部材が空気の領域を有する構造を含むことを特徴とする請求項１乃至７のいずれか1項記載の抵抗記憶装置。
【請求項９】
イオン源部材上に粒状または島状に絶縁部材を形成する工程と、前記絶縁部材上にイオン伝導体部材を形成する工程と、前記イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする抵抗記憶装置の製造方法。
【請求項１０】
前記絶縁部材は前記イオン源部材の複数個所が露出するように形成されており、前記絶縁部材から露出する前記イオン源部材表面および前記絶縁部材表面上に前記イオン伝導体部材を共通に形成する工程を有することを特徴とする請求項９記載の抵抗記憶装置の製造方法。
【請求項１】
イオン源部材と、前記イオン源部材上に形成された粒状または島状の絶縁体部材と、前記絶縁体部材上に形成されたイオン伝導体部材と、前記イオン伝導体部材上に形成された電極部材とを有することを特徴とする抵抗記憶装置。
【請求項２】
前記イオン伝導体部材が、前記イオン源部材と前記絶縁体部材との両方に面した領域を有することを特徴とする請求項１記載の抵抗記憶装置。
【請求項３】
前記イオン伝導体部材には、第１の読み出し電極と第２の読み出し電極とがさらに電気的に接続されていることを特徴とする請求項１乃至２のいずれか１項記載の抵抗記憶装置。
【請求項４】
前記島状の絶縁体部材は複数の前記粒状の絶縁体部材が連結された島形状を有することを特徴とする請求項１乃至３のいずれか1項記載の抵抗記憶装置。
【請求項５】
前記絶縁体部材の高さのばらつきが、前記イオン源部材の表面の凹凸ばらつきより大きいことを特徴とする請求項１乃至４のいずれか１項記載の抵抗記憶装置。
【請求項６】
前記イオン伝導体部材の厚さが、前記絶縁体部材の平均膜厚の６倍を円周率で割った値以上であることを特徴とする請求項１乃至５のいずれか１項記載の抵抗記憶装置。
【請求項７】
前記イオン伝導体部材が固体電解質を含むことを特徴とする請求項１乃至６のいずれか１項記載の抵抗記憶装置。
【請求項８】
前記イオン伝導体部材が空気の領域を有する構造を含むことを特徴とする請求項１乃至７のいずれか1項記載の抵抗記憶装置。
【請求項９】
イオン源部材上に粒状または島状に絶縁部材を形成する工程と、前記絶縁部材上にイオン伝導体部材を形成する工程と、前記イオン伝導体部材上に電極部材を形成する工程とを有することを特徴とする抵抗記憶装置の製造方法。
【請求項１０】
前記絶縁部材は前記イオン源部材の複数個所が露出するように形成されており、前記絶縁部材から露出する前記イオン源部材表面および前記絶縁部材表面上に前記イオン伝導体部材を共通に形成する工程を有することを特徴とする請求項９記載の抵抗記憶装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２１６７２５（Ｐ２０１２−２１６７２５Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−８２０９８（Ｐ２０１１−８２０９８）
【出願日】平成２３年４月１日（２０１１．４．１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年４月１日（２０１１．４．１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]