【課題】シングルエンドの、非差動のスイッチキャパシタ回路に関して、同相雑音の影響を取り除くこと。
【解決手段】安定した、雑音のない同相電圧（Ｖｃｏｍ）信号を発生するために、サンプリングキャパシタＣｓを用いて容量分配を形成する。形成されると直ちに、前記Ｖｃｏｍ信号は、大きな同相容量Ｃｃｏｍ間に結合され、Ｃｃｏｍはその値を更に制御するために望ましくは外部にある。その後、電圧Ｖｃｏｍは、データが分離される間に、安定させられうる。この方法で、電圧Ｖｃｏｍ信号は回路に供給されない代わりに、必要とされる時に回路自体で雑音なく発生する。その後、発生したＶｃｏｍ信号は、非差動出力電圧Ｖｏｕｔを発生するために、積分キャパシタＣ１に平行する。次に、サンプリングキャパシタＣｓはそれらを放電するために短絡され、処理が繰り返される。 （もっと読む）

デジタル有限状態機械およびアナログ同調回路で構成されたハイブリッド同調回路を用いて、プロセス、温度、電力供給、およびサンプリング・レートの変化に対して連続時間積分器定数のＲＣ積を効果的に維持する。実装方式が連続的であるため、従来技術よりもトラッキングが正確である。注意深く選ばれた計時スキームを用いて、本技術はフィードバックＤＡＣにおけるシンボル間干渉が除去される。本技術では基準周波数を使用しないため、ユーザーが基準周波数を識別する必要が無くなる。
（もっと読む）

位相検出器および制御信号のジェネレータ（１４０）は、遅延されていないアップ信号（６２０）および遅延されていないダウン信号（６２５）を生成するために、基準信号（基準クロック）およびフィードバック信号（フィードバック信号）に応答する。プログラム可能な遅延ユニット（６３０，６３５）は、チャージポンプにアップ信号およびダウン信号を与えるために、遅延されていないアップ信号および遅延されていないダウン信号を遅延させる。アップ信号およびダウン信号に応答するよう構成される分周器（６５５）は、分周されたクロック信号（６６０）を与える。ノンオーバーラップクロック生成器は、スイッチドキャパシタリップル平滑フィルタのためにノンオーバーラップ保持偶数およびノンオーバーラップ保持奇数信号（ｈｏｌｄ＿ｅ，ｈｏｌｄ＿ｏ）を与えるために、分周されたクロック信号に応答するよう構成される。
（もっと読む）

ループフィルタ（３０）は、電流信号の入力端と基準電圧との間に設けられた第１の容量素子（３１）と、上記入力端と第１の容量素子（３１）との間に設けられたスイッチトキャパシタ回路（３２）と、第１の容量素子（３１）及び前記スイッチトキャパシタ回路（３２）に並列に設けられた第２の容量素子（３３）とを備えている。スイッチトキャパシタ回路（３２）において、第３の容量素子（３２１）が第１の容量素子（３１）側に接続されるとき、第４の容量素子（３２２）は第２の容量素子（３３）側に接続される。上記構成のループフィルタ（３０）において、第２の容量素子（３３）の容量値を、第３及び第４の容量素子（３２１，３２２）の容量値よりも大きく設定する。 （もっと読む）