【解決手段】 コンポジットＢＰＦは、直交入力信号を受信し、望ましくないイメージ信号を含む全ての他の信号を減衰させながら、中間周波数信号を通過させる。コンポジットＢＰＦは、連続時間ポリフェース・フィルタと離散時間ポリフェース・フィルタからなり、信号を増幅することができる。増幅は、コンポジットＢＰＦ全体にわたって分散され、増幅量は、制御信号によって選択されてもよい。コンポジットＢＰＦは、改善したダイナミック・レンジおよび雑音特性、選択可能な増幅を有し、外部水晶フィルタを置換える。 （もっと読む）

【課題】入力信号に含まれる広帯域の妨害波および隣接する複数の妨害波を減衰するフィルタリング装置を得ること。
【解決手段】本発明にかかるフィルタリング装置は、入力信号である電圧信号から得られた電流をキャパシタ（２２）に充電する前段積分手段（電圧電流変換部（２１）、キャパシタ（２２））と、前段積分手段の出力信号から得られた非反転電流または電流の符号を反転した電流（反転電流）をキャパシタ（２６）に充電する後段積分手段（スイッチ部（２４）、スイッチ部（２５）、キャパシタ（２６））と、後段積分手段がキャパシタ（２６）を充電することにより生じた電圧信号をフィルタリング後の離散信号として出力するためのスイッチ（２７）と、非反転電流による積分処理と反転電流による積分処理との間に、いずれの積分処理も実行しない一定の期間が存在するように、後段積分手段を制御する制御部（８）と、を備える。 （もっと読む）

【課題】回路間のＤＣレベルの変換を行うためのカップリングコンデンサを、半導体集積回路に外付けで設けるため、部品点数が増加する。
【解決手段】回路２２，２４間のＤＣカットを行うカップリングコンデンサＣ_１と、スイッチトキャパシタ回路２８による等価的な抵抗Ｒ_ＳＣとにより、カットオフ周波数ｆ_Ｃのハイパスフィルタ３４を構成する。スイッチトキャパシタ回路２８の充放電される容量Ｃ_ＳＣ又はスイッチング周波数ｆ_ＳＣを小さく設定すればＲ_ＳＣは大きくなり、これに応じて所定のｆ_Ｃに対するＣ_１を小さくすることができる。よって、Ｃ_１を含むハイパスフィルタ３４をＩＣ２０のチップ上に集積することができる。 （もっと読む）

【課題】本発明は、コードレス電子機器内におけるフィルタ方法を提供する。
【解決手段】前記方法は、フィルタ網と、マイクロコントローラと、セル電圧及びセル電流を有する複数のバッテリーセルとを接続することを具備しても良い。前記方法は、少なくとも１つのスイッチトキャパシタ低域フィルタを複数のバッテリーセルに接続することを具備しても良く、前記少なくとも１つのスイッチトキャパシタ低域フィルタは、前記フィルタ網から信号を受信するように構成される。前記方法は、フィルタ網から受信した前記信号をフィルタし、フィルタされた信号入力をアナログ・デジタル変換器（ＡＤＣ）に送信し、前記ＡＤＣから出力を生成することも具備する。 （もっと読む）

【課題】制御信号として複雑な波形を用いずにフィルタ特性を変更することができるサンプリングフィルタ装置を提供する。
【解決手段】サンプリングフィルタ装置１００は、制御部１４０と、複数の積分器と、複数のスイッチとを有している。入力される電流を１クロックで複数のコンデンサに蓄積するとともに、数クロック前から１クロック前に積分器に蓄積された電荷を加算して出力する。各クロックで積分器に電荷を蓄積する際に、入力される電流を切り換えることにより、出力する電荷を重み付けして加算することが可能となり、フィルタ特性が変化する。 （もっと読む）

【課題】スイッチド・キャパシタを利用した遅延回路の遅延処理を適切に行わせる。
【解決手段】スイッチング素子と容量素子とを有したスイッチド・キャパシタ部を複数有し、入力信号が複数のスイッチド・キャパシタ部全てに対して共通に入力され且つ容量素子を充電させるように接続され、複数のスイッチド・キャパシタ部各々から容量素子を放電させて出力信号が出力されるように接続されるスイッチド・キャパシタ群と、スイッチング素子各々のオン・オフを制御することで容量素子各々を入力信号に基づいて順次充電させていくととともに、当該順次充電の際に前回充電しておいた容量素子を放電させることで複数のスイッチド・キャパシタ部各々から出力信号を順次出力させ、スイッチング素子各々のオン・オフを切り替える際には全てのスイッチング素子をオフさせる制御を行うスイッチング制御部と、を有する。 （もっと読む）

【課題】入力フィルタ特性と入力ゲインを個別に調整可能なアナログ入力信号処理回路を提供する。
【解決手段】可変アナログ信号源100a・100bが発生する信号電圧は、ゲイン調整回路10a・10bとスイッチドキャパシタフィルタ回路20a・20bとアナログ比較回路30a・30bを介してマイクロプロセッサ110に入力される。プログラムメモリ111と協働するマイクロプロセッサ110は、可変周期・可変デューティの制御信号パルス列CNTa・CNTbを発生し、該制御信号パルス列CNTa・CNTbの周期によりフィルタ特性が調整され、パルスデューティによってゲインが調整される。アナログ比較回路30a・30bの比較基準電圧31a・31bが固定値であっても、ゲイン調整回路10a・10bのゲインを調整することにより見かけ上の比較基準電圧の変更調整が行える。 （もっと読む）

【課題】Ｉ信号とＱ信号の信号線が交差することを防止し、かつＩ回路部とＱ回路部の素子パラメータのミスマッチによる精度の低下を防止する。
【解決手段】１次複素バンドパスフィルタにおいて、入力段及び出力段に設けられた２つのマルチプレクサＭＵ１−１，ＭＵ１−２及び各１次フィルタの帰還回路に設けられ帰還信号の符号反転を行うか否かを切り換えるマルチプレクサＭＵ２−１，ＭＵ２−２を、選択信号ＳＥＬに基づいてフェーズＡの時間期間とフェーズＢの時間期間とで交互に切り換える。これにより、マルチプレクサＭＵ１−１，ＭＵ１−２により挟設された回路部分において、Ｉ回路部１０１の処理と、Ｑ回路部１０２の処理とを交互に切り換え、しかも加算器ＳＵ１，ＳＵ２に入力される信号の符号を反転する。 （もっと読む）

【課題】 サンプリング時の帯域を確保できるようにした可変利得回路及びその応用装置を提供する。
【解決手段】 差動入力増幅器１と、各信号入力端子と前記増幅器の各入力端子間に接続されたサンプル用スイッチ21，22と、前記増幅器の各入力端子に一端を接続した帰還容量13，14と、各帰還容量の他端と前記増幅器の各出力端子間に接続された演算用スイッチ17，18と、一端が前記増幅器の各入力端子に接続された複数の容量素子を直列接続してなる第１及び第２の入力容量素子群11，12，及び一端が第１の入力容量素子群の一容量素子の他端側に、他端が第２の入力容量素子群の対応する一容量素子の他端側に接続された入力スイッチを各容量素子毎に有してなる入力スイッチ群23とからなる可変入力容量回路32と、前記増幅器の各出力端子と基準電圧源間に接続されたセット用スイッチ15，16と、各スイッチの動作を制御するスイッチ制御回路39とで可変利得回路を構成する。 （もっと読む）

【課題】
スイッチトキャパシタアンプ回路およびこれを用いた固体撮像装置で任意の利得でログリニア可変する。
【解決手段】
アンプと、第１の時間位相に、入力信号が供給される入力端子と前記アンプの入力端子間に接続される第１の固定キャパシタと第１の可変キャパシタを有するｎ（ｎは１以上に整数）個の入力回路と、第２の時間位相に、アンプの出力端子に接続される、第２の固定キャパシタと第２の可変キャパシタを有するｍ（ｍは１以上の整数）個の帰還回路とを有し、第１と第２の可変キャパシタの総和を一定とした条件で可変して入出力特性がログリニアで可変するようにした。 （もっと読む）