複数のサンプリングキャパシタ（１２０ａ、１２０ｂ）および複数の非重複期間を使用して入力信号（１１１）をサンプリングするためのスイッチトキャパシタノッチフィルタ（１００）。サンプリングキャパシタからの電荷は、別の非重複期間の間に平均化され、フィルタ出力部（１１３）に移送される。
（もっと読む）

【課題】入力インピーダンスが高く、ノイズや歪みの少ない出力信号を得ることのできる全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターを提供する。
【解決手段】クロック生成回路１１ｂから出力されるクロック信号φの１周期あたりでオペアンプＡＭＰ２がサンプリングキャパシタＣ１ａ，Ｃ２ａに充電する電荷量（トランスファーフェーズにおけるサンプリングキャパシタＣ１ａ，Ｃ２ａから積分キャパシタＣ１ｂ，Ｃ２ｂに転送する電荷量）を変化させないと共に、１周期あたりの充電回数を１／２（１回）にすることで、ＳＣＦ回路１１ａの入力インピーダンスを２倍にする。 （もっと読む）

【課題】アンチエイリアシングフィルタを搭載することなく、サンプリング周波数近傍のエイリアシングを減衰することができる小型のフィルタ装置を得ることを目的とする。
【解決手段】Ｃｌｏｃｋ１１〜１４に同期して、Ｉ信号をサンプリングして、そのＩ信号の帯域を制限するサンプリングフィルタ１０と、Ｃｌｏｃｋ１１〜１４と４分の１周期ずれているＣｌｏｃｋ２１〜２４に同期して、そのＩ信号と直交しているＱ信号をサンプリングして、そのＱ信号の帯域を制限するサンプリングフィルタ１１とを設け、合成部１２がサンプリングフィルタ１０により帯域が制限されたＩ信号とサンプリングフィルタ１１により帯域が制限されたＱ信号を合成する。 （もっと読む）

【課題】寄生容量に起因する周波数特性の変化を確実に抑えること。
【解決手段】入力端に入力された電圧信号を電流信号に変換する電圧電流変換部１０６と、複数のキャパシタから構成され、電圧電流変換部１０６から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第１のキャパシタ集合体１０２と、複数のキャパシタから構成され、第１のキャパシタ集合体１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力され、電流信号が入力された１群のキャパシタの電荷を加算して出力する第２のキャパシタ集合体１０４と、第１のキャパシタ集合体１０２において電荷を出力する任意のキャパシタと、当該電荷の出力による電流信号が入力される第２のキャパシタ集合体１０４のキャパシタとを個々に接続する複数の接続ノード１１０，１１２，１１４，１１６と、を備える。 （もっと読む）

【課題】回路規模の増大を招くことなく、任意の重み付け係数を設定することができるサンプリングフィルタを得ることを目的とする。
【解決手段】制御信号生成部５が、電圧電流変換部２の帰還回路を構成しているスイッチ２４のＯＮ時間Ｔ₁と、スイッチ２５のＯＮ時間Ｔ₂を変更することで、キャパシタ１２，１３から電圧電流変換回路１１に帰還される電荷の帰還時間を制御する。これにより、充放電部３のキャパシタ３１〜３４に充電される電荷に対して任意の重みを付けることが可能になる。 （もっと読む）

【課題】電荷の移動に伴う過渡現象が出力に与える影響を抑止すること。
【解決手段】入力端に入力された電圧信号を電流信号に変換するトランスコンダクタンスアンプ１０２と、複数のキャパシタから構成され、トランスコンダクタンスアンプ１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算するシェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳと、シェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳにより電荷が加算された後、１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続するダンプスイッチＳ１ａＤ〜Ｓ４ａＤと、を備える。 （もっと読む）

【課題】インバータにより反転増幅回路を構成したスイッチトキャパシタフィルタ（ＳＣＦ）回路では、出力信号のオフセット電位が変動しやすい。
【解決手段】ＳＣＦ回路２は、出力段にインバータ回路１４ａ，１４ｂを有した２つのＳＣＦ４，６を備え、差動形式の出力信号を生成する。差動出力端子間に接続した抵抗Ｒ_Ａ，Ｒ_Ｂは差動信号を分圧し、中点電位Ｖ_ＣＭを生成する。比較器３０は、Ｖ_ＣＭと目標電位Ｖ_ＣＴとを比較する。インバータ回路１４ａ，１４ｂのＣＭＯＳインバータと接地電位との間に接続されたトランジスタは、比較器３０での比較結果に応じてチャネル抵抗を変化させ、ＣＭＯＳインバータの出力端のバイアス電位を変化させ、オフセット電位をＶ_ＣＴへ向けてフィードバック制御する。 （もっと読む）

【課題】 カットオフ周波数が極めて低いスイッチトキャパシタ積分回路（ＳＣ積分回路）を、ＳＣ回路のキャパシタ（入力容量）およびオペアンプの帰還容量の容量値の比（Ｃｐ／Ｃｉ：容量素子係数）を極端に小さくすることなく、高精度に実現すること。
【解決手段】 積分回路の入力部１７０において、第１の入力回路（第１のスイッチトキャパシタ回路）１０と、第２の入力回路(第２のスイッチトキャパシタ回路)１１と、積分部６１とを設ける。ＳＣ積分回路１５０の等価的な伝達関数をＨ（ｚ）とするとき、{αＨ(ｚ)−(α−Ｘ)Ｈ(ｚ)}で表わされる信号処理を実行する。すなわち、信号伝送路において電荷の減算を実行し、キャパシタの容量値を、見かけ上、小さくし、現実的なサイズのキャパシタを用いて、カットオフ周波数が極めて低いＳＣ積分回路を構成する。 （もっと読む）

【課題】オペアンプの入力キャパシターと帰還キャパシターの比を大きくすることなく、
カットオフ周波数が低いスイッチトキャパシター回路を用いた積分回路等を提供する。
【解決手段】ＳＣ積分回路５０は、オペアンプＯＰＡと、オペアンプＯＰＡの帰還経路に
設けられる帰還キャパシターＣ３と、信号入力ノードＰ１とオペアンプＯＰＡの入力ノー
ドとの間に設けられる入力キャパシター回路１００とを含む。入力キャパシター回路１０
０は、信号入力ノードと第１ノードとの間に設けられる第１のスイッチと、第１ノードと
基準電位との間に設けられる第２のスイッチと、第１ノードと第２ノードとの間の容量値
を変更可能に構成された第１のキャパシター部と、信号入力ノードと第３ノードとの間に
設けられる第３のスイッチと、第３ノードと基準電位との間に設けられる第４のスイッチ
と、第３ノードと第４ノードとの間に設けられる第２のキャパシターとを含む。 （もっと読む）

【課題】チャージドメイン２次ＩＩＲ−ＬＰＦの周波数特性におけるゲインを向上させることが可能なフィルタ回路を提供する。
【解決手段】入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタと、フライングキャパシタの入力端にフライングキャパシタと並列に設けられる第１のキャパシタと、フライングキャパシタの出力端にフライングキャパシタと並列に設けられる第２のキャパシタと、を備え、フライングキャパシタは、入力端から出力端へ切り替わる場合には容量が小さくなり、出力端から入力端へ切り替わる場合には容量が大きくなる可変容量素子を含む、フィルタ回路が提供される。 （もっと読む）