フィルタ回路及び通信装置
【課題】電荷の移動に伴う過渡現象が出力に与える影響を抑止すること。
【解決手段】入力端に入力された電圧信号を電流信号に変換するトランスコンダクタンスアンプ１０２と、複数のキャパシタから構成され、トランスコンダクタンスアンプ１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算するシェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳと、シェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳにより電荷が加算された後、１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続するダンプスイッチＳ１ａＤ〜Ｓ４ａＤと、を備える。
【解決手段】入力端に入力された電圧信号を電流信号に変換するトランスコンダクタンスアンプ１０２と、複数のキャパシタから構成され、トランスコンダクタンスアンプ１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算するシェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳと、シェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳにより電荷が加算された後、１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続するダンプスイッチＳ１ａＤ〜Ｓ４ａＤと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路及び通信装置に関する。
【背景技術】
【０００２】
近時では、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化に伴い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路の電源電圧は低下する傾向にある。ＣＭＯＳプロセスが微細化している状況下において、従来の回路手法でＲＦ回路を実装しようとすると、電圧余裕が不足して信号振幅のダイナミックレンジが狭くなる問題がある。一方、ＣＭＯＳプロセスの微細化によりトランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行う動作に適しているという利点がある。また、リソグラフィーが高精度化するため、キャパシタの容量比が正確になる利点もある。
【０００３】
ＣＭＯＳプロセスの微細化で生じる問題点を回避して、上述のような利点を享受するために、ＲＦ回路に離散時間信号処理の概念を取り入れた新しい技術が、デジタルＲＦ技術である。そして、デジタルＲＦ技術分野の主要な回路として、チャージドメインフィルタ（Ｃｈａｒｇｅ Ｄｏｍａｉｎ Ｆｉｌｔｅｒ）がある。チャージドメインフィルタは、トランスコンダクタンスアンプ（Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ）とスイッチとキャパシタから構成されるフィルタ回路である。チャージドメインフィルタは、クロックに同期して電荷の蓄積と放出を行うことでアナログ信号のサンプリングを行い、離散時間信号処理によるフィルタリングやデシメーションなどを行う回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７２２０号公報
【特許文献２】特開２００９−２７３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャージドメインフィルタにおいて、クロックに同期して電荷の蓄積と放出を行う際に、電荷が移動する際の過渡現象による影響が出力波形に現れる問題が生じる。特に、複数のキャパシタの電荷を加算しつつ、加算した後の電荷を放出する構成のフィルタを想定すると、電荷加算時の過渡現象による波形の乱れが出力波形に現れてしまい、良好なフィルタ特性を確保できない問題が懸念される。
【０００６】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電荷の移動に伴う過渡現象が出力に与える影響を抑止することが可能な、新規かつ改良されたフィルタ回路及び通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、を備える、フィルタ回路が提供される。
【０００８】
また、前記１群のキャパシタを構成するキャパシタがＮ個であり、前記第１のスイッチがＮ−１個であってもよい。
【０００９】
また、前記電圧電流変換部から出力された電流信号を前記周期毎に前記キャパシタ集合体の各キャパシタへ順次に入力する第３のスイッチと、各キャパシタに蓄積された電荷を前記周期毎に順次に消去する第４のスイッチと、を更に備えるものであってもよい。
【００１０】
また、上記課題を解決するために、本発明の別の観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、を有するフィルタ回路、を備える、通信装置が提供される。
【発明の効果】
【００１１】
本発明によれば、電荷の移動による過渡現象が出力に与える影響を抑止することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタを示す回路図である。
【図２】各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。
【図３】各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図である。
【図４】電圧波形の乱れが出力端子ＯＵＴに出力される様子を示す特性図である。
【図５】本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す回路図である。
【図６】図５のチャージドメインＦＩＲフィルタにおいて、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図である。
【図７】本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタの出力波形を示す特性図である。
【図８】本発明の第２の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す回路図である。
【図９】本発明の第３の実施形態に係るチャージドメインＦＩＲフィルタ２００の構成の一部を示す回路図である。
【図１０】本発明の各実施形態に係るチャージドメインＦＩＲフィルタを備えた通信装置の構成を示す模式図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
なお、説明は以下の順序で行うものとする。
１．第１の実施形態（２タップのチャージドメインＦＩＲフィルタの例）
（１）前提となる技術
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
２．第２の実施形態（シェアスイッチを共通にして構成を簡素化した例）
３．第３の実施形態（ＮタップのチャージドメインＦＩＲフィルタの例）
４．第４の実施形態（各実施形態に係るフィルタ回路を備える通信装置の例）
【００１５】
＜１．第１の実施形態＞
（１）前提となる技術
本実施形態に係るチャージドメインフィルタの前提となる技術として、チャージドメインＦＩＲフィルタについて説明する。図１は、チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタ５００を示す回路図である。以下、図１に示す２タップのＦＩＲフィルタ５００の構成及び動作について説明する。
【００１６】
図１に示すＩＮは入力端子、ＯＵＴは出力端子である。Ｇｍ５０２は、入力端子ＩＮに印加された電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプである。Ｇｍ５０２の出力端には、８個のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂが並列に接続されており、これらのキャパシタによりキャパシタ集合体が構成されている。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれは、全て同じ容量Ｃである。
【００１７】
各々のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、リセット（Ｒｅｓｅｔ）スイッチＳ１ａＲ，Ｓ１ｂＲ，Ｓ２ａＲ，Ｓ２ｂＲ，Ｓ３ａＲ，Ｓ３ｂＲ，Ｓ４ａＲ，Ｓ４ｂＲが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、チャージ（Ｃｈａｒｇｅ）スイッチＳ１ａＣ，Ｓ１ｂＣ，Ｓ２ａＣ，Ｓ２ｂＣ，Ｓ３ａＣ，Ｓ３ｂＣ，Ｓ４ａＣ，Ｓ４ｂＣが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、シェア（Ｓｈａｒｅ）スイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ２ａＳ，Ｓ２ｂＳ，Ｓ３ａＳ，Ｓ３ｂＳ，Ｓ４ａＳ，Ｓ４ｂＳが接続されている。このように、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれには、リセットスイッチ、チャージスイッチ、シェアスイッチの３種類のスイッチが接続されている。
【００１８】
図１に示すリセットスイッチ、チャージスイッチ、シェアスイッチのそれぞれは、図１において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動され、Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。例えば、シェアスイッチＳ１ａＳ及びシェアスイッチＳ１ｂＳは、クロック波形Φ１がハイレベルとなるタイミングフェーズでオン（ＯＮ）になる。また、チャージスイッチＳ１ｂＣは、クロック波形Φ３がハイレベルとなるタイミングフェーズでオンになり、チャージスイッチＳ１ａＣは、クロック波形Φ４がハイレベルとなるタイミングフェーズでオンになる。
【００１９】
図２は、各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。図２に示すように、各クロック波形Φ１〜Φ４は、区間Ｔｓで順次にオンとなるように駆動される。
【００２０】
各スイッチは、図２に示すクロック波形Φ１〜Φ４がＨｉレベルとなるタイミングフェーズでオンになる。各サンプリングキャパシタは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット（Ｒｅｓｅｔ）状態、チャージ（Ｃｈａｒｇｅ）状態、シェア（Ｓｈａｒｅ）状態のいずれかとなる。すなわち、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたリセットスイッチがオンとなるタイミングフェーズでリセット状態となる。また、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたチャージスイッチがオンとなるタイミングフェーズでチャージ状態となり、各サンプリングキャパシタに接続されたシェアスイッチがオンとなるタイミングフェーズでシェア状態となる。更に、各サンプリングキャパシタは、各サンプリングキャパシタに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００２１】
図３は、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図であって縦軸は各サンプリングキャパシタを、横軸はΦ１〜Φ４がハイになるタイミングフェーズを示している。ここでは、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタを例に挙げて回路の動作を説明する。まず、サンプリングキャパシタＣ２ｂの状態について図３を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ１ａとともにチャージ状態となる。この状態では、図３に示す全てのサンプリングキャパシタのうち、サンプリングキャパシタＣ１ａとサンプリングキャパシタＣ２ｂのみがチャージ状態となる。従って、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込み、残りの半分がサンプリングキャパシタＣ１ａに流れ込む。これにより、サンプリングキャパシタＣ２ｂ，Ｃ１ａに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積された電荷が保持される。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａが結合され、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算されて、出力端子ＯＵＴから信号が出力される。
【００２２】
同様に、サンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ３ｂとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がキャパシタＣ２ａに流れ込む。これにより、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂが結合され、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算されて、出力端子ＯＵＴから信号が出力される。次に、Φ３がハイになるタイミングでは、サンプリングキャパシタＣ２ａに接続されたスイッチＳ２ａＲ，Ｓ２ａＣ，Ｓ２ａＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ａはホールド状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積された電荷が保持される。
【００２３】
図１に示すＦＩＲフィルタ５００の回路は、並列巡回形回路と呼ばれる構成であり、他の１群のサンプリングキャパシタ（キャパシタＣ１ａとＣ１ｂ、Ｃ３ａとＣ３ｂ、Ｃ４ａとＣ４ｂ）についても同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ５００の出力端子（ＯＵＴ）には、Ｃ１〜Ｃ４の何れかのサンプリングキャパシタ対が接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００２４】
図３に示すように、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算される。例えば、サンプリングキャパシタＣ２ａ，Ｃ２ｂがシェア状態となるΦ２では、１クロック前のΦ１でＣ２ａに蓄えられた電荷と２クロック前のΦ４でＣ２ｂに蓄えられた電荷が加算される。一方、チャージについては、サンプリングキャパシタＣ２ａはΦ１においてサンプリングキャパシタＣ３ｂとともにチャージされ、サンプリングキャパシタＣ２ｂはΦ４においてサンプリングキャパシタＣ１ａとともにチャージされる。このように、シェア状態で加算される２つのキャパシタとチャージが同時に行われる２つのキャパシタは相違している。
【００２５】
シェア状態において、各サンプリングキャパシタには、Ｇｍ５０２から供給された電流の１／２が電荷として蓄えられていたのであるから、出力電荷は以下の数式１のようになる。
【００２６】
【数１】
（数式１）
【００２７】
数式１において、Ｑｏｕｔ（ｎ）は、クロックがｎのタイミングフェーズにおいて出力端子ｏｕｔから出力された電荷である。また、Ｑｉｎ（ｎ−１）はクロックがｎ−１のタイミングフェーズにおいてＧｍ５０２から供給された電荷を示している。各サンプリングキャパシタにはＧｍ５０２から供給された電荷の１／２が蓄えられるため、ｎ−１のタイミングフェーズにおいてＧｍ５０２から供給された電荷のうち、クロックｎのタイミングフェーズで出力される電荷はＱｉｎ（ｎ−１）／２となる。また、Ｑｉｎ（ｎ−２）はクロックがｎ−２のタイミングフェーズにおいてＧｍ５０２から供給された電荷を示している。各サンプリングキャパシタにはＧｍ５０２から供給された電荷の１／２が蓄えられるため、ｎ−２のタイミングフェーズにおいてＧｍ５０２から供給された電荷のうち、クロックｎのタイミングフェーズで出力される電荷はＱｉｎ（ｎ−２）／２となる。従って、数式１に示すように、クロックｎのタイミングフェーズで出力端子ｏｕｔから出力された電荷は、Ｑｉｎ（ｎ−１）／２とＱｉｎ（ｎ−２）／２を加算した値となる。
【００２８】
数式１をｚ変換すると、ＱｏｕｔとＱｉｎの関係を表す式として、以下の数式２が得られる。
【数２】
（数式２）
【００２９】
以上のように、数式２によれば、図１に示すＦＩＲフィルタ５００が２タップのＦＩＲフィルタになることが判る。
【００３０】
図１に示すチャージドメインＦＩＲフィルタ５００は、４フェーズのクロックΦ１〜Φ４を用いて、８個のサンプリングキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させる。そして、シェア状態の２個のサンプリングキャパシタを同時に出力端子ＯＵＴに接続させることで２タップのＦＩＲフィルタを実現している。このため、シェア状態では、２個のサンプリングキャパシタを接続することによる電荷の加算と、２個のサンプリングキャパシタを出力端（ＯＵＴ）に接続することによる電圧信号の出力が同時進行している。
【００３１】
しかしながら、Ｇｍ５０２からの出力信号は刻々と変化するため、各キャパシタへの入力信号はタイミングフェーズ毎に異なる。従って、異なるタイミングフェーズで充電された２つのサンプリングキャパシタに蓄えられた電荷量は異なる。そして、チャージ量の異なるサンプリングキャパシタをシェアスイッチによって接続すると、電荷を加算する際にキャパシタ間で過渡的に電荷の移動が生じる。この状態で出力端から電圧信号を出力すると、過渡状態での電圧波形が出力されてしまう。
【００３２】
また、各サンプリングキャパシタのリセットスイッチに接続された各ＧＮＤの電位は、ＦＩＲフィルタ５００を構成するＩＣ中での電位差等により、全てが完全に０Ｖとならず、各ＧＮＤ間で電位差が生じている場合がある。この場合、リセット状態で設定されたコモンモード電圧は、各サンプリングキャパシタにおいて僅かに相違してしまい、各キャパシタに蓄積される電荷もコモンモード電圧に応じて相違してしまう。
【００３３】
以上のような要因から、シェア状態において接続されたサンプリングキャパシタ間で電荷の授受を行う際に、定常状態に達するまでに過渡現象が生じてしまい、電圧波形の乱れが出力端子ＯＵＴに出力されてしまう。図４は、過渡現象による出力波形の乱れを示す特性図であって、縦軸は出力端ＯＵＴからの出力電圧を、横軸は時間を示している。図４に示すように、クロック波形Φ１〜Φ４のハイ／ローの切り換わりのタイミングで、出力電圧に乱れが生じてしまう。
【００３４】
以上のように、図１のチャージドメインＦＩＲフィルタ５００は、４フェーズのクロックを用いて、８個のサンプリングキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させている。そして、シェア状態の２個のサンプリングキャパシタをＯＵＴ端子に接続させている。このため、シェア状態で電荷の加算が行われる際の過渡現象が電圧波形として出力されてしまう問題があった。
【００３５】
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
以上のような点に鑑みて、本発明の一実施形態にかかるフィルタ回路は、図４に示すような電圧波形の乱れを生じないチャージドメインフィルタを提供することを目的としている。図５は、本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタ１００の構成を示す回路図である。図１と同様、図５に示すＩＮは入力端子、ＯＵＴは出力端子である。また、Ｇｍ１０２は、入力端子ＩＮに印加された電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプである。図１と同様に、Ｇｍ１０２の出力端には、８個のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂが並列に接続されており、これらのキャパシタによりキャパシタ集合体が構成されている。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂは、全て同じ容量Ｃである。図１と同様に、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、リセットスイッチＳ１ａＲ，Ｓ２ａＲ，Ｓ３ａＲ，Ｓ４ａＲと、チャージスイッチＳ１ａＣ，Ｓ２ａＣ，Ｓ３ａＣ，Ｓ４ａＣが接続されている。また、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが接続されている。更に、図５に示す本実施形態のチャージドメインＦＩＲフィルタ１００には、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対してダンプ（Ｄｕｍｐ）スイッチＳ１ａＤ，Ｓ２ａＤ，Ｓ３ａＤ，Ｓ４ａＤが接続されている。このように、本実施形態に係るチャージドメインＦＩＲフィルタ１００では、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対して４種類のスイッチが接続されている。
【００３６】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、リセットスイッチＳ１ｂＲ，Ｓ２ｂＲ，Ｓ３ｂＲ，Ｓ４ｂＲ、チャージスイッチＳ１ｂＣ，Ｓ２ｂＣ，Ｓ３ｂＣ，Ｓ４ｂＣ、シェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳが接続されている。このように、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、図１と同様に３種類のスイッチが接続されている。
【００３７】
図５に示すリセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、図５において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動される。リセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、クロック波形Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。各クロック波形Φ１〜Φ４がハイレベルとなるタイミングは、図２と同様である。
【００３８】
サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａでは、各サンプリングキャパシタに接続された４種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態、ダンプ状態のいずれかとなる。すなわち、各サンプリングキャパシタは、各キャパシタに接続されたリセットスイッチがオンとなるタイミングフェーズでリセット状態となり、各キャパシタに接続されたチャージスイッチがオンとなるタイミングフェーズでチャージ状態となる。また、各サンプリングキャパシタは、各キャパシタに接続されたシェアスイッチがオンとなるタイミングフェーズでシェア状態となり、各キャパシタに接続されたダンプスイッチがオンとなるタイミングフェーズでダンプ（Ｄｕｍｐ）状態となる。更に、各サンプリングキャパシタは、各サンプリングキャパシタに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００３９】
図１と同様に、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００４０】
図６は、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図であって縦軸は各サンプリングキャパシタを、横軸はタイミングフェーズを示している。ここでも、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタを例に挙げて回路の動作を説明する。先ず、サンプリングキャパシタＣ２ｂの状態について図６を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、キャパシタＣ１ａとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込む。これにより、サンプリングキャパシタＣ２ｂに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積された電荷が保持される。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａが結合され、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算される。
【００４１】
同様にサンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、キャパシタＣ３ｂとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ａに流れ込む。これにより、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂが結合され、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算される。
【００４２】
このようにして２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂの電荷が加算された後、本実施形態に係るチャージドメインＦＩＲフィルタ１００では、次のΦ３がハイになるタイミングにおいて、ダンプスイッチＳ２ａＤがオンとなる。これにより、サンプリングキャパシタＣ２ａが出力端子Ｏｕｔに接続され、サンプリングキャパシタＣ２ａに蓄積されていた電荷が出力端子Ｏｕｔに流れることにより、出力端子Ｏｕｔから出力波形が得られる。一方、サンプリングキャパシタＣ２ｂについては、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンになることから、蓄積されていた電荷が消去されてリセット状態となる。
【００４３】
他の１群のサンプリングキャパシタ（サンプリングキャパシタＣ１ａとＣ１ｂ、サンプリングキャパシタＣ３ａとＣ３ｂ、サンプリングキャパシタＣ４ａとＣ４ｂ）についても、同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ１００の出力端子（ＯＵＴ）には、ダンプ状態においてサンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａのいずれか１つが接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００４４】
図５に示す本実施形態のチャージドメインＦＩＲフィルタ１００では、シェア状態で電荷を加算する際には、ダンプスイッチがオフとされる。従って、シェア状態で電荷を加算する際には、出力端子（ＯＵＴ）から信号が出力されることがない。従って、図４に示したような過渡状態における出力波形が出力端子（ＯＵＴ）から出力されてしまうことを確実に抑止できる。
【００４５】
シェア状態で電荷を加算した後、１つタイミングを遅らせてダンプスイッチがオンとなる。ダンプ状態では、既に電荷の加算が終了しているため、電荷の加算の際に生じる過渡状態は既に収束しており、定常状態となっている。従って、シェア状態の完了後にダンプスイッチをオンにすることで、電荷が加算されたキャパシタの一方から定常状態となった電圧信号波形をそのまま出力することができる。従って、過渡現象による電圧波形の乱れが出力端子（ＯＵＴ）から出力されることを確実に抑えることができる。
【００４６】
図６と図３を比較すると、図６に示す本実施形態に係るチャージドメインＦＩＲフィルタ１００においては、図３で元々ホールド状態であったタイミングフェーズをダンプ状態に変更している。ホールド状態では、チャージ、リセット、シェアの各状態と異なり、電荷の蓄積、消去など電荷の移動に関わる動作が行われないため、ダンプ状態に変更しても問題は生じない。従って、元々は電荷の蓄積状態を維持していたホールド期間をダンプ状態による信号出力期間に変更することで、新たにタイミングフェーズを増加させることなく、過渡現象による波形の乱れを抑えた良好な信号波形を得ることが可能となる。
【００４７】
ここで、図５の回路において、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算されるが、各サンプリングキャパシタには、Ｇｍ１０２から供給された電流の半分が電荷として蓄えられている。従って、シェア状態のクロックｎのタイミングフェーズで加算された電荷Ｑｓｕｍ（ｎ）は以下の数式３で表すことができる。
【００４８】
【数３】
（数式３）
【００４９】
更に、図５の回路では、シェア状態ではダンプスイッチがオフでありため、出力端子からは出力されず、シェア状態から１クロック後に、サンプリングキャパシタ対のうちの片側のキャパシタのみがＯｕｔ端子に接続される。このため、ダンプ状態のクロックｎのタイミングで出力される電荷Ｑｏｕｔ（ｎ）は、数式３で加算された値の１／２となり、以下の数式４が成立する。
【００５０】
【数４】
（数式４）
【００５１】
このように、図５の回路では、電荷が加算された一方のサンプリングキャパシタから電荷を出力するため、数式１と比較すると、出力される電荷量は１／２となる。数式３と数式４をｚ変換すると、ＱｏｕｔとＱｉｎの関係表す式として、以下の数式５が得られる。
【数５】
（数式５）
【００５２】
数式５に示されるように、図５に示す回路では、シェア状態の後にダンプ状態となるため、伝達関数としては数式２よりも１クロックだけ遅延が生じる。数式５によれば、図５に示すチャージドメインＦＩＲフィルタ１００も２タップのＦＩＲフィルタになることが判る。図５に示すＦＩＲフィルタ１００は、４フェーズのクロックを用いて、４個のキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させ、４個のキャパシタをリセット、チャージ、シェア、ダンプの４状態で並列巡回させている。そして、ダンプ状態の１個のサンプリングキャパシタだけを出力端子ＯＵＴに接続させることで、２タップのＦＩＲフィルタを実現している。このため、シェア状態で電荷の加算が行われた後、定常状態に達した電圧が出力端子Ｏｕｔから出力されるので、乱れのない電圧波形を得ることができる。
【００５３】
図７は、本実施形態に係るＦＩＲフィルタ１００の出力波形を示す特性図であって、縦軸は出力端ＯＵＴからの出力電圧を、横軸は時間を示している。図７に示すように、シェア状態で電荷の加算が行われた後、定常状態に達した電圧が出力端子Ｏｕｔから出力されるため、クロック波形Φ１〜Φ４のハイ／ローの切り換わりのタイミングで、電圧波形に乱れが生じること確実に抑えることができる。
【００５４】
なお、図５では、電荷が加算された後、一方のキャパシタに蓄積された電荷により出力端子ＯＵＴから電圧波形が出力されるが、図１の場合と比較すると、出力に関わるサンプリングキャパシタの容量が１／２にとなるため、出力電圧値は図１の回路と同一である。
【００５５】
以上説明したように第１の実施形態によれば、電荷が加算されるキャパシタの一方と出力端ＯＵＴとの間にダンプスイッチを設け、シェア状態で電荷を加算してから１つタイミングを遅らせてダンプスイッチがオンとなるように構成した。従って、シェア状態の完了後にダンプスイッチをオンにすることで、電荷が加算されたキャパシタの一方から定常状態となった電圧信号波形をそのまま出力することができ過渡現象による電圧波形の乱れを確実に抑えることが可能となる。
【００５６】
＜２．第２の実施形態＞
図８は、本発明の第２の実施形態に係るチャージドメインＦＩＲフィルタ１００の構成を示す回路図である。図８に示すチャージドメインＦＩＲフィルタ１００は、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが設けられていない点で、図５のチャージドメインＦＩＲフィルタ１００と相違している。
【００５７】
図８に示すように、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、リセットスイッチＳ１ａＲ，Ｓ２ａＲ，Ｓ３ａＲ，Ｓ４ａＲと、チャージスイッチＳ１ａＣ，Ｓ２ａＣ，Ｓ３ａＣ，Ｓ４ａＣが接続されている。また、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、ダンプスイッチＳ１ａＤ，Ｓ２ａＤ，Ｓ３ａＤ，Ｓ４ａＤが接続されている。このように、図８に示すチャージドメインＦＩＲフィルタ１００では、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対して３種類のスイッチが接続されている。
【００５８】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、リセットスイッチＳ１ｂＲ，Ｓ２ｂＲ，Ｓ３ｂＲ，Ｓ４ｂＲ、チャージスイッチＳ１ｂＣ，Ｓ２ｂＣ，Ｓ３ｂＣ，Ｓ４ｂＣ、シェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳが接続されている。このように、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに対しては、３種類のスイッチが接続されている。
【００５９】
図８に示すリセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、図８において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動される。リセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、クロック波形Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。各クロック波形Φ１〜Φ４がハイレベルとなるタイミングは、図２と同様である。
【００６０】
サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａでは、各サンプリングキャパシタに接続された４種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、ダンプ状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａは、各サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに接続された全てのスイッチがオフになるタイミングフェーズでは、シェア状態となる。
【００６１】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００６２】
第２の実施形態において、各サンプリングキャパシタのタイミングフェーズと状態との関係は、図６に示した第１の実施形態と同様である。ここでは、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタ対を例に挙げて回路の動作を説明する。
【００６３】
先ず、サンプリングキャパシタＣ２ｂの状態について図６を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ１ａとともにチャージ状態となる。これにより、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込み、サンプリングキャパシタＣ２ｂに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となり、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算される。
【００６４】
同様にサンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ３ｂとともにチャージ状態となる。これにより、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ａに流れ込み、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となり、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算される。そして、次のΦ３がハイになるタイミングではダンプスイッチＳ２ａＤがオンとなり、キャパシタＣ２ａ，Ｃ２ｂは出力端子Ｏｕｔに接続される。
【００６５】
他のサンプリングキャパシタ対についても、同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ１００の出力端子（ＯＵＴ）には、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａのいずれか１つが接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００６６】
図５に示す回路において、シェアスイッチＳ１ａＳとＳ１ｂＳ、シェアスイッチＳ２ａＳとＳ２ｂＳ、シェアスイッチＳ３ａＳとＳ３ｂＳ、シェアスイッチＳ４ａＳとＳ４ｂＳは、Φ１〜４の各タイミングフェーズにてそれぞれ同じ動作を行う。従って、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳ（またはシェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳ）は省略することができ、回路構成をより簡素にすることができる。
【００６７】
図８の回路においても、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算されるが、各サンプリングキャパシタには、Ｇｍ１０２から供給された電流の半分が電荷として蓄えられている。従って、シェア状態のクロックｎのタイミングフェーズで加算された電荷Ｑｓｕｍ（ｎ）は、第１の実施形態と同様に数式３で表すことができる。
【００６８】
そして、図８の回路においても、シェア状態から１クロック後に、サンプリングキャパシタ対のうちの片側のキャパシタのみが出力端子Ｏｕｔに接続される。このため、ダンプ状態のクロックｎのタイミングで出力される電荷Ｑｏｕｔ（ｎ）は、第１の実施形態と同様に、数式４で表すことができ、数式３と数式４をｚ変換して数式５が得られる。従って、図８の回路も２タップのＦＩＲフィルタになることが判る。
【００６９】
第２の実施形態に係るチャージドメインＦＩＲフィルタ１００においても、図７に示すような乱れのない電圧波形を出力することができる。更に、第２の実施形態に係るチャージドメインＦＩＲフィルタ１００によれば、図５の回路におけるシェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが不要となるため、回路構成をより簡素にすることができる。従って、ダンプスイッチを設けていない図１の回路と同じスイッチの数で、ダンプスイッチを設けることができ、電圧波形に乱れのない回路構成を実現できる。
【００７０】
以上説明したように第２の実施形態によれば、第１の実施形態と同様にシェア状態の次にダンプ状態を設けた場合において、スイッチ数を増加させることなくダンプ状態を実現することができる。
【００７１】
＜３．第３の実施形態＞
次に、本発明の第３の実施形態について説明する。図９は、本発明の第３の実施形態に係るチャージドメインＦＩＲフィルタ２００の構成の一部を示す回路図である。第１及び第２の実施形態では、２タップのチャージドメインＦＩＲフィルタ１００に本発明を適用した例を示したが、第３の実施形態は、３タップのチャージドメインＦＩＲフィルタ２００に本発明を適用した例を示す。
【００７２】
図９に示すように、第３の実施形態に係るチャージドメインＦＩＲフィルタ２００では、サンプリングキャパシタＣ１ａ，Ｃ１ｂに対して並列に接続されるサンプリングキャパシタＣ１ｃが追加されている。サンプリングキャパシタＣ１ｃには、リセットスイッチＳ１ｃＲ、チャージスイッチＳ１ｃＣ、シェアスイッチＳ１ｃＳが接続されている。また、ダンプスイッチＳ１ａＤはサンプリングキャパシタＣ１ａに接続され、ダンプスイッチＳ１ｂＤはサンプリングキャパシタＣ１ｂに接続されている。なお、図９では図示を省略するが、第３の実施形態に係るＦＩＲフィルタ２００では、サンプリングキャパシタＣ１ａとＣ１ｂとＣ１ｃからなる１群のキャパシタの他に、キャパシタＣ２ａとＣ２ｂとＣ２ｃ、キャパシタＣ３ａとＣ３ｂとＣ３ｃ、キャパシタＣ４ａとＣ４ｂとＣ４ｃ、キャパシタＣ５ａとＣ５ｂとＣ５ｃからなる１群のキャパシタがあり、各サンプリングキャパシタＣ２ｃ，Ｃ３ｃ，Ｃ４ｃ，Ｃ５ｃには、サンプリングキャパシタＣ１ｃと同様に、リセットスイッチ、チャージスイッチ、シェアスイッチ、及びダンプスイッチが接続される。Ｍタップの並列巡回形フィルタ回路には、（Ｍ＋２）組以上の１群のサンプリングキャパシタが必要になる。
【００７３】
図９に示す３タップのＦＩＲフィルタ２００の基本的な動作は、第１及び第２の実施形態と同様であり、各サンプリングキャパシタにはタイミングフェーズ毎に電荷が蓄積され、シェアスイッチによって電荷が加算される。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃからなる１群のキャパシタを例に挙げると、各タイミングフェーズでサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃに順次に電荷が蓄積された後、シェアスイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳがオンとされる。これにより、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃに蓄積された電荷が加算される。
【００７４】
その後、ダンプ状態では、ダンプスイッチＳ１ａＤ，Ｓ１ｂＤがオンとされ、他のスイッチはオフとされる。これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂに蓄積されていた電荷が出力端子ＯＵＴに流れ、出力が得られる。
【００７５】
他の１群のキャパシタＣ２ａ，Ｃ２ｂ，Ｃ２ｃ、１群のキャパシタＣ３ａ，Ｃ３ｂ，Ｃ３ｃ、１群のキャパシタＣ４ａ，Ｃ４ｂ，Ｃ４ｃ、１群のキャパシタＣ５ａ，Ｃ５ｂ，Ｃ５ｃについても同様に、シェア状態において３つのキャパシタの電荷が加算された後、ダンプスイッチがオンとされる。これにより、２つのキャパシタに蓄積された電荷から出力波形が得られる。なお、図９では、サンプリングキャパシタＣ１ａに接続されるダンプスイッチＳ１ａＤと、サンプリングキャパシタＣ１ｂに接続されるダンプスイッチＳ１ｂＤを設けているが、ダンプスイッチはいずれか１つでも構わない。
【００７６】
図９の回路においても、シェア状態により電荷を加算した後にダンプスイッチがオンとされるため、電荷を加算する際に発生する過渡現象が出力に現れることを抑止できる。従って、定常状態になった後に出力を発生させることにより、図７に示すような乱れのない電圧波形を出力することができる。
【００７７】
また、図９において、シェア状態では３つのシェアスイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳが同時にオンするため、Ｓ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳのいずれか１つ（例えばスイッチＳ１ｃＳ）を常にオン状態とすることでスイッチを１つ省略することができる。これにより、回路構成をより簡素にすることができる。
【００７８】
同様に、Ｎタップ（Ｎは２以上の整数）のＦＩＲフィルタにおいては、Ｎ個のサンプリングキャパシタからなる１群のキャパシタのそれぞれのキャパシタに蓄積された電荷をシェア状態で加算した後、キャパシタに接続されたダンプスイッチをオンにする。これより、過渡現象が出力波形に及ぼす影響を確実に抑えることができ、乱れのない電圧波形を出力することが可能となる。
【００７９】
また、図８では、２タップのＦＩＲフィルタ１００において、シェアスイッチを１つ省略して、各サンプリングキャパシタ対に１つのシェアスイッチを設けた。また、図９では、３タップのＦＩＲフィルタ２００において、シェアスイッチを１つ省略して、各サンプリングキャパシタ群に２つのシェアスイッチを設けた。従って、ＮタップのＦＩＲフィルタでは、シェアスイッチを１つ省略することにより、各サンプリングキャパシタ群のシェアスイッチはＮ−１個のスイッチで構成できる。
【００８０】
以上説明したように第３の実施形態によれば、Ｎタップ（Ｎは２以上の整数）のＦＩＲフィルタにおいて、それぞれのサンプリングキャパシタに蓄積された電荷をシェア状態で加算した後、サンプリングキャパシタを出力端子に接続する。これにより、過渡現象が出力波形に及ぼす影響を確実に抑えることができ、乱れのない電圧波形を出力することが可能となる。また、Ｎ個のキャパシタからなる１群のキャパシタにおいて、シェアスイッチをＮ−１個で構成することで、スイッチの数を最小限に抑えて回路構成を簡素化することが可能となる。
【００８１】
＜４．第４の実施形態＞
第４の実施形態は、上述した各実施形態のチャージドメインＦＩＲフィルタを備えた通信装置３００に関する。図１０は、通信装置３００の構成を示す模式図である。
【００８２】
図１０に示すように、第４の実施形態にかかる通信装置３００は、データ生成部３１０と、信号処理回路３２０と、周波数変換器３３０と、ローカル信号発生器３４０と、電力増幅器３５０と、帯域制限用フィルタ３６０と、アンテナ３７０と、を含んで構成される。
【００８３】
通信装置３００から送信すべきデータはデータ生成部３１０で生成され、信号処理回路３２０に入力される。信号処理回路３２０では、Ｄ／Ａ変換、符号化及び変調などの処理が施されることにより、ベースバンドまたはＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；中間周波数）帯の送信信号が生成される。信号処理回路３２０からの送信信号は周波数変換器（ミキサ）３４０に入力され、ローカル信号発生器３３０からのローカル信号と乗算される。送信信号がローカル信号と乗算されることによって、送信信号はＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）帯の信号に周波数変換、すなわちアップコンバートされる。
【００８４】
周波数変換器３４０でアップコンバートされて得られるＲＦ信号は、電力増幅器３５０によって増幅された後、帯域制限用フィルタ３６０に入力される。そしてＲＦ信号は、帯域制限用フィルタ３６０で帯域制限を受けて不要な周波数成分が除去された後、アンテナ３７０に供給される。ここで、帯域制限用フィルタ３６０に、これまでに説明した各実施形態にかかる種々のチャージドメインＦＩＲフィルタを用いることができる。
【００８５】
以上説明したように第４の実施形態によれば、通信装置３００の帯域制限用フィルタ３６０として、第１〜第３の実施形態に係るＦＩＲフィルタを用いることにより、アンテナ３７０に供給される信号に波形の乱れが生じてしまうことを確実に抑止できる。
【００８６】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００８７】
１００，２００ チャージドメインＦＩＲフィルタ
１０２，２０２ トランスコンダクタンスアンプ
３００ 通信装置
Ｃ１ａ〜Ｃ４ａ，Ｃ１ｂ〜Ｃ４ｂ サンプリングキャパシタ
Ｓ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳ シェアスイッチ
Ｓ１ａＤ〜Ｓ４ａＤ ダンプスイッチ
【技術分野】
【０００１】
本発明は、フィルタ回路及び通信装置に関する。
【背景技術】
【０００２】
近時では、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化に伴い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路の電源電圧は低下する傾向にある。ＣＭＯＳプロセスが微細化している状況下において、従来の回路手法でＲＦ回路を実装しようとすると、電圧余裕が不足して信号振幅のダイナミックレンジが狭くなる問題がある。一方、ＣＭＯＳプロセスの微細化によりトランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行う動作に適しているという利点がある。また、リソグラフィーが高精度化するため、キャパシタの容量比が正確になる利点もある。
【０００３】
ＣＭＯＳプロセスの微細化で生じる問題点を回避して、上述のような利点を享受するために、ＲＦ回路に離散時間信号処理の概念を取り入れた新しい技術が、デジタルＲＦ技術である。そして、デジタルＲＦ技術分野の主要な回路として、チャージドメインフィルタ（Ｃｈａｒｇｅ Ｄｏｍａｉｎ Ｆｉｌｔｅｒ）がある。チャージドメインフィルタは、トランスコンダクタンスアンプ（Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ）とスイッチとキャパシタから構成されるフィルタ回路である。チャージドメインフィルタは、クロックに同期して電荷の蓄積と放出を行うことでアナログ信号のサンプリングを行い、離散時間信号処理によるフィルタリングやデシメーションなどを行う回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７２２０号公報
【特許文献２】特開２００９−２７３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャージドメインフィルタにおいて、クロックに同期して電荷の蓄積と放出を行う際に、電荷が移動する際の過渡現象による影響が出力波形に現れる問題が生じる。特に、複数のキャパシタの電荷を加算しつつ、加算した後の電荷を放出する構成のフィルタを想定すると、電荷加算時の過渡現象による波形の乱れが出力波形に現れてしまい、良好なフィルタ特性を確保できない問題が懸念される。
【０００６】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電荷の移動に伴う過渡現象が出力に与える影響を抑止することが可能な、新規かつ改良されたフィルタ回路及び通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、を備える、フィルタ回路が提供される。
【０００８】
また、前記１群のキャパシタを構成するキャパシタがＮ個であり、前記第１のスイッチがＮ−１個であってもよい。
【０００９】
また、前記電圧電流変換部から出力された電流信号を前記周期毎に前記キャパシタ集合体の各キャパシタへ順次に入力する第３のスイッチと、各キャパシタに蓄積された電荷を前記周期毎に順次に消去する第４のスイッチと、を更に備えるものであってもよい。
【００１０】
また、上記課題を解決するために、本発明の別の観点によれば、入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、を有するフィルタ回路、を備える、通信装置が提供される。
【発明の効果】
【００１１】
本発明によれば、電荷の移動による過渡現象が出力に与える影響を抑止することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタを示す回路図である。
【図２】各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。
【図３】各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図である。
【図４】電圧波形の乱れが出力端子ＯＵＴに出力される様子を示す特性図である。
【図５】本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す回路図である。
【図６】図５のチャージドメインＦＩＲフィルタにおいて、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図である。
【図７】本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタの出力波形を示す特性図である。
【図８】本発明の第２の実施形態に係るチャージドメインＦＩＲフィルタの構成を示す回路図である。
【図９】本発明の第３の実施形態に係るチャージドメインＦＩＲフィルタ２００の構成の一部を示す回路図である。
【図１０】本発明の各実施形態に係るチャージドメインＦＩＲフィルタを備えた通信装置の構成を示す模式図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
なお、説明は以下の順序で行うものとする。
１．第１の実施形態（２タップのチャージドメインＦＩＲフィルタの例）
（１）前提となる技術
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
２．第２の実施形態（シェアスイッチを共通にして構成を簡素化した例）
３．第３の実施形態（ＮタップのチャージドメインＦＩＲフィルタの例）
４．第４の実施形態（各実施形態に係るフィルタ回路を備える通信装置の例）
【００１５】
＜１．第１の実施形態＞
（１）前提となる技術
本実施形態に係るチャージドメインフィルタの前提となる技術として、チャージドメインＦＩＲフィルタについて説明する。図１は、チャージドメインＦＩＲフィルタの一例として、２タップのＦＩＲフィルタ５００を示す回路図である。以下、図１に示す２タップのＦＩＲフィルタ５００の構成及び動作について説明する。
【００１６】
図１に示すＩＮは入力端子、ＯＵＴは出力端子である。Ｇｍ５０２は、入力端子ＩＮに印加された電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプである。Ｇｍ５０２の出力端には、８個のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂが並列に接続されており、これらのキャパシタによりキャパシタ集合体が構成されている。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれは、全て同じ容量Ｃである。
【００１７】
各々のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、リセット（Ｒｅｓｅｔ）スイッチＳ１ａＲ，Ｓ１ｂＲ，Ｓ２ａＲ，Ｓ２ｂＲ，Ｓ３ａＲ，Ｓ３ｂＲ，Ｓ４ａＲ，Ｓ４ｂＲが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、チャージ（Ｃｈａｒｇｅ）スイッチＳ１ａＣ，Ｓ１ｂＣ，Ｓ２ａＣ，Ｓ２ｂＣ，Ｓ３ａＣ，Ｓ３ｂＣ，Ｓ４ａＣ，Ｓ４ｂＣが接続されている。また、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂには、シェア（Ｓｈａｒｅ）スイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ２ａＳ，Ｓ２ｂＳ，Ｓ３ａＳ，Ｓ３ｂＳ，Ｓ４ａＳ，Ｓ４ｂＳが接続されている。このように、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂのそれぞれには、リセットスイッチ、チャージスイッチ、シェアスイッチの３種類のスイッチが接続されている。
【００１８】
図１に示すリセットスイッチ、チャージスイッチ、シェアスイッチのそれぞれは、図１において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動され、Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。例えば、シェアスイッチＳ１ａＳ及びシェアスイッチＳ１ｂＳは、クロック波形Φ１がハイレベルとなるタイミングフェーズでオン（ＯＮ）になる。また、チャージスイッチＳ１ｂＣは、クロック波形Φ３がハイレベルとなるタイミングフェーズでオンになり、チャージスイッチＳ１ａＣは、クロック波形Φ４がハイレベルとなるタイミングフェーズでオンになる。
【００１９】
図２は、各クロック波形Φ１〜Φ４がハイレベルとなるタイミングを示すタイミングチャートである。図２に示すように、各クロック波形Φ１〜Φ４は、区間Ｔｓで順次にオンとなるように駆動される。
【００２０】
各スイッチは、図２に示すクロック波形Φ１〜Φ４がＨｉレベルとなるタイミングフェーズでオンになる。各サンプリングキャパシタは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット（Ｒｅｓｅｔ）状態、チャージ（Ｃｈａｒｇｅ）状態、シェア（Ｓｈａｒｅ）状態のいずれかとなる。すなわち、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたリセットスイッチがオンとなるタイミングフェーズでリセット状態となる。また、各サンプリングキャパシタは、各サンプリングキャパシタに接続されたチャージスイッチがオンとなるタイミングフェーズでチャージ状態となり、各サンプリングキャパシタに接続されたシェアスイッチがオンとなるタイミングフェーズでシェア状態となる。更に、各サンプリングキャパシタは、各サンプリングキャパシタに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００２１】
図３は、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図であって縦軸は各サンプリングキャパシタを、横軸はΦ１〜Φ４がハイになるタイミングフェーズを示している。ここでは、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタを例に挙げて回路の動作を説明する。まず、サンプリングキャパシタＣ２ｂの状態について図３を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ１ａとともにチャージ状態となる。この状態では、図３に示す全てのサンプリングキャパシタのうち、サンプリングキャパシタＣ１ａとサンプリングキャパシタＣ２ｂのみがチャージ状態となる。従って、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込み、残りの半分がサンプリングキャパシタＣ１ａに流れ込む。これにより、サンプリングキャパシタＣ２ｂ，Ｃ１ａに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積された電荷が保持される。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａが結合され、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算されて、出力端子ＯＵＴから信号が出力される。
【００２２】
同様に、サンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ３ｂとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がキャパシタＣ２ａに流れ込む。これにより、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂが結合され、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算されて、出力端子ＯＵＴから信号が出力される。次に、Φ３がハイになるタイミングでは、サンプリングキャパシタＣ２ａに接続されたスイッチＳ２ａＲ，Ｓ２ａＣ，Ｓ２ａＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ａはホールド状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積された電荷が保持される。
【００２３】
図１に示すＦＩＲフィルタ５００の回路は、並列巡回形回路と呼ばれる構成であり、他の１群のサンプリングキャパシタ（キャパシタＣ１ａとＣ１ｂ、Ｃ３ａとＣ３ｂ、Ｃ４ａとＣ４ｂ）についても同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ５００の出力端子（ＯＵＴ）には、Ｃ１〜Ｃ４の何れかのサンプリングキャパシタ対が接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００２４】
図３に示すように、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算される。例えば、サンプリングキャパシタＣ２ａ，Ｃ２ｂがシェア状態となるΦ２では、１クロック前のΦ１でＣ２ａに蓄えられた電荷と２クロック前のΦ４でＣ２ｂに蓄えられた電荷が加算される。一方、チャージについては、サンプリングキャパシタＣ２ａはΦ１においてサンプリングキャパシタＣ３ｂとともにチャージされ、サンプリングキャパシタＣ２ｂはΦ４においてサンプリングキャパシタＣ１ａとともにチャージされる。このように、シェア状態で加算される２つのキャパシタとチャージが同時に行われる２つのキャパシタは相違している。
【００２５】
シェア状態において、各サンプリングキャパシタには、Ｇｍ５０２から供給された電流の１／２が電荷として蓄えられていたのであるから、出力電荷は以下の数式１のようになる。
【００２６】
【数１】
（数式１）
【００２７】
数式１において、Ｑｏｕｔ（ｎ）は、クロックがｎのタイミングフェーズにおいて出力端子ｏｕｔから出力された電荷である。また、Ｑｉｎ（ｎ−１）はクロックがｎ−１のタイミングフェーズにおいてＧｍ５０２から供給された電荷を示している。各サンプリングキャパシタにはＧｍ５０２から供給された電荷の１／２が蓄えられるため、ｎ−１のタイミングフェーズにおいてＧｍ５０２から供給された電荷のうち、クロックｎのタイミングフェーズで出力される電荷はＱｉｎ（ｎ−１）／２となる。また、Ｑｉｎ（ｎ−２）はクロックがｎ−２のタイミングフェーズにおいてＧｍ５０２から供給された電荷を示している。各サンプリングキャパシタにはＧｍ５０２から供給された電荷の１／２が蓄えられるため、ｎ−２のタイミングフェーズにおいてＧｍ５０２から供給された電荷のうち、クロックｎのタイミングフェーズで出力される電荷はＱｉｎ（ｎ−２）／２となる。従って、数式１に示すように、クロックｎのタイミングフェーズで出力端子ｏｕｔから出力された電荷は、Ｑｉｎ（ｎ−１）／２とＱｉｎ（ｎ−２）／２を加算した値となる。
【００２８】
数式１をｚ変換すると、ＱｏｕｔとＱｉｎの関係を表す式として、以下の数式２が得られる。
【数２】
（数式２）
【００２９】
以上のように、数式２によれば、図１に示すＦＩＲフィルタ５００が２タップのＦＩＲフィルタになることが判る。
【００３０】
図１に示すチャージドメインＦＩＲフィルタ５００は、４フェーズのクロックΦ１〜Φ４を用いて、８個のサンプリングキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させる。そして、シェア状態の２個のサンプリングキャパシタを同時に出力端子ＯＵＴに接続させることで２タップのＦＩＲフィルタを実現している。このため、シェア状態では、２個のサンプリングキャパシタを接続することによる電荷の加算と、２個のサンプリングキャパシタを出力端（ＯＵＴ）に接続することによる電圧信号の出力が同時進行している。
【００３１】
しかしながら、Ｇｍ５０２からの出力信号は刻々と変化するため、各キャパシタへの入力信号はタイミングフェーズ毎に異なる。従って、異なるタイミングフェーズで充電された２つのサンプリングキャパシタに蓄えられた電荷量は異なる。そして、チャージ量の異なるサンプリングキャパシタをシェアスイッチによって接続すると、電荷を加算する際にキャパシタ間で過渡的に電荷の移動が生じる。この状態で出力端から電圧信号を出力すると、過渡状態での電圧波形が出力されてしまう。
【００３２】
また、各サンプリングキャパシタのリセットスイッチに接続された各ＧＮＤの電位は、ＦＩＲフィルタ５００を構成するＩＣ中での電位差等により、全てが完全に０Ｖとならず、各ＧＮＤ間で電位差が生じている場合がある。この場合、リセット状態で設定されたコモンモード電圧は、各サンプリングキャパシタにおいて僅かに相違してしまい、各キャパシタに蓄積される電荷もコモンモード電圧に応じて相違してしまう。
【００３３】
以上のような要因から、シェア状態において接続されたサンプリングキャパシタ間で電荷の授受を行う際に、定常状態に達するまでに過渡現象が生じてしまい、電圧波形の乱れが出力端子ＯＵＴに出力されてしまう。図４は、過渡現象による出力波形の乱れを示す特性図であって、縦軸は出力端ＯＵＴからの出力電圧を、横軸は時間を示している。図４に示すように、クロック波形Φ１〜Φ４のハイ／ローの切り換わりのタイミングで、出力電圧に乱れが生じてしまう。
【００３４】
以上のように、図１のチャージドメインＦＩＲフィルタ５００は、４フェーズのクロックを用いて、８個のサンプリングキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させている。そして、シェア状態の２個のサンプリングキャパシタをＯＵＴ端子に接続させている。このため、シェア状態で電荷の加算が行われる際の過渡現象が電圧波形として出力されてしまう問題があった。
【００３５】
（２）本発明の第１の実施形態に係るフィルタ回路の構成とその動作
以上のような点に鑑みて、本発明の一実施形態にかかるフィルタ回路は、図４に示すような電圧波形の乱れを生じないチャージドメインフィルタを提供することを目的としている。図５は、本発明の第１の実施形態に係るチャージドメインＦＩＲフィルタ１００の構成を示す回路図である。図１と同様、図５に示すＩＮは入力端子、ＯＵＴは出力端子である。また、Ｇｍ１０２は、入力端子ＩＮに印加された電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプである。図１と同様に、Ｇｍ１０２の出力端には、８個のサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂが並列に接続されており、これらのキャパシタによりキャパシタ集合体が構成されている。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ４ａ，Ｃ４ｂは、全て同じ容量Ｃである。図１と同様に、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、リセットスイッチＳ１ａＲ，Ｓ２ａＲ，Ｓ３ａＲ，Ｓ４ａＲと、チャージスイッチＳ１ａＣ，Ｓ２ａＣ，Ｓ３ａＣ，Ｓ４ａＣが接続されている。また、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが接続されている。更に、図５に示す本実施形態のチャージドメインＦＩＲフィルタ１００には、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対してダンプ（Ｄｕｍｐ）スイッチＳ１ａＤ，Ｓ２ａＤ，Ｓ３ａＤ，Ｓ４ａＤが接続されている。このように、本実施形態に係るチャージドメインＦＩＲフィルタ１００では、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対して４種類のスイッチが接続されている。
【００３６】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、リセットスイッチＳ１ｂＲ，Ｓ２ｂＲ，Ｓ３ｂＲ，Ｓ４ｂＲ、チャージスイッチＳ１ｂＣ，Ｓ２ｂＣ，Ｓ３ｂＣ，Ｓ４ｂＣ、シェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳが接続されている。このように、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、図１と同様に３種類のスイッチが接続されている。
【００３７】
図５に示すリセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、図５において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動される。リセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、クロック波形Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。各クロック波形Φ１〜Φ４がハイレベルとなるタイミングは、図２と同様である。
【００３８】
サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａでは、各サンプリングキャパシタに接続された４種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態、ダンプ状態のいずれかとなる。すなわち、各サンプリングキャパシタは、各キャパシタに接続されたリセットスイッチがオンとなるタイミングフェーズでリセット状態となり、各キャパシタに接続されたチャージスイッチがオンとなるタイミングフェーズでチャージ状態となる。また、各サンプリングキャパシタは、各キャパシタに接続されたシェアスイッチがオンとなるタイミングフェーズでシェア状態となり、各キャパシタに接続されたダンプスイッチがオンとなるタイミングフェーズでダンプ（Ｄｕｍｐ）状態となる。更に、各サンプリングキャパシタは、各サンプリングキャパシタに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００３９】
図１と同様に、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００４０】
図６は、各サンプリングキャパシタのタイミングフェーズと状態の関係を示す模式図であって縦軸は各サンプリングキャパシタを、横軸はタイミングフェーズを示している。ここでも、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタを例に挙げて回路の動作を説明する。先ず、サンプリングキャパシタＣ２ｂの状態について図６を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、キャパシタＣ１ａとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込む。これにより、サンプリングキャパシタＣ２ｂに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積された電荷が保持される。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａが結合され、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算される。
【００４１】
同様にサンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、キャパシタＣ３ｂとともにチャージ状態となり、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ａに流れ込む。これにより、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ａＳ，Ｓ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となる。これにより、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂが結合され、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算される。
【００４２】
このようにして２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂの電荷が加算された後、本実施形態に係るチャージドメインＦＩＲフィルタ１００では、次のΦ３がハイになるタイミングにおいて、ダンプスイッチＳ２ａＤがオンとなる。これにより、サンプリングキャパシタＣ２ａが出力端子Ｏｕｔに接続され、サンプリングキャパシタＣ２ａに蓄積されていた電荷が出力端子Ｏｕｔに流れることにより、出力端子Ｏｕｔから出力波形が得られる。一方、サンプリングキャパシタＣ２ｂについては、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンになることから、蓄積されていた電荷が消去されてリセット状態となる。
【００４３】
他の１群のサンプリングキャパシタ（サンプリングキャパシタＣ１ａとＣ１ｂ、サンプリングキャパシタＣ３ａとＣ３ｂ、サンプリングキャパシタＣ４ａとＣ４ｂ）についても、同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ１００の出力端子（ＯＵＴ）には、ダンプ状態においてサンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａのいずれか１つが接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００４４】
図５に示す本実施形態のチャージドメインＦＩＲフィルタ１００では、シェア状態で電荷を加算する際には、ダンプスイッチがオフとされる。従って、シェア状態で電荷を加算する際には、出力端子（ＯＵＴ）から信号が出力されることがない。従って、図４に示したような過渡状態における出力波形が出力端子（ＯＵＴ）から出力されてしまうことを確実に抑止できる。
【００４５】
シェア状態で電荷を加算した後、１つタイミングを遅らせてダンプスイッチがオンとなる。ダンプ状態では、既に電荷の加算が終了しているため、電荷の加算の際に生じる過渡状態は既に収束しており、定常状態となっている。従って、シェア状態の完了後にダンプスイッチをオンにすることで、電荷が加算されたキャパシタの一方から定常状態となった電圧信号波形をそのまま出力することができる。従って、過渡現象による電圧波形の乱れが出力端子（ＯＵＴ）から出力されることを確実に抑えることができる。
【００４６】
図６と図３を比較すると、図６に示す本実施形態に係るチャージドメインＦＩＲフィルタ１００においては、図３で元々ホールド状態であったタイミングフェーズをダンプ状態に変更している。ホールド状態では、チャージ、リセット、シェアの各状態と異なり、電荷の蓄積、消去など電荷の移動に関わる動作が行われないため、ダンプ状態に変更しても問題は生じない。従って、元々は電荷の蓄積状態を維持していたホールド期間をダンプ状態による信号出力期間に変更することで、新たにタイミングフェーズを増加させることなく、過渡現象による波形の乱れを抑えた良好な信号波形を得ることが可能となる。
【００４７】
ここで、図５の回路において、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算されるが、各サンプリングキャパシタには、Ｇｍ１０２から供給された電流の半分が電荷として蓄えられている。従って、シェア状態のクロックｎのタイミングフェーズで加算された電荷Ｑｓｕｍ（ｎ）は以下の数式３で表すことができる。
【００４８】
【数３】
（数式３）
【００４９】
更に、図５の回路では、シェア状態ではダンプスイッチがオフでありため、出力端子からは出力されず、シェア状態から１クロック後に、サンプリングキャパシタ対のうちの片側のキャパシタのみがＯｕｔ端子に接続される。このため、ダンプ状態のクロックｎのタイミングで出力される電荷Ｑｏｕｔ（ｎ）は、数式３で加算された値の１／２となり、以下の数式４が成立する。
【００５０】
【数４】
（数式４）
【００５１】
このように、図５の回路では、電荷が加算された一方のサンプリングキャパシタから電荷を出力するため、数式１と比較すると、出力される電荷量は１／２となる。数式３と数式４をｚ変換すると、ＱｏｕｔとＱｉｎの関係表す式として、以下の数式５が得られる。
【数５】
（数式５）
【００５２】
数式５に示されるように、図５に示す回路では、シェア状態の後にダンプ状態となるため、伝達関数としては数式２よりも１クロックだけ遅延が生じる。数式５によれば、図５に示すチャージドメインＦＩＲフィルタ１００も２タップのＦＩＲフィルタになることが判る。図５に示すＦＩＲフィルタ１００は、４フェーズのクロックを用いて、４個のキャパシタをリセット、チャージ、ホールド、シェアの４状態で並列巡回させ、４個のキャパシタをリセット、チャージ、シェア、ダンプの４状態で並列巡回させている。そして、ダンプ状態の１個のサンプリングキャパシタだけを出力端子ＯＵＴに接続させることで、２タップのＦＩＲフィルタを実現している。このため、シェア状態で電荷の加算が行われた後、定常状態に達した電圧が出力端子Ｏｕｔから出力されるので、乱れのない電圧波形を得ることができる。
【００５３】
図７は、本実施形態に係るＦＩＲフィルタ１００の出力波形を示す特性図であって、縦軸は出力端ＯＵＴからの出力電圧を、横軸は時間を示している。図７に示すように、シェア状態で電荷の加算が行われた後、定常状態に達した電圧が出力端子Ｏｕｔから出力されるため、クロック波形Φ１〜Φ４のハイ／ローの切り換わりのタイミングで、電圧波形に乱れが生じること確実に抑えることができる。
【００５４】
なお、図５では、電荷が加算された後、一方のキャパシタに蓄積された電荷により出力端子ＯＵＴから電圧波形が出力されるが、図１の場合と比較すると、出力に関わるサンプリングキャパシタの容量が１／２にとなるため、出力電圧値は図１の回路と同一である。
【００５５】
以上説明したように第１の実施形態によれば、電荷が加算されるキャパシタの一方と出力端ＯＵＴとの間にダンプスイッチを設け、シェア状態で電荷を加算してから１つタイミングを遅らせてダンプスイッチがオンとなるように構成した。従って、シェア状態の完了後にダンプスイッチをオンにすることで、電荷が加算されたキャパシタの一方から定常状態となった電圧信号波形をそのまま出力することができ過渡現象による電圧波形の乱れを確実に抑えることが可能となる。
【００５６】
＜２．第２の実施形態＞
図８は、本発明の第２の実施形態に係るチャージドメインＦＩＲフィルタ１００の構成を示す回路図である。図８に示すチャージドメインＦＩＲフィルタ１００は、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが設けられていない点で、図５のチャージドメインＦＩＲフィルタ１００と相違している。
【００５７】
図８に示すように、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、リセットスイッチＳ１ａＲ，Ｓ２ａＲ，Ｓ３ａＲ，Ｓ４ａＲと、チャージスイッチＳ１ａＣ，Ｓ２ａＣ，Ｓ３ａＣ，Ｓ４ａＣが接続されている。また、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａには、ダンプスイッチＳ１ａＤ，Ｓ２ａＤ，Ｓ３ａＤ，Ｓ４ａＤが接続されている。このように、図８に示すチャージドメインＦＩＲフィルタ１００では、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに対して３種類のスイッチが接続されている。
【００５８】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂには、リセットスイッチＳ１ｂＲ，Ｓ２ｂＲ，Ｓ３ｂＲ，Ｓ４ｂＲ、チャージスイッチＳ１ｂＣ，Ｓ２ｂＣ，Ｓ３ｂＣ，Ｓ４ｂＣ、シェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳが接続されている。このように、サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに対しては、３種類のスイッチが接続されている。
【００５９】
図８に示すリセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、図８において各スイッチに記されたΦ１〜Φ４のクロック波形によってそれぞれ駆動される。リセットスイッチ、チャージスイッチ、シェアスイッチ、ダンプスイッチのそれぞれは、クロック波形Φ１〜Φ４がハイ（Ｈｉ）レベルとなるタイミングフェーズでオン（ＯＮ）になる。各クロック波形Φ１〜Φ４がハイレベルとなるタイミングは、図２と同様である。
【００６０】
サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａでは、各サンプリングキャパシタに接続された４種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、ダンプ状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａは、各サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａに接続された全てのスイッチがオフになるタイミングフェーズでは、シェア状態となる。
【００６１】
サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタに接続された３種類のスイッチのうち、いずれか１つのスイッチがオンとなるタイミングフェーズでリセット状態、チャージ状態、シェア状態のいずれかとなる。更に、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂは、各サンプリングキャパシタＣ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ４ｂに接続された全てのスイッチがオフになるタイミングフェーズでは、ホールド（Ｈｏｌｄ）状態になる。
【００６２】
第２の実施形態において、各サンプリングキャパシタのタイミングフェーズと状態との関係は、図６に示した第１の実施形態と同様である。ここでは、Ｃ２ｂとＣ２ａからなる１群のサンプリングキャパシタ対を例に挙げて回路の動作を説明する。
【００６３】
先ず、サンプリングキャパシタＣ２ｂの状態について図６を参照すると、Φ３がハイになるタイミングでリセットスイッチＳ２ｂＲがオンとなり、サンプリングキャパシタＣ２ｂはリセット状態となる。これにより、サンプリングキャパシタＣ２ｂに蓄積されていた過去の電荷が放電される。次に、Φ４がハイになるタイミングにおいてチャージスイッチＳ２ｂＣ，Ｓ１ａＣがオンになると、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ１ａとともにチャージ状態となる。これにより、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ｂに流れ込み、サンプリングキャパシタＣ２ｂに電荷が蓄えられる。次に、Φ１がハイになるタイミングでは、サンプリングキャパシタＣ２ｂに接続されたスイッチＳ２ｂＲ，Ｓ２ｂＣ，Ｓ２ｂＳの全てがオフ（ＯＦＦ）となり、サンプリングキャパシタＣ２ｂはホールド状態となる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ｂＳがオンとなり、サンプリングキャパシタＣ２ｂは、サンプリングキャパシタＣ２ａとともにシェア状態となり、２個のサンプリングキャパシタＣ２ｂ，Ｃ２ａに蓄えられた電荷が加算される。
【００６４】
同様にサンプリングキャパシタＣ２ａは、Φ４がハイになるタイミングでリセットスイッチＳ２ａＲがオンとなり、リセット状態となる。これにより、サンプリングキャパシタＣ２ａに蓄積されていた過去の電荷が放電される。次に、Φ１がハイになるタイミングにおいてチャージスイッチＳ２ａＣ，Ｓ３ｂＣがオンになると、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ３ｂとともにチャージ状態となる。これにより、Ｇｍ５０２から供給された電流の半分がサンプリングキャパシタＣ２ａに流れ込み、サンプリングキャパシタＣ２ａに電荷が蓄えられる。次に、Φ２がハイになるタイミングでは、シェアスイッチＳ２ｂＳがオンとなり、サンプリングキャパシタＣ２ａは、サンプリングキャパシタＣ２ｂとともにシェア状態となり、２個のサンプリングキャパシタＣ２ａ，Ｃ２ｂに蓄えられた電荷が加算される。そして、次のΦ３がハイになるタイミングではダンプスイッチＳ２ａＤがオンとなり、キャパシタＣ２ａ，Ｃ２ｂは出力端子Ｏｕｔに接続される。
【００６５】
他のサンプリングキャパシタ対についても、同様の状態遷移がタイミングフェーズをシフトして実行される。そして、ＦＩＲフィルタ１００の出力端子（ＯＵＴ）には、サンプリングキャパシタＣ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａのいずれか１つが接続されて、電荷の出力が絶え間なく連続して行われることになる。
【００６６】
図５に示す回路において、シェアスイッチＳ１ａＳとＳ１ｂＳ、シェアスイッチＳ２ａＳとＳ２ｂＳ、シェアスイッチＳ３ａＳとＳ３ｂＳ、シェアスイッチＳ４ａＳとＳ４ｂＳは、Φ１〜４の各タイミングフェーズにてそれぞれ同じ動作を行う。従って、シェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳ（またはシェアスイッチＳ１ｂＳ，Ｓ２ｂＳ，Ｓ３ｂＳ，Ｓ４ｂＳ）は省略することができ、回路構成をより簡素にすることができる。
【００６７】
図８の回路においても、シェア状態では、１クロック前に蓄えられた電荷と２クロック前に蓄えられた電荷が加算されるが、各サンプリングキャパシタには、Ｇｍ１０２から供給された電流の半分が電荷として蓄えられている。従って、シェア状態のクロックｎのタイミングフェーズで加算された電荷Ｑｓｕｍ（ｎ）は、第１の実施形態と同様に数式３で表すことができる。
【００６８】
そして、図８の回路においても、シェア状態から１クロック後に、サンプリングキャパシタ対のうちの片側のキャパシタのみが出力端子Ｏｕｔに接続される。このため、ダンプ状態のクロックｎのタイミングで出力される電荷Ｑｏｕｔ（ｎ）は、第１の実施形態と同様に、数式４で表すことができ、数式３と数式４をｚ変換して数式５が得られる。従って、図８の回路も２タップのＦＩＲフィルタになることが判る。
【００６９】
第２の実施形態に係るチャージドメインＦＩＲフィルタ１００においても、図７に示すような乱れのない電圧波形を出力することができる。更に、第２の実施形態に係るチャージドメインＦＩＲフィルタ１００によれば、図５の回路におけるシェアスイッチＳ１ａＳ，Ｓ２ａＳ，Ｓ３ａＳ，Ｓ４ａＳが不要となるため、回路構成をより簡素にすることができる。従って、ダンプスイッチを設けていない図１の回路と同じスイッチの数で、ダンプスイッチを設けることができ、電圧波形に乱れのない回路構成を実現できる。
【００７０】
以上説明したように第２の実施形態によれば、第１の実施形態と同様にシェア状態の次にダンプ状態を設けた場合において、スイッチ数を増加させることなくダンプ状態を実現することができる。
【００７１】
＜３．第３の実施形態＞
次に、本発明の第３の実施形態について説明する。図９は、本発明の第３の実施形態に係るチャージドメインＦＩＲフィルタ２００の構成の一部を示す回路図である。第１及び第２の実施形態では、２タップのチャージドメインＦＩＲフィルタ１００に本発明を適用した例を示したが、第３の実施形態は、３タップのチャージドメインＦＩＲフィルタ２００に本発明を適用した例を示す。
【００７２】
図９に示すように、第３の実施形態に係るチャージドメインＦＩＲフィルタ２００では、サンプリングキャパシタＣ１ａ，Ｃ１ｂに対して並列に接続されるサンプリングキャパシタＣ１ｃが追加されている。サンプリングキャパシタＣ１ｃには、リセットスイッチＳ１ｃＲ、チャージスイッチＳ１ｃＣ、シェアスイッチＳ１ｃＳが接続されている。また、ダンプスイッチＳ１ａＤはサンプリングキャパシタＣ１ａに接続され、ダンプスイッチＳ１ｂＤはサンプリングキャパシタＣ１ｂに接続されている。なお、図９では図示を省略するが、第３の実施形態に係るＦＩＲフィルタ２００では、サンプリングキャパシタＣ１ａとＣ１ｂとＣ１ｃからなる１群のキャパシタの他に、キャパシタＣ２ａとＣ２ｂとＣ２ｃ、キャパシタＣ３ａとＣ３ｂとＣ３ｃ、キャパシタＣ４ａとＣ４ｂとＣ４ｃ、キャパシタＣ５ａとＣ５ｂとＣ５ｃからなる１群のキャパシタがあり、各サンプリングキャパシタＣ２ｃ，Ｃ３ｃ，Ｃ４ｃ，Ｃ５ｃには、サンプリングキャパシタＣ１ｃと同様に、リセットスイッチ、チャージスイッチ、シェアスイッチ、及びダンプスイッチが接続される。Ｍタップの並列巡回形フィルタ回路には、（Ｍ＋２）組以上の１群のサンプリングキャパシタが必要になる。
【００７３】
図９に示す３タップのＦＩＲフィルタ２００の基本的な動作は、第１及び第２の実施形態と同様であり、各サンプリングキャパシタにはタイミングフェーズ毎に電荷が蓄積され、シェアスイッチによって電荷が加算される。サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃからなる１群のキャパシタを例に挙げると、各タイミングフェーズでサンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃに順次に電荷が蓄積された後、シェアスイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳがオンとされる。これにより、各サンプリングキャパシタＣ１ａ，Ｃ１ｂ，Ｃ１ｃに蓄積された電荷が加算される。
【００７４】
その後、ダンプ状態では、ダンプスイッチＳ１ａＤ，Ｓ１ｂＤがオンとされ、他のスイッチはオフとされる。これにより、サンプリングキャパシタＣ１ａ，Ｃ１ｂに蓄積されていた電荷が出力端子ＯＵＴに流れ、出力が得られる。
【００７５】
他の１群のキャパシタＣ２ａ，Ｃ２ｂ，Ｃ２ｃ、１群のキャパシタＣ３ａ，Ｃ３ｂ，Ｃ３ｃ、１群のキャパシタＣ４ａ，Ｃ４ｂ，Ｃ４ｃ、１群のキャパシタＣ５ａ，Ｃ５ｂ，Ｃ５ｃについても同様に、シェア状態において３つのキャパシタの電荷が加算された後、ダンプスイッチがオンとされる。これにより、２つのキャパシタに蓄積された電荷から出力波形が得られる。なお、図９では、サンプリングキャパシタＣ１ａに接続されるダンプスイッチＳ１ａＤと、サンプリングキャパシタＣ１ｂに接続されるダンプスイッチＳ１ｂＤを設けているが、ダンプスイッチはいずれか１つでも構わない。
【００７６】
図９の回路においても、シェア状態により電荷を加算した後にダンプスイッチがオンとされるため、電荷を加算する際に発生する過渡現象が出力に現れることを抑止できる。従って、定常状態になった後に出力を発生させることにより、図７に示すような乱れのない電圧波形を出力することができる。
【００７７】
また、図９において、シェア状態では３つのシェアスイッチＳ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳが同時にオンするため、Ｓ１ａＳ，Ｓ１ｂＳ，Ｓ１ｃＳのいずれか１つ（例えばスイッチＳ１ｃＳ）を常にオン状態とすることでスイッチを１つ省略することができる。これにより、回路構成をより簡素にすることができる。
【００７８】
同様に、Ｎタップ（Ｎは２以上の整数）のＦＩＲフィルタにおいては、Ｎ個のサンプリングキャパシタからなる１群のキャパシタのそれぞれのキャパシタに蓄積された電荷をシェア状態で加算した後、キャパシタに接続されたダンプスイッチをオンにする。これより、過渡現象が出力波形に及ぼす影響を確実に抑えることができ、乱れのない電圧波形を出力することが可能となる。
【００７９】
また、図８では、２タップのＦＩＲフィルタ１００において、シェアスイッチを１つ省略して、各サンプリングキャパシタ対に１つのシェアスイッチを設けた。また、図９では、３タップのＦＩＲフィルタ２００において、シェアスイッチを１つ省略して、各サンプリングキャパシタ群に２つのシェアスイッチを設けた。従って、ＮタップのＦＩＲフィルタでは、シェアスイッチを１つ省略することにより、各サンプリングキャパシタ群のシェアスイッチはＮ−１個のスイッチで構成できる。
【００８０】
以上説明したように第３の実施形態によれば、Ｎタップ（Ｎは２以上の整数）のＦＩＲフィルタにおいて、それぞれのサンプリングキャパシタに蓄積された電荷をシェア状態で加算した後、サンプリングキャパシタを出力端子に接続する。これにより、過渡現象が出力波形に及ぼす影響を確実に抑えることができ、乱れのない電圧波形を出力することが可能となる。また、Ｎ個のキャパシタからなる１群のキャパシタにおいて、シェアスイッチをＮ−１個で構成することで、スイッチの数を最小限に抑えて回路構成を簡素化することが可能となる。
【００８１】
＜４．第４の実施形態＞
第４の実施形態は、上述した各実施形態のチャージドメインＦＩＲフィルタを備えた通信装置３００に関する。図１０は、通信装置３００の構成を示す模式図である。
【００８２】
図１０に示すように、第４の実施形態にかかる通信装置３００は、データ生成部３１０と、信号処理回路３２０と、周波数変換器３３０と、ローカル信号発生器３４０と、電力増幅器３５０と、帯域制限用フィルタ３６０と、アンテナ３７０と、を含んで構成される。
【００８３】
通信装置３００から送信すべきデータはデータ生成部３１０で生成され、信号処理回路３２０に入力される。信号処理回路３２０では、Ｄ／Ａ変換、符号化及び変調などの処理が施されることにより、ベースバンドまたはＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；中間周波数）帯の送信信号が生成される。信号処理回路３２０からの送信信号は周波数変換器（ミキサ）３４０に入力され、ローカル信号発生器３３０からのローカル信号と乗算される。送信信号がローカル信号と乗算されることによって、送信信号はＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）帯の信号に周波数変換、すなわちアップコンバートされる。
【００８４】
周波数変換器３４０でアップコンバートされて得られるＲＦ信号は、電力増幅器３５０によって増幅された後、帯域制限用フィルタ３６０に入力される。そしてＲＦ信号は、帯域制限用フィルタ３６０で帯域制限を受けて不要な周波数成分が除去された後、アンテナ３７０に供給される。ここで、帯域制限用フィルタ３６０に、これまでに説明した各実施形態にかかる種々のチャージドメインＦＩＲフィルタを用いることができる。
【００８５】
以上説明したように第４の実施形態によれば、通信装置３００の帯域制限用フィルタ３６０として、第１〜第３の実施形態に係るＦＩＲフィルタを用いることにより、アンテナ３７０に供給される信号に波形の乱れが生じてしまうことを確実に抑止できる。
【００８６】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００８７】
１００，２００ チャージドメインＦＩＲフィルタ
１０２，２０２ トランスコンダクタンスアンプ
３００ 通信装置
Ｃ１ａ〜Ｃ４ａ，Ｃ１ｂ〜Ｃ４ｂ サンプリングキャパシタ
Ｓ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳ シェアスイッチ
Ｓ１ａＤ〜Ｓ４ａＤ ダンプスイッチ
【特許請求の範囲】
【請求項１】
入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、
電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、
前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、
を備える、フィルタ回路。
【請求項２】
前記１群のキャパシタを構成するキャパシタがＮ個であり、前記第１のスイッチがＮ−１個である、請求項１に記載のフィルタ回路。
【請求項３】
前記電圧電流変換部から出力された電流信号を前記周期毎に前記キャパシタ集合体の各キャパシタへ順次に入力する第３のスイッチと、
各キャパシタに蓄積された電荷を前記周期毎に順次に消去する第４のスイッチと、
を更に備える、請求項１に記載のフィルタ回路。
【請求項４】
入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、
電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、
前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、
を有するフィルタ回路、を備える、通信装置。
【請求項１】
入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、
電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、
前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、
を備える、フィルタ回路。
【請求項２】
前記１群のキャパシタを構成するキャパシタがＮ個であり、前記第１のスイッチがＮ−１個である、請求項１に記載のフィルタ回路。
【請求項３】
前記電圧電流変換部から出力された電流信号を前記周期毎に前記キャパシタ集合体の各キャパシタへ順次に入力する第３のスイッチと、
各キャパシタに蓄積された電荷を前記周期毎に順次に消去する第４のスイッチと、
を更に備える、請求項１に記載のフィルタ回路。
【請求項４】
入力端に入力された電圧信号を電流信号に変換する電圧電流変換部と、
複数のキャパシタから構成され、前記電圧電流変換部から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、
電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算する第１のスイッチと、
前記第１のスイッチにより電荷が加算された後、前記１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続する第２のスイッチと、
を有するフィルタ回路、を備える、通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２５８５２８（Ｐ２０１０−２５８５２８Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０３１６５（Ｐ２００９−１０３１６５）
【出願日】平成２１年４月２１日（２００９．４．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２１日（２００９．４．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]