【課題】状態切替時の通過位相差を抑えつつ、回路サイズを小さくすることができる可変減衰器を提供する。
【解決手段】可変減衰器は、第１の入出力端子１ａと、第２の入出力端子１ｂと、第１のスイッチング素子としての第１のＦＥＴ２ａと、第２のスイッチング素子としての第２のＦＥＴ２ｂと、第１の抵抗３ａと、第２の抵抗３ｂと、第３の抵抗３ｃと、第１のインダクタ４ａと、第２のインダクタ４ｂとを有している。第１のインダクタ４ａのインダクタンスは、動作周波数において第１のＦＥＴ２ａのオフ容量と共振するような値に予め設定されている。第２のインダクタ４ｂのインダクタンスは、動作周波数において第２のＦＥＴ２ｂのオフ容量６ｂと共振するような値に予め設定されている。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】従来に比して格段的に特性のばらつきを小さくすることができるフィルタを提供する。
【解決手段】入力信号Ｖｉｎの周波数特性を補正して出力するフィルタ部２２と、フィルタ部２２の特性を制御する制御部２３とを備えるようにする。フィルタ部２２は、制御電流Ｉ_ＣＮＴにより相互コンダクタンスを可変して入力電圧に応じた電流を出力するトランスコンダクタンス回路２４を使用したジャイレータ方式のフィルタ回路であり、制御部２３は、制御用のクロック信号ＣＬＫを周波数電流変換して制御電流Ｉ_ＣＮＴを生成する。 （もっと読む）

【課題】フィルタ回路の中心周波数を調整する機能を備えたフィルタ回路を提供する。
【解決手段】入力信号とフィードバック信号（信号Ｖf）の加算信号を出力するカプラー１０９、加算信号を増幅した増幅信号を生成するＡＧＣ回路１１０、増幅信号の位相をシフトさせて信号Ｖfを生成する移相器１１１を備えたフィルタコア部１０２と、基準信号（信号Ｖr）を取得する基準信号生成部１１９、信号Ｖr、信号Ｖfの振幅を比較する振幅比較回路１０１、比較の結果に基づいてＡＧＣ回路１１０の増幅率を制御するゲイン制御電圧生成部１０８、信号Ｖrの位相と信号Ｖfの位相とを比較する移相比較回路１０３、比較結果に基づいて移相器１１１の位相のシフト量を制御する移相器制御電圧生成部１１７によってフィルタ回路を構成し、増幅率、シフト量が制御される間、カプラー１０９には信号Ｖfに代えて基準信号が入力される。 （もっと読む）

【課題】 従来の可変減衰器では、高周波信号を損失少なく通過させる基準状態と、所望の減衰量を得る減衰状態との間で、通過位相差を生じてしまうという課題があった。
【解決手段】 入出力間ＦＥＴ３と並列、定位相可変減衰器４と直列に位相補正用ＦＥＴ５を設置することで、入出力間ＦＥＴ３がオン状態のときは位相補正用ＦＥＴ５をオフ状態とし、入出力間ＦＥＴ３がオフ状態のときは位相補正用ＦＥＴ５をオン状態とすることによって、基準状態と減衰状態との間で通過位相を等しくすることができる。 （もっと読む）

【課題】フィルタ特性の可変幅が細かく且つ範囲が広い場合であっても、回路の増大を抑制できると共に、コストを抑制し得るフィルタ回路を提供する。
【解決手段】フィルタ回路２のフィルタ特性を決定する少なくとも１種の素子３の素子値を、動作クロックＣＬＫに基づきデジタルコード入力Ｃｏｄｅをシグマデルタ変調するΣΔ変調器１の出力、或いは該ΣΔ変調器１の出力をコード変換するデコーダ４を介した信号に基づき変化させる。 （もっと読む）

高い品質係数（Ｑ）を有するローパスフィルタリングのための手法。 例示的な実施形態では、入力電流は第１のトランジスタのドレインに接続される。 1のトランジスタのドレインとゲートとは抵抗器Ｒ１によって一緒に結合され、そして、ドレインは第１キャパシタＣ１によって基準電圧に結合される。ゲートは第２のキャパシタＣ２により、基準圧に結合される。ゲートはさらに第２のトランジスタのゲートに結合され、出力電流が第２のトランジスタのドレインに接続される。別の例示的な実施形態では、さらに受動素子が奇数次のローパス伝達特性を発生するために結合されることができる。 複数のフィルタは、任意のオーダーを有するフィルタを合成するために、直列にカスケード接続することができる。
（もっと読む）

【課題】フィルタ回路における信号のロスが生じても、通過すべき周波数の信号と他の周波数の信号との十分な強度比が得られるフィルタ回路を提供する。
【解決手段】信号線１１０に接続され、信号線１１０を伝搬する信号をフィルタリングするフィルタ回路を、信号線１１０ラインから信号を入力し、バッファリングするアンプ回路１０１と、アンプ回路１０１によってバッファリングされた信号をフィルタリングするノッチフィルタ１０８と、ノッチフィルタ１０８から出力された信号を入力し、入力された信号の周波数分布を反転させて信号線１１０に出力する−ｇｍ回路１０２と、によって構成する。 （もっと読む）

【課題】周波数に敏感な回路のための周波数応答調節器、及び回路の周波数応答を調節する方法を提供する。
【解決手段】周波数に敏感な回路の充電状態を第１の電圧として測定し出力する時定数センサと、第１の電圧をサンプルし、第１の電圧を変換して得られる結果である第２の電圧を出力する変換器と、トリミング要素アレイと、トリミング要素アレイから少なくとも１つのトリミング要素を選択するために第２の電圧を利用するセレクタとを含んでいる。この方法は、回路の時定数を感知することと、この感知を第１の電圧として出力することと、第１の電圧を、固定された間隔にわたってサンプルすることと、サンプルした第１の電圧を、第２の電圧に変換することと、第２の電圧を使ってトリミング要素アレイから、少なくとも１つのトリミング要素を選択する。 （もっと読む）

【課題】移動体通信用の周波数帯域おいて、仕様の追加・変更に柔軟に対応可能な帯域阻止フィルタフィルタを提供する。
【解決手段】それぞれ互いに直列に接続され、かつそれぞれがＹＩＧ素子を有して同調周波数を可変可能にされ、それぞれの該同調周波数（ｆ１，ｆ２）を中心とした所定帯域幅（ΔＢＷ１，ΔＢＷ２）内にある所望の信号を減衰させるための、第１の可変フィルタ（１０２）及び第２の可変フィルタ（１０３）とを備え、前記所望の信号が低周波数帯域側にある場合、前記同調周波数（ｆ１）と前記同調周波数（ｆ２）とが互いに同一又は近傍に設定するように制御され、高周波数帯域側にある場合、前記所定帯域幅（ΔＢＷ１）と前記所定帯域幅（ΔＢＷ２）とを、いずれか一方の周波数帯域幅より広くなるように連結させかつ連結した帯域が前記所望の信号を包含するように前記同調周波数（ｆ１）及び前記同調周波数（ｆ２）が制御される。 （もっと読む）

例示的な実施形態では、アナログフィルタ（４００）を備えている通信デバイスを提供する。所望の値で、または、所望の範囲内でフィルタの極の位置を管理するために、デジタル信号プロセッサ（４１０）は、アナログフィルタの利得（４２０、４４０）と、フィルタの極の位置（４３０、４８０）とを同時に設定する。さらなる実施形態では、フィルタの、利得と極の位置とを同時に設定する方法論も与える。 （もっと読む）

【課題】 増幅素子の電流特性の非線形性を改善し、振幅設定精度を向上させた可変利得増幅器及びそれを用いた移相器を提供する。
【解決手段】 第２定電流源１６からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路１７を介してエミッタ電流とする第７バイポーラトランジスタ１８と、この第７バイポーラトランジスタ１８の前記エミッタ電流に相応する第７バイポーラトランジスタ１８のベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれのベースに入力する第３カレントミラー回路２０とを備え、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれの入力電流に対する出力電流を線形とし、第２定電流源１６からの電流に比例した利得を可変するようにした。 （もっと読む）

【課題】チップ面積の増大を招くことなく、半導体材料に起因するｈｆｅのばらつきなどに影響されることのない安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に抵抗器３の一端が接続され、抵抗器３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、抵抗器３の他端に接続されて、信号入力端子８から見た抵抗器３の見かけ上の抵抗値が１／（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

【課題】電荷の移動に伴う過渡現象が出力に与える影響を抑止すること。
【解決手段】入力端に入力された電圧信号を電流信号に変換するトランスコンダクタンスアンプ１０２と、複数のキャパシタから構成され、トランスコンダクタンスアンプ１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算するシェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳと、シェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳにより電荷が加算された後、１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続するダンプスイッチＳ１ａＤ〜Ｓ４ａＤと、を備える。 （もっと読む）

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。
（もっと読む）

【課題】入力信号の大きさの広い範囲にあっても良好な線形性を有する高域通過フィルタ及びノッチフィルタを提供する。
【解決手段】 ＰＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ１とドレイン同士が接続されるＴｒ２、ドレインがＴｒ１のソースに接続されるＴｒ３、Ｔｒ３がＴｒ２のソースに接続されるＴｒ４を有し、Ｔｒ３のゲートがＴｒ４のドレインに接続し、Ｔｒ４のゲートがＴｒ３のドレインに接続し、Ｔｒ３、Ｔｒ４のソースに接続される電流源５、６、Ｔｒ１、Ｔｒ２のソース間に接続されるコンデンサ８、Ｔｒ３、Ｔｒ４のソース間に接続されるコンデンサ７を含む回路２９、Ｔｒ１、Ｔｒ２のゲートからＴｒ３、Ｔｒ４のソースまでの経路において分岐された信号を出力信号に重畳し、回路２９によって減衰される周波数帯域と異なる周波数帯域が減衰される信号を生成する回路１００とによってフィルタ回路を構成する。 （もっと読む）

【課題】フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能なフィルタ回路を提供すること。
【解決手段】フライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路は提供される。フライングキャパシタの入力端と出力端との間に所定の容量を有するキャパシタを設けることで、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能となる。 （もっと読む）

【課題】Ｃ／Ｎを改善することができる位相同期回路におけるループフィルタを提供する。
【解決手段】本発明の位相同期回路におけるループフィルタ１は、増幅回路２、第１のローパスフィルタ３、第２のローパスフィルタ４、電圧供給回路１７、スイッチング素子５を備える。第２のローパスフィルタ４は、増幅回路２の出力端子２ａと第１のローパスフィルタ３との間に接続され、バイアス電圧を供給する電圧供給回路１７にも接続される。スイッチング素子５は、第２のローパスフィルタ４の接続状態を制御し、増幅回路２から出力された制御電圧が所定の電圧以下に降下したときに自動的にオンとなるように形成される。 （もっと読む）

【課題】フィルタ回路で、製造ばらつきに対応して容易に特性周波数のずれを補正すること。
【解決手段】フィルタ回路１０はｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを含むフィルタ部１１を有し、２つのコンデンサの容量差を検出し、その容量差に応じて生成した制御電圧ＶＣをフィルタ部１１のｇｍセルに供給し、ｇｍセルのコンダクタンス値とコンデンサの容量値との比をそれぞれ等しくする。 （もっと読む）