【課題】アクティブインダクタを提供する。
【解決手段】ソース、ドレイン、及びゲートを含むｐＭＯＳトランジスタであって、前記ｐＭＯＳトランジスタの前記ソースが電源Ｖｄｄと接続し、抵抗Ｒの一端が前記ｐＭＯＳトランジスタの前記ゲートに接続し、前記抵抗Ｒの他端が前記ｐＭＯＳトランジスタの前記ドレインに接続している回路において、電源からの直流バイアスの略フルレンジに対して、インダクテイブインピーダンスを生成し、インダクタの特性を有する。 （もっと読む）

【課題】センター周波数を実質的に変化させずに帯域幅を可変することが可能なバンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路を提供すること
【解決手段】本発明にかかる集積回路１０６は、楕円関数型のバンドパスフィルタ回路１００及び制御部１０５を備える。バンドパスフィルタ回路１００は、センター周波数ｆ１を設定する第１ＬＣフィルタ回路部１０１及び第４ＬＣフィルタ回路部１０４、共振周波数ｆ２、ｆ３をそれぞれ設定する第２ＬＣフィルタ回路部１０２、第３ＬＣフィルタ回路部１０３を備える。前記制御部１０５は、第２ＬＣフィルタ回路部１０２が設定するインダクタンス値Ｌ２、容量値Ｃ２及び第３ＬＣフィルタ回路部１０３が設定するインダクタンス値Ｌ３、容量値Ｃ３を可変させて、共振周波数ｆ２及びｆ３を、互いに増減が逆になるように変化させる。 （もっと読む）

【目的】受信強度に拘わらず高精度な復調を行うことが可能な受信装置及び多重フィルタの制御方法を提供することを目的とする。
【構成】送信信号を受信して得られた周波数信号に対して、夫々が異なる周波数特性を有する複数のフィルタが直列に接続されてなる多重フィルタによって周波数選択処理を施すにあたり、受信強度が所定の閾値受信強度よりも高い場合には、複数のフィルタの内の少なくとも１つのフィルタの中心周波数を偏倚させる。 （もっと読む）

【課題】半導体集積回路に集積化された内蔵フィルタの周波数特性を正確に設定すること。
【解決手段】半導体集積回路は、フィルタ回路(１)と、カットオフ周波数補償回路(２)と、Ｑ値補償回路(３)とを具備する。カットオフ周波数補償回路(２)は、フィルタ回路(１)の容量成分(Ｃ１、Ｃ２)を調整することによってフィルタ回路のカットオフ周波数を所望の値に調整する。Ｑ値補償回路(３)は、カットオフ周波数補償回路(２)によるフィルタ回路(１)のカットオフ周波数の調整の後に、フィルタ回路(１)の抵抗成分(Ｒ３)を調整することによってフィルタ回路(１)のＱ値を所望の値に調整する。 （もっと読む）

【課題】信号の位相を高精度に調整可能な位相調整回路、検出装置及び電子機器等を提供すること。
【解決手段】位相調整回路は、位相主調整用のローパスフィルター２１０と、位相微調整用のハイパスフィルター２３０を含む。ローパスフィルター２１０は、周波数ｆｉｎの第１の信号が入力され、その周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ローパスフィルター２１０からの出力信号ＬＱに基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有する。Ｙ度はＸ度よりも小さい値に設定される。 （もっと読む）

【課題】カットオフ周波数が入力抵抗と帰還コンデンサとで規定される目標とする積分特性を確保しつつ、積分信号の振動を防止する。
【解決手段】非反転入力端子がグランド電位Ｖｇに規定された演算増幅器３４ａと、演算増幅器３４ａの反転入力端子に接続された入力抵抗３４ｂと、演算増幅器３４ａの反転入力端子に一端が接続されると共に演算増幅器３４ａの出力端子に他端が接続された帰還コンデンサ３４ｃと、演算増幅器３４ａの反転入力端子に一端が接続されると共に演算増幅器３４ａの出力端子に他端が接続され、かつ接続点Ｂが交流的にグランド電位Ｖｇに短絡可能に構成された帰還抵抗３４ｄ，３４ｅとを備え、接続点Ｂとグランド電位Ｖｇとの間に接続されて、接続点Ｂのグランド電位Ｖｇへの交流的な短絡をオン・オフさせる短絡用スイッチ３４ｇを備えている。 （もっと読む）

【課題】電圧制御発振回路の回路規模の増大を抑制する。
【解決手段】電圧制御発振回路は、発振信号を増幅する発振アンプ部３２と、発振信号の発振周波数を制御するＬＣ共振部３３と、負性抵抗成分を有する負性抵抗部３４と、を備える。ＬＣ共振部３３は、ループ状に接続されたｇｍセル２５，２６と、ループ上のノードに一端が接続された容量２８〜３１と、を有し、ｇｍセル２５，２６と容量２８，２９とに基づくインダクタンス値と、容量３０，３１の容量値と、に基づいて発振周波数を制御する。 （もっと読む）

【課題】入力差動信号のコモン電圧が変化しても、終端抵抗を一定に保持でき、かつ、簡易な回路構成の終端抵抗調整回路。
【解決手段】抵抗値を調整可能な第１の終端抵抗回路と、第１の終端抵抗回路と並列に接続され、抵抗値を調整可能な第２の終端抵抗回路と、第１及び第２の終端抵抗回路の抵抗値を調整するための調整用抵抗回路と、調整用抵抗回路により定まる第１の電圧と、外部に接続された基準抵抗により定まる第２の電圧とが入力され、両電圧が等しくなるように動作するとともに、第１及び第２の終端抵抗回路に対し抵抗調整信号を出力する第１の増幅回路と、第１の終端抵抗回路が接続された第１の端子と、第２の終端抵抗回路が接続された第２の端子と、第１及び第２の端子に与えられる差動信号のコモン電圧に基づく電圧と、第１又は第２の電圧とが入力され、両電圧が等しくなるように動作する第２の増幅回路と、を備える終端抵抗調整回路。 （もっと読む）

【課題】高い精度のインピーダンス調整回路を有する半導体装置を提供する。
【解決手段】可変抵抗回路と外部抵抗素子との分圧電圧と、基準電圧とを比較する差動増幅回路にオフセット調整回路を設ける。オフセット調整回路は、第１と第２オセット調整信号によりそれぞれオン／オフ制御されて上記差動増幅回路の第１と第２負荷抵抗に流れる電流を形成し、それぞれ並列形態にされた複数からなる第２と第３ＭＯＳＦＥＴ群を有する。上記差動増幅回路の両入力に基準電圧を供給した状態にし、上記第２と第３ＭＯＳＦＥＴ群に供給される第１オフセット調整信号による電流を変化させて上記差動増幅回路及びデジタル変換段を通した出力信号が変化した時点での第１オフセット調整信号又は上記第２オフセット調整信号をオフセット調整設定信号とする。 （もっと読む）

【課題】実装面積の増加を抑えつつ、温度変動や閾値電圧Ｖｔｈの製造バラツキでの影響を抑えることができるバイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路を提供すること。
【解決手段】第１電流源Ｉａをなす第１のＰＭＯＳトランジスタＱ１と、第１のＰＭＯＳトランジスタＱ１のカレントミラー回路を構成し、第２電流源Ｉｂをなす第２のＰＭＯＳトランジスタＱ２と、第１電流源Ｉａからそのドレインに電流が供給される第１のＮＭＯＳトランジスタＱ３と、第１のＮＭＯＳトランジスタＱ３とカレントミラー回路を構成し、第２電流源Ｉｂからそのドレインに電流が供給される第２のＮＭＯＳトランジスタＱ４と、第２のＮＭＯＳトランジスタＱ４のソースとグランドとの間に接続された抵抗とを備え、さらに、第１のＮＭＯＳトランジスタＱ３のソースとグランドとの間にｇｍ調整用の抵抗成分Ｚｒを接続した。 （もっと読む）

【課題】意図せずに信号線に付加される線路によって移相器の特性が劣化してしまうこと。
【解決手段】移相器５０は、ＬＰＦとＨＰＦ間の切替に基づいて入力信号を移相する。移相器５０は、入力端子１と出力端子２間に接続されたＦＥＴ５と、ＦＥＴ５がオン状態のとき共振する共振回路と、ＦＥＴ５がオン状態のとき、入力端子１及び出力端子２間に形成される信号線路に含まれる節点と共振回路との間に接続される付加線路４ａ（４ｂ）と、ＦＥＴ５がオン状態のとき、信号線路の一部に含まれ、少なくとも付加線路４ａ（４ｂ）と共にローパスフィルタを形成するインダクタ３ａ（３ｂ）と、を備える。ＦＥＴ５がオン状態のときに付加線路と共にＬＰＦを形成するインダクタを信号線路に配置する。これによって、意図しない付加線路によって移相器の特性が劣化することを抑制することができる。 （もっと読む）

【課題】インピーダンス整合における制御不能を防ぐ。
【解決手段】インピーダンス整合装置は、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、このインピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備える。シーク制御とフォローイング制御とを組み合わせてインピーダンス整合することで、インピーダンス整合における制御不能を防ぐ。 （もっと読む）

【課題】タップ係数として任意の値を設定することができるフィルタを得ることを目的とする。
【解決手段】キャパシタ１１，３１により充電された電荷とキャパシタ１３，３３により充電された電荷の総和を出力端子Ｐに出力し、キャパシタ１２，３２により充電された電荷とキャパシタ１４，３４により充電された電荷の総和を出力端子Ｎに出力する。これにより、キャパシタ１１〜１４，３１〜３４の容量値Ｃ_pp，Ｃ_pn，Ｃ_np，Ｃ_nnを適宜変更することで、タップ係数として任意の値を設定することができる。 （もっと読む）

【課題】 内蔵フィルタの周波数特性の不所望な変化を軽減すること。
【解決手段】 半導体集積回路は校正回路２００を具備して、内蔵容量７０：１５１は、複数の容量およびスイッチを有する。Ｖ・Ｉ変換器２０、３０は基準電圧を電流に変換して、電流に応答する時間積分器４０、５０は容量７０の充電または放電の時間積分を実行して、電圧比較器８０は基準電圧と内蔵容量７０の端子電圧とを比較する。校正動作の間に複数回の時間積分と複数回の電圧比較が順次に実行されて、順次に生成される複数回の電圧比較の結果はラッチ９０に順次に格納される。校正動作の完了時点のラッチの格納結果に従って、内蔵容量７０：１５１の複数のスイッチの各オン・オフ制御と内蔵フィルタ１５０の周波数特性とが決定される。Ｖ・Ｉ変換器は、スイッチ素子ＳＷ0を含む。内蔵容量７０：１５１の複数のスイッチとＶ・Ｉ変換器のスイッチ素子は、ＭＯＳトランジスタである。 （もっと読む）

チューナブルＧｍ−Ｃフィルタを制御する装置であって、出力増幅器（３０４）の帰還符号を切り換えることによって自励発振器として再構成することのできるフィルタと、キャリブレーション構成においてフィルタの出力を検知するディジタルコントローラ（４２）と、フィルタを含む相互コンダクタンス増幅器（３１０、３２０）のｇｍ入力にアナログ制御信号（４８）を提供するＤＡＣ（４４）とを備える。 （もっと読む）

【課題】インピーダンスを十分な精度で調整する。
【解決手段】一端を電源Ｖｄｄに接続する抵抗１１、１２のそれぞれの他端をそれぞれ接続する端子１３、１４と、一端をスイッチ素子１７を介して端子１３に接続し他端を接地する可変抵抗素子１９と、一端をスイッチ素子１８を介して端子１４に接続し他端を可変抵抗素子１９の一端に接続する可変抵抗素子２０とを備える。スイッチ素子１７をオンとし、スイッチ素子１８をオフとし、可変抵抗素子１９の一端の電位が基準電圧となるように可変抵抗素子１９の抵抗値を調整し、調整された可変抵抗素子１９の抵抗値を維持して、スイッチ素子１７をオフとし、スイッチ素子１８をオンとし、可変抵抗素子２０の一端の電位が基準電圧となるように可変抵抗素子２０の抵抗値を調整する。 （もっと読む）

【課題】複雑な回路構成とすることなく、周波数特性の検出を容易に行う。
【解決手段】フィルタ周波数特性検出装置は、第１及び第２の信号が入力されるフィルタ１１と、このフィルタを通過した第１及び第２の信号を比較するコンパレータ１３と、このコンパレータに入力される第１及び第２の信号にオフセットを与えるオフセット調整回路１２と、コンパレータの出力結果に基づき第１及び第２の信号の振幅の変化をデューティ比として検出するデューティ比検出回路１４と、このデューティ比検出回路の検出結果に基づきフィルタの周波数特性を調整する周波数特性調整回路１５とを具備する。 （もっと読む）

【課題】サンプリングフィルタを備えた受信機において、受信信号の同相成分と直交成分との振幅誤差や直交誤差による受信性能劣化を防ぐことのできる受信機を得る。
【解決手段】受信信号をフィルタリングするフィルタ部４と、復調部６を含む復調経路に設けられて受信信号の同相成分のＩ信号と直交成分のＱ信号との振幅誤差および直交誤差を検出するＩＱ誤差検出部７と、ＩＱ誤差検出部７により検出された誤差情報に基づいてフィルタ部４を制御する制御部８とを備えている。 （もっと読む）

【課題】可変容量ダイオード２への印加逆制御電圧変化対その容量変化の関係を線形にする補正手段に負性インピーダンス変換回路３を用い、容量変化範囲を狭くせず、複雑な補正手段を用いずに済む可変容量回路を提供する。
【解決手段】非接地側入力端子１ａと接地側入力端子１ｂ間に接続され、可制御電圧形成装置６の可変制御電圧が供給される可変容量ダイオード２と、入力端と出力端と接地端を有し、入力端が記非接地側入力端子１ａに、出力端が容量素子５を介して接地側入力端子１ｂに接続された負性インピーダンス変換回路３を備え、容量素子５の容量を非接地側入力端子１ａと接地側入力端子１ｂ間に形成される分布容量に略等しい値に選び、可制御電圧形成装置６の調整によって可変制御電圧を線形変化させるに伴い可変容量ダイオード２の容量を対数的に変化させるように形成した。 （もっと読む）

【課題】
半導体集積回路における抵抗素子および容量素子の製造誤差および温度特性による素子値の変動を許容するために設けた可変容量の容量値を簡易な回路で正確に設定し制御する回路を提供する。
【解決手段】
半導体集積回路に、第１電流源と第２電流源から構成する電流源回路と、第１電流源と基準電位を生じる点の間に設けた参照抵抗と、容量値を可変可能な第１可変容量の端子の接続を所定周期信号により切り替えて参照抵抗に発生する電圧による充電と放電とを交互に繰り返すスイッチトキャパシタ回路と、第２電流源およびスイッチトキャパシタ回路と接続されそれぞれが出力する電流を積分して電圧に変換する積分回路と、積分回路の出力電圧と抵抗に発生する電圧とを比較する比較回路を設ける。 （もっと読む）