フィルタ回路および通信装置
【課題】フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能なフィルタ回路を提供すること。
【解決手段】フライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路は提供される。フライングキャパシタの入力端と出力端との間に所定の容量を有するキャパシタを設けることで、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能となる。
【解決手段】フライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路は提供される。フライングキャパシタの入力端と出力端との間に所定の容量を有するキャパシタを設けることで、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路および通信装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化に伴い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路の電源電圧は低下する傾向にある。かかるＣＭＯＳプロセスの微細化により従来の回路手法でＲＦ回路を実装しようとすると、電圧余裕が不足して信号振幅のダイナミックレンジが狭くなる問題がある。一方、ＣＭＯＳプロセスの微細化によりトランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行う動作に適しているという利点がある。また、リソグラフィーが高精度化するため、キャパシタの容量比が正確になる利点もある。
【０００３】
ＣＭＯＳプロセスの微細化で生じる問題点を回避して利点を享受するために、ＲＦ回路に離散時間信号処理の概念を取り入れた新しい技術が、デジタルＲＦ技術である。そして、デジタルＲＦ技術分野の主要な回路として、チャージドメインフィルタ（Ｃｈａｒｇｅ Ｄｏｍａｉｎ Ｆｉｌｔｅｒ）がある。チャージドメインフィルタは、トランスコンダクタンスアンプとスイッチとキャパシタから構成されるフィルタ回路である。チャージドメインフィルタは、クロックに同期して電荷の蓄積と放出を行うことでアナログ信号のサンプリングを行い、離散時間信号処理によるフィルタリングやデシメーションなどを行う回路である。
【０００４】
チャージドメインフィルタの従来例として、非特許文献１で示されるような、チャージドメイン２次ＩＩＲ−ＬＰＦ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）がある。非特許文献１で示された、チャージドメイン２次ＩＩＲ ＬＰＦは、簡単なチャージドメイン回路で実現できるという利点がある。
【０００５】
【非特許文献１】S. Manetti and A. Liberatore,“Switched-capacitor lowpass filter without active components,”Electron. Lett.,1980, 16, pp. 883-885
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、非特許文献１で示される従来のチャージドメイン２次ＩＩＲ−ＬＰＦは、カットオフ周波数の付近では減衰特性が緩やかであり、急峻な特性を備えるフィルタを構成することができないという問題があった。
【０００７】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能な、新規かつ改良されたフィルタ回路およびフィルタ回路を備えた通信装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路が提供される。
【０００９】
かかる構成によれば、フライングキャパシタは入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転し、キャパシタはフライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられる。その結果、フライングキャパシタと並列に設けられるキャパシタにより、急峻な減衰特性を備えるフィルタ回路を提供することができる。
【００１０】
フライングキャパシタは、出力端から入力端へ切り替わってからフライングキャパシタに入力されるクロック周期のＪ（Ｊは１以上の自然数）クロック分遅延して入力端から出力端へ切り替わり、入力端から出力端へ切り替わってからクロック周期のＫ（Ｋは１以上の自然数）クロック分遅延して出力端から入力端へ切り替わるようにしてもよい。
【００１１】
Ｊの値は可変であってもよい。また、Ｊの値は可変であり、ＪとＫとの和は一定であってもよい。また、Ｊの値は可変であり、Ｋの値は一定であってもよい。
【００１２】
フライングキャパシタおよびキャパシタの組を縦続接続してもよい。
【００１３】
キャパシタの容量は、フライングキャパシタを構成するキャパシタの容量のＭ倍であってもよい。なお、Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が実数となる場合の値である。また、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。また、Ｍの値が負の場合は、フライングキャパシタを差動構成にし、キャパシタをフライングキャパシタの正相側と逆相側との間に設けるようにしてもよい。
【００１４】
キャパシタの容量は、フライングキャパシタを構成するキャパシタの容量のＭ倍であってもよい。なお、Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が虚数となる場合の値である。また、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。また、差動構成にしたフライングキャパシタを２つ備え、一方のフライングキャパシタには複素電圧で表される電圧が供給されるようにしてもよい。
【００１５】
また、上記課題を解決するために、本発明の別の観点によれば、上記フィルタ回路を備える、通信装置が提供される。
【発明の効果】
【００１６】
以上説明したように本発明によれば、急峻な減衰特性を備えることが可能な、新規かつ改良されたフィルタ回路および通信装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
また、以下の順序に従って本発明の好適な実施の形態について詳細に説明する。
＜１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦ＞
［１−１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの構成］
［１−２．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの問題点］
＜２．本発明の一実施形態にかかるＬＰＦ＞
［２−１．本発明の一実施形態にかかるＬＰＦの構成］
［２−２．本発明の一実施形態にかかるＬＰＦの伝達関数］
［２−３．本発明の一実施形態にかかるＬＰＦの周波数特性］
［２−４．本発明の一実施形態にかかるＬＰＦの回路構成例］
［２−５．本発明の一実施形態にかかるＬＰＦの変形例］
＜３．本発明の一実施形態にかかるＬＰＦを備えた通信装置＞
＜４．まとめ＞
【００１９】
＜１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦ＞
まず、本発明の好適な実施の形態について詳細に説明する前に、従来のチャージドメイン２次ＩＩＲ−ＬＰＦの説明およびその問題点について説明する。
【００２０】
［１−１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの構成］
図２２は、非特許文献１で開示された、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について示す説明図である。以下、図２２を用いて従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について説明する。
【００２１】
図２２に示したように、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０は、電源１１と、トランスコンダクタンスアンプｇｍと、キャパシタＣｈ１、Ｃｈ２、Ｃｒ１、Ｃｒ２と、を含んで構成される。
【００２２】
電源１１は交流電源であり、入力電圧信号Ｖｉｎを出力する。トランスコンダクタンスアンプｇｍは、電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプであり、図２２のＡ点に、電源１１からの入力電圧信号Ｖｉｎに比例した振幅の電流を出力し、キャパシタＣｈ１を充電する。
【００２３】
キャパシタＣｒ１、Ｃｒ２は、ＬＰＦ１０に入力されるクロックに同期して、Ａ点側とＢ点側とを交互に移動するように構成されている。キャパシタＣｒ１、Ｃｒ２がＡ点側とＢ点側とを交互に移動することで、キャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。その結果、キャパシタＣｈ２が充電され、図２２のＢ点に電圧が生じて、出力電圧信号Ｖｏｕｔを出力することができる。
【００２４】
ここで、キャパシタＣｒ１、Ｃｒ２の移動の規則性について図２３を用いて説明する。キャパシタＣｒ１、Ｃｒ２は、図２２のＡ点側からＢ点側に移動する場合には同じ極性で平行移動する。一方図２２のＢ点側からＡ点側に移動する場合には、キャパシタＣｒ１、Ｃｒ２は極性を反転させて移動する。図２３はキャパシタＣｒ１、Ｃｒ２の移動の様子を示したものであり、キャパシタＣｒ１、Ｃｒ２には、それぞれ極性を示す正負の符号を付している。図２３の（１）を説明の便宜上、第１の状態と称する。第１の状態では、キャパシタＣｒ１は図２２のＡ側、キャパシタＣｒ２は図２２のＢ側に、それぞれ正極性で位置していることを表している。
【００２５】
続く図２３の（２）を説明の便宜上、第２の状態と称する。第２の状態では、キャパシタＣｒ１は図２２のＢ側が正極性となるように移動しているが、キャパシタＣｒ２は図２２のＡ側が負極性となるように、すなわち極性が反転するように移動している。
【００２６】
続く図２３の（３）を説明の便宜上、第３の状態と称する。第３の状態では、第２の状態で極性が反転したキャパシタＣｒ２は図２２のＢ側が負極性となるように移動しているが、キャパシタＣｒ１は図２２のＡ側が負極性となるように、すなわち極性が反転するように移動している。
【００２７】
続く図２３の（４）を説明の便宜上、第４の状態と称する。第４の状態では、第３の状態で極性が反転したキャパシタＣｒ１は図２２のＢ側が負極性となるように移動しているが、キャパシタＣｒ２は図２２のＡ側が正極性となるように、すなわち極性が反転するように移動している。
【００２８】
そして、第４の状態の次の状態では、キャパシタＣｒ２は図２２のＢ側が正極性となるように、キャパシタＣｒ１は図２２のＡ側が正極性となるように、すなわち極性が反転するように移動している。これは第１の状態と同じ状態である。このように、第１の状態から第４の状態をクロックに同期しながら繰り返すことでキャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。
【００２９】
図２２に示したＬＰＦ１０の伝達関数を求めるにあたり、ＬＰＦ１０をｚドメイン等価回路に変換する。図２４は、図２２に示したＬＰＦ１０をｚドメイン等価回路に変換したものを示す説明図である。図２４に示した図では、Ｔｓはサンプリングクロックの周期、キャパシタＣｒ１、Ｃｒ２の容量をいずれもＣｒ、キャパシタＣｈ１，Ｃｈ２の容量をいずれもＣｒ（Ｎ−１）としている。また、図２４に示した図で電流源として図示したものは、１サンプルあたり、矢印の方向に電荷が流れることを示しており、図２４に示した図において、長方形で図示したものはコンダクタンスを示している。
【００３０】
図２４のＡ点の電圧Ｖ１及びＢ点の電圧Ｖ２を、キルヒホッフ第１の法則により求めると、下記の数式１、数式２の通りとなる。
【００３１】
【数１】
・・・（数式１）
・・・（数式２）
【００３２】
上記数式１、数式２から、Ｖ２／ＶＩＮを求めると下記の数式３の通りとなる。
【００３３】
【数２】
・・・（数式３）
【００３４】
上記数式３において、Ｎ＝１０、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｈ＝４．５［ｐＦ］、Ｃｒ＝０．５［ｐＦ］とし、さらにクロックによるチャージサンプリングが矩形の時間窓で行われることを考慮して、図２４の等価回路の周波数特性を求める。図２５は、上記数式３に上記の値を代入して得られる、図２４の等価回路の周波数特性をグラフで示す説明図である。図２５に示したように、図２４の等価回路はおよそ１８ＭＨｚ付近から緩やかに減衰するＬＰＦの特性を有していることが分かる。
【００３５】
図２６は、図２２に示したＬＰＦ１０の実際の回路構成を示す説明図である。また、図２７は、図２６に示したＬＰＦ１０に入力されるクロックの波形を示す説明図である。図２６に示した回路構成は、図２２に示した構成からキャパシタ部分のみを抜き出して図示したものである。図２７に示した各クロックは、図２６に示した各スイッチに対応するものであり、図２６の各スイッチは図２７に示したクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００３６】
図２６に示したＬＰＦ１０の動作について説明する。クロックＳ１、クロックＳ１，２およびクロックＳ１，４がＨｉレベルの状態になると、図５のスイッチＳ１、スイッチＳ１，２およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１に移動し、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。
【００３７】
続いて、クロックＳ２、クロックＳ１，２およびクロックＳ２，３がＨｉレベルの状態になると、図２６のスイッチＳ２、スイッチＳ１，２およびスイッチＳ２，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、極が反転したキャパシタＣｒ２に移動する。
【００３８】
続いて、クロックＳ３、クロックＳ２，３およびクロックＳ３，４がＨｉレベルの状態になると、図２６のスイッチＳ３、スイッチＳ２，３およびスイッチＳ３，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ１は、ＧＮＤに接続される極が反転し、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１に移動する。
【００３９】
続いて、クロックＳ４、クロックＳ３，４およびクロックＳ１，４がＨｉレベルの状態になると、図２６のスイッチＳ４、スイッチＳ３，４およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ２は、ＧＮＤに接続される極が反転し、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ２に移動する。
【００４０】
このようにクロックのＨｉ・Ｌｏｗレベルの切り替えに応じてスイッチのオン・オフを繰り返すことで、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１、Ｃｒ２を介してキャパシタＣｈ２に移動する。結果として、ＬＰＦ１０は図２５に示したような周波数通過特性を有するＬＰＦとして動作する。図２６に示したように、キャパシタＣｒ１、Ｃｒ２の両端の極性を切り替えて移動する動作のことを、一般にフライングキャパシタ（Ｆｌｙｉｎｇ Ｃａｐａｃｉｔｏｒ）方式と呼ぶ。
【００４１】
［１−２．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの問題点］
このように、非特許文献１で開示された、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０は、簡単なチャージドメイン回路で２次ＩＩＲ−ＬＰＦが実現できるという利点がある。しかしながら、図２５に示したように、カットオフ周波数（−３ｄＢに相当する周波数）付近では減衰特性が緩やかで、急峻なフィルタが構成できないという問題点がある。
【００４２】
そこで本発明では、周波数特性にノッチを付加することで急峻な減衰特性を有するチャージドメインＬＰＦ回路を実現することを目的とする。以下、本発明の好適な実施の形態について、図面を参照しながら詳細に説明する。
【００４３】
＜２．本発明の一実施形態にかかるＬＰＦ＞
［２−１．本発明の一実施形態にかかるＬＰＦの構成］
図１は、本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について示す説明図である。以下、図１を用いて本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００（以下、単に「ＬＰＦ１００」とも称する）の構成について説明する。
【００４４】
図１に示したように、本発明の一実施形態にかかるＬＰＦ１００は、電源１０１と、トランスコンダクタンスアンプｇｍと、キャパシタＣｈ１、Ｃｈ２、Ｃｒ１、Ｃｒ２、Ｃｘと、を含んで構成される。
【００４５】
電源１０１は交流電源であり、入力電圧信号Ｖｉｎを出力する。トランスコンダクタンスアンプｇｍは、電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプであり、図１のＡ点に、電源１０１からの入力電圧信号Ｖｉｎに比例した振幅の電流を出力し、キャパシタＣｈ１およびキャパシタＣｘを充電する。
【００４６】
キャパシタＣｒ１、Ｃｒ２は、ＬＰＦ１００に入力されるクロックに同期して、Ａ点側とＢ点側とを交互に移動するように構成されている。キャパシタＣｒ１、Ｃｒ２がＡ点側とＢ点側とを交互に移動することで、キャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。その結果、キャパシタＣｈ２が充電され、図１のＢ点に電圧が生じて、出力電圧信号Ｖｏｕｔを出力することができる。
【００４７】
図１に示したＬＰＦ１００が図２２に示した従来のＬＰＦ１０と異なるのは、Ａ点とＢ点との間にキャパシタＣｘを設けている点である。また、従来のＬＰＦ１０と異なり、キャパシタＣｒ１、Ｃｒ２がＡ点側からＢ点側に移動するときの遅延時間をJクロック、Ｂ点側からＡ点側に移動するときの遅延時間をＫクロックとしている。なお、Ｊ、Ｋはともに１以上の自然数である。
【００４８】
［２−２．本発明の一実施形態にかかるＬＰＦの伝達関数］
以上、本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について説明した。ここで、図１に示したＬＰＦ１００の伝達関数を求めるにあたり、ＬＰＦ１００をｚドメイン等価回路に変換する。図２は、図１に示したＬＰＦ１００をｚドメイン等価回路に変換したものを示す説明図である。図２に示した図では、Ｔｓはサンプリングクロックの周期、キャパシタＣｒ１、Ｃｒ２の容量をいずれもＣｒ、キャパシタＣｘの容量をＣｒのＭ倍のＭ・Ｃｒ、キャパシタＣｈ１、Ｃｈ２の容量をいずれもＣｒ（Ｎ−１）としている。また、図２に示した図で電流源として図示したものは、１サンプルあたり、矢印の方向に電荷が流れることを示しており、図２に示した図において、長方形で図示したものはコンダクタンスを示している。
【００４９】
図２のＡ点の電圧Ｖ１及びＢ点の電圧Ｖ２を、キルヒホッフ第１の法則により求めると、下記の数式４、数式５の通りとなる。
【００５０】
【数３】
・・・（数式４）
・・・（数式５）
【００５１】
なお、上記数式４、数式５において、Ｐ（ｚ）およびＱ（ｚ）はそれぞれ下記の数式６、数式７で示したものである。
【００５２】
【数４】
・・・（数式６）
・・・（数式７）
【００５３】
上記数式４〜数式７を用いて、Ｖ２／Ｖｉｎを求めると、以下の数式８となる。
【００５４】
【数５】
・・・（数式８）
【００５５】
ただし、上記数式８において、Ｗ１（ｚ）は下記の数式９で示したものである。
【００５６】
【数６】
・・・（数式９）
【００５７】
［２−３．本発明の一実施形態にかかるＬＰＦの周波数特性］
このように、図１に示したＬＰＦ１００の伝達関数が求まった。ここで、図２に示したＬＰＦ１００の等価回路において、Ｎ＝１０、Ｍ＝１．６１８、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝０．５［ｐＦ］と設定する。そして、Ｊ＋Ｋ＝４の範囲でさらにＪとＫの組合せをパラメータとして、上記数式８からＬＰＦ１００の周波数特性を求めると、図３に示したような周波数特性となる。図３では、Ｊ＝１，Ｋ＝３の場合、Ｊ＝２，Ｋ＝２の場合、Ｊ＝３，Ｋ＝１の場合の３通りについてそれぞれ周波数特性を示している。
【００５８】
図２５に示した従来のＬＰＦ１０の周波数特性と、図３に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性とを比較すると、Ｊ＝１，Ｋ＝３の場合に、図２５に示した従来のＬＰＦ１０の周波数特性と同じ周波数特性になっていることが分かる。一方、Ｊ＝３，Ｋ＝１の場合は１００［ＭＨｚ］において−５０［ｄＢ］の深いノッチが生じており、急峻な減衰特性になっていることが分かる。また、Ｊ＝２，Ｋ＝２の場合は１５０［ＭＨｚ］付近におよそ−３７［ｄＢ］の緩やかなノッチが生じていることが分かる。このようにパラメータを設定することで、決まった周波数にノッチを生じさせることができ、急峻な減衰特性を有するＬＰＦを得ることができる。
【００５９】
ここで、図３に示したように、本発明の一実施形態にかかるＬＰＦ１００の周波数特性にノッチが生じる条件について説明する。ノッチが生じるということは、その周波数においては図２のＡ点の電圧Ｖ１とは無関係に、Ｂ点の電圧Ｖ２がゼロになるということである。従って上記数式５の分子にＶ２＝０を代入して整理すると、以下の数式１０を導くことが出来る。
【００６０】
【数７】
・・・（数式１０）
【００６１】
この数式１０のｚにｚ＝ｅｘｐ（ｊ・２π・ｆ・Ｔｓ）を代入してＭについて解くと、下記の数式１１が導かれる。
【００６２】
【数８】
・・・（数式１１）
【００６３】
この数式１１で求めたＭの実部および虚部を、Ｊ＝１，２，３の場合について、それぞれサンプリング周波数Ｔｓで正規化した周波数を横軸にしてグラフ化することで、ノッチが生じる正規化周波数とＭの値とを、Ｊをパラメータとして導くことができる。図４は、Ｊ＝１の場合における正規化周波数とＭの実部および虚部との関係をグラフで示す説明図であり、図５は、Ｊ＝２の場合における正規化周波数とＭの実部および虚部との関係をグラフ示す説明図である。そして、図６はＪ＝３の場合における正規化周波数とＭの実部および虚部との関係をグラフ示す説明図である。
【００６４】
数式１１におけるＭの実部は偶関数であり、虚部は奇関数である。従って、Ｍが実数になる場合は正と負の周波数でＭの値が等しくなる。この条件から、ノッチの正規化周波数とＭの値とを、Jをパラメータとして求めることができる。
【００６５】
図４に示したＪ＝１の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／２の場合で、図４のグラフから、正規化周波数が１／２の場合のＭの値は０．５となる。なお、図４に示したように、Ｊ＝１の場合はＭの値は０．５で一定となる。
【００６６】
図５で示したＪ＝２の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／６、または３／６（＝１／２）の場合である。図５のグラフから、正規化周波数が１／６の場合のＭの値は１．０となり、正規化周波数が１／２の場合はＭの値は−０．５となる。
【００６７】
図６で示したＪ＝３の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／１０、３／１０または５／１０（＝１／２）の場合である。図６のグラフから、正規化周波数が１／１０の場合のＭの値は１．６１８となり、正規化周波数が３／１０の場合はＭの値は−０．６１８となり、正規化周波数が１／２の場合はＭの値が０．５となる。
【００６８】
ここで、Ｊ＝２，３の場合には、Ｍの値が負となることがある。これは、図１に示したキャパシタＣｘの容量が負になるということではない。例えば図７に示したように、ＩＩＲ−ＬＰＦを差動構成にして、差動回路の正相側のＡ点と逆相側のＢＸ点、および逆相側のＡＸ点と正相側のＢ点を接続して、キャパシタＣｘを正相側と逆相側との間に交差接続することを意味する。
【００６９】
続いてＭの値が実部を含まずに純虚数となる場合を考える。図４に示したＪ＝１の場合は、Ｍの値は０．５で一定となるので、Ｍの値は実部を含まない純虚数にはならない。
【００７０】
図５で示したＪ＝２の場合は、Ｍが実部を含まない純虚数となるのは実部が０の場合、すなわち正規化周波数が１／３、または−１／３の場合である。図５のグラフから、正規化周波数が−１／３の場合には、Ｍの値は−ｊ＊０．５７７となり、正規化周波数が１／３の場合には、Ｍの値はｊ＊０．５７７となる。
【００７１】
図６で示したＪ＝３の場合は、Ｍが実部を含まない純虚数となるのは実部が０の場合、すなわち正規化周波数が１／５、−１／５、２／５、−２／５の場合である。図６のグラフから、正規化周波数が−１／５の場合には、Ｍの値は−ｊ＊０．８５１となり、正規化周波数が１／５の場合には、Ｍの値はｊ＊０．８５１となる。また正規化周波数が−２／５の場合には、Ｍの値は−ｊ＊０．５２６となり、正規化周波数が２／５の場合には、Ｍの値はｊ＊０．５２６となる。
【００７２】
ここで、Ｊ＝２，３の場合には、Ｍの値が純虚数になることがある。これが、図１に示したキャパシタＣｘの容量が純虚数になるということではない。例えば図８に示したように、２組の差動回路を用いて複素電圧を扱えるようにすることを意味する。図８に示した差動回路では、虚数側のｊＡ点と実数側のＢ点、および虚数側のｊＡＸ点と実数側のＢＸ点、および実数側のＡ点と虚数側のｊＢ点、および実数側のＡＸ点と虚数側のｊＢＸ点を、それぞれＣｘで接続することを意味する。
【００７３】
図３に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性を、カットオフ周波数付近で拡大したものを図９に示す。図９に示したように、通過帯域内では１０［ＭＨｚ］程度まで３つの周波数特性が重なっている。従って、Ｊの値の変化によらずに周波数特性がほぼ等しいことがわかる。
【００７４】
次に、Ｎ＝１０、Ｍ＝１．６１８、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝０．５［ｐＦ］に設定し、さらにＫ＝１で一定にしてJだけをパラメータとして上記数式８からＬＰＦ１００の周波数特性を求めると、図１０に示したような周波数特性となる。
【００７５】
図３に示した周波数特性と図１０に示した周波数特性とを比較すると、全般的にはほぼ同じ周波数特性と示しているように見える。ここで、図１０に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性を、カットオフ周波数付近で拡大したものを図１１に示す。図１１に示したグラフによれば、通過帯域内の１０［ＭＨｚ］では３本のグラフが異なっており、またカットオフ周波数の２３［ＭＨｚ］付近で３本のグラフが交わっていることが分かる。このように、Ｋの値、すなわちＬＰＦ１００のＢ点側からＡ点側にキャパシタＣｒ１，Ｃｒ２が移動する場合の遅延クロック数を固定にする。そして、ＬＰＦ１００のＡ点側からＢ点側にキャパシタＣｒ１，Ｃｒ２が移動する場合の遅延クロック数Ｊを変化させることによって、ＬＰＦ１００の周波数特性を変化させることが出来る。
【００７６】
［２−４．本発明の一実施形態にかかるＬＰＦの回路構成例］
図１２は、本発明の一実施形態にかかるＬＰＦ１００において、Ｊ＝３、Ｋ＝１の回路構成例について示す説明図である。図１３は、図１２に示したＬＰＦ１００に入力されるクロックの波形を示す説明図である。図１２に示した回路構成は、図１に示した構成からキャパシタ部分のみを抜き出して図示したものである。図１３の各クロックは、図１２に示した各スイッチに対応するものであり、図１２の各スイッチは図１３に示すクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００７７】
図１２に示したＬＰＦ１００の動作について説明する。クロックＳ１、クロックＳ１，４およびクロックＳ６，１がＨｉレベルの状態になると、図１２のスイッチＳ１、スイッチＳ１，４およびスイッチＳ６，１がオンになる。これらのスイッチがオンになると、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよびキャパシタＣｒ１に移動し、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。
【００７８】
続いて、クロックＳ２、クロックＳ２，５およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ２、スイッチＳ２，５およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ３に蓄積された電荷がキャパシタＣｈ２に移動する。またキャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ２に移動する。すなわち、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ２の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ２に移動することになる。
【００７９】
続いて、クロックＳ３、クロックＳ３，６およびクロックＳ８，３がＨｉレベルの状態になると、図１２のスイッチＳ３、スイッチＳ３，６およびスイッチＳ８，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８０】
続いて、クロックＳ４、クロックＳ４，７およびクロックＳ１，４がＨｉレベルの状態になると、図１２のスイッチＳ４、スイッチＳ４，７およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ１に蓄積されてから３クロック後に、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ４はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ４に移動する。すなわち、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ４の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ４に移動することになる。
【００８１】
続いて、クロックＳ５、クロックＳ２，５およびクロックＳ５，８がＨｉレベルの状態になると、図１２のスイッチＳ５、スイッチＳ２，５およびスイッチＳ５，８がオンになる。これらのスイッチがオンになると、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ２に蓄積されてから３クロック後に、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ１はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ１に移動する。すなわち、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ１の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ１に移動することになる。
【００８２】
続いて、クロックＳ６、クロックＳ３，６およびクロックＳ６，１がＨｉレベルの状態になると、図１２のスイッチＳ６、スイッチＳ３，６およびスイッチＳ６，１がオンになる。これらのスイッチがオンになると、キャパシタＣｒ３に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ３に蓄積されてから３クロック後に、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ２に移動する。すなわち、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ２の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ２に移動することになる。
【００８３】
続いて、クロックＳ７、クロックＳ４，７およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ７、スイッチＳ４，７およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ４に蓄積されてから３クロック後に、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８４】
続いて、クロックＳ７、クロックＳ４，７およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ７、スイッチＳ４，７およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ４に蓄積されてから３クロック後に、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８５】
続いて、クロックＳ８、クロックＳ５，８およびクロックＳ８，３がＨｉレベルの状態になると、図１２のスイッチＳ８、スイッチＳ５，８およびスイッチＳ８，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ１に蓄積されてから３クロック後に、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ４はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ４に移動する。すなわち、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ４の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ４に移動することになる。
【００８６】
このようにクロックのＨｉ・Ｌｏｗ状態の変化に伴って各スイッチのオン・オフを切り替えることで、図１に示したＬＰＦ１００を実現することができる。適切にキャパシタの容量とスイッチの切り替えタイミングを調整し、各スイッチのオン・オフを切り替えてキャパシタ間で電荷を授受することで、図３に示したような周波数特性を備えるＬＰＦを実現することができる。また、キャパシタＣｒ１、Ｃｒ２のＡ点側からＢ点側、またはＢ点側からＡ点側への移動のタイミング（遅延時間）を制御することで、周波数特性におけるノッチの深さを切り替えたり、またノッチを生じさせなくしたりすることができる。
【００８７】
［２−５．本発明の一実施形態にかかるＬＰＦの変形例］
次に、チャージドメインＩＩＲ−ＬＰＦを３段に縦続接続して、周波数特性にノッチが３箇所現れる急峻なＬＰＦを構成した場合について説明する。図１４は、本発明の一実施形態の変形例にかかるＬＰＦ２００の構成について示す説明図である。
【００８８】
図１４に示したＬＰＦ２００は、図１に示したＬＰＦ１００におけるフライングキャパシタ部分を差動構成にしたものを３つ縦続接続した構成を有している。フライングキャパシタ２１０は、Ｊ＝１、Ｋ＝３に設定したフライングキャパシタであり、フライングキャパシタ２２０は、Ｊ＝３、Ｋ＝１に設定したフライングキャパシタである。そして、フライングキャパシタ２３０は、Ｊ＝２、Ｋ＝２に設定したフライングキャパシタである。また、フライングキャパシタ２１０の両端にはキャパシタＣｘ１を、フライングキャパシタ２２０の両端にはキャパシタＣｘ２を、フライングキャパシタ２３０の両端にはキャパシタＣｘ３を、それぞれ設けている。
【００８９】
フライングキャパシタ２１０、２２０、２３０には、それぞれ容量Ｃｒを有するキャパシタＣｒが備えられている。また、キャパシタＣｘ１の容量は、ＣｒのＭ１倍とし、キャパシタＣｘ２の容量は、ＣｒのＭ２倍とし、キャパシタＣｘ３の容量は、ＣｒのＭ３倍とする。
【００９０】
また、キャパシタＣｘ２は、差動構成にしたフライングキャパシタ２２０の、逆相側のＶ２Ｘ点と正相側のＶ３点との間、および正相側のＶ２点と逆相側のＶ３Ｘ点との間を接続するように設けられている。
【００９１】
フライングキャパシタ２１０、２２０、２３０の回路構成例を、それぞれ図１５、図１６、図１７に、ＬＰＦ２００に入力されるクロックの波形を図１８に、それぞれ示す。図１８の各クロックは、図１５、図１６、図１７に示したフライングキャパシタ２１０、２２０、２３０の各スイッチに対応するものである。図１５、図１６、図１７の各スイッチは、図１８に示すクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００９２】
フライングキャパシタ２１０の動作について説明する。クロックＳ１がＨｉレベルの状態になるとスイッチＳ１がオンになり、スイッチＳ１によってＶ１点およびＶ１Ａ点と接続されるキャパシタＣｒに、入力側のキャパシタＣｈから電荷が送られる。スイッチＳ１によってＶ２点およびＶ２Ａ点と接続されるキャパシタＣｒに蓄積されている電荷は、出力側のキャパシタＣｈへ送られる。クロックＳ１がＬｏｗレベルになり、クロックＳ２がＨｉレベルの状態になると、スイッチＳ２がオンになり、クロックＳ１がＨｉレベルの期間で電荷が蓄積されたキャパシタＣｒから出力側のキャパシタＣｈへ電荷が送られる。従って、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから１クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動することになる。
【００９３】
そして、クロックＳ２がＨｉレベルの状態となってから３クロック周期後にクロックＳ５がＨｉレベルの状態となると、スイッチＳ１によってＶ１点と接続されたキャパシタＣｒは、逆相側のＶ１Ｘ点に接続される。同様に、スイッチＳ１によってＶ１Ｘ点と接続されたキャパシタＣｒは、逆相側のＶ１点に接続される。従って、出力側のキャパシタＣｈへ電荷が移動してから３クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。
【００９４】
その他のキャパシタＣｒについても、クロックのＨｉ・Ｌｏｗ状態の切り替わりによるスイッチのスイッチング動作によって、電荷の授受や極性の反転が行われる。
【００９５】
なお、ここではフライングキャパシタ２１０を例に挙げて説明したが、フライングキャパシタ２２０、２３０についても同様にスイッチング動作が行われ、キャパシタＣｒの極性が切り替わりながら、入力側と出力側との間での電荷の移動が行われる。フライングキャパシタ２２０では、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから３クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動する。そして、出力側のキャパシタＣｈへ電荷が移動してから１クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。同様に、フライングキャパシタ２３０では、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから２クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動する。そして、出力側のキャパシタＣｈへ電荷が移動してから２クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。
【００９６】
フライングキャパシタ２１０の各パラメータは、Ｊ＝１、Ｋ＝３、Ｍ１＝０．５とする。このようにフライングキャパシタ２１０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の１／２の周波数にノッチを生成することができる。またフライングキャパシタ２２０の各パラメータは、Ｊ＝３、Ｋ＝１、Ｍ２＝−０．６１８とする。このようにフライングキャパシタ２２０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の３／１０の周波数にノッチを生成することができる。またフライングキャパシタ２３０の各パラメータは、Ｊ＝２、Ｋ＝２、Ｍ２＝１．０とする。このようにフライングキャパシタ２３０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の１／６の周波数にノッチを生成することができる。
【００９７】
図１４に示したＬＰＦ２００の周波数特性を図１９に、群遅延特性を図２０に、それぞれ示す。なお、サンプリング周波数＝５０［ＭＨｚ］、Ｔｓ＝２０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝２［ｐＦ］、Ｃｈ＝７［ｐＦ］、Ｃｘ１＝１．０［ｐＦ］、Ｃｘ２＝１．２３６［ｐＦ］、Ｃｘ３＝２．０［ｐＦ］とする。図１９に示したように、図１４に示したＬＰＦ２００は、サンプリング周波数の１／６の周波数、３／１０の周波数、および１／２の周波数にノッチが生じるような周波数特性を有する。
【００９８】
そして、図２０に示した、ＬＰＦ２００の群遅延特性によれば、周波数通過帯域（約２［ＭＨｚ］以下）の群遅延時間の変動は約４０［ｎｓ］程度であり、周波数通過帯域における群遅延特性は比較的平坦となっている。
【００９９】
このように、パラメータを変化させた複数のチャージドメインＩＩＲ−ＬＰＦを縦続接続することで、複数の周波数にノッチを生じさせる周波数特性を有し、また群遅延特性も比較的良好なＬＰＦを実現することができる。
【０１００】
＜３．本発明の一実施形態にかかるＬＰＦを備えた通信装置＞
次に、本発明の一実施形態にかかるＬＰＦを備えた通信装置の構成について説明する説明図である。図２１は、本発明の一実施形態にかかるＬＰＦを備えた通信装置３００の構成に付いて示す説明図である。
【０１０１】
図２１に示したように、本発明の一実施形態にかかるＬＰＦを備えた通信装置３００は、データ生成部３１０と、信号処理回路３２０と、周波数変換器３４０と、ローカル信号発生器３３０と、電力増幅器３５０と、帯域制限用フィルタ３６０と、アンテナ３７０と、を含んで構成される。
【０１０２】
通信装置３００から送信すべきデータはデータ生成部３１０で生成され、信号処理回路３２０に入力される。信号処理回路３２０では、Ｄ／Ａ変換、符号化及び変調などの処理が施されることにより、ベースバンドまたはＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；中間周波数）帯の送信信号が生成される。信号処理回路３２０からの送信信号は周波数変換器（ミキサ）３３０に入力され、ローカル信号発生器３４０からのローカル信号と乗算される。送信信号がローカル信号と乗算されることによって、送信信号はＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）帯の信号に周波数変換、すなわちアップコンバートされる。
【０１０３】
周波数変換器３３０でアップコンバートされて得られるＲＦ信号は、電力増幅器３５０によって増幅された後、帯域制限用フィルタ３６０に入力される。そしてＲＦ信号は、帯域制限用フィルタ３６０で帯域制限を受けて不要な周波数成分が除去された後、アンテナ３７０に供給される。ここで、帯域制限用フィルタ３６０に、これまでに説明した種々のチャージドメイン２次ＩＩＲ−ＬＰＦ回路を用いることができる。
【０１０４】
＜４．まとめ＞
以上説明したように本発明の一実施形態によれば、フライングキャパシタを挟んでキャパシタＣｘを設け、さらにフライングキャパシタにおける２つのキャパシタＣｒ１、Ｃｒ２の移動に遅延を設けた。このようにＬＰＦを構成することで、周波数特性にノッチが生じるＬＰＦを実現することが出来る。この際に、遅延時間やキャパシタＣｘの容量に関するパラメータを設定することで、決まった周波数にノッチを生じさせることができ、急峻な減衰特性を有するＬＰＦを得ることができる。また、キャパシタＣｒ１、Ｃｒ２が入力側から出力側に移動するときの遅延時間を変化させることで、ノッチの有無を切り替えることが可能となる。また、キャパシタＣｒ１、Ｃｒ２が入力側から出力側に移動するときの遅延時間と出力側から入力側に移動するときの遅延時間との和を一定にした状態で、入力側から出力側に移動するときの遅延時間を変化させる。このように入力側から出力側に移動するときの遅延時間を変化させることで、通過帯域内の周波数特性を等しく保ちながら、ノッチの有無を切り替えることができる。さらに、キャパシタＣｒ１、Ｃｒ２が出力側から入力側に移動するときの遅延時間を一定に保ちながら、入力側から出力側に移動するときの遅延時間を変化させることで、カットオフ周波数を等しく保ちながらノッチの有無を切り替えることができる。
【０１０５】
さらに、フライングキャパシタを差動構成にすることで、フィルタの周波数特性に複素ノッチを生成することが出来る。また、複数のフライングキャパシタを縦列接続することで、フィルタの周波数特性に複数のノッチを生成して急峻な減衰特性を得ることができる。
【０１０６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０７】
本発明は、フィルタ回路および通信装置に適用可能であり、特にフライングキャパシタを用いたフィルタ回路およびフライングキャパシタを用いたフィルタ回路を備えた通信装置に適用可能である。
【図面の簡単な説明】
【０１０８】
【図１】本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について示す説明図である。
【図２】図１に示したＬＰＦ１００をｚドメイン等価回路に変換したものを示す説明図である。
【図３】ＬＰＦ１００の周波数特性の一例を示す説明図である。
【図４】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図５】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図６】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図７】差動構成にしたチャージドメインＩＩＲ−ＬＰＦの構成例について示す説明図である。
【図８】差動構成にして複素電圧を扱えるようにしたチャージドメインＩＩＲ−ＬＰＦの構成例について示す説明図である。
【図９】図３に示した周波数特性をカットオフ周波数付近で拡大したものを示す説明図である。
【図１０】ＬＰＦ１００の周波数特性の一例を示す説明図である。
【図１１】図１０に示した周波数特性をカットオフ周波数付近で拡大したものを示す説明図である。
【図１２】本発明の一実施形態にかかるＬＰＦ１００の回路構成例について示す説明図である。
【図１３】図１２に示したＬＰＦ１００に入力されるクロックの波形を示す説明図である。
【図１４】本発明の一実施形態の変形例にかかるＬＰＦ２００の構成について示す説明図である。
【図１５】フライングキャパシタの回路構成例を示す説明図である。
【図１６】フライングキャパシタの回路構成例を示す説明図である。
【図１７】フライングキャパシタの回路構成例を示す説明図である。
【図１８】ＬＰＦ２００に入力されるクロックの波形を示す説明図である。
【図１９】図１４に示したＬＰＦ２００の周波数特性を示す説明図である。
【図２０】図１４に示したＬＰＦ２００の群遅延特性を示す説明図である。
【図２１】本発明の一実施形態にかかるＬＰＦを備えた通信装置の構成を示す説明図である。
【図２２】従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について示す説明図である。
【図２３】キャパシタの移動の規則性について示す説明図である。
【図２４】図２２に示したＬＰＦ１０をｚドメイン等価回路に変換したものを示す説明図である。
【図２５】図２４の等価回路の周波数特性をグラフで示す説明図である。
【図２６】図２２に示したＬＰＦ１０の実際の回路構成を示す説明図である。
【図２７】図２６に示したＬＰＦ１０に入力されるクロックの波形を示す説明図である。
【符号の説明】
【０１０９】
１０、１００、２００ ＬＰＦ
２１０、２２０、２３０ フライングキャパシタ
３００ 通信装置
３１０ データ生成部
３２０ 信号処理回路
３３０ 周波数変換器
３４０ ローカル信号発生器
３５０ 電力増幅器
３６０ 帯域制限用フィルタ
３７０ アンテナ
【技術分野】
【０００１】
本発明は、フィルタ回路および通信装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスの微細化に伴い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路の電源電圧は低下する傾向にある。かかるＣＭＯＳプロセスの微細化により従来の回路手法でＲＦ回路を実装しようとすると、電圧余裕が不足して信号振幅のダイナミックレンジが狭くなる問題がある。一方、ＣＭＯＳプロセスの微細化によりトランジスタの遮断周波数は上昇するので、高速なスイッチング動作を時間に正確に行う動作に適しているという利点がある。また、リソグラフィーが高精度化するため、キャパシタの容量比が正確になる利点もある。
【０００３】
ＣＭＯＳプロセスの微細化で生じる問題点を回避して利点を享受するために、ＲＦ回路に離散時間信号処理の概念を取り入れた新しい技術が、デジタルＲＦ技術である。そして、デジタルＲＦ技術分野の主要な回路として、チャージドメインフィルタ（Ｃｈａｒｇｅ Ｄｏｍａｉｎ Ｆｉｌｔｅｒ）がある。チャージドメインフィルタは、トランスコンダクタンスアンプとスイッチとキャパシタから構成されるフィルタ回路である。チャージドメインフィルタは、クロックに同期して電荷の蓄積と放出を行うことでアナログ信号のサンプリングを行い、離散時間信号処理によるフィルタリングやデシメーションなどを行う回路である。
【０００４】
チャージドメインフィルタの従来例として、非特許文献１で示されるような、チャージドメイン２次ＩＩＲ−ＬＰＦ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）がある。非特許文献１で示された、チャージドメイン２次ＩＩＲ ＬＰＦは、簡単なチャージドメイン回路で実現できるという利点がある。
【０００５】
【非特許文献１】S. Manetti and A. Liberatore,“Switched-capacitor lowpass filter without active components,”Electron. Lett.,1980, 16, pp. 883-885
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、非特許文献１で示される従来のチャージドメイン２次ＩＩＲ−ＬＰＦは、カットオフ周波数の付近では減衰特性が緩やかであり、急峻な特性を備えるフィルタを構成することができないという問題があった。
【０００７】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能な、新規かつ改良されたフィルタ回路およびフィルタ回路を備えた通信装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路が提供される。
【０００９】
かかる構成によれば、フライングキャパシタは入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転し、キャパシタはフライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられる。その結果、フライングキャパシタと並列に設けられるキャパシタにより、急峻な減衰特性を備えるフィルタ回路を提供することができる。
【００１０】
フライングキャパシタは、出力端から入力端へ切り替わってからフライングキャパシタに入力されるクロック周期のＪ（Ｊは１以上の自然数）クロック分遅延して入力端から出力端へ切り替わり、入力端から出力端へ切り替わってからクロック周期のＫ（Ｋは１以上の自然数）クロック分遅延して出力端から入力端へ切り替わるようにしてもよい。
【００１１】
Ｊの値は可変であってもよい。また、Ｊの値は可変であり、ＪとＫとの和は一定であってもよい。また、Ｊの値は可変であり、Ｋの値は一定であってもよい。
【００１２】
フライングキャパシタおよびキャパシタの組を縦続接続してもよい。
【００１３】
キャパシタの容量は、フライングキャパシタを構成するキャパシタの容量のＭ倍であってもよい。なお、Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が実数となる場合の値である。また、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。また、Ｍの値が負の場合は、フライングキャパシタを差動構成にし、キャパシタをフライングキャパシタの正相側と逆相側との間に設けるようにしてもよい。
【００１４】
キャパシタの容量は、フライングキャパシタを構成するキャパシタの容量のＭ倍であってもよい。なお、Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が虚数となる場合の値である。また、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。また、差動構成にしたフライングキャパシタを２つ備え、一方のフライングキャパシタには複素電圧で表される電圧が供給されるようにしてもよい。
【００１５】
また、上記課題を解決するために、本発明の別の観点によれば、上記フィルタ回路を備える、通信装置が提供される。
【発明の効果】
【００１６】
以上説明したように本発明によれば、急峻な減衰特性を備えることが可能な、新規かつ改良されたフィルタ回路および通信装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
また、以下の順序に従って本発明の好適な実施の形態について詳細に説明する。
＜１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦ＞
［１−１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの構成］
［１−２．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの問題点］
＜２．本発明の一実施形態にかかるＬＰＦ＞
［２−１．本発明の一実施形態にかかるＬＰＦの構成］
［２−２．本発明の一実施形態にかかるＬＰＦの伝達関数］
［２−３．本発明の一実施形態にかかるＬＰＦの周波数特性］
［２−４．本発明の一実施形態にかかるＬＰＦの回路構成例］
［２−５．本発明の一実施形態にかかるＬＰＦの変形例］
＜３．本発明の一実施形態にかかるＬＰＦを備えた通信装置＞
＜４．まとめ＞
【００１９】
＜１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦ＞
まず、本発明の好適な実施の形態について詳細に説明する前に、従来のチャージドメイン２次ＩＩＲ−ＬＰＦの説明およびその問題点について説明する。
【００２０】
［１−１．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの構成］
図２２は、非特許文献１で開示された、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について示す説明図である。以下、図２２を用いて従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について説明する。
【００２１】
図２２に示したように、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０は、電源１１と、トランスコンダクタンスアンプｇｍと、キャパシタＣｈ１、Ｃｈ２、Ｃｒ１、Ｃｒ２と、を含んで構成される。
【００２２】
電源１１は交流電源であり、入力電圧信号Ｖｉｎを出力する。トランスコンダクタンスアンプｇｍは、電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプであり、図２２のＡ点に、電源１１からの入力電圧信号Ｖｉｎに比例した振幅の電流を出力し、キャパシタＣｈ１を充電する。
【００２３】
キャパシタＣｒ１、Ｃｒ２は、ＬＰＦ１０に入力されるクロックに同期して、Ａ点側とＢ点側とを交互に移動するように構成されている。キャパシタＣｒ１、Ｃｒ２がＡ点側とＢ点側とを交互に移動することで、キャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。その結果、キャパシタＣｈ２が充電され、図２２のＢ点に電圧が生じて、出力電圧信号Ｖｏｕｔを出力することができる。
【００２４】
ここで、キャパシタＣｒ１、Ｃｒ２の移動の規則性について図２３を用いて説明する。キャパシタＣｒ１、Ｃｒ２は、図２２のＡ点側からＢ点側に移動する場合には同じ極性で平行移動する。一方図２２のＢ点側からＡ点側に移動する場合には、キャパシタＣｒ１、Ｃｒ２は極性を反転させて移動する。図２３はキャパシタＣｒ１、Ｃｒ２の移動の様子を示したものであり、キャパシタＣｒ１、Ｃｒ２には、それぞれ極性を示す正負の符号を付している。図２３の（１）を説明の便宜上、第１の状態と称する。第１の状態では、キャパシタＣｒ１は図２２のＡ側、キャパシタＣｒ２は図２２のＢ側に、それぞれ正極性で位置していることを表している。
【００２５】
続く図２３の（２）を説明の便宜上、第２の状態と称する。第２の状態では、キャパシタＣｒ１は図２２のＢ側が正極性となるように移動しているが、キャパシタＣｒ２は図２２のＡ側が負極性となるように、すなわち極性が反転するように移動している。
【００２６】
続く図２３の（３）を説明の便宜上、第３の状態と称する。第３の状態では、第２の状態で極性が反転したキャパシタＣｒ２は図２２のＢ側が負極性となるように移動しているが、キャパシタＣｒ１は図２２のＡ側が負極性となるように、すなわち極性が反転するように移動している。
【００２７】
続く図２３の（４）を説明の便宜上、第４の状態と称する。第４の状態では、第３の状態で極性が反転したキャパシタＣｒ１は図２２のＢ側が負極性となるように移動しているが、キャパシタＣｒ２は図２２のＡ側が正極性となるように、すなわち極性が反転するように移動している。
【００２８】
そして、第４の状態の次の状態では、キャパシタＣｒ２は図２２のＢ側が正極性となるように、キャパシタＣｒ１は図２２のＡ側が正極性となるように、すなわち極性が反転するように移動している。これは第１の状態と同じ状態である。このように、第１の状態から第４の状態をクロックに同期しながら繰り返すことでキャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。
【００２９】
図２２に示したＬＰＦ１０の伝達関数を求めるにあたり、ＬＰＦ１０をｚドメイン等価回路に変換する。図２４は、図２２に示したＬＰＦ１０をｚドメイン等価回路に変換したものを示す説明図である。図２４に示した図では、Ｔｓはサンプリングクロックの周期、キャパシタＣｒ１、Ｃｒ２の容量をいずれもＣｒ、キャパシタＣｈ１，Ｃｈ２の容量をいずれもＣｒ（Ｎ−１）としている。また、図２４に示した図で電流源として図示したものは、１サンプルあたり、矢印の方向に電荷が流れることを示しており、図２４に示した図において、長方形で図示したものはコンダクタンスを示している。
【００３０】
図２４のＡ点の電圧Ｖ１及びＢ点の電圧Ｖ２を、キルヒホッフ第１の法則により求めると、下記の数式１、数式２の通りとなる。
【００３１】
【数１】
・・・（数式１）
・・・（数式２）
【００３２】
上記数式１、数式２から、Ｖ２／ＶＩＮを求めると下記の数式３の通りとなる。
【００３３】
【数２】
・・・（数式３）
【００３４】
上記数式３において、Ｎ＝１０、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｈ＝４．５［ｐＦ］、Ｃｒ＝０．５［ｐＦ］とし、さらにクロックによるチャージサンプリングが矩形の時間窓で行われることを考慮して、図２４の等価回路の周波数特性を求める。図２５は、上記数式３に上記の値を代入して得られる、図２４の等価回路の周波数特性をグラフで示す説明図である。図２５に示したように、図２４の等価回路はおよそ１８ＭＨｚ付近から緩やかに減衰するＬＰＦの特性を有していることが分かる。
【００３５】
図２６は、図２２に示したＬＰＦ１０の実際の回路構成を示す説明図である。また、図２７は、図２６に示したＬＰＦ１０に入力されるクロックの波形を示す説明図である。図２６に示した回路構成は、図２２に示した構成からキャパシタ部分のみを抜き出して図示したものである。図２７に示した各クロックは、図２６に示した各スイッチに対応するものであり、図２６の各スイッチは図２７に示したクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００３６】
図２６に示したＬＰＦ１０の動作について説明する。クロックＳ１、クロックＳ１，２およびクロックＳ１，４がＨｉレベルの状態になると、図５のスイッチＳ１、スイッチＳ１，２およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１に移動し、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。
【００３７】
続いて、クロックＳ２、クロックＳ１，２およびクロックＳ２，３がＨｉレベルの状態になると、図２６のスイッチＳ２、スイッチＳ１，２およびスイッチＳ２，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、極が反転したキャパシタＣｒ２に移動する。
【００３８】
続いて、クロックＳ３、クロックＳ２，３およびクロックＳ３，４がＨｉレベルの状態になると、図２６のスイッチＳ３、スイッチＳ２，３およびスイッチＳ３，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ１は、ＧＮＤに接続される極が反転し、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１に移動する。
【００３９】
続いて、クロックＳ４、クロックＳ３，４およびクロックＳ１，４がＨｉレベルの状態になると、図２６のスイッチＳ４、スイッチＳ３，４およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。また、キャパシタＣｒ２は、ＧＮＤに接続される極が反転し、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ２に移動する。
【００４０】
このようにクロックのＨｉ・Ｌｏｗレベルの切り替えに応じてスイッチのオン・オフを繰り返すことで、キャパシタＣｈ１に蓄積された電荷がキャパシタＣｒ１、Ｃｒ２を介してキャパシタＣｈ２に移動する。結果として、ＬＰＦ１０は図２５に示したような周波数通過特性を有するＬＰＦとして動作する。図２６に示したように、キャパシタＣｒ１、Ｃｒ２の両端の極性を切り替えて移動する動作のことを、一般にフライングキャパシタ（Ｆｌｙｉｎｇ Ｃａｐａｃｉｔｏｒ）方式と呼ぶ。
【００４１】
［１−２．従来のチャージドメイン２次ＩＩＲ−ＬＰＦの問題点］
このように、非特許文献１で開示された、従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０は、簡単なチャージドメイン回路で２次ＩＩＲ−ＬＰＦが実現できるという利点がある。しかしながら、図２５に示したように、カットオフ周波数（−３ｄＢに相当する周波数）付近では減衰特性が緩やかで、急峻なフィルタが構成できないという問題点がある。
【００４２】
そこで本発明では、周波数特性にノッチを付加することで急峻な減衰特性を有するチャージドメインＬＰＦ回路を実現することを目的とする。以下、本発明の好適な実施の形態について、図面を参照しながら詳細に説明する。
【００４３】
＜２．本発明の一実施形態にかかるＬＰＦ＞
［２−１．本発明の一実施形態にかかるＬＰＦの構成］
図１は、本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について示す説明図である。以下、図１を用いて本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００（以下、単に「ＬＰＦ１００」とも称する）の構成について説明する。
【００４４】
図１に示したように、本発明の一実施形態にかかるＬＰＦ１００は、電源１０１と、トランスコンダクタンスアンプｇｍと、キャパシタＣｈ１、Ｃｈ２、Ｃｒ１、Ｃｒ２、Ｃｘと、を含んで構成される。
【００４５】
電源１０１は交流電源であり、入力電圧信号Ｖｉｎを出力する。トランスコンダクタンスアンプｇｍは、電圧信号を電流信号に変換して出力するトランスコンダクタンスアンプであり、図１のＡ点に、電源１０１からの入力電圧信号Ｖｉｎに比例した振幅の電流を出力し、キャパシタＣｈ１およびキャパシタＣｘを充電する。
【００４６】
キャパシタＣｒ１、Ｃｒ２は、ＬＰＦ１００に入力されるクロックに同期して、Ａ点側とＢ点側とを交互に移動するように構成されている。キャパシタＣｒ１、Ｃｒ２がＡ点側とＢ点側とを交互に移動することで、キャパシタＣｈ１とキャパシタＣｈ２との間で電荷の授受を行うことができる。その結果、キャパシタＣｈ２が充電され、図１のＢ点に電圧が生じて、出力電圧信号Ｖｏｕｔを出力することができる。
【００４７】
図１に示したＬＰＦ１００が図２２に示した従来のＬＰＦ１０と異なるのは、Ａ点とＢ点との間にキャパシタＣｘを設けている点である。また、従来のＬＰＦ１０と異なり、キャパシタＣｒ１、Ｃｒ２がＡ点側からＢ点側に移動するときの遅延時間をJクロック、Ｂ点側からＡ点側に移動するときの遅延時間をＫクロックとしている。なお、Ｊ、Ｋはともに１以上の自然数である。
【００４８】
［２−２．本発明の一実施形態にかかるＬＰＦの伝達関数］
以上、本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について説明した。ここで、図１に示したＬＰＦ１００の伝達関数を求めるにあたり、ＬＰＦ１００をｚドメイン等価回路に変換する。図２は、図１に示したＬＰＦ１００をｚドメイン等価回路に変換したものを示す説明図である。図２に示した図では、Ｔｓはサンプリングクロックの周期、キャパシタＣｒ１、Ｃｒ２の容量をいずれもＣｒ、キャパシタＣｘの容量をＣｒのＭ倍のＭ・Ｃｒ、キャパシタＣｈ１、Ｃｈ２の容量をいずれもＣｒ（Ｎ−１）としている。また、図２に示した図で電流源として図示したものは、１サンプルあたり、矢印の方向に電荷が流れることを示しており、図２に示した図において、長方形で図示したものはコンダクタンスを示している。
【００４９】
図２のＡ点の電圧Ｖ１及びＢ点の電圧Ｖ２を、キルヒホッフ第１の法則により求めると、下記の数式４、数式５の通りとなる。
【００５０】
【数３】
・・・（数式４）
・・・（数式５）
【００５１】
なお、上記数式４、数式５において、Ｐ（ｚ）およびＱ（ｚ）はそれぞれ下記の数式６、数式７で示したものである。
【００５２】
【数４】
・・・（数式６）
・・・（数式７）
【００５３】
上記数式４〜数式７を用いて、Ｖ２／Ｖｉｎを求めると、以下の数式８となる。
【００５４】
【数５】
・・・（数式８）
【００５５】
ただし、上記数式８において、Ｗ１（ｚ）は下記の数式９で示したものである。
【００５６】
【数６】
・・・（数式９）
【００５７】
［２−３．本発明の一実施形態にかかるＬＰＦの周波数特性］
このように、図１に示したＬＰＦ１００の伝達関数が求まった。ここで、図２に示したＬＰＦ１００の等価回路において、Ｎ＝１０、Ｍ＝１．６１８、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝０．５［ｐＦ］と設定する。そして、Ｊ＋Ｋ＝４の範囲でさらにＪとＫの組合せをパラメータとして、上記数式８からＬＰＦ１００の周波数特性を求めると、図３に示したような周波数特性となる。図３では、Ｊ＝１，Ｋ＝３の場合、Ｊ＝２，Ｋ＝２の場合、Ｊ＝３，Ｋ＝１の場合の３通りについてそれぞれ周波数特性を示している。
【００５８】
図２５に示した従来のＬＰＦ１０の周波数特性と、図３に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性とを比較すると、Ｊ＝１，Ｋ＝３の場合に、図２５に示した従来のＬＰＦ１０の周波数特性と同じ周波数特性になっていることが分かる。一方、Ｊ＝３，Ｋ＝１の場合は１００［ＭＨｚ］において−５０［ｄＢ］の深いノッチが生じており、急峻な減衰特性になっていることが分かる。また、Ｊ＝２，Ｋ＝２の場合は１５０［ＭＨｚ］付近におよそ−３７［ｄＢ］の緩やかなノッチが生じていることが分かる。このようにパラメータを設定することで、決まった周波数にノッチを生じさせることができ、急峻な減衰特性を有するＬＰＦを得ることができる。
【００５９】
ここで、図３に示したように、本発明の一実施形態にかかるＬＰＦ１００の周波数特性にノッチが生じる条件について説明する。ノッチが生じるということは、その周波数においては図２のＡ点の電圧Ｖ１とは無関係に、Ｂ点の電圧Ｖ２がゼロになるということである。従って上記数式５の分子にＶ２＝０を代入して整理すると、以下の数式１０を導くことが出来る。
【００６０】
【数７】
・・・（数式１０）
【００６１】
この数式１０のｚにｚ＝ｅｘｐ（ｊ・２π・ｆ・Ｔｓ）を代入してＭについて解くと、下記の数式１１が導かれる。
【００６２】
【数８】
・・・（数式１１）
【００６３】
この数式１１で求めたＭの実部および虚部を、Ｊ＝１，２，３の場合について、それぞれサンプリング周波数Ｔｓで正規化した周波数を横軸にしてグラフ化することで、ノッチが生じる正規化周波数とＭの値とを、Ｊをパラメータとして導くことができる。図４は、Ｊ＝１の場合における正規化周波数とＭの実部および虚部との関係をグラフで示す説明図であり、図５は、Ｊ＝２の場合における正規化周波数とＭの実部および虚部との関係をグラフ示す説明図である。そして、図６はＪ＝３の場合における正規化周波数とＭの実部および虚部との関係をグラフ示す説明図である。
【００６４】
数式１１におけるＭの実部は偶関数であり、虚部は奇関数である。従って、Ｍが実数になる場合は正と負の周波数でＭの値が等しくなる。この条件から、ノッチの正規化周波数とＭの値とを、Jをパラメータとして求めることができる。
【００６５】
図４に示したＪ＝１の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／２の場合で、図４のグラフから、正規化周波数が１／２の場合のＭの値は０．５となる。なお、図４に示したように、Ｊ＝１の場合はＭの値は０．５で一定となる。
【００６６】
図５で示したＪ＝２の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／６、または３／６（＝１／２）の場合である。図５のグラフから、正規化周波数が１／６の場合のＭの値は１．０となり、正規化周波数が１／２の場合はＭの値は−０．５となる。
【００６７】
図６で示したＪ＝３の場合は、Ｍが実数となるのは虚部が０の場合、すなわち正規化周波数が１／１０、３／１０または５／１０（＝１／２）の場合である。図６のグラフから、正規化周波数が１／１０の場合のＭの値は１．６１８となり、正規化周波数が３／１０の場合はＭの値は−０．６１８となり、正規化周波数が１／２の場合はＭの値が０．５となる。
【００６８】
ここで、Ｊ＝２，３の場合には、Ｍの値が負となることがある。これは、図１に示したキャパシタＣｘの容量が負になるということではない。例えば図７に示したように、ＩＩＲ−ＬＰＦを差動構成にして、差動回路の正相側のＡ点と逆相側のＢＸ点、および逆相側のＡＸ点と正相側のＢ点を接続して、キャパシタＣｘを正相側と逆相側との間に交差接続することを意味する。
【００６９】
続いてＭの値が実部を含まずに純虚数となる場合を考える。図４に示したＪ＝１の場合は、Ｍの値は０．５で一定となるので、Ｍの値は実部を含まない純虚数にはならない。
【００７０】
図５で示したＪ＝２の場合は、Ｍが実部を含まない純虚数となるのは実部が０の場合、すなわち正規化周波数が１／３、または−１／３の場合である。図５のグラフから、正規化周波数が−１／３の場合には、Ｍの値は−ｊ＊０．５７７となり、正規化周波数が１／３の場合には、Ｍの値はｊ＊０．５７７となる。
【００７１】
図６で示したＪ＝３の場合は、Ｍが実部を含まない純虚数となるのは実部が０の場合、すなわち正規化周波数が１／５、−１／５、２／５、−２／５の場合である。図６のグラフから、正規化周波数が−１／５の場合には、Ｍの値は−ｊ＊０．８５１となり、正規化周波数が１／５の場合には、Ｍの値はｊ＊０．８５１となる。また正規化周波数が−２／５の場合には、Ｍの値は−ｊ＊０．５２６となり、正規化周波数が２／５の場合には、Ｍの値はｊ＊０．５２６となる。
【００７２】
ここで、Ｊ＝２，３の場合には、Ｍの値が純虚数になることがある。これが、図１に示したキャパシタＣｘの容量が純虚数になるということではない。例えば図８に示したように、２組の差動回路を用いて複素電圧を扱えるようにすることを意味する。図８に示した差動回路では、虚数側のｊＡ点と実数側のＢ点、および虚数側のｊＡＸ点と実数側のＢＸ点、および実数側のＡ点と虚数側のｊＢ点、および実数側のＡＸ点と虚数側のｊＢＸ点を、それぞれＣｘで接続することを意味する。
【００７３】
図３に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性を、カットオフ周波数付近で拡大したものを図９に示す。図９に示したように、通過帯域内では１０［ＭＨｚ］程度まで３つの周波数特性が重なっている。従って、Ｊの値の変化によらずに周波数特性がほぼ等しいことがわかる。
【００７４】
次に、Ｎ＝１０、Ｍ＝１．６１８、Ｔｓ＝１．０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝０．５［ｐＦ］に設定し、さらにＫ＝１で一定にしてJだけをパラメータとして上記数式８からＬＰＦ１００の周波数特性を求めると、図１０に示したような周波数特性となる。
【００７５】
図３に示した周波数特性と図１０に示した周波数特性とを比較すると、全般的にはほぼ同じ周波数特性と示しているように見える。ここで、図１０に示した本発明の一実施形態にかかるＬＰＦ１００の周波数特性を、カットオフ周波数付近で拡大したものを図１１に示す。図１１に示したグラフによれば、通過帯域内の１０［ＭＨｚ］では３本のグラフが異なっており、またカットオフ周波数の２３［ＭＨｚ］付近で３本のグラフが交わっていることが分かる。このように、Ｋの値、すなわちＬＰＦ１００のＢ点側からＡ点側にキャパシタＣｒ１，Ｃｒ２が移動する場合の遅延クロック数を固定にする。そして、ＬＰＦ１００のＡ点側からＢ点側にキャパシタＣｒ１，Ｃｒ２が移動する場合の遅延クロック数Ｊを変化させることによって、ＬＰＦ１００の周波数特性を変化させることが出来る。
【００７６】
［２−４．本発明の一実施形態にかかるＬＰＦの回路構成例］
図１２は、本発明の一実施形態にかかるＬＰＦ１００において、Ｊ＝３、Ｋ＝１の回路構成例について示す説明図である。図１３は、図１２に示したＬＰＦ１００に入力されるクロックの波形を示す説明図である。図１２に示した回路構成は、図１に示した構成からキャパシタ部分のみを抜き出して図示したものである。図１３の各クロックは、図１２に示した各スイッチに対応するものであり、図１２の各スイッチは図１３に示すクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００７７】
図１２に示したＬＰＦ１００の動作について説明する。クロックＳ１、クロックＳ１，４およびクロックＳ６，１がＨｉレベルの状態になると、図１２のスイッチＳ１、スイッチＳ１，４およびスイッチＳ６，１がオンになる。これらのスイッチがオンになると、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよびキャパシタＣｒ１に移動し、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。
【００７８】
続いて、クロックＳ２、クロックＳ２，５およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ２、スイッチＳ２，５およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ３に蓄積された電荷がキャパシタＣｈ２に移動する。またキャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ２に移動する。すなわち、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ２の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ２に移動することになる。
【００７９】
続いて、クロックＳ３、クロックＳ３，６およびクロックＳ８，３がＨｉレベルの状態になると、図１２のスイッチＳ３、スイッチＳ３，６およびスイッチＳ８，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８０】
続いて、クロックＳ４、クロックＳ４，７およびクロックＳ１，４がＨｉレベルの状態になると、図１２のスイッチＳ４、スイッチＳ４，７およびスイッチＳ１，４がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ１に蓄積されてから３クロック後に、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ４はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ４に移動する。すなわち、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ４の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ４に移動することになる。
【００８１】
続いて、クロックＳ５、クロックＳ２，５およびクロックＳ５，８がＨｉレベルの状態になると、図１２のスイッチＳ５、スイッチＳ２，５およびスイッチＳ５，８がオンになる。これらのスイッチがオンになると、キャパシタＣｒ２に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ２に蓄積されてから３クロック後に、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ１はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ１に移動する。すなわち、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ１の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ１に移動することになる。
【００８２】
続いて、クロックＳ６、クロックＳ３，６およびクロックＳ６，１がＨｉレベルの状態になると、図１２のスイッチＳ６、スイッチＳ３，６およびスイッチＳ６，１がオンになる。これらのスイッチがオンになると、キャパシタＣｒ３に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ３に蓄積されてから３クロック後に、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ２はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ２に移動する。すなわち、キャパシタＣｒ２の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ２の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ２に移動することになる。
【００８３】
続いて、クロックＳ７、クロックＳ４，７およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ７、スイッチＳ４，７およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ４に蓄積されてから３クロック後に、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８４】
続いて、クロックＳ７、クロックＳ４，７およびクロックＳ７，２がＨｉレベルの状態になると、図１２のスイッチＳ７、スイッチＳ４，７およびスイッチＳ７，２がオンになる。これらのスイッチがオンになると、キャパシタＣｒ４に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ４に蓄積されてから３クロック後に、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ３はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ３に移動する。すなわち、キャパシタＣｒ３の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ３の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ３に移動することになる。
【００８５】
続いて、クロックＳ８、クロックＳ５，８およびクロックＳ８，３がＨｉレベルの状態になると、図１２のスイッチＳ８、スイッチＳ５，８およびスイッチＳ８，３がオンになる。これらのスイッチがオンになると、キャパシタＣｒ１に蓄積された電荷がキャパシタＣｈ２に移動する。すなわち、キャパシタＣｈ１の電荷がキャパシタＣｒ１に蓄積されてから３クロック後に、キャパシタＣｒ１の電荷がキャパシタＣｈ２に移動することになる。またキャパシタＣｒ４はＧＮＤに接続される極が反転する。そして、キャパシタＣｈ１に蓄積された電荷が、キャパシタＣｘおよび極が反転したキャパシタＣｒ４に移動する。すなわち、キャパシタＣｒ４の電荷がキャパシタＣｈ２に移動してから１クロック後に、キャパシタＣｒ４の極が反転し、キャパシタＣｈ１の電荷がキャパシタＣｒ４に移動することになる。
【００８６】
このようにクロックのＨｉ・Ｌｏｗ状態の変化に伴って各スイッチのオン・オフを切り替えることで、図１に示したＬＰＦ１００を実現することができる。適切にキャパシタの容量とスイッチの切り替えタイミングを調整し、各スイッチのオン・オフを切り替えてキャパシタ間で電荷を授受することで、図３に示したような周波数特性を備えるＬＰＦを実現することができる。また、キャパシタＣｒ１、Ｃｒ２のＡ点側からＢ点側、またはＢ点側からＡ点側への移動のタイミング（遅延時間）を制御することで、周波数特性におけるノッチの深さを切り替えたり、またノッチを生じさせなくしたりすることができる。
【００８７】
［２−５．本発明の一実施形態にかかるＬＰＦの変形例］
次に、チャージドメインＩＩＲ−ＬＰＦを３段に縦続接続して、周波数特性にノッチが３箇所現れる急峻なＬＰＦを構成した場合について説明する。図１４は、本発明の一実施形態の変形例にかかるＬＰＦ２００の構成について示す説明図である。
【００８８】
図１４に示したＬＰＦ２００は、図１に示したＬＰＦ１００におけるフライングキャパシタ部分を差動構成にしたものを３つ縦続接続した構成を有している。フライングキャパシタ２１０は、Ｊ＝１、Ｋ＝３に設定したフライングキャパシタであり、フライングキャパシタ２２０は、Ｊ＝３、Ｋ＝１に設定したフライングキャパシタである。そして、フライングキャパシタ２３０は、Ｊ＝２、Ｋ＝２に設定したフライングキャパシタである。また、フライングキャパシタ２１０の両端にはキャパシタＣｘ１を、フライングキャパシタ２２０の両端にはキャパシタＣｘ２を、フライングキャパシタ２３０の両端にはキャパシタＣｘ３を、それぞれ設けている。
【００８９】
フライングキャパシタ２１０、２２０、２３０には、それぞれ容量Ｃｒを有するキャパシタＣｒが備えられている。また、キャパシタＣｘ１の容量は、ＣｒのＭ１倍とし、キャパシタＣｘ２の容量は、ＣｒのＭ２倍とし、キャパシタＣｘ３の容量は、ＣｒのＭ３倍とする。
【００９０】
また、キャパシタＣｘ２は、差動構成にしたフライングキャパシタ２２０の、逆相側のＶ２Ｘ点と正相側のＶ３点との間、および正相側のＶ２点と逆相側のＶ３Ｘ点との間を接続するように設けられている。
【００９１】
フライングキャパシタ２１０、２２０、２３０の回路構成例を、それぞれ図１５、図１６、図１７に、ＬＰＦ２００に入力されるクロックの波形を図１８に、それぞれ示す。図１８の各クロックは、図１５、図１６、図１７に示したフライングキャパシタ２１０、２２０、２３０の各スイッチに対応するものである。図１５、図１６、図１７の各スイッチは、図１８に示すクロックがＨｉレベルのときにオンになり、Ｌｏｗレベルのときにオフになる。
【００９２】
フライングキャパシタ２１０の動作について説明する。クロックＳ１がＨｉレベルの状態になるとスイッチＳ１がオンになり、スイッチＳ１によってＶ１点およびＶ１Ａ点と接続されるキャパシタＣｒに、入力側のキャパシタＣｈから電荷が送られる。スイッチＳ１によってＶ２点およびＶ２Ａ点と接続されるキャパシタＣｒに蓄積されている電荷は、出力側のキャパシタＣｈへ送られる。クロックＳ１がＬｏｗレベルになり、クロックＳ２がＨｉレベルの状態になると、スイッチＳ２がオンになり、クロックＳ１がＨｉレベルの期間で電荷が蓄積されたキャパシタＣｒから出力側のキャパシタＣｈへ電荷が送られる。従って、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから１クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動することになる。
【００９３】
そして、クロックＳ２がＨｉレベルの状態となってから３クロック周期後にクロックＳ５がＨｉレベルの状態となると、スイッチＳ１によってＶ１点と接続されたキャパシタＣｒは、逆相側のＶ１Ｘ点に接続される。同様に、スイッチＳ１によってＶ１Ｘ点と接続されたキャパシタＣｒは、逆相側のＶ１点に接続される。従って、出力側のキャパシタＣｈへ電荷が移動してから３クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。
【００９４】
その他のキャパシタＣｒについても、クロックのＨｉ・Ｌｏｗ状態の切り替わりによるスイッチのスイッチング動作によって、電荷の授受や極性の反転が行われる。
【００９５】
なお、ここではフライングキャパシタ２１０を例に挙げて説明したが、フライングキャパシタ２２０、２３０についても同様にスイッチング動作が行われ、キャパシタＣｒの極性が切り替わりながら、入力側と出力側との間での電荷の移動が行われる。フライングキャパシタ２２０では、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから３クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動する。そして、出力側のキャパシタＣｈへ電荷が移動してから１クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。同様に、フライングキャパシタ２３０では、入力側のキャパシタＣｈの電荷がキャパシタＣｒに蓄積されてから２クロック後に、キャパシタＣｒの電荷が出力側のキャパシタＣｈに移動する。そして、出力側のキャパシタＣｈへ電荷が移動してから２クロック後に、キャパシタＣｒは極性が反転した状態で入力側のキャパシタＣｈに接続されることになる。
【００９６】
フライングキャパシタ２１０の各パラメータは、Ｊ＝１、Ｋ＝３、Ｍ１＝０．５とする。このようにフライングキャパシタ２１０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の１／２の周波数にノッチを生成することができる。またフライングキャパシタ２２０の各パラメータは、Ｊ＝３、Ｋ＝１、Ｍ２＝−０．６１８とする。このようにフライングキャパシタ２２０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の３／１０の周波数にノッチを生成することができる。またフライングキャパシタ２３０の各パラメータは、Ｊ＝２、Ｋ＝２、Ｍ２＝１．０とする。このようにフライングキャパシタ２３０のパラメータを設定することで、ＬＰＦ２００の周波数特性において、サンプリング周波数の１／６の周波数にノッチを生成することができる。
【００９７】
図１４に示したＬＰＦ２００の周波数特性を図１９に、群遅延特性を図２０に、それぞれ示す。なお、サンプリング周波数＝５０［ＭＨｚ］、Ｔｓ＝２０［ｎｓ］、Ｇｍ＝１［ｍＳ］、Ｃｒ＝２［ｐＦ］、Ｃｈ＝７［ｐＦ］、Ｃｘ１＝１．０［ｐＦ］、Ｃｘ２＝１．２３６［ｐＦ］、Ｃｘ３＝２．０［ｐＦ］とする。図１９に示したように、図１４に示したＬＰＦ２００は、サンプリング周波数の１／６の周波数、３／１０の周波数、および１／２の周波数にノッチが生じるような周波数特性を有する。
【００９８】
そして、図２０に示した、ＬＰＦ２００の群遅延特性によれば、周波数通過帯域（約２［ＭＨｚ］以下）の群遅延時間の変動は約４０［ｎｓ］程度であり、周波数通過帯域における群遅延特性は比較的平坦となっている。
【００９９】
このように、パラメータを変化させた複数のチャージドメインＩＩＲ−ＬＰＦを縦続接続することで、複数の周波数にノッチを生じさせる周波数特性を有し、また群遅延特性も比較的良好なＬＰＦを実現することができる。
【０１００】
＜３．本発明の一実施形態にかかるＬＰＦを備えた通信装置＞
次に、本発明の一実施形態にかかるＬＰＦを備えた通信装置の構成について説明する説明図である。図２１は、本発明の一実施形態にかかるＬＰＦを備えた通信装置３００の構成に付いて示す説明図である。
【０１０１】
図２１に示したように、本発明の一実施形態にかかるＬＰＦを備えた通信装置３００は、データ生成部３１０と、信号処理回路３２０と、周波数変換器３４０と、ローカル信号発生器３３０と、電力増幅器３５０と、帯域制限用フィルタ３６０と、アンテナ３７０と、を含んで構成される。
【０１０２】
通信装置３００から送信すべきデータはデータ生成部３１０で生成され、信号処理回路３２０に入力される。信号処理回路３２０では、Ｄ／Ａ変換、符号化及び変調などの処理が施されることにより、ベースバンドまたはＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ；中間周波数）帯の送信信号が生成される。信号処理回路３２０からの送信信号は周波数変換器（ミキサ）３３０に入力され、ローカル信号発生器３４０からのローカル信号と乗算される。送信信号がローカル信号と乗算されることによって、送信信号はＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）帯の信号に周波数変換、すなわちアップコンバートされる。
【０１０３】
周波数変換器３３０でアップコンバートされて得られるＲＦ信号は、電力増幅器３５０によって増幅された後、帯域制限用フィルタ３６０に入力される。そしてＲＦ信号は、帯域制限用フィルタ３６０で帯域制限を受けて不要な周波数成分が除去された後、アンテナ３７０に供給される。ここで、帯域制限用フィルタ３６０に、これまでに説明した種々のチャージドメイン２次ＩＩＲ−ＬＰＦ回路を用いることができる。
【０１０４】
＜４．まとめ＞
以上説明したように本発明の一実施形態によれば、フライングキャパシタを挟んでキャパシタＣｘを設け、さらにフライングキャパシタにおける２つのキャパシタＣｒ１、Ｃｒ２の移動に遅延を設けた。このようにＬＰＦを構成することで、周波数特性にノッチが生じるＬＰＦを実現することが出来る。この際に、遅延時間やキャパシタＣｘの容量に関するパラメータを設定することで、決まった周波数にノッチを生じさせることができ、急峻な減衰特性を有するＬＰＦを得ることができる。また、キャパシタＣｒ１、Ｃｒ２が入力側から出力側に移動するときの遅延時間を変化させることで、ノッチの有無を切り替えることが可能となる。また、キャパシタＣｒ１、Ｃｒ２が入力側から出力側に移動するときの遅延時間と出力側から入力側に移動するときの遅延時間との和を一定にした状態で、入力側から出力側に移動するときの遅延時間を変化させる。このように入力側から出力側に移動するときの遅延時間を変化させることで、通過帯域内の周波数特性を等しく保ちながら、ノッチの有無を切り替えることができる。さらに、キャパシタＣｒ１、Ｃｒ２が出力側から入力側に移動するときの遅延時間を一定に保ちながら、入力側から出力側に移動するときの遅延時間を変化させることで、カットオフ周波数を等しく保ちながらノッチの有無を切り替えることができる。
【０１０５】
さらに、フライングキャパシタを差動構成にすることで、フィルタの周波数特性に複素ノッチを生成することが出来る。また、複数のフライングキャパシタを縦列接続することで、フィルタの周波数特性に複数のノッチを生成して急峻な減衰特性を得ることができる。
【０１０６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０７】
本発明は、フィルタ回路および通信装置に適用可能であり、特にフライングキャパシタを用いたフィルタ回路およびフライングキャパシタを用いたフィルタ回路を備えた通信装置に適用可能である。
【図面の簡単な説明】
【０１０８】
【図１】本発明の一実施形態にかかるチャージドメインＩＩＲ−ＬＰＦ１００の構成について示す説明図である。
【図２】図１に示したＬＰＦ１００をｚドメイン等価回路に変換したものを示す説明図である。
【図３】ＬＰＦ１００の周波数特性の一例を示す説明図である。
【図４】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図５】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図６】正規化周波数とＭの実部および虚部との関係をグラフで示す説明図である。
【図７】差動構成にしたチャージドメインＩＩＲ−ＬＰＦの構成例について示す説明図である。
【図８】差動構成にして複素電圧を扱えるようにしたチャージドメインＩＩＲ−ＬＰＦの構成例について示す説明図である。
【図９】図３に示した周波数特性をカットオフ周波数付近で拡大したものを示す説明図である。
【図１０】ＬＰＦ１００の周波数特性の一例を示す説明図である。
【図１１】図１０に示した周波数特性をカットオフ周波数付近で拡大したものを示す説明図である。
【図１２】本発明の一実施形態にかかるＬＰＦ１００の回路構成例について示す説明図である。
【図１３】図１２に示したＬＰＦ１００に入力されるクロックの波形を示す説明図である。
【図１４】本発明の一実施形態の変形例にかかるＬＰＦ２００の構成について示す説明図である。
【図１５】フライングキャパシタの回路構成例を示す説明図である。
【図１６】フライングキャパシタの回路構成例を示す説明図である。
【図１７】フライングキャパシタの回路構成例を示す説明図である。
【図１８】ＬＰＦ２００に入力されるクロックの波形を示す説明図である。
【図１９】図１４に示したＬＰＦ２００の周波数特性を示す説明図である。
【図２０】図１４に示したＬＰＦ２００の群遅延特性を示す説明図である。
【図２１】本発明の一実施形態にかかるＬＰＦを備えた通信装置の構成を示す説明図である。
【図２２】従来のチャージドメイン２次ＩＩＲ−ＬＰＦ１０の構成について示す説明図である。
【図２３】キャパシタの移動の規則性について示す説明図である。
【図２４】図２２に示したＬＰＦ１０をｚドメイン等価回路に変換したものを示す説明図である。
【図２５】図２４の等価回路の周波数特性をグラフで示す説明図である。
【図２６】図２２に示したＬＰＦ１０の実際の回路構成を示す説明図である。
【図２７】図２６に示したＬＰＦ１０に入力されるクロックの波形を示す説明図である。
【符号の説明】
【０１０９】
１０、１００、２００ ＬＰＦ
２１０、２２０、２３０ フライングキャパシタ
３００ 通信装置
３１０ データ生成部
３２０ 信号処理回路
３３０ 周波数変換器
３４０ ローカル信号発生器
３５０ 電力増幅器
３６０ 帯域制限用フィルタ
３７０ アンテナ
【特許請求の範囲】
【請求項１】
入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタと、
前記フライングキャパシタの入力端と出力端との間に、前記フライングキャパシタと並列に設けられるキャパシタと、
を備えるフィルタ回路。
【請求項２】
前記フライングキャパシタは、前記出力端から前記入力端へ切り替わってから前記フライングキャパシタに入力されるクロック周期のＪ（Ｊは１以上の自然数）クロック分遅延して前記入力端から前記出力端へ切り替わり、前記入力端から前記出力端へ切り替わってから前記クロック周期のＫ（Ｋは１以上の自然数）クロック分遅延して前記出力端から前記入力端へ切り替わる、請求項１に記載のフィルタ回路。
【請求項３】
前記Ｊの値は可変である、請求項２に記載のフィルタ回路。
【請求項４】
前記Ｊの値は可変であり、前記Ｊと前記Ｋとの和は一定である、請求項２に記載のフィルタ回路。
【請求項５】
前記Ｊの値は可変であり、前記Ｋの値は一定である、請求項２に記載のフィルタ回路。
【請求項６】
前記フライングキャパシタおよび前記キャパシタの組を縦続接続した、請求項１に記載のフィルタ回路。
【請求項７】
前記キャパシタの容量は、前記フライングキャパシタを構成するキャパシタの容量のＭ倍である、請求項２に記載のフィルタ回路。
（Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が実数となる場合の値である。なお、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。）
【請求項８】
前記Ｍの値が負の場合は、前記フライングキャパシタを差動構成にし、前記キャパシタを前記フライングキャパシタの前記正相側の入力端と逆相側の出力端、および前記正相側の出力端と逆相側の入力端との間に設ける、請求項７に記載のフィルタ回路。
【請求項９】
前記キャパシタの容量は、前記フライングキャパシタを構成するキャパシタの容量のＭ倍である、請求項２に記載のフィルタ回路。
（Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が虚数となる場合の値である。なお、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。）
【請求項１０】
差動構成にした前記フライングキャパシタを２つ備え、一方の前記フライングキャパシタには複素電圧で表される電圧が供給される、請求項９に記載のフィルタ回路。
【請求項１１】
請求項１に記載のフィルタ回路を備える、通信装置。
【請求項１】
入力端から出力端へ切り替わる場合には極性を維持し、出力端から入力端へ切り替わる場合には極性が反転するフライングキャパシタと、
前記フライングキャパシタの入力端と出力端との間に、前記フライングキャパシタと並列に設けられるキャパシタと、
を備えるフィルタ回路。
【請求項２】
前記フライングキャパシタは、前記出力端から前記入力端へ切り替わってから前記フライングキャパシタに入力されるクロック周期のＪ（Ｊは１以上の自然数）クロック分遅延して前記入力端から前記出力端へ切り替わり、前記入力端から前記出力端へ切り替わってから前記クロック周期のＫ（Ｋは１以上の自然数）クロック分遅延して前記出力端から前記入力端へ切り替わる、請求項１に記載のフィルタ回路。
【請求項３】
前記Ｊの値は可変である、請求項２に記載のフィルタ回路。
【請求項４】
前記Ｊの値は可変であり、前記Ｊと前記Ｋとの和は一定である、請求項２に記載のフィルタ回路。
【請求項５】
前記Ｊの値は可変であり、前記Ｋの値は一定である、請求項２に記載のフィルタ回路。
【請求項６】
前記フライングキャパシタおよび前記キャパシタの組を縦続接続した、請求項１に記載のフィルタ回路。
【請求項７】
前記キャパシタの容量は、前記フライングキャパシタを構成するキャパシタの容量のＭ倍である、請求項２に記載のフィルタ回路。
（Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が実数となる場合の値である。なお、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。）
【請求項８】
前記Ｍの値が負の場合は、前記フライングキャパシタを差動構成にし、前記キャパシタを前記フライングキャパシタの前記正相側の入力端と逆相側の出力端、および前記正相側の出力端と逆相側の入力端との間に設ける、請求項７に記載のフィルタ回路。
【請求項９】
前記キャパシタの容量は、前記フライングキャパシタを構成するキャパシタの容量のＭ倍である、請求項２に記載のフィルタ回路。
（Ｍは、Ｍ＝ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ＊Ｊ）／（ｅｘｐ（−ｊ＊２πｆ＊Ｔｓ）−１）が虚数となる場合の値である。なお、Ｔｓはクロック周期、ｆはノッチが生じる周波数である。）
【請求項１０】
差動構成にした前記フライングキャパシタを２つ備え、一方の前記フライングキャパシタには複素電圧で表される電圧が供給される、請求項９に記載のフィルタ回路。
【請求項１１】
請求項１に記載のフィルタ回路を備える、通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１０−１４７９４４（Ｐ２０１０−１４７９４４Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２４６６６（Ｐ２００８−３２４６６６）
【出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]