可変減衰器
【課題】 従来の可変減衰器では、高周波信号を損失少なく通過させる基準状態と、所望の減衰量を得る減衰状態との間で、通過位相差を生じてしまうという課題があった。
【解決手段】 入出力間ＦＥＴ３と並列、定位相可変減衰器４と直列に位相補正用ＦＥＴ５を設置することで、入出力間ＦＥＴ３がオン状態のときは位相補正用ＦＥＴ５をオフ状態とし、入出力間ＦＥＴ３がオフ状態のときは位相補正用ＦＥＴ５をオン状態とすることによって、基準状態と減衰状態との間で通過位相を等しくすることができる。
【解決手段】 入出力間ＦＥＴ３と並列、定位相可変減衰器４と直列に位相補正用ＦＥＴ５を設置することで、入出力間ＦＥＴ３がオン状態のときは位相補正用ＦＥＴ５をオフ状態とし、入出力間ＦＥＴ３がオフ状態のときは位相補正用ＦＥＴ５をオン状態とすることによって、基準状態と減衰状態との間で通過位相を等しくすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波やミリ波等の高周波信号を減衰する可変減衰器に関する。
【背景技術】
【０００２】
従来の可変減衰器は、入力端子と出力端子との間に設けられた入出力間ＦＥＴ（field-effect transistor）と入出力間ＦＥＴのソース電極とドレイン電極間に直列接続された複数のπ型減衰器で構成される。入出力間ＦＥＴをオン状態とし、すべてのπ型減衰器をオフ状態としたときを基準状態、入出力間ＦＥＴをオフ状態とし、１つまたは複数のπ型減衰器をオン状態としたときを減衰状態とすると、高周波信号を損失少なく通過させたい場合は基準状態、所望の減衰量を得たい場合は減衰状態とすることで可変減衰器として動作させていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２８３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の可変減衰器では、基準状態と減衰状態を比べると、入出力間ＦＥＴのオフ容量の作用によって、両者の間に通過位相差が生じてしまうという問題があった。
【０００５】
この発明は、かかる課題を解決するためになされたものであり、高周波信号通過時に、基準状態の通過位相と減衰状態の通過位相を等しくすることができる可変減衰器を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明による可変減衰器は、入力端子と出力端子の間に接続された入出力間ＦＥＴと、上記入出力間ＦＥＴのドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器と、上記少なくとも２つの定位相可変減衰器の間に接続された位相補正用ＦＥＴと、上記入出力間ＦＥＴおよび位相補正用ＦＥＴのオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路とを備えたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、高周波信号の通過時に、基準状態の通過位相と減衰状態の通過位相とを等しくすることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明に係る実施の形態１による可変減衰器の構成を示した図である。
図において、実施の形態１の可変減衰器は、入出力間ＦＥＴ（field-effect transistor）３と、少なくとも２つの定位相可変減衰器４と、位相補正用ＦＥＴ５と、ＦＥＴ制御回路６と、インバータ７から構成される。
【０００９】
入出力間ＦＥＴ３は、入力端子１と出力端子２との間に接続される。少なくとも２つの定位相可変減衰器４は互いに直列に接続され、入出力間ＦＥＴ３のソース電極とドレイン電極の間に並列に接続される。位相補正用ＦＥＴ５は、少なくとも２つの定位相可変減衰器４の間に、ソース電極及びドレイン電極が直列に接続される。ＦＥＴ制御回路６の出力端子は、入出力間ＦＥＴ３のゲート電極に接続される。また、ＦＥＴ制御回路６の出力端子は、インバータ７の入力端子にも接続される。インバータ７の出力端子は、位相補正用ＦＥＴ５のゲート電極に接続される。
【００１０】
次に、実施の形態１の可変減衰器の動作について説明する。
ＦＥＴ制御回路６から出力されたＦＥＴ制御信号は、入出力間ＦＥＴ３のゲート電極に入力される。また、インバータ７で反転した制御信号は、位相補正用ＦＥＴ５のゲート電極に入力される。したがって、入出力間ＦＥＴ３がオン状態のときは、位相補正用ＦＥＴ５はオフ状態となり、入出力間ＦＥＴ３がオフ状態のときは、位相補正用ＦＥＴ５がオン状態となる。すなわち、ＦＥＴ制御回路６とインバータ７は、入出力間ＦＥＴ３および位相補正用ＦＥＴ５のオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路を構成している。
【００１１】
入出力間ＦＥＴ３がオン状態、位相補正用ＦＥＴ５がオフ状態であって、なおかつ２つの定位相可変減衰器４が減衰作用を有さない通過状態の場合は、可変減衰器は基準状態となる。また、入出力間ＦＥＴ３がオフ状態、位相補正用ＦＥＴ５がオン状態であって、なおかつ定位相可変減衰器４の何れか一方または両方が減衰作用を得るように減衰動作する場合は、可変減衰器は減衰状態となる。ここで、個々の定位相可変減衰器４は、例えばπ型減衰器のような２ビット可変アッテネータから構成され、通過状態と減衰動作状態との間で、通過位相差は生じないものを用いる。
【００１２】
図２は、基準状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。図３は、減衰状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
実施の形態１の可変減衰器は、基準状態において、図２の等価回路に示すように、入出力間ＦＥＴ３はオン抵抗８、位相補正用ＦＥＴ５はオフ容量９となる。
また、減衰状態においては、図３の等価回路に示すように、入出力間ＦＥＴ３はオフ容量９、位相補正用ＦＥＴ５はオン抵抗８となる。
【００１３】
図２と図３を見比べてわかるように、高周波信号が通過する際に位相を変化させる支配的要因となるオフ容量９が、基準状態と減衰状態の両方において、オン抵抗８と並列に同じ数だけ含まれている。このため、実施の形態１の可変減衰器によれば、基準状態と減衰状態の両方において、入力端子１と出力端子２の間における高周波信号の通過時に、通過位相を等しくすることができる。
【００１４】
以上説明した通り、実施の形態１による可変減衰器は、入力端子１と出力端子２の間に接続された入出力間ＦＥＴ３と、入出力間ＦＥＴ３のドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器４と、少なくとも２つの定位相可変減衰器４の間に接続された位相補正用ＦＥＴ５と、入出力間ＦＥＴ３および位相補正用ＦＥＴ５のオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路（ＦＥＴ制御回路６およびインバータ７）とから構成される。また、基準状態のときは、入出力間ＦＥＴ３をオン状態、位相補正用ＦＥＴ５をオフ状態とし、減衰状態のときは、入出力間ＦＥＴ３をオフ状態、位相補正用ＦＥＴ５をオン状態とする。
【００１５】
このようにすることで、実施の形態１による可変減衰器の基準状態と減衰状態において、位相が変化する要因となる容量成分が同じ数だけ含まれるため、基準状態と減衰状態との間で通過位相を等しくすることができる。
【図面の簡単な説明】
【００１６】
【図１】この発明に係る実施の形態１による可変減衰器の構成を示す図である。
【図２】基準状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
【図３】減衰状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
【符号の説明】
【００１７】
１ 入力端子、２ 出力端子、３ 入出力間ＦＥＴ、４ 定位相可変減衰器、５ 位相補正用ＦＥＴ、６ ＦＥＴ制御回路、７ インバータ、８ オン抵抗、９ オフ容量。
【技術分野】
【０００１】
この発明は、マイクロ波やミリ波等の高周波信号を減衰する可変減衰器に関する。
【背景技術】
【０００２】
従来の可変減衰器は、入力端子と出力端子との間に設けられた入出力間ＦＥＴ（field-effect transistor）と入出力間ＦＥＴのソース電極とドレイン電極間に直列接続された複数のπ型減衰器で構成される。入出力間ＦＥＴをオン状態とし、すべてのπ型減衰器をオフ状態としたときを基準状態、入出力間ＦＥＴをオフ状態とし、１つまたは複数のπ型減衰器をオン状態としたときを減衰状態とすると、高周波信号を損失少なく通過させたい場合は基準状態、所望の減衰量を得たい場合は減衰状態とすることで可変減衰器として動作させていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２８３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の可変減衰器では、基準状態と減衰状態を比べると、入出力間ＦＥＴのオフ容量の作用によって、両者の間に通過位相差が生じてしまうという問題があった。
【０００５】
この発明は、かかる課題を解決するためになされたものであり、高周波信号通過時に、基準状態の通過位相と減衰状態の通過位相を等しくすることができる可変減衰器を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明による可変減衰器は、入力端子と出力端子の間に接続された入出力間ＦＥＴと、上記入出力間ＦＥＴのドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器と、上記少なくとも２つの定位相可変減衰器の間に接続された位相補正用ＦＥＴと、上記入出力間ＦＥＴおよび位相補正用ＦＥＴのオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路とを備えたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、高周波信号の通過時に、基準状態の通過位相と減衰状態の通過位相とを等しくすることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明に係る実施の形態１による可変減衰器の構成を示した図である。
図において、実施の形態１の可変減衰器は、入出力間ＦＥＴ（field-effect transistor）３と、少なくとも２つの定位相可変減衰器４と、位相補正用ＦＥＴ５と、ＦＥＴ制御回路６と、インバータ７から構成される。
【０００９】
入出力間ＦＥＴ３は、入力端子１と出力端子２との間に接続される。少なくとも２つの定位相可変減衰器４は互いに直列に接続され、入出力間ＦＥＴ３のソース電極とドレイン電極の間に並列に接続される。位相補正用ＦＥＴ５は、少なくとも２つの定位相可変減衰器４の間に、ソース電極及びドレイン電極が直列に接続される。ＦＥＴ制御回路６の出力端子は、入出力間ＦＥＴ３のゲート電極に接続される。また、ＦＥＴ制御回路６の出力端子は、インバータ７の入力端子にも接続される。インバータ７の出力端子は、位相補正用ＦＥＴ５のゲート電極に接続される。
【００１０】
次に、実施の形態１の可変減衰器の動作について説明する。
ＦＥＴ制御回路６から出力されたＦＥＴ制御信号は、入出力間ＦＥＴ３のゲート電極に入力される。また、インバータ７で反転した制御信号は、位相補正用ＦＥＴ５のゲート電極に入力される。したがって、入出力間ＦＥＴ３がオン状態のときは、位相補正用ＦＥＴ５はオフ状態となり、入出力間ＦＥＴ３がオフ状態のときは、位相補正用ＦＥＴ５がオン状態となる。すなわち、ＦＥＴ制御回路６とインバータ７は、入出力間ＦＥＴ３および位相補正用ＦＥＴ５のオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路を構成している。
【００１１】
入出力間ＦＥＴ３がオン状態、位相補正用ＦＥＴ５がオフ状態であって、なおかつ２つの定位相可変減衰器４が減衰作用を有さない通過状態の場合は、可変減衰器は基準状態となる。また、入出力間ＦＥＴ３がオフ状態、位相補正用ＦＥＴ５がオン状態であって、なおかつ定位相可変減衰器４の何れか一方または両方が減衰作用を得るように減衰動作する場合は、可変減衰器は減衰状態となる。ここで、個々の定位相可変減衰器４は、例えばπ型減衰器のような２ビット可変アッテネータから構成され、通過状態と減衰動作状態との間で、通過位相差は生じないものを用いる。
【００１２】
図２は、基準状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。図３は、減衰状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
実施の形態１の可変減衰器は、基準状態において、図２の等価回路に示すように、入出力間ＦＥＴ３はオン抵抗８、位相補正用ＦＥＴ５はオフ容量９となる。
また、減衰状態においては、図３の等価回路に示すように、入出力間ＦＥＴ３はオフ容量９、位相補正用ＦＥＴ５はオン抵抗８となる。
【００１３】
図２と図３を見比べてわかるように、高周波信号が通過する際に位相を変化させる支配的要因となるオフ容量９が、基準状態と減衰状態の両方において、オン抵抗８と並列に同じ数だけ含まれている。このため、実施の形態１の可変減衰器によれば、基準状態と減衰状態の両方において、入力端子１と出力端子２の間における高周波信号の通過時に、通過位相を等しくすることができる。
【００１４】
以上説明した通り、実施の形態１による可変減衰器は、入力端子１と出力端子２の間に接続された入出力間ＦＥＴ３と、入出力間ＦＥＴ３のドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器４と、少なくとも２つの定位相可変減衰器４の間に接続された位相補正用ＦＥＴ５と、入出力間ＦＥＴ３および位相補正用ＦＥＴ５のオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路（ＦＥＴ制御回路６およびインバータ７）とから構成される。また、基準状態のときは、入出力間ＦＥＴ３をオン状態、位相補正用ＦＥＴ５をオフ状態とし、減衰状態のときは、入出力間ＦＥＴ３をオフ状態、位相補正用ＦＥＴ５をオン状態とする。
【００１５】
このようにすることで、実施の形態１による可変減衰器の基準状態と減衰状態において、位相が変化する要因となる容量成分が同じ数だけ含まれるため、基準状態と減衰状態との間で通過位相を等しくすることができる。
【図面の簡単な説明】
【００１６】
【図１】この発明に係る実施の形態１による可変減衰器の構成を示す図である。
【図２】基準状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
【図３】減衰状態の入出力間ＦＥＴ３と位相補正用ＦＥＴ５を等価回路で表した図である。
【符号の説明】
【００１７】
１ 入力端子、２ 出力端子、３ 入出力間ＦＥＴ、４ 定位相可変減衰器、５ 位相補正用ＦＥＴ、６ ＦＥＴ制御回路、７ インバータ、８ オン抵抗、９ オフ容量。
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に接続された入出力間ＦＥＴと、
上記入出力間ＦＥＴのドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器と、
上記少なくとも２つの定位相可変減衰器の間に接続された位相補正用ＦＥＴと、
上記入出力間ＦＥＴおよび位相補正用ＦＥＴのオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路と、
を備えた可変減衰器。
【請求項１】
入力端子と出力端子の間に接続された入出力間ＦＥＴと、
上記入出力間ＦＥＴのドレインとソースの間に、直列接続された少なくとも２つの定位相可変減衰器と、
上記少なくとも２つの定位相可変減衰器の間に接続された位相補正用ＦＥＴと、
上記入出力間ＦＥＴおよび位相補正用ＦＥＴのオン状態とオフ状態とが、相互に反転した状態で、オン状態もしくはオフ状態に動作させる制御回路と、
を備えた可変減衰器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１８２０４８（Ｐ２０１１−１８２０４８Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４２０８２（Ｐ２０１０−４２０８２）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]