【課題】低周波のノイズの影響に強いポジショナを提供する。
【解決手段】入力ラインＬ１と出力ラインＬ２との間に能動負荷Ｚとして可変インピーダンス回路ＺＢを設ける。可変インピーダンス回路ＺＢは、直流の電流信号に対するインピーダンスが低く、交流の電流信号に対するインピーダンスが高いという特性を有し、ラインＬ１，Ｌ２間に接続された抵抗Ｒ１とＲ２とＲ３との直列回路と、ラインＬ１にそのコレクタが接続され、そのベースが抵抗Ｒ２とＲ３との接続点に接続されたトランジスタＱ１と、トランジスタＱ１のエミッタとラインＬ２との間に接続された抵抗Ｒ４と、抵抗Ｒ２とＲ３との接続点にその一端が接続されたコンデンサＣ１と、コンデンサＣ１の他端とラインＬ２との間に接続された抵抗Ｒ５と、抵抗Ｒ１とＲ２との接続点にその一端が接続されたコンデンサＣ２と、コンデンサＣ２の他端とラインＬ２との間に接続された抵抗Ｒ２とから構成されている。 （もっと読む）

【課題】ＲＳＳＩ（受信信号強度）を用いたパワーマッチングではノイズが反映されておらず最適な受信感度を実現することができなかった。
【解決手段】本発明の無線通信装置は、アンテナで受信した受信信号に対してインピーダンスマッチングを行うマッチング手段と、前記インピーダンスマッチングが行われた受信信号のノイズが反映された品質指標を算出する品質指標算出手段と、前記ノイズが反映された品質指標に基づいて前記マッチング手段が行うインピーダンスマッチングのマッチング定数を制御する制御手段と、を具備する。当該構成によれば、ノイズを考慮した上でのマッチング制御を行うことができるため、受信感度の最良化を図ることができる。 （もっと読む）

【課題】アクティブインダクタを提供する。
【解決手段】ソース、ドレイン、及びゲートを含むｐＭＯＳトランジスタであって、前記ｐＭＯＳトランジスタの前記ソースが電源Ｖｄｄと接続し、抵抗Ｒの一端が前記ｐＭＯＳトランジスタの前記ゲートに接続し、前記抵抗Ｒの他端が前記ｐＭＯＳトランジスタの前記ドレインに接続している回路において、電源からの直流バイアスの略フルレンジに対して、インダクテイブインピーダンスを生成し、インダクタの特性を有する。 （もっと読む）

【課題】入力端子に接続されたソース機器に合わせて入力インピーダンスやゲインを設定可能なオーディオ機器を提供する。
【解決手段】ホット端子およびコールド端子を有しソース機器が接続される入力端子と、インピーダンス素子と、キャパシタと、テスト信号発生部と、リターン信号解析部と、通常動作時にインピーダンス素子を入力端子に並列に接続し、ソース機器のインピーダンス検出時にコールド端子にテスト信号発生部を接続するとともにホット端子にキャパシタおよびリターン信号解説部を接続する切替スイッチとを備え、ソース機器のインピーダンス検出時に、テスト信号発生部はテスト信号を発生し、リターン信号解析部はホット端子に戻ってきたテスト信号であるリターン信号に基づいてソース機器のインピーダンスを検出する。 （もっと読む）

【課題】キャパシタが破壊されずＡＣ信号が歪まないようにした可変容量回路を提供する。
【解決手段】可変容量回路は，基準電位を中心とする交流信号が印加される所定ノードと，所定ノードに接続される第１のキャパシタと，第１のキャパシタと基準電位との間に接続された第２のキャパシタと，第２のキャパシタと第１のキャパシタとの間の第１のノードと基準電位との間に設けられた第３のキャパシタ及び容量制御用のトランジスタと，第３のキャパシタとトランジスタとの間の第２のノードに第１のバイアス電圧を印加するバイアス回路とを有する。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】オープンドレイン出力バッファ間で双方向の伝送を行う際のインピーダンスを整合させて、誤動作することなく高速通信すること。
【解決手段】インピーダンス整合回路は、第１の端子にオープンドレイン出力バッファ、第２の端子に双方向伝送線路が接続され、オープンドレイン出力バッファからの第１の出力信号及び双方向伝送線路からの第２の出力信号を検出する検出回路と、第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に負荷抵抗を接続して双方向伝送線路へ出力し、第１の出力信号の電圧の変化が第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号にダンピング抵抗を接続して双方向伝送線路へ出力し、第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に負荷抵抗及びダンピング抵抗のいずれも接続せずにオープンドレイン出力バッファへ出力する抵抗接続回路とを有する。 （もっと読む）

【課題】半導体装置は、必要に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備える。
【解決手段】半導体装置は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】 従来の可変減衰器では、高周波信号を損失少なく通過させる基準状態と、所望の減衰量を得る減衰状態との間で、通過位相差を生じてしまうという課題があった。
【解決手段】 入出力間ＦＥＴ３と並列、定位相可変減衰器４と直列に位相補正用ＦＥＴ５を設置することで、入出力間ＦＥＴ３がオン状態のときは位相補正用ＦＥＴ５をオフ状態とし、入出力間ＦＥＴ３がオフ状態のときは位相補正用ＦＥＴ５をオン状態とすることによって、基準状態と減衰状態との間で通過位相を等しくすることができる。 （もっと読む）

【課題】抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供すること
【解決手段】本発明にかかる可変抵抗制御回路は、電源１０と、電源１０よりも低い電位を有する電源１１との間に設けられ、電源１０と接続される抵抗２１と、電源１０と、電源１１との間に設けられ、前記抵抗２１と直列に接続されるＭＯＳトランジスタ３１と、電源１０と、電源１１との間に設けられ、前記ＭＯＳトランジスタ３１と直列に接続されるＭＯＳトランジスタ３２と、抵抗２１とＭＯＳトランジスタ３１との節点における電圧と、制御電圧とに基づいて、ＭＯＳトランジスタ３２にゲート電圧を出力するオペアンプ４１とを備え、オペアンプ４１は、ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対してゲート電圧を出力するものである。 （もっと読む）

性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
（もっと読む）

【課題】チップ面積の増大を招くことなく、半導体材料に起因するｈｆｅのばらつきなどに影響されることのない安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に抵抗器３の一端が接続され、抵抗器３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、抵抗器３の他端に接続されて、信号入力端子８から見た抵抗器３の見かけ上の抵抗値が１／（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

【課題】入力差動信号のコモン電圧が変化しても、終端抵抗を一定に保持でき、かつ、簡易な回路構成の終端抵抗調整回路。
【解決手段】抵抗値を調整可能な第１の終端抵抗回路と、第１の終端抵抗回路と並列に接続され、抵抗値を調整可能な第２の終端抵抗回路と、第１及び第２の終端抵抗回路の抵抗値を調整するための調整用抵抗回路と、調整用抵抗回路により定まる第１の電圧と、外部に接続された基準抵抗により定まる第２の電圧とが入力され、両電圧が等しくなるように動作するとともに、第１及び第２の終端抵抗回路に対し抵抗調整信号を出力する第１の増幅回路と、第１の終端抵抗回路が接続された第１の端子と、第２の終端抵抗回路が接続された第２の端子と、第１及び第２の端子に与えられる差動信号のコモン電圧に基づく電圧と、第１又は第２の電圧とが入力され、両電圧が等しくなるように動作する第２の増幅回路と、を備える終端抵抗調整回路。 （もっと読む）

【課題】半導体材料に起因するｈｆｅのばらつきなどに影響されることなく、安定した増倍率を確保する。
【解決手段】カレントミラー比が共に１：Ｎに設定された第１及び第２のカレントミラー回路２１，２２の各々の入力段の間に、第１及び第２のトランジスタ１，１３がトーテムポール接続により直列接続されて設けられ、この第１及び第２のトランジスタ１，１３の相互の接続点に容量３の一端が接続され、容量３の他端は、入力信号が印加可能とされ、第１及び第２のカレントミラー回路２１，２２の出力段は、相互に接続されて信号出力可能とされると共に、容量３の他端に接続されて、信号入力端子８から見た容量３の見かけ上の容量値が（１＋Ｎ）倍に見えるものとなっている。 （もっと読む）

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。
（もっと読む）

【課題】インピーダンス調整回路における調整誤差を低減する。
【解決手段】レプリカ回路１４４１，１４４３のインピーダンスをそれぞれ変化させるカウンタ回路１４２１，１４２２と、これらカウンタ回路のカウント値を更新するインピーダンス調整制御回路１４１とを備える。制御回路１４１は、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態から高い状態に変化したことに応答してカウンタ回路１４２１のカウント値更新を終了し、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４１のインピーダンスよりも高い状態から低い状態に変化したことに応答してカウンタ回路１４２２のカウント値更新を終了する。これにより、レプリカ回路１４４１，１４４３にて生じる調整誤差が相殺される。 （もっと読む）

【課題】出力電流雑音の変動しない可変型アクティヴインダクタを提供すること。
【解決手段】トランジスタのゲート−ソース間に並列に容量素子とスイッチを直列接続した素子を接続する。すなわち、ＰＭＯＳトランジスタＭ２のドレインとキャパシタＣ１の一方の端子を接続する。また、端子ＶｉｎとキャパシタＣ１のもう一方の端子にスイッチＳ１の一方の端子を直列接続し、スイッチＳ１のもう１方の端子をＰＭＯＳトランジスタＭ２のゲートと接続する。スイッチＳ１を開閉する事で見かけ上のトランジスタのゲート−ソース間容量を変化させてインダクタンス値を変動させるが、ＭＯＳトランジスタＭ１・Ｍ２の相互コンダクタンスは変化せず、そのため出力電流雑音は変らない。 （もっと読む）

【課題】高い精度のインピーダンス調整回路を有する半導体装置を提供する。
【解決手段】可変抵抗回路と外部抵抗素子との分圧電圧と、基準電圧とを比較する差動増幅回路にオフセット調整回路を設ける。オフセット調整回路は、第１と第２オセット調整信号によりそれぞれオン／オフ制御されて上記差動増幅回路の第１と第２負荷抵抗に流れる電流を形成し、それぞれ並列形態にされた複数からなる第２と第３ＭＯＳＦＥＴ群を有する。上記差動増幅回路の両入力に基準電圧を供給した状態にし、上記第２と第３ＭＯＳＦＥＴ群に供給される第１オフセット調整信号による電流を変化させて上記差動増幅回路及びデジタル変換段を通した出力信号が変化した時点での第１オフセット調整信号又は上記第２オフセット調整信号をオフセット調整設定信号とする。 （もっと読む）

【課題】簡素な回路構成で実現でき、小型化可能な周波数可変フィルタ回路を提供すること。
【解決手段】インダクタ１２と可変容量素子１４（第２の並列容量素子）とが並列に接続された並列共振回路２０と、複数の可変容量素子１０、１１及び１３からなるインピーダンス調製回路２１と、２つのエミッタフォロワ回路１６、１８からなるインピーダンス調整回路２２と、を備えて周波数可変フィルタ回路１を構成し、可変容量素子１０の容量値と可変容量素子１１（及び可変容量素子１０と可変容量素子１３）の容量値との比を調整することにより、並列共振回路２０の入力側のインピーダンスを所望値に調整し、エミッタフォロワ回路１６及び１８によって並列共振回路２０の出力側のインピーダンスを所望値に調整することにより、簡素な構成で小型化可能の周波数可変フィルタ回路を構成した。 （もっと読む）