インピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路
【課題】オープンドレイン出力バッファ間で双方向の伝送を行う際のインピーダンスを整合させて、誤動作することなく高速通信すること。
【解決手段】インピーダンス整合回路は、第１の端子にオープンドレイン出力バッファ、第２の端子に双方向伝送線路が接続され、オープンドレイン出力バッファからの第１の出力信号及び双方向伝送線路からの第２の出力信号を検出する検出回路と、第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に負荷抵抗を接続して双方向伝送線路へ出力し、第１の出力信号の電圧の変化が第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号にダンピング抵抗を接続して双方向伝送線路へ出力し、第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に負荷抵抗及びダンピング抵抗のいずれも接続せずにオープンドレイン出力バッファへ出力する抵抗接続回路とを有する。
【解決手段】インピーダンス整合回路は、第１の端子にオープンドレイン出力バッファ、第２の端子に双方向伝送線路が接続され、オープンドレイン出力バッファからの第１の出力信号及び双方向伝送線路からの第２の出力信号を検出する検出回路と、第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に負荷抵抗を接続して双方向伝送線路へ出力し、第１の出力信号の電圧の変化が第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号にダンピング抵抗を接続して双方向伝送線路へ出力し、第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に負荷抵抗及びダンピング抵抗のいずれも接続せずにオープンドレイン出力バッファへ出力する抵抗接続回路とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路に関し、特に、オープンドレイン出力バッファ間で双方向の伝送を行うためのインピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路に関する。
【背景技術】
【０００２】
オンチップデバッグの通信において、低価格マイコンの端子数削減が進み、デバッグ用の端子が１ピンになるとともに、動作周波数の高速化に伴いデバッグデータの高速伝送化が必要になってきた。
【０００３】
オンチップデバッグの通信は、マイコンとＩＣＥ（Ｉｎ−Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ）間でデバッグコマンドやデバッグデータの通信を行うものである。一般的に、オンチップデバッグの通信としては、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）を使ったものが知られている。しかし、オンチップデバッグの通信に必要なデバッグ端子数は、制御、クロック、データ入力及びデータ出力の４本必要である。そのため、端子数が少ない低価格なマイコンには適さないことから、端子の１ピン化が必要になってきている。
【０００４】
ここで、オンチップデバッグ通信の特徴として、マイコンがデータを送出中でもＩＣＥからマイコンの動作を強制的に停止させる必要がある。そのため、端子を１ピン化した際には、双方が出力状態になってもデータ伝送が可能なオープンドレイン出力バッファを使用する必要がある。しかし、オープンドレイン出力バッファは、インピーダンス整合が難しく高速伝送には適していないことから２０ＭＨｚ以下の低速なデータ伝送に限られていた。
【０００５】
また、低価格マイコンにおいても動作速度の向上が求められてきており、オープンドレイン出力バッファでも高速に信号伝送する技術の要求（必要性）が高まってきた。
【０００６】
特許文献１は、インピーダンス整合を容易に図り、信号伝送速度の高速化に適した双方向伝送回路及びバスシステムを提供することを目的としている。
【０００７】
図１６は、特許文献１にかかる双方向伝送回路の構成を示すブロック図である。図１６において、双方向伝送線路１０５は、信号を双方向に伝送する双方向伝送線路（特性インピーダンスをＺｏとする）である。図１６では、半導体素子ＩＣ１とＩＣ２とを接続するデータバスなどの双方向バスにおける１本の線路に関する部分を示している。
【０００８】
入出力回路１２０は、半導体素子ＩＣ１の内部に備えられている。入出力回路１２０は、信号の入出力を行う入出力回路（トランシーバともいう）である。入出力回路１２０は、出力バッファ（ドライバともいう）１０１（オン抵抗値をＲｏ１とする）と入力バッファ（レシーバともいう）１０２からなる。入出力回路１２１は、半導体素子ＩＣ２の内部に備えられている。入出力回路１２１は、信号の入出力を行う入出力回路である。入出力回路１２１は、出力バッファ１０３（オン抵抗値をＲｏ２とする）と、入力バッファ１０４からなる。
【０００９】
切替部１０６は、双方向伝送線路１０５と入出力回路１２０との間を直列終端するかショートするかを切り替える切替部である。切替部１０６は、直列終端用の抵抗器１０８（抵抗値をＲｓ１とする）、ショート用のワイヤー線（以下ショート線と呼ぶ）１０９、スイッチ１０７からなる。スイッチ１０７は、入出力回路１２０の出力時には抵抗器１０８を接続し、入出力回路１２０の入力時（または出力時以外）にはショート線１０９を接続する。
【００１０】
切替部１１０は、双方向伝送線路１０５と入出力回路１２１との間を直列終端するかショートするかを切り替える切替部である。切替部１１０は、直列終端用の抵抗器１１２（抵抗値をＲｓ２とする）、ショート用のショート線１１３、スイッチ１１１からなる。スイッチ１１１は、入出力回路１２１の出力時には抵抗器１１２を接続し、入出力回路１２１の入力時（または出力時以外）にはショート線１１３を接続する。
【００１１】
ここで、上記抵抗器１０８は、Ｒｓ１＝Ｚｏ−Ｒｏ１で決定される抵抗値を有するものとする。これにより、入出力回路１２０の出力時（入出力回路１２１の入力時）には双方向伝送線路１０５の左端においてインピーダンスを整合させることができる。同様に、抵抗器１１２は、Ｒｓ２＝Ｚｏ−Ｒｏ２により決定される抵抗値を有するものとする。また、ショート線１０９及び１１３は、プリント基板上のパターンまたは抵抗値が０Ωの抵抗器であってもよい。
【００１２】
特許文献１では、出力バッファ１０１の動作時は、切替部１０６のスイッチ１０７が抵抗器１０８を選択することで、出力バッファと双方向伝送線路１０５の間にダンピング抵抗として抵抗器１０８を挿入する。また、入力バッファ１０２の動作時は、切替部１０６のスイッチ１０７がショート線１０９を選択することで入力バッファ１０２と双方向伝送線路を直結することで、出力バッファ動作時に出力バッファ１０１と双方向伝送線路１０５のインピーダンスが整合し、信号反射を防ぎ、誤動作を防止するものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００１−００７７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１では、出力バッファ１０１が出力時にダンピング用の抵抗器１０８を挿入することで、出力インピーダンスをＲｏ１＋Ｒｓ１として双方向伝送線路１０５にインピーダンスマッチングを実現している。ここで、特許文献１において、オンチップデバッグ通信等のように双方の出力バッファを同時に出力する必要性がある場合は、出力バッファ１０１にオープンドレイン出力バッファを使用する必要がある。しかしながら、特許文献１において、出力バッファ１０１にオープンドレイン出力バッファを使用する場合には、インピーダンス整合を保てず、信号反射が発生し、誤動作してしまうという問題点がある。
【００１５】
その理由を以下に説明する。まず、出力バッファ１０１にオープンドレイン出力バッファを用いると、出力バッファ１０１の立ち上がり時の出力インピーダンスが無限大になる。そこで、５０Ω程度のプルアップ抵抗（図１６に記載なし）を、出力バッファ１０１と並列接続して、信号１３１を"ｈｉｇｈ"として出力することが一般的である。
【００１６】
つまり、出力バッファ１０１の出力信号の立ち上がり時には、無限大である出力インピーダンスと、５０Ωであるプルアップ抵抗とが並列接続されたこととなる。そのため、信号１３１の立ち上がり時の出力インピーダンスは、プルアップ抵抗の抵抗値（５０Ω）そのものになる。
【００１７】
一方、出力バッファ１０１の出力信号の立ち下がり時には、インピーダンスＲｏ１（２０Ω）と、プルアップ抵抗（５０Ω）とが並列接続されたこととなる。そのため、信号１３１の立ち下がり時の出力インピーダンスは、１４Ω程度になる。
【００１８】
ここで、特許文献１では、上述したように、出力バッファ１０１の出力時にダンピング用の抵抗器１０８を直列に挿入する。また、双方向伝送線路１０５のインピーダンスを例えば、５０Ωとする。そして、双方向伝送線路１０５のインピーダンスと整合を取るためには、信号１３１の立ち下がり時の出力インピーダンスが１４Ω程度であるため、３６Ωの抵抗器１０８を接続し、合計で５０Ωとする必要がある。この場合には、双方向伝送線路１０５のインピーダンスと整合が取れるため、信号反射は発生しない。
【００１９】
しかし、この場合、信号１３１の立ち上がり時の出力インピーダンスが５０Ωであるため、３６Ωの抵抗器１０８を接続すると、合計で８６Ωとなってしまう。そのため、双方向伝送線路１０５のインピーダンスに比べて信号１３１の出力インピーダンスが高くなり、インピーダンス不整合が発生する。
【００２０】
以上のことから、特許文献１において、出力バッファ１０１にオープンドレイン出力バッファを使用する場合には、信号１３１の立ち上がり時と立ち下がり時において、出力インピーダンスが異なってしまう。そのため、上述した問題が発生する。
【課題を解決するための手段】
【００２１】
本発明の第１の態様にかかるインピーダンス整合回路は、第１の端子にオープンドレイン出力バッファが接続され、第２の端子に双方向伝送線路が接続されたインピーダンス整合回路であって、負荷抵抗と、ダンピング抵抗と、前記負荷抵抗もしくは前記ダンピング抵抗のいずれかを接続するか又はいずれも接続しない抵抗接続回路と、前記オープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出する検出回路と、を有し、前記抵抗接続回路は、前記検出回路により前記第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に前記負荷抵抗を接続して前記双方向伝送線路へ出力し、前記検出回路により前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記検出回路により前記第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力する。
【００２２】
本発明の第２の態様にかかるインピーダンス整合方法は、第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、前記双方向伝送回路において、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する。
【００２３】
本発明の第３の態様にかかる双方向伝送回路は、第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路であって、双方向伝送線路と、第１の端子に前記第１のオープンドレイン出力バッファが接続され、第２の端子に前記双方向伝送線路が接続され、第１の負荷抵抗と、第１のダンピング抵抗と、を有する第１のインピーダンス整合回路と、第３の端子に前記双方向伝送線路が接続され、第４の端子に前記第２のオープンドレイン出力バッファが接続され、第２の負荷抵抗と、第２のダンピング抵抗と、を有する第２のインピーダンス整合回路と、を備え、前記第１のインピーダンス整合回路は、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記第１の負荷抵抗を接続して前記双方向伝送線路へ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記第１の負荷抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、前記第２のインピーダンス整合回路は、前記双方向伝送線路からの第３の出力信号及び前記第２のオープンドレイン出力バッファからの第４の出力信号を検出し、前記第４の出力信号の電圧の変化が前記第１の方向であると検出した場合、当該第１の出力信号に前記第２の負荷抵抗を接続して前記双方向伝送線路へ出力し、前記第４の出力信号の電圧の変化が前記第２の方向であると検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記第３の出力信号の電圧の変化を検出した場合、当該第３の出力信号に前記第２の負荷抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する。
【００２４】
上述した本発明の第１乃至第３の態様により、オープンドレイン出力バッファを用いることにより出力インピーダンスが変化した場合でも、オープンドレイン出力バッファから出力される信号の電圧変化に応じて抵抗値を調整することにより、双方向伝送におけるインピーダンスを整合させることができる。
【発明の効果】
【００２５】
本発明により、オープンドレイン出力バッファ間で双方向の伝送を行う際のインピーダンスを整合させて、信号反射をなくし、誤動作することなく高速通信を可能とするためのインピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１にかかるオンチップデバッグ装置の構成を示すブロック図である。
【図２】本発明の実施の形態１にかかるインピーダンスマッチング回路の構成を示すブロック図である。
【図３】本発明の実施の形態１にかかるインピーダンスマッチング回路の構成を示すブロック図である。
【図４】本発明の実施の形態１にかかる電圧変化検出回路の構成を示すブロック図である。
【図５】本発明の実施の形態１にかかる電流方向検出回路の構成を示すブロック図である。
【図６】本発明の実施の形態１にかかるデコーダ回路の構成を示すブロック図である。
【図７】本発明の実施の形態１にかかるプルアップ抵抗選択回路の構成を示すブロック図である。
【図８】本発明の実施の形態１にかかるダンピング抵抗選択回路の構成を示すブロック図である。
【図９】本発明の実施の形態１にかかるプルアップ抵抗ダンピング抵抗選択テーブルの例を示す図である。
【図１０】本発明の実施の形態１にかかるマイコン側からＩＣＥ側へ信号が出力された際のタイミングチャートである。
【図１１】本発明の実施の形態１にかかるＩＣＥ側からマイコン側へ信号が出力された際のタイミングチャートである。
【図１２】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１３】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１４】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１５】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１６】関連技術にかかる双方向伝送回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００２８】
＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかるオンチップデバッグ装置の構成を示すブロック図である。本実施の形態１にかかるオンチップデバッグ装置は、マイコン２５と、ＩＣＥ２２６と、双方向伝送回路３０２とを備える。双方向伝送回路３０２には、マイコン２５とＩＣＥ２２６とが接続されている。
【００２９】
マイコン２５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２４と、オンチップデバッグ回路２３と、入力バッファ１０２と、オープンドレイン出力バッファ１０とを備える。また、双方向伝送回路３０２は、インピーダンスマッチング回路３００と、双方向伝送線路１０５と、インピーダンスマッチング回路３０１とを備える。尚、インピーダンスマッチング回路３００及び３０１の詳細な構成は、図２及び図３を用いて後述する。ＩＣＥ２２６は、デバッグ処理回路２２７と、入力バッファ１０４と、オープンドレイン出力バッファ２１０とを備える。
【００３０】
マイコン２５の回路構成を以下に説明する。ＣＰＵ２４とオンチップデバッグ回路２３は、制御信号やトレースデータの入出力を相互に行う。これにより、オンチップデバッグ回路２３は、ＣＰＵ２４のプログラムデバッグを行う。また、オンチップデバッグ回路２３は、入力バッファ１０２からデータを入力し、オープンドレイン出力バッファ１０へデータを出力する。入力バッファ１０２は、インピーダンスマッチング回路３００から入力信号１２によりデータを入力する。オープンドレイン出力バッファ１０は、インピーダンスマッチング回路３００へ出力信号１１によりデータを出力する。
【００３１】
ＩＣＥ２２６の回路構成を以下に説明する。デバッグ処理回路２２７は、入力バッファ１０４からデータを入力し、オープンドレイン出力バッファ２１０へデータを出力する。入力バッファ１０４は、インピーダンスマッチング回路３０１から入力信号２１２によりデータを入力する。オープンドレイン出力バッファ２１０は、インピーダンスマッチング回路３０１へ出力信号２１１によりデータを出力する。
【００３２】
双方向伝送回路３０２は、オープンドレイン出力バッファ１０を含むマイコン２５と、オープンドレイン出力バッファ２１０を含むＩＣＥ２２６との間で、方向伝送線路１０５を介した双方向の伝送を行う。そして、双方向伝送回路３０２は、オープンドレイン出力バッファ１０とオープンドレイン出力バッファ２１０とを用いることにより生じる出力インピーダンスの変化を、インピーダンスマッチング回路３００及び３０１により整合を取る。
【００３３】
図２は、本発明の実施の形態１にかかるインピーダンスマッチング回路３００の構成を示すブロック図である。インピーダンスマッチング回路３００は、第１の端子（不図示）にオープンドレイン出力バッファ１０を含むマイコン２５が接続され、第２の端子（不図示）に双方向伝送線路１０５が接続されている。インピーダンスマッチング回路３００は、プルアップ抵抗器（例えば、後述する図７の抵抗器５２）と、ダンピング抵抗器（例えば、後述する図８の抵抗器５３）と、検出回路３５と、抵抗接続回路３６とを備える。尚、プルアップ抵抗器は、負荷抵抗器の一例である。例えば、負荷抵抗器は、プルダウン抵抗器であってもよい。
【００３４】
検出回路３５は、オープンドレイン出力バッファ１０からの第１の出力信号である入出力信号３４及び双方向伝送線路１０５からの第２の出力信号である信号２２を検出する。抵抗接続回路３６は、検出回路３５による検出結果に応じて、プルアップ抵抗器もしくはダンピング抵抗器のいずれかを接続する、又は、プルアップ抵抗器及びダンピング抵抗器のいずれも接続しない。
【００３５】
具体的には、抵抗接続回路３６は、検出回路３５により第１の出力信号の立ち上がりが検出された場合、当該第１の出力信号にプルアップ抵抗器である抵抗器５２を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により前記第１の出力信号の立ち下がりが検出された場合、当該第１の出力信号にダンピング抵抗器である抵抗器５３を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により前記第２の出力信号の立ち上がり又は立ち下がりが検出された場合、当該第２の出力信号にプルアップ抵抗器及びダンピング抵抗器のいずれも接続せずにオープンドレイン出力バッファ１０へ出力する。
【００３６】
検出回路３５は、電圧変化検出回路２０と、電流方向検出回路２１と、デコーダ回路１７と、プルアップ抵抗ダンピング抵抗選択テーブル１５とを備える。また、抵抗接続回路３６は、プルアップ抵抗選択回路１３と、ダンピング抵抗選択回路３３とを備える。
【００３７】
電圧変化検出回路２０は、信号２８を入力し、信号２８が立ち上がり信号であれば、電圧変化検出信号１８をＨｉｇｈとして出力する。また、電圧変化検出回路２０は、信号２８が立ち下がりであれば、電圧変化検出信号１８をＬｏｗとして出力する。つまり、電圧変化検出回路２０は、第１の出力信号及び第２の出力信号について電圧の変化を検出する。また、電圧変化検出回路２０は、検出した電圧の変化を電圧変化検出信号１８として出力する。
【００３８】
電流方向検出回路２１は、信号２８及び信号２２を入力し、信号２８から信号２２に電流が流れると、電流方向検出信号１９をＨｉｇｈとして出力する。また、電流方向検出回路２１は、信号２２から信号２８に電流が流れると、電流方向検出信号１９をＬｏｗとして出力する。つまり、電流方向検出回路２１は、第１の出力信号及び第２の出力信号について電流が流れる方向を検出する。また、電流方向検出回路２１は、検出した電流の方向を電流方向検出信号として出力する。
【００３９】
デコーダ回路１７は、電圧変化検出信号１８と、電流方向検出信号１９を入力し、デコード信号（ＳＴ１）２９と、デコード信号（ＳＴ２）３０と、デコード信号（ＳＴ３）３１と、デコード信号（ＳＴ４）３２を出力する。つまり、デコーダ回路１７は、電流方向検出回路２１及び電圧変化検出回路２０から入力される電流方向検出信号１９及び電圧変化検出信号１８の変化を表したデコード信号をプルアップ抵抗ダンピング抵抗選択テーブル１５に出力する。
【００４０】
プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向と、電圧変化検出回路２０により検出される電圧の変化に基づき、ダンピング抵抗器とプルアップ抵抗器のそれぞれの選択を制御する選択信号を抵抗接続回路３６へ出力する。
【００４１】
ここで、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向がオープンドレイン出力バッファ１０から双方向伝送線路１０５であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち上がりであることが検出された場合、プルアップ抵抗器を選択させるように選択信号を出力する。また、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向が双方向伝送線路１０５からオープンドレイン出力バッファ１０であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち下がりであることが検出された場合、ダンピング抵抗器を選択させるように選択信号を出力する。さらに、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向がオープンドレイン出力バッファ１０から双方向伝送線路１０５であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち下がりであることが検出された場合、プルアップ抵抗器及びダンピング抵抗器のいずれも選択させないように選択信号を出力する。さらに、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向が双方向伝送線路１０５からオープンドレイン出力バッファ１０であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち上がりであることが検出されたた場合、プルアップ抵抗器及びダンピング抵抗器のいずれも選択させないように選択信号を出力する。
【００４２】
そして、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号に応じて、プルアップ抵抗器の接続有無を示す第１の接続有無信号であるプルアップ抵抗選択信号１４と、ダンピング抵抗器の接続有無を示す第２の接続有無信号であるダンピング抵抗選択信号１６とを選択信号として出力する。
【００４３】
すなわち、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ１）２９、デコード信号（ＳＴ２）３０、デコード信号（ＳＴ３）３１及びデコード信号（ＳＴ４）３２を入力し、プルアップ抵抗選択信号１４とダンピング抵抗選択信号１６にＨｉｇｈ又はＬｏｗの信号を出力する。
【００４４】
抵抗接続回路３６は、電流方向検出回路２１により検出される電流の方向と、電圧変化検出回路２０により検出される電圧の変化に基づき、プルアップ抵抗器及びダンピング抵抗器のそれぞれについての接続をするか否かを選択する。また、抵抗接続回路３６は、選択信号に応じて、プルアップ抵抗器及びダンピング抵抗器のそれぞれについての接続をするか否かを選択する。
【００４５】
ここで、抵抗接続回路３６は、プルアップ抵抗選択信号１４に応じて、プルアップ抵抗器を接続するか否かを選択するプルアップ抵抗選択回路１３と、ダンピング抵抗選択信号１６に応じて、ダンピング抵抗器を接続するか否かを選択するダンピング抵抗選択回路３３と、を有する。
【００４６】
プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、プルアップ抵抗選択信号１４がＨｉｇｈのとき信号３４をプルアップする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング抵抗選択信号１６がＨｉｇｈのとき信号２８と信号３４の間にダンピング抵抗を挿入する。
【００４７】
図１に戻って説明する。双方向伝送線路１０５は、マイコン２５が出力の時には、信号２２を入力信号とし、信号２２２を出力信号とする。また、双方向伝送線路１０５は、マイコン２５が入力のときには、信号２２２を入力信号とし、信号２２を出力信号とする。
【００４８】
図３は、本発明の実施の形態１にかかるインピーダンスマッチング回路３０１の構成を示すブロック図である。インピーダンスマッチング回路３０１は、第３の端子（不図示）に双方向伝送線路１０５が接続され、第４の端子（不図示）にオープンドレイン出力バッファ２１０を含むＩＣＥ２２６が接続されている。インピーダンスマッチング回路３０１は、プルアップ抵抗器（例えば、後述する図１４の抵抗器２５２）と、ダンピング抵抗器（例えば、後述する図１５の抵抗器２５３）と、検出回路２３５と、抵抗接続回路２３６とを備える。
【００４９】
検出回路２３５は、電圧変化検出回路２２０と、電流方向検出回路２２１と、デコーダ回路２１７と、プルアップ抵抗ダンピング抵抗選択テーブル２１５とを備える。抵抗接続回路２３６は、プルアップ抵抗選択回路２１３と、ダンピング抵抗選択回路２３３とを備える。
【００５０】
尚、インピーダンスマッチング回路３０１の回路構成は、インピーダンスマッチング回路３００と同等であり、双方向伝送線路１０５に対して左右対称に構成要素が配置されており、詳細説明は省略する。
【００５１】
また、信号２２２、信号２２８及び入出力信号２３４は、それぞれ図２の信号２２、信号２８及び入出力信号３４に対応する。また、電圧変化検出信号２１８及び電流方向検出信号２１９は、図２の電圧変化検出信号１８及び電流方向検出信号１９に対応する。また、デコード信号（ＳＴ１）２２９、デコード信号（ＳＴ２）２３０、デコード信号（ＳＴ３）２３１及びデコード信号（ＳＴ４）２３２は、図２のデコード信号（ＳＴ１）２９、デコード信号（ＳＴ２）３０、デコード信号（ＳＴ３）３１及びデコード信号（ＳＴ４）３２に対応する。また、プルアップ抵抗選択信号２１４及びダンピング抵抗選択信号２１６は、図２のプルアップ抵抗選択信号１４及びダンピング抵抗選択信号１６に対応する。
【００５２】
図４は、本発明の実施の形態１にかかる電圧変化検出回路２０の構成の一例を示すブロック図である。電圧変化検出回路２０は、抵抗器６０、６１及び６２と、コンデンサ６３と、アンプ６４とを備える。抵抗器６０は、１０ＫΩ程度の高い抵抗値である。電圧変化検出回路２０は、信号２８を抵抗器６０でプルアップする。これにより、オープンドレイン出力バッファ１０がＨｉｇｈを出力した際に、信号２８に立ち上がり信号が入力される。そして、抵抗器６１からコンデンサ６３に向かって電流が流れる。その後、信号６５の電圧が信号６６よりも高くなり、電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。
【００５３】
また、信号２２に立ち下がり信号が入力されると、コンデンサ６３から抵抗６１に向かって電流が流れる。そして、信号６６の電圧が信号６５よりも高くなり、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。尚、電圧変化検出回路２２０も同様の回路構成であるため、図示及び説明を省略する。
【００５４】
図５は、本発明の実施の形態１にかかる電流方向検出回路２１の構成の一例を示すブロック図である。電流方向検出回路２１は、抵抗器７０及び７１と、アンプ７２とを備える。電流方向検出回路２１は、信号２８と信号２２を入力する。そして、電流方向検出回路２１は、信号２８から信号２２へ電流が流れると抵抗器７０に電位差が発生する。その後、信号７４の電位が信号７３よりも高くなり、電流方向検出回路２１は、信号１９にＨｉｇｈを出力する。また、電流が逆に流れると前記動作と逆の動作をし、電流方向検出回路２１は、Ｌｏｗを出力する。尚、電流方向検出回路２２１も同様の回路構成であるため、図示及び説明を省略する。
【００５５】
図６は、本発明の実施の形態１にかかるデコーダ回路１７の構成の一例を示すブロック図である。デコーダ回路１７は、インバータ８０及び８１と、アンドゲート８２〜８５とを備える。デコーダ回路１７は、電圧変化検出信号１８及び電流方向検出信号１９を入力する。そして、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＨｉｇｈのとき、デコーダ回路１７は、デコード信号（ＳＴ１）２９をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＬｏｗのとき、デコーダ回路１７は、デコード信号（ＳＴ２）３０をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＬｏｗのとき、デコーダ回路１７は、デコード信号（ＳＴ３）３１をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＨｉｇｈのとき、デコーダ回路１７は、デコード信号（ＳＴ３）３２をＨｉｇｈとして出力する。尚、デコーダ回路２１７も同様の回路構成であるため、図示及び説明を省略する。
【００５６】
図７は、本発明の実施の形態１にかかるプルアップ抵抗選択回路１３の構成の一例を示すブロック図である。プルアップ抵抗選択回路１３は、インバータ９０と、抵抗器５２と、トランジスタ９１とを備える。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力する。そして、プルアップ抵抗選択信号１４にＨｉｇｈが入力されると、インバータ９０で反転される。これにより、Ｌｏｗがトランジスタ９１に入力され、トランジスタ９１がＯＮになる。その後、プルアップ抵抗選択回路１３は、入出力信号３４を抵抗器５２でプルアップする。また、プルアップ抵抗選択信号１４にＬｏｗが入力されると、前記動作と逆の動作をする。この場合、トランジスタ９１がＯＦＦになり、入出力信号３４のプルアップは解除される。尚、プルアップ抵抗選択回路２１３も同様の回路構成であるため、図示及び説明を省略する。
【００５７】
図８は、本発明の実施の形態１にかかるダンピング抵抗選択回路３３の構成の一例を示すブロック図である。ダンピング抵抗選択回路３３は、抵抗器５３と、トランジスタ９５及び９６からなるスイッチと、インバータ９７とを備える。ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６にＨｉｇｈが入力されると、トランジスタ９５及び９６からなるスイッチがＯＦＦになる。これにより、入出力信号３４と信号２８の間にダンピング用の抵抗器５３が挿入される。また、ダンピング抵抗選択信号１６にＬｏｗが入力されると、トランジスタ９５及び９６からなるスイッチがＯＮになる。これにより、入出力信号３４と信号２８をトランジスタ９５及び９６によりショートする。尚、ダンピング抵抗選択回路２３３も同様の回路構成であるため、図示及び説明を省略する。
【００５８】
図９は、本発明の実施の形態１にかかるプルアップ抵抗ダンピング抵抗選択テーブル１５の一例を示す図である。ここでは、まず、デコーダ回路１７の動作が次のものであることを前提とする。具体的には、デコーダ回路１７は、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＨｉｇｈの場合、デコード信号（ＳＴ１）２９のみをＨｉｇｈとして出力する。また、デコーダ回路１７は、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＬｏｗの場合、デコード信号（ＳＴ２）３０のみをＨｉｇｈとして出力する。また、デコーダ回路１７は、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＬｏｗの場合、デコード信号（ＳＴ３）３１のみをＨｉｇｈとして出力する。電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＨｉｇｈの場合、デコード信号（ＳＴ４）３２のみをＨｉｇｈとして出力する。
【００５９】
そして、図９の例では、デコード信号（ＳＴ１）２９がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＨｉｇｈ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。また、デコード信号（ＳＴ２）３０がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＨｉｇｈとして出力される。デコード信号（ＳＴ３）３１がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。デコード信号（ＳＴ４）３２がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。すなわち、デコード信号（ＳＴ３）３１又はデコード信号（ＳＴ４）３２のいずれかがＨｉｇｈの場合には、インピーダンスマッチング回路３００に入力された信号は、プルアップ抵抗器及びダンピング抵抗器に接続せずにそのまま出力される。尚、プルアップ抵抗ダンピング抵抗選択テーブル２１５も同様の構成であるため、図示及び説明を省略する。
【００６０】
上述のごとく回路構成を有することで、容易に本発明の実施の形態１にかかる双方向伝送回路３０２を実現する事が出来る。
【００６１】
続いて、本発明の実施の形態１にかかる動作を図１０及び図１１のタイミングチャートと図１２〜図１５を用いて説明する。図１０及び図１１のタイミングチャートは、ＣＰＵ２４のプログラムデバッグ中のある状態を示したものである。
【００６２】
図１０は、本発明の実施の形態１にかかるマイコン２５側からＩＣＥ２２６側へ信号が出力された際のタイミングチャートである。時刻Ｔ１〜Ｔ１９は、オンチップデバッグ回路２３がデバッグデータをオープンドレイン出力バッファ１０、インピーダンスマッチング回路３００、双方向伝送線路１０５、インピーダンスマッチング回路３０１、入力バッファ１０４を介してデバッグ処理回路２２７に出力している状態の時間経過を示す。次に各時刻での動作を説明する。
【００６３】
時刻Ｔ１においては、オープンドレイン出力バッファ１０がＬｏｗを出力している状態を示す。時刻Ｔ２においては、オープンドレイン出力バッファ１０がＨｉｇｈを出力すると、立ち上がり信号が、入出力信号３４、ダンピング抵抗選択回路３３及び信号２８に伝播し、電圧変化検出回路２０及び電流方向検出回路２１に入力され、信号２２に伝播することを示す。
【００６４】
時刻Ｔ３においては、信号２８に立ち上がり信号が入力されると電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。立ち上がり信号が伝播しているため、信号２８の電圧が信号２２より高くなる。そして、信号２８から信号２２に電流が流れ、電流方向検出回路２１は、電流方向検出信号１９にＨｉｇｈを出力することを示す。
【００６５】
時刻Ｔ４においては、デコーダ回路１７は、電圧変化検出信号１８にＨｉｇｈ及び電流方向検出信号１９にＨｉｇｈを入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ１）２９にＨｉｇｈを出力する。続いて、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ１）２９のＨｉｇｈを入力する。そして、プルアップ抵抗ダンピング抵抗選択テーブル１５は、当該テーブルに設定されているプルアップ抵抗選択信号１４にＨｉｇｈを出力し、ダンピング抵抗選択信号１６にＬｏｗを出力する。その後、プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４にＨｉｇｈが入力されたことで、信号３４をプルアップ用の抵抗器５２でプルアップする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６にＬｏｗが入力され、ダンピング用の抵抗器５３をショートに設定することを示す。
【００６６】
時刻Ｔ５においては、信号２２は、双方向伝送線路１０５を通過し、信号２２２に伝播し、電流方向検出回路２２１を介して信号２２８へ伝播することを示す。
【００６７】
時刻Ｔ６においては、信号２２８には立ち上がり信号が伝播しているので、電圧変化検出回路２２０は、電圧変化検出信号２１８にＨｉｇｈを出力する。信号２２２の電圧が信号２２８よりも高いため、電流が信号２２２から信号２２８に流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＬｏｗを出力することを示す。
【００６８】
時刻Ｔ７においては、デコーダ回路２１７は、前記電圧変化検出信号２１８と電流方向検出信号２１９を入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ３）２３１にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ３）２３１のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗ、ダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４を入力し、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６を入力し、ダンピング用の抵抗器２５３をショートすることを示す。
【００６９】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１２の設定になる。図１２は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００７０】
時刻Ｔ８においては、オープンドレイン出力バッファ１０がＬｏｗを出力すると、立ち下がり信号が、入出力信号３４、ダンピング抵抗選択回路３３、信号２８に伝播し、電圧変化検出回路２０、電流方向検出回路２１に入力され、信号２２に伝播することを示す。
【００７１】
時刻Ｔ９においては、信号２８に立ち下がり信号が入力されると、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。立ち下がり信号が伝播しているため、信号２２の電圧が信号２８より高くなり、信号２２から信号２８に電流が流れ電流方向検出回路２１は、電流方向検出信号１９にＬｏｗを出力することを示す。
【００７２】
時刻Ｔ１０においては、デコーダ回路１７は、電圧変化検出信号１８にＬｏｗ、電流方向検出信号１９にＬｏｗが入力される。そして、デコーダ回路１７は、デコード信号（ＳＴ２）３０にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ２）３０のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗを出力し、ダンピング抵抗選択信号１６にＨｉｇｈを出力する。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４にＬｏｗが入力されたことで、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号にＨｉｇｈが入力され、ダンピング用の抵抗器５２を挿入することを示す。
【００７３】
時刻Ｔ１１においては、信号２２は双方向伝送線路１０５を通過し、信号２２２に伝播し、電流方向検出回路２２１を介して信号２２８へ伝播することを示す。
【００７４】
時刻Ｔ１２においては、信号２２８には立ち下がり信号が伝播しているので、電圧変化検出回路２２０は、電圧変化検出信号２１８にＬｏｗを出力する。信号２２８の電圧が信号２２２よりも高いため、電流が信号２２８から信号２２２に流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＨｉｇｈを出力することを示す。
【００７５】
時刻Ｔ１３においては、デコーダ回路２１７は、前記電圧変化検出信号２１８と電流方向検出信号２１９を入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ４）２３２にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ４）２３２のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗ、ダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４を入力し、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６を入力し、ダンピング用の抵抗器２５３をショートすることを示す。
【００７６】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１３の設定になる。図１３は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００７７】
尚、時刻Ｔ１４乃至Ｔ１９は、時刻Ｔ２乃至Ｔ７と同様であるため、説明を省略する。
【００７８】
次に、図１１は、本発明の実施の形態１にかかるＩＣＥ側からマイコン側へ信号が出力された際のタイミングチャートである。時刻Ｔ２０〜Ｔ３１は、デバッグ処理回路２２７がデバッグコマンドをオープンドレイン出力バッファ２１０、インピーダンスマッチング回路３０１、双方向伝送線路１０５、インピーダンスマッチング回路３００、入力バッファ１０２を介してオンチップデバッグ回路２３に出力している状態の時間経過を示す。
【００７９】
時刻Ｔ２０においては、オープンドレイン出力バッファ２１０がＬｏｗを出力すると、立ち下がり信号が、入出力信号２３４、ダンピング抵抗選択回路２３３、信号２２８に伝播し、電圧変化検出回路２２０、電流方向検出回路２２１に入力され、信号２２２に伝播することを示す。
【００８０】
時刻Ｔ２１においては、信号２２８に立ち下がり信号が入力されると、電圧変化検出回路２２０は、電圧変化検出信号２１８にＬｏｗを出力する。立ち下がり信号が伝播しているため、信号２２２の電圧が信号２２８より高くなり、信号２２２から信号２２８に電流が流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＬｏｗを出力することを示す。
【００８１】
時刻Ｔ２２においては、デコーダ回路２１７は、電圧変化検出信号２１８がＬｏｗ、電流方向検出信号２１９がＬｏｗを入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ２）２３０にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ２）２３０のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗを出力し、前記テーブルに設定されているダンピング抵抗選択信号２１６にＨｉｇｈを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４にＬｏｗが入力されたことで、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号にＨｉｇｈを入力したことで、ダンピング用の抵抗器２５３を挿入することを示す。
【００８２】
時刻Ｔ２３においては、信号２２２は双方向伝送線路１０５を通過し、信号２２に伝播し、電流方向検出回路２１を介して信号２８へ伝播することを示す。
【００８３】
時刻Ｔ２４においては、信号２８には立ち下がり信号が伝播しているので、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。信号２８の電圧が信号２２よりも高いため、電流が信号２８から信号２２に流れ、電流方向検出回路２１は、電流方向検出信号１９にＨｉｇｈを出力することを示す。
【００８４】
時刻Ｔ２５においては、デコーダ回路１７は、前記電圧変化検出信号１８と電流方向検出信号１９を入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ４）３２にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ４）３２のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗが、ダンピング抵抗選択信号１６にＬｏｗが出力される。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング用の抵抗器５３をショートすることを示す。
【００８５】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１４の設定になる。図１４は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００８６】
時刻Ｔ２６においては、オープンドレイン出力バッファ２１０がＨｉｇｈを出力すると、立ち上がり信号が、入出力信号２３４、ダンピング抵抗選択回路２３３、信号２２８に伝播し、電圧変化検出回路２２０、電流方向検出回路２２１に入力され、信号２２２に伝播することを示す。
【００８７】
時刻Ｔ２７においては、信号２２８に立ち上がり信号が入力されると、電圧変化検出回路２２０は、電圧変化検出信号２１８にＨｉｇｈを出力する。立ち上がり信号が伝播しているため、信号２２８の電圧が信号２２２より高くなり、信号２２８から信号２２２に電流が流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＨｉｇｈを出力することを示す。
【００８８】
時刻Ｔ２８においては、デコーダ回路２１７は、電圧変化検出信号２１８がＨｉｇｈ、電流方向検出信号２１９がＨｉｇｈを入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ１）２２９にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ１）２２９のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＨｉｇｈを出力し、前記テーブルに設定されているダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４にＨｉｇｈが入力されたことで、信号２３４をプルアップ用の抵抗器５２でプルアップする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６にＬｏｗを入力したことで、ダンピング用の抵抗器２５３をショートに設定することを示す。
【００８９】
時刻Ｔ２９においては、信号２２２は双方向伝送線路１０５を通過し、信号２２に伝播し、電流方向検出回路２１を介して信号２８へ伝播することを示す。
【００９０】
時刻Ｔ３０においては、信号２８には立ち上がり信号が伝播しているので、電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。信号２２の電圧が信号２８よりも高いため、電流が信号２２から信号２８に流れ、電流方向検出回路２１は、電流方向検出信号１９にＬｏｗを出力することを示す。
【００９１】
時刻Ｔ３１においては、デコーダ回路１７は、前記電圧変化検出信号１８と電流方向検出信号１９を入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ３）３１にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ３）３１のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗが、ダンピング抵抗選択信号１６にＬｏｗが出力される。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング用の抵抗器５３をショートすることを示す。
【００９２】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１５の設定になる。図１５は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００９３】
また、本発明の実施の形態１は、次のように表現することもできる。すなわち、双方向伝送線路に信号を入出力する双方向伝送回路であり、且つ双方の出力回路から同時に信号を出力する場合が存在する双方向伝送回路に関する発明ということができる。そして、当該双方向伝送回路は、一方から出力された信号を入力し、前記双方向伝送線路のインピーダンスにマッチングさせる第１インピーダンスマッチング部と、他方から同時に出力された信号を入力し、前記双方向伝送線路のインピーダンスにマッチングさせる第２インピーダンスマッチング部とを備える。
【００９４】
ここで、前記第１および第２インピーダンスマッチング部は、双方の出力回路から同時に前記双方向伝送線路へ信号を出力した際にそれぞれの側に流れる電流の方向を検出する電流方向検出回路と、同じく前記それぞれの側における電圧の変化を検出する電圧変化検出回路と、前記電流方向検出回路と前記電圧変化検出回路から出力される電圧変化検出信号と電流方向検出信号を入力し、前記それぞれの側の出力信号の変化を表したデコード信号を出力するデコーダ回路と、前記デコーダ回路から出力されたデコード信号を入力し、ダンピング抵抗とプルアップ抵抗のそれぞれの選択を制御する選択信号を出力するプルアップ抵抗ダンピング抵抗選択テーブルと、前記選択信号によって制御され、プルアップ抵抗を選択するプルアップ抵抗選択回路とダンピング抵抗を挿入するダンピング抵抗選択回路を有する。
【００９５】
前記第１および第２インピーダンスマッチング部は、それぞれ、双方の出力信号の変化を監視する。そして、第１インピーダンスマッチング部は、一方（図１のマイコン２５側）の出力信号の立ち上がりを検出すると出力信号にプルアップ抵抗を接続し、立ち下がりを検出するとダンピング抵抗を挿入し、他方（図１のＩＣＥ２２６側）の出力信号が立ち上がり又は立ち下がりを検出するとプルアップ抵抗及びダンピング抵抗を挿入しない動作をする。また、他方（図１のＩＣＥ２２６側）に接続されたインピーダンスマッチング部は、他方（図１のＩＣＥ２２６側）の出力信号の立ち上がりを検出すると出力信号にプルアップ抵抗を接続し、立ち下がりを検出するとダンピング抵抗を挿入し、一方（図１のマイコン２５側）の出力信号が立ち上がり又は立ち下がりを検出するとプルアップ抵抗及びダンピング抵抗を挿入しない動作をする。
【００９６】
これにより、特許文献１において出力バッファにオープンドレインを使用した場合に、信号反射が発生し、誤動作するという問題点を解決することが出来る。上記問題点を解決する理由について、図１２〜図１５を用いて以下に説明する。
【００９７】
まず、双方向伝送線路に接続されている２つの出力回路の信号変化を監視する。そして、信号の立ち上がり時は、プルアップ抵抗ダンピング抵抗選択テーブルに従って図１２及び図１４のようにプルアップ用の抵抗器５２及び抵抗器２５２を挿入し、かつ、ダンピング用の抵抗器５３及び抵抗器２５３をショートする。これにより、オープンドレイン出力バッファ１０の出力インピーダンス（無限大Ω）に、プルアップ用の抵抗器５２及び抵抗器２５２の抵抗値５０Ωが並列接続されたことになる。この場合、出力インピーダンスは５０Ωになり、双方向伝送線路１０５とインピーダンスマッチングを取ることができる。そのため、入力信号２１２は、信号反射が発生せず誤動作が発生しない。
【００９８】
また、信号の立ち下がり時は、前記テーブルにしたがって図１３及び図１５のようにプルアップ用の抵抗器５２及び抵抗器２５２を外し、かつ、ダンピング用の抵抗器５３及び抵抗器２５３に３０Ωを挿入する。これにより、オープンドレイン出力バッファ１０の出力インピーダンス（約２０Ω）にダンピング用の抵抗器５３及び抵抗器２５３の抵抗値３０Ωが直列接続されたことになる。この場合、前記抵抗値を加算した５０Ωになることで、双方向伝送線路１０５とインピーダンスマッチングを取ることができる。そのため、入力信号２１２は、信号反射が発生せず、誤動作が発生することなく、高速通信が可能となる。よって、特許文献１により発生する問題を解決する事ができる。
【００９９】
以上のことから、本発明の実施の形態１の効果は、通信速度が速いオープンドレインを使った双方向伝送線路でも誤動作が発生しないことである。その理由は、電流方向検出回路と電圧変化検出回路とデコーダ回路とプルアップ抵抗ダンピング抵抗選択テーブルとプルアップ抵抗選択回路とダンピング抵抗選択回路を有することで、オープンドレイン出力バッファの信号が、立ち上がり時には出力側に５０Ωのプルアップ抵抗器を入れ、立ち下がり時には３０Ωのダンピング抵抗器を入れることで、出力インピーダンスが双方向伝送線路のインピーダンスと整合するからである。
【０１００】
＜その他の発明の実施の形態＞
尚、上述したように、本発明の実施の形態１にかかるプルアップ抵抗器は、プルダウン抵抗器に置き換わっても構わない。その場合、上記において第１の出力信号について電圧の変化の方向を「立ち上がり」であるものと検出していた箇所を「立ち下がり」とし、第１の出力信号について電圧の変化の方向を「立ち下がり」であるものと検出していた箇所を「立ち上がり」とすればよい。さらに、本発明の実施の形態１にかかるプルアップ抵抗器は、少なくとも負荷抵抗器であればよい。その場合、「立ち上がり」を第１の方向、「立ち下がり」を第１の方向とは逆の第２の方向と表現することができる。すなわち、抵抗接続回路３６は、検出回路３５により第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に負荷抵抗器を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により第１の出力信号の電圧の変化が第２の方向であると検出された場合、当該第１の出力信号にダンピング抵抗器を接続して双方向伝送線路１０５へ出力する。さらに、抵抗接続回路３６は、検出回路３５により第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に負荷抵抗器及びダンピング抵抗器のいずれも接続せずにオープンドレイン出力バッファ１０へ出力する。
【０１０１】
さらに、本発明は、次のようなものであってもよい。第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、前記双方向伝送回路において、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する。
【０１０２】
また、本発明は、双方向伝送線路に信号を入出力する双方向伝送回路に関し、特にマイコンのプログラムをデバッグするオンチップデバッグの技術に関する。
【０１０３】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【０１０４】
１０、２１０ オープンドレイン出力バッファ
１１、２１１ 出力信号
１２、２１２ 入力信号
１３、２１３ プルアップ抵抗選択回路
１４、２１４ プルアップ抵抗選択信号
１５、２１５ プルアップ抵抗ダンピング抵抗選択テーブル
１６、２１６ ダンピング抵抗選択信号
１７、２１７ デコーダ回路
１８、２１８ 電圧変化検出信号
１９、２１９ 電流方向検出信号
２０、２２０ 電圧変化検出回路
２１、２２１ 電流方向検出回路
２２、２２２ 信号
２３ オンチップデバッグ回路
２４ ＣＰＵ
２５ マイコン
２２６ ＩＣＥ
２２７ デバッグ処理回路
２８、２２８ 信号
２９、２２９ デコード信号（ＳＴ１）
３０、２３０ デコード信号（ＳＴ２）
３１、２３１ デコード信号（ＳＴ３）
３２、２３２ デコード信号（ＳＴ４）
３３、２３３ ダンピング抵抗選択回路
３４、２３４ 入出力信号
３５、２３５ 検出回路
３６、２３６ 抵抗接続回路
５２、５３ 抵抗器
２５２、２５３ 抵抗器
６０、６１、６２ 抵抗器
６３ コンデンサ
６４ アンプ
６５、６６ 信号
７０、７１ 抵抗器
７２ アンプ
７３、７４ 信号
８０，８１ インバータ
８２、８３、８４、８５ アンドゲート
９０ インバータ
９１ トランジスタ
９５、９６ トランジスタ
９７ インバータ
１０１、１０３ 出力バッファ
１０２、１０４ 入力バッファ
１０５ 双方向伝送線路
１０６、１１０ 切替部
１０７、１１１ スイッチ
１０８、１１２ 抵抗器
１０９、１１３ ショート線
１２０，１２１ 入出力回路
１３１ 信号
３００，３０１ インピーダンスマッチング回路
３０２ 双方向伝送回路
ＩＣ１、ＩＣ２ 半導体素子
Ｔ１〜Ｔ３１ 時刻
Ｒｏ１、Ｒｏ２ 抵抗値
Ｒｓ１、Ｒｓ２ 抵抗値
Ｚｏ 特性インピーダンス
【技術分野】
【０００１】
本発明は、インピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路に関し、特に、オープンドレイン出力バッファ間で双方向の伝送を行うためのインピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路に関する。
【背景技術】
【０００２】
オンチップデバッグの通信において、低価格マイコンの端子数削減が進み、デバッグ用の端子が１ピンになるとともに、動作周波数の高速化に伴いデバッグデータの高速伝送化が必要になってきた。
【０００３】
オンチップデバッグの通信は、マイコンとＩＣＥ（Ｉｎ−Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ）間でデバッグコマンドやデバッグデータの通信を行うものである。一般的に、オンチップデバッグの通信としては、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）を使ったものが知られている。しかし、オンチップデバッグの通信に必要なデバッグ端子数は、制御、クロック、データ入力及びデータ出力の４本必要である。そのため、端子数が少ない低価格なマイコンには適さないことから、端子の１ピン化が必要になってきている。
【０００４】
ここで、オンチップデバッグ通信の特徴として、マイコンがデータを送出中でもＩＣＥからマイコンの動作を強制的に停止させる必要がある。そのため、端子を１ピン化した際には、双方が出力状態になってもデータ伝送が可能なオープンドレイン出力バッファを使用する必要がある。しかし、オープンドレイン出力バッファは、インピーダンス整合が難しく高速伝送には適していないことから２０ＭＨｚ以下の低速なデータ伝送に限られていた。
【０００５】
また、低価格マイコンにおいても動作速度の向上が求められてきており、オープンドレイン出力バッファでも高速に信号伝送する技術の要求（必要性）が高まってきた。
【０００６】
特許文献１は、インピーダンス整合を容易に図り、信号伝送速度の高速化に適した双方向伝送回路及びバスシステムを提供することを目的としている。
【０００７】
図１６は、特許文献１にかかる双方向伝送回路の構成を示すブロック図である。図１６において、双方向伝送線路１０５は、信号を双方向に伝送する双方向伝送線路（特性インピーダンスをＺｏとする）である。図１６では、半導体素子ＩＣ１とＩＣ２とを接続するデータバスなどの双方向バスにおける１本の線路に関する部分を示している。
【０００８】
入出力回路１２０は、半導体素子ＩＣ１の内部に備えられている。入出力回路１２０は、信号の入出力を行う入出力回路（トランシーバともいう）である。入出力回路１２０は、出力バッファ（ドライバともいう）１０１（オン抵抗値をＲｏ１とする）と入力バッファ（レシーバともいう）１０２からなる。入出力回路１２１は、半導体素子ＩＣ２の内部に備えられている。入出力回路１２１は、信号の入出力を行う入出力回路である。入出力回路１２１は、出力バッファ１０３（オン抵抗値をＲｏ２とする）と、入力バッファ１０４からなる。
【０００９】
切替部１０６は、双方向伝送線路１０５と入出力回路１２０との間を直列終端するかショートするかを切り替える切替部である。切替部１０６は、直列終端用の抵抗器１０８（抵抗値をＲｓ１とする）、ショート用のワイヤー線（以下ショート線と呼ぶ）１０９、スイッチ１０７からなる。スイッチ１０７は、入出力回路１２０の出力時には抵抗器１０８を接続し、入出力回路１２０の入力時（または出力時以外）にはショート線１０９を接続する。
【００１０】
切替部１１０は、双方向伝送線路１０５と入出力回路１２１との間を直列終端するかショートするかを切り替える切替部である。切替部１１０は、直列終端用の抵抗器１１２（抵抗値をＲｓ２とする）、ショート用のショート線１１３、スイッチ１１１からなる。スイッチ１１１は、入出力回路１２１の出力時には抵抗器１１２を接続し、入出力回路１２１の入力時（または出力時以外）にはショート線１１３を接続する。
【００１１】
ここで、上記抵抗器１０８は、Ｒｓ１＝Ｚｏ−Ｒｏ１で決定される抵抗値を有するものとする。これにより、入出力回路１２０の出力時（入出力回路１２１の入力時）には双方向伝送線路１０５の左端においてインピーダンスを整合させることができる。同様に、抵抗器１１２は、Ｒｓ２＝Ｚｏ−Ｒｏ２により決定される抵抗値を有するものとする。また、ショート線１０９及び１１３は、プリント基板上のパターンまたは抵抗値が０Ωの抵抗器であってもよい。
【００１２】
特許文献１では、出力バッファ１０１の動作時は、切替部１０６のスイッチ１０７が抵抗器１０８を選択することで、出力バッファと双方向伝送線路１０５の間にダンピング抵抗として抵抗器１０８を挿入する。また、入力バッファ１０２の動作時は、切替部１０６のスイッチ１０７がショート線１０９を選択することで入力バッファ１０２と双方向伝送線路を直結することで、出力バッファ動作時に出力バッファ１０１と双方向伝送線路１０５のインピーダンスが整合し、信号反射を防ぎ、誤動作を防止するものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００１−００７７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１では、出力バッファ１０１が出力時にダンピング用の抵抗器１０８を挿入することで、出力インピーダンスをＲｏ１＋Ｒｓ１として双方向伝送線路１０５にインピーダンスマッチングを実現している。ここで、特許文献１において、オンチップデバッグ通信等のように双方の出力バッファを同時に出力する必要性がある場合は、出力バッファ１０１にオープンドレイン出力バッファを使用する必要がある。しかしながら、特許文献１において、出力バッファ１０１にオープンドレイン出力バッファを使用する場合には、インピーダンス整合を保てず、信号反射が発生し、誤動作してしまうという問題点がある。
【００１５】
その理由を以下に説明する。まず、出力バッファ１０１にオープンドレイン出力バッファを用いると、出力バッファ１０１の立ち上がり時の出力インピーダンスが無限大になる。そこで、５０Ω程度のプルアップ抵抗（図１６に記載なし）を、出力バッファ１０１と並列接続して、信号１３１を"ｈｉｇｈ"として出力することが一般的である。
【００１６】
つまり、出力バッファ１０１の出力信号の立ち上がり時には、無限大である出力インピーダンスと、５０Ωであるプルアップ抵抗とが並列接続されたこととなる。そのため、信号１３１の立ち上がり時の出力インピーダンスは、プルアップ抵抗の抵抗値（５０Ω）そのものになる。
【００１７】
一方、出力バッファ１０１の出力信号の立ち下がり時には、インピーダンスＲｏ１（２０Ω）と、プルアップ抵抗（５０Ω）とが並列接続されたこととなる。そのため、信号１３１の立ち下がり時の出力インピーダンスは、１４Ω程度になる。
【００１８】
ここで、特許文献１では、上述したように、出力バッファ１０１の出力時にダンピング用の抵抗器１０８を直列に挿入する。また、双方向伝送線路１０５のインピーダンスを例えば、５０Ωとする。そして、双方向伝送線路１０５のインピーダンスと整合を取るためには、信号１３１の立ち下がり時の出力インピーダンスが１４Ω程度であるため、３６Ωの抵抗器１０８を接続し、合計で５０Ωとする必要がある。この場合には、双方向伝送線路１０５のインピーダンスと整合が取れるため、信号反射は発生しない。
【００１９】
しかし、この場合、信号１３１の立ち上がり時の出力インピーダンスが５０Ωであるため、３６Ωの抵抗器１０８を接続すると、合計で８６Ωとなってしまう。そのため、双方向伝送線路１０５のインピーダンスに比べて信号１３１の出力インピーダンスが高くなり、インピーダンス不整合が発生する。
【００２０】
以上のことから、特許文献１において、出力バッファ１０１にオープンドレイン出力バッファを使用する場合には、信号１３１の立ち上がり時と立ち下がり時において、出力インピーダンスが異なってしまう。そのため、上述した問題が発生する。
【課題を解決するための手段】
【００２１】
本発明の第１の態様にかかるインピーダンス整合回路は、第１の端子にオープンドレイン出力バッファが接続され、第２の端子に双方向伝送線路が接続されたインピーダンス整合回路であって、負荷抵抗と、ダンピング抵抗と、前記負荷抵抗もしくは前記ダンピング抵抗のいずれかを接続するか又はいずれも接続しない抵抗接続回路と、前記オープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出する検出回路と、を有し、前記抵抗接続回路は、前記検出回路により前記第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に前記負荷抵抗を接続して前記双方向伝送線路へ出力し、前記検出回路により前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記検出回路により前記第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力する。
【００２２】
本発明の第２の態様にかかるインピーダンス整合方法は、第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、前記双方向伝送回路において、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する。
【００２３】
本発明の第３の態様にかかる双方向伝送回路は、第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路であって、双方向伝送線路と、第１の端子に前記第１のオープンドレイン出力バッファが接続され、第２の端子に前記双方向伝送線路が接続され、第１の負荷抵抗と、第１のダンピング抵抗と、を有する第１のインピーダンス整合回路と、第３の端子に前記双方向伝送線路が接続され、第４の端子に前記第２のオープンドレイン出力バッファが接続され、第２の負荷抵抗と、第２のダンピング抵抗と、を有する第２のインピーダンス整合回路と、を備え、前記第１のインピーダンス整合回路は、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記第１の負荷抵抗を接続して前記双方向伝送線路へ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記第１の負荷抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、前記第２のインピーダンス整合回路は、前記双方向伝送線路からの第３の出力信号及び前記第２のオープンドレイン出力バッファからの第４の出力信号を検出し、前記第４の出力信号の電圧の変化が前記第１の方向であると検出した場合、当該第１の出力信号に前記第２の負荷抵抗を接続して前記双方向伝送線路へ出力し、前記第４の出力信号の電圧の変化が前記第２の方向であると検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、前記第３の出力信号の電圧の変化を検出した場合、当該第３の出力信号に前記第２の負荷抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する。
【００２４】
上述した本発明の第１乃至第３の態様により、オープンドレイン出力バッファを用いることにより出力インピーダンスが変化した場合でも、オープンドレイン出力バッファから出力される信号の電圧変化に応じて抵抗値を調整することにより、双方向伝送におけるインピーダンスを整合させることができる。
【発明の効果】
【００２５】
本発明により、オープンドレイン出力バッファ間で双方向の伝送を行う際のインピーダンスを整合させて、信号反射をなくし、誤動作することなく高速通信を可能とするためのインピーダンス整合回路、インピーダンス整合方法及び双方向伝送回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１にかかるオンチップデバッグ装置の構成を示すブロック図である。
【図２】本発明の実施の形態１にかかるインピーダンスマッチング回路の構成を示すブロック図である。
【図３】本発明の実施の形態１にかかるインピーダンスマッチング回路の構成を示すブロック図である。
【図４】本発明の実施の形態１にかかる電圧変化検出回路の構成を示すブロック図である。
【図５】本発明の実施の形態１にかかる電流方向検出回路の構成を示すブロック図である。
【図６】本発明の実施の形態１にかかるデコーダ回路の構成を示すブロック図である。
【図７】本発明の実施の形態１にかかるプルアップ抵抗選択回路の構成を示すブロック図である。
【図８】本発明の実施の形態１にかかるダンピング抵抗選択回路の構成を示すブロック図である。
【図９】本発明の実施の形態１にかかるプルアップ抵抗ダンピング抵抗選択テーブルの例を示す図である。
【図１０】本発明の実施の形態１にかかるマイコン側からＩＣＥ側へ信号が出力された際のタイミングチャートである。
【図１１】本発明の実施の形態１にかかるＩＣＥ側からマイコン側へ信号が出力された際のタイミングチャートである。
【図１２】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１３】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１４】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１５】本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【図１６】関連技術にかかる双方向伝送回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００２８】
＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかるオンチップデバッグ装置の構成を示すブロック図である。本実施の形態１にかかるオンチップデバッグ装置は、マイコン２５と、ＩＣＥ２２６と、双方向伝送回路３０２とを備える。双方向伝送回路３０２には、マイコン２５とＩＣＥ２２６とが接続されている。
【００２９】
マイコン２５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２４と、オンチップデバッグ回路２３と、入力バッファ１０２と、オープンドレイン出力バッファ１０とを備える。また、双方向伝送回路３０２は、インピーダンスマッチング回路３００と、双方向伝送線路１０５と、インピーダンスマッチング回路３０１とを備える。尚、インピーダンスマッチング回路３００及び３０１の詳細な構成は、図２及び図３を用いて後述する。ＩＣＥ２２６は、デバッグ処理回路２２７と、入力バッファ１０４と、オープンドレイン出力バッファ２１０とを備える。
【００３０】
マイコン２５の回路構成を以下に説明する。ＣＰＵ２４とオンチップデバッグ回路２３は、制御信号やトレースデータの入出力を相互に行う。これにより、オンチップデバッグ回路２３は、ＣＰＵ２４のプログラムデバッグを行う。また、オンチップデバッグ回路２３は、入力バッファ１０２からデータを入力し、オープンドレイン出力バッファ１０へデータを出力する。入力バッファ１０２は、インピーダンスマッチング回路３００から入力信号１２によりデータを入力する。オープンドレイン出力バッファ１０は、インピーダンスマッチング回路３００へ出力信号１１によりデータを出力する。
【００３１】
ＩＣＥ２２６の回路構成を以下に説明する。デバッグ処理回路２２７は、入力バッファ１０４からデータを入力し、オープンドレイン出力バッファ２１０へデータを出力する。入力バッファ１０４は、インピーダンスマッチング回路３０１から入力信号２１２によりデータを入力する。オープンドレイン出力バッファ２１０は、インピーダンスマッチング回路３０１へ出力信号２１１によりデータを出力する。
【００３２】
双方向伝送回路３０２は、オープンドレイン出力バッファ１０を含むマイコン２５と、オープンドレイン出力バッファ２１０を含むＩＣＥ２２６との間で、方向伝送線路１０５を介した双方向の伝送を行う。そして、双方向伝送回路３０２は、オープンドレイン出力バッファ１０とオープンドレイン出力バッファ２１０とを用いることにより生じる出力インピーダンスの変化を、インピーダンスマッチング回路３００及び３０１により整合を取る。
【００３３】
図２は、本発明の実施の形態１にかかるインピーダンスマッチング回路３００の構成を示すブロック図である。インピーダンスマッチング回路３００は、第１の端子（不図示）にオープンドレイン出力バッファ１０を含むマイコン２５が接続され、第２の端子（不図示）に双方向伝送線路１０５が接続されている。インピーダンスマッチング回路３００は、プルアップ抵抗器（例えば、後述する図７の抵抗器５２）と、ダンピング抵抗器（例えば、後述する図８の抵抗器５３）と、検出回路３５と、抵抗接続回路３６とを備える。尚、プルアップ抵抗器は、負荷抵抗器の一例である。例えば、負荷抵抗器は、プルダウン抵抗器であってもよい。
【００３４】
検出回路３５は、オープンドレイン出力バッファ１０からの第１の出力信号である入出力信号３４及び双方向伝送線路１０５からの第２の出力信号である信号２２を検出する。抵抗接続回路３６は、検出回路３５による検出結果に応じて、プルアップ抵抗器もしくはダンピング抵抗器のいずれかを接続する、又は、プルアップ抵抗器及びダンピング抵抗器のいずれも接続しない。
【００３５】
具体的には、抵抗接続回路３６は、検出回路３５により第１の出力信号の立ち上がりが検出された場合、当該第１の出力信号にプルアップ抵抗器である抵抗器５２を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により前記第１の出力信号の立ち下がりが検出された場合、当該第１の出力信号にダンピング抵抗器である抵抗器５３を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により前記第２の出力信号の立ち上がり又は立ち下がりが検出された場合、当該第２の出力信号にプルアップ抵抗器及びダンピング抵抗器のいずれも接続せずにオープンドレイン出力バッファ１０へ出力する。
【００３６】
検出回路３５は、電圧変化検出回路２０と、電流方向検出回路２１と、デコーダ回路１７と、プルアップ抵抗ダンピング抵抗選択テーブル１５とを備える。また、抵抗接続回路３６は、プルアップ抵抗選択回路１３と、ダンピング抵抗選択回路３３とを備える。
【００３７】
電圧変化検出回路２０は、信号２８を入力し、信号２８が立ち上がり信号であれば、電圧変化検出信号１８をＨｉｇｈとして出力する。また、電圧変化検出回路２０は、信号２８が立ち下がりであれば、電圧変化検出信号１８をＬｏｗとして出力する。つまり、電圧変化検出回路２０は、第１の出力信号及び第２の出力信号について電圧の変化を検出する。また、電圧変化検出回路２０は、検出した電圧の変化を電圧変化検出信号１８として出力する。
【００３８】
電流方向検出回路２１は、信号２８及び信号２２を入力し、信号２８から信号２２に電流が流れると、電流方向検出信号１９をＨｉｇｈとして出力する。また、電流方向検出回路２１は、信号２２から信号２８に電流が流れると、電流方向検出信号１９をＬｏｗとして出力する。つまり、電流方向検出回路２１は、第１の出力信号及び第２の出力信号について電流が流れる方向を検出する。また、電流方向検出回路２１は、検出した電流の方向を電流方向検出信号として出力する。
【００３９】
デコーダ回路１７は、電圧変化検出信号１８と、電流方向検出信号１９を入力し、デコード信号（ＳＴ１）２９と、デコード信号（ＳＴ２）３０と、デコード信号（ＳＴ３）３１と、デコード信号（ＳＴ４）３２を出力する。つまり、デコーダ回路１７は、電流方向検出回路２１及び電圧変化検出回路２０から入力される電流方向検出信号１９及び電圧変化検出信号１８の変化を表したデコード信号をプルアップ抵抗ダンピング抵抗選択テーブル１５に出力する。
【００４０】
プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向と、電圧変化検出回路２０により検出される電圧の変化に基づき、ダンピング抵抗器とプルアップ抵抗器のそれぞれの選択を制御する選択信号を抵抗接続回路３６へ出力する。
【００４１】
ここで、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向がオープンドレイン出力バッファ１０から双方向伝送線路１０５であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち上がりであることが検出された場合、プルアップ抵抗器を選択させるように選択信号を出力する。また、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向が双方向伝送線路１０５からオープンドレイン出力バッファ１０であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち下がりであることが検出された場合、ダンピング抵抗器を選択させるように選択信号を出力する。さらに、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向がオープンドレイン出力バッファ１０から双方向伝送線路１０５であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち下がりであることが検出された場合、プルアップ抵抗器及びダンピング抵抗器のいずれも選択させないように選択信号を出力する。さらに、プルアップ抵抗ダンピング抵抗選択テーブル１５は、電流方向検出回路２１により検出される電流の方向が双方向伝送線路１０５からオープンドレイン出力バッファ１０であることが検出され、電圧変化検出回路２０により第１の出力信号について電圧の変化が立ち上がりであることが検出されたた場合、プルアップ抵抗器及びダンピング抵抗器のいずれも選択させないように選択信号を出力する。
【００４２】
そして、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号に応じて、プルアップ抵抗器の接続有無を示す第１の接続有無信号であるプルアップ抵抗選択信号１４と、ダンピング抵抗器の接続有無を示す第２の接続有無信号であるダンピング抵抗選択信号１６とを選択信号として出力する。
【００４３】
すなわち、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ１）２９、デコード信号（ＳＴ２）３０、デコード信号（ＳＴ３）３１及びデコード信号（ＳＴ４）３２を入力し、プルアップ抵抗選択信号１４とダンピング抵抗選択信号１６にＨｉｇｈ又はＬｏｗの信号を出力する。
【００４４】
抵抗接続回路３６は、電流方向検出回路２１により検出される電流の方向と、電圧変化検出回路２０により検出される電圧の変化に基づき、プルアップ抵抗器及びダンピング抵抗器のそれぞれについての接続をするか否かを選択する。また、抵抗接続回路３６は、選択信号に応じて、プルアップ抵抗器及びダンピング抵抗器のそれぞれについての接続をするか否かを選択する。
【００４５】
ここで、抵抗接続回路３６は、プルアップ抵抗選択信号１４に応じて、プルアップ抵抗器を接続するか否かを選択するプルアップ抵抗選択回路１３と、ダンピング抵抗選択信号１６に応じて、ダンピング抵抗器を接続するか否かを選択するダンピング抵抗選択回路３３と、を有する。
【００４６】
プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、プルアップ抵抗選択信号１４がＨｉｇｈのとき信号３４をプルアップする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング抵抗選択信号１６がＨｉｇｈのとき信号２８と信号３４の間にダンピング抵抗を挿入する。
【００４７】
図１に戻って説明する。双方向伝送線路１０５は、マイコン２５が出力の時には、信号２２を入力信号とし、信号２２２を出力信号とする。また、双方向伝送線路１０５は、マイコン２５が入力のときには、信号２２２を入力信号とし、信号２２を出力信号とする。
【００４８】
図３は、本発明の実施の形態１にかかるインピーダンスマッチング回路３０１の構成を示すブロック図である。インピーダンスマッチング回路３０１は、第３の端子（不図示）に双方向伝送線路１０５が接続され、第４の端子（不図示）にオープンドレイン出力バッファ２１０を含むＩＣＥ２２６が接続されている。インピーダンスマッチング回路３０１は、プルアップ抵抗器（例えば、後述する図１４の抵抗器２５２）と、ダンピング抵抗器（例えば、後述する図１５の抵抗器２５３）と、検出回路２３５と、抵抗接続回路２３６とを備える。
【００４９】
検出回路２３５は、電圧変化検出回路２２０と、電流方向検出回路２２１と、デコーダ回路２１７と、プルアップ抵抗ダンピング抵抗選択テーブル２１５とを備える。抵抗接続回路２３６は、プルアップ抵抗選択回路２１３と、ダンピング抵抗選択回路２３３とを備える。
【００５０】
尚、インピーダンスマッチング回路３０１の回路構成は、インピーダンスマッチング回路３００と同等であり、双方向伝送線路１０５に対して左右対称に構成要素が配置されており、詳細説明は省略する。
【００５１】
また、信号２２２、信号２２８及び入出力信号２３４は、それぞれ図２の信号２２、信号２８及び入出力信号３４に対応する。また、電圧変化検出信号２１８及び電流方向検出信号２１９は、図２の電圧変化検出信号１８及び電流方向検出信号１９に対応する。また、デコード信号（ＳＴ１）２２９、デコード信号（ＳＴ２）２３０、デコード信号（ＳＴ３）２３１及びデコード信号（ＳＴ４）２３２は、図２のデコード信号（ＳＴ１）２９、デコード信号（ＳＴ２）３０、デコード信号（ＳＴ３）３１及びデコード信号（ＳＴ４）３２に対応する。また、プルアップ抵抗選択信号２１４及びダンピング抵抗選択信号２１６は、図２のプルアップ抵抗選択信号１４及びダンピング抵抗選択信号１６に対応する。
【００５２】
図４は、本発明の実施の形態１にかかる電圧変化検出回路２０の構成の一例を示すブロック図である。電圧変化検出回路２０は、抵抗器６０、６１及び６２と、コンデンサ６３と、アンプ６４とを備える。抵抗器６０は、１０ＫΩ程度の高い抵抗値である。電圧変化検出回路２０は、信号２８を抵抗器６０でプルアップする。これにより、オープンドレイン出力バッファ１０がＨｉｇｈを出力した際に、信号２８に立ち上がり信号が入力される。そして、抵抗器６１からコンデンサ６３に向かって電流が流れる。その後、信号６５の電圧が信号６６よりも高くなり、電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。
【００５３】
また、信号２２に立ち下がり信号が入力されると、コンデンサ６３から抵抗６１に向かって電流が流れる。そして、信号６６の電圧が信号６５よりも高くなり、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。尚、電圧変化検出回路２２０も同様の回路構成であるため、図示及び説明を省略する。
【００５４】
図５は、本発明の実施の形態１にかかる電流方向検出回路２１の構成の一例を示すブロック図である。電流方向検出回路２１は、抵抗器７０及び７１と、アンプ７２とを備える。電流方向検出回路２１は、信号２８と信号２２を入力する。そして、電流方向検出回路２１は、信号２８から信号２２へ電流が流れると抵抗器７０に電位差が発生する。その後、信号７４の電位が信号７３よりも高くなり、電流方向検出回路２１は、信号１９にＨｉｇｈを出力する。また、電流が逆に流れると前記動作と逆の動作をし、電流方向検出回路２１は、Ｌｏｗを出力する。尚、電流方向検出回路２２１も同様の回路構成であるため、図示及び説明を省略する。
【００５５】
図６は、本発明の実施の形態１にかかるデコーダ回路１７の構成の一例を示すブロック図である。デコーダ回路１７は、インバータ８０及び８１と、アンドゲート８２〜８５とを備える。デコーダ回路１７は、電圧変化検出信号１８及び電流方向検出信号１９を入力する。そして、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＨｉｇｈのとき、デコーダ回路１７は、デコード信号（ＳＴ１）２９をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＬｏｗのとき、デコーダ回路１７は、デコード信号（ＳＴ２）３０をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＬｏｗのとき、デコーダ回路１７は、デコード信号（ＳＴ３）３１をＨｉｇｈとして出力する。また、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＨｉｇｈのとき、デコーダ回路１７は、デコード信号（ＳＴ３）３２をＨｉｇｈとして出力する。尚、デコーダ回路２１７も同様の回路構成であるため、図示及び説明を省略する。
【００５６】
図７は、本発明の実施の形態１にかかるプルアップ抵抗選択回路１３の構成の一例を示すブロック図である。プルアップ抵抗選択回路１３は、インバータ９０と、抵抗器５２と、トランジスタ９１とを備える。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力する。そして、プルアップ抵抗選択信号１４にＨｉｇｈが入力されると、インバータ９０で反転される。これにより、Ｌｏｗがトランジスタ９１に入力され、トランジスタ９１がＯＮになる。その後、プルアップ抵抗選択回路１３は、入出力信号３４を抵抗器５２でプルアップする。また、プルアップ抵抗選択信号１４にＬｏｗが入力されると、前記動作と逆の動作をする。この場合、トランジスタ９１がＯＦＦになり、入出力信号３４のプルアップは解除される。尚、プルアップ抵抗選択回路２１３も同様の回路構成であるため、図示及び説明を省略する。
【００５７】
図８は、本発明の実施の形態１にかかるダンピング抵抗選択回路３３の構成の一例を示すブロック図である。ダンピング抵抗選択回路３３は、抵抗器５３と、トランジスタ９５及び９６からなるスイッチと、インバータ９７とを備える。ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６にＨｉｇｈが入力されると、トランジスタ９５及び９６からなるスイッチがＯＦＦになる。これにより、入出力信号３４と信号２８の間にダンピング用の抵抗器５３が挿入される。また、ダンピング抵抗選択信号１６にＬｏｗが入力されると、トランジスタ９５及び９６からなるスイッチがＯＮになる。これにより、入出力信号３４と信号２８をトランジスタ９５及び９６によりショートする。尚、ダンピング抵抗選択回路２３３も同様の回路構成であるため、図示及び説明を省略する。
【００５８】
図９は、本発明の実施の形態１にかかるプルアップ抵抗ダンピング抵抗選択テーブル１５の一例を示す図である。ここでは、まず、デコーダ回路１７の動作が次のものであることを前提とする。具体的には、デコーダ回路１７は、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＨｉｇｈの場合、デコード信号（ＳＴ１）２９のみをＨｉｇｈとして出力する。また、デコーダ回路１７は、電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＬｏｗの場合、デコード信号（ＳＴ２）３０のみをＨｉｇｈとして出力する。また、デコーダ回路１７は、電圧変化検出信号１８がＨｉｇｈ、かつ、電流方向検出信号１９がＬｏｗの場合、デコード信号（ＳＴ３）３１のみをＨｉｇｈとして出力する。電圧変化検出信号１８がＬｏｗ、かつ、電流方向検出信号１９がＨｉｇｈの場合、デコード信号（ＳＴ４）３２のみをＨｉｇｈとして出力する。
【００５９】
そして、図９の例では、デコード信号（ＳＴ１）２９がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＨｉｇｈ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。また、デコード信号（ＳＴ２）３０がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＨｉｇｈとして出力される。デコード信号（ＳＴ３）３１がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。デコード信号（ＳＴ４）３２がＨｉｇｈの場合には、プルアップ抵抗選択信号１４がＬｏｗ及びダンピング抵抗選択信号１６がＬｏｗとして出力される。すなわち、デコード信号（ＳＴ３）３１又はデコード信号（ＳＴ４）３２のいずれかがＨｉｇｈの場合には、インピーダンスマッチング回路３００に入力された信号は、プルアップ抵抗器及びダンピング抵抗器に接続せずにそのまま出力される。尚、プルアップ抵抗ダンピング抵抗選択テーブル２１５も同様の構成であるため、図示及び説明を省略する。
【００６０】
上述のごとく回路構成を有することで、容易に本発明の実施の形態１にかかる双方向伝送回路３０２を実現する事が出来る。
【００６１】
続いて、本発明の実施の形態１にかかる動作を図１０及び図１１のタイミングチャートと図１２〜図１５を用いて説明する。図１０及び図１１のタイミングチャートは、ＣＰＵ２４のプログラムデバッグ中のある状態を示したものである。
【００６２】
図１０は、本発明の実施の形態１にかかるマイコン２５側からＩＣＥ２２６側へ信号が出力された際のタイミングチャートである。時刻Ｔ１〜Ｔ１９は、オンチップデバッグ回路２３がデバッグデータをオープンドレイン出力バッファ１０、インピーダンスマッチング回路３００、双方向伝送線路１０５、インピーダンスマッチング回路３０１、入力バッファ１０４を介してデバッグ処理回路２２７に出力している状態の時間経過を示す。次に各時刻での動作を説明する。
【００６３】
時刻Ｔ１においては、オープンドレイン出力バッファ１０がＬｏｗを出力している状態を示す。時刻Ｔ２においては、オープンドレイン出力バッファ１０がＨｉｇｈを出力すると、立ち上がり信号が、入出力信号３４、ダンピング抵抗選択回路３３及び信号２８に伝播し、電圧変化検出回路２０及び電流方向検出回路２１に入力され、信号２２に伝播することを示す。
【００６４】
時刻Ｔ３においては、信号２８に立ち上がり信号が入力されると電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。立ち上がり信号が伝播しているため、信号２８の電圧が信号２２より高くなる。そして、信号２８から信号２２に電流が流れ、電流方向検出回路２１は、電流方向検出信号１９にＨｉｇｈを出力することを示す。
【００６５】
時刻Ｔ４においては、デコーダ回路１７は、電圧変化検出信号１８にＨｉｇｈ及び電流方向検出信号１９にＨｉｇｈを入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ１）２９にＨｉｇｈを出力する。続いて、プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ１）２９のＨｉｇｈを入力する。そして、プルアップ抵抗ダンピング抵抗選択テーブル１５は、当該テーブルに設定されているプルアップ抵抗選択信号１４にＨｉｇｈを出力し、ダンピング抵抗選択信号１６にＬｏｗを出力する。その後、プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４にＨｉｇｈが入力されたことで、信号３４をプルアップ用の抵抗器５２でプルアップする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６にＬｏｗが入力され、ダンピング用の抵抗器５３をショートに設定することを示す。
【００６６】
時刻Ｔ５においては、信号２２は、双方向伝送線路１０５を通過し、信号２２２に伝播し、電流方向検出回路２２１を介して信号２２８へ伝播することを示す。
【００６７】
時刻Ｔ６においては、信号２２８には立ち上がり信号が伝播しているので、電圧変化検出回路２２０は、電圧変化検出信号２１８にＨｉｇｈを出力する。信号２２２の電圧が信号２２８よりも高いため、電流が信号２２２から信号２２８に流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＬｏｗを出力することを示す。
【００６８】
時刻Ｔ７においては、デコーダ回路２１７は、前記電圧変化検出信号２１８と電流方向検出信号２１９を入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ３）２３１にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ３）２３１のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗ、ダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４を入力し、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６を入力し、ダンピング用の抵抗器２５３をショートすることを示す。
【００６９】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１２の設定になる。図１２は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００７０】
時刻Ｔ８においては、オープンドレイン出力バッファ１０がＬｏｗを出力すると、立ち下がり信号が、入出力信号３４、ダンピング抵抗選択回路３３、信号２８に伝播し、電圧変化検出回路２０、電流方向検出回路２１に入力され、信号２２に伝播することを示す。
【００７１】
時刻Ｔ９においては、信号２８に立ち下がり信号が入力されると、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。立ち下がり信号が伝播しているため、信号２２の電圧が信号２８より高くなり、信号２２から信号２８に電流が流れ電流方向検出回路２１は、電流方向検出信号１９にＬｏｗを出力することを示す。
【００７２】
時刻Ｔ１０においては、デコーダ回路１７は、電圧変化検出信号１８にＬｏｗ、電流方向検出信号１９にＬｏｗが入力される。そして、デコーダ回路１７は、デコード信号（ＳＴ２）３０にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ２）３０のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗを出力し、ダンピング抵抗選択信号１６にＨｉｇｈを出力する。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４にＬｏｗが入力されたことで、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号にＨｉｇｈが入力され、ダンピング用の抵抗器５２を挿入することを示す。
【００７３】
時刻Ｔ１１においては、信号２２は双方向伝送線路１０５を通過し、信号２２２に伝播し、電流方向検出回路２２１を介して信号２２８へ伝播することを示す。
【００７４】
時刻Ｔ１２においては、信号２２８には立ち下がり信号が伝播しているので、電圧変化検出回路２２０は、電圧変化検出信号２１８にＬｏｗを出力する。信号２２８の電圧が信号２２２よりも高いため、電流が信号２２８から信号２２２に流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＨｉｇｈを出力することを示す。
【００７５】
時刻Ｔ１３においては、デコーダ回路２１７は、前記電圧変化検出信号２１８と電流方向検出信号２１９を入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ４）２３２にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ４）２３２のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗ、ダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４を入力し、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６を入力し、ダンピング用の抵抗器２５３をショートすることを示す。
【００７６】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１３の設定になる。図１３は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００７７】
尚、時刻Ｔ１４乃至Ｔ１９は、時刻Ｔ２乃至Ｔ７と同様であるため、説明を省略する。
【００７８】
次に、図１１は、本発明の実施の形態１にかかるＩＣＥ側からマイコン側へ信号が出力された際のタイミングチャートである。時刻Ｔ２０〜Ｔ３１は、デバッグ処理回路２２７がデバッグコマンドをオープンドレイン出力バッファ２１０、インピーダンスマッチング回路３０１、双方向伝送線路１０５、インピーダンスマッチング回路３００、入力バッファ１０２を介してオンチップデバッグ回路２３に出力している状態の時間経過を示す。
【００７９】
時刻Ｔ２０においては、オープンドレイン出力バッファ２１０がＬｏｗを出力すると、立ち下がり信号が、入出力信号２３４、ダンピング抵抗選択回路２３３、信号２２８に伝播し、電圧変化検出回路２２０、電流方向検出回路２２１に入力され、信号２２２に伝播することを示す。
【００８０】
時刻Ｔ２１においては、信号２２８に立ち下がり信号が入力されると、電圧変化検出回路２２０は、電圧変化検出信号２１８にＬｏｗを出力する。立ち下がり信号が伝播しているため、信号２２２の電圧が信号２２８より高くなり、信号２２２から信号２２８に電流が流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＬｏｗを出力することを示す。
【００８１】
時刻Ｔ２２においては、デコーダ回路２１７は、電圧変化検出信号２１８がＬｏｗ、電流方向検出信号２１９がＬｏｗを入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ２）２３０にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ２）２３０のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＬｏｗを出力し、前記テーブルに設定されているダンピング抵抗選択信号２１６にＨｉｇｈを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４にＬｏｗが入力されたことで、信号２３４をプルアップしない設定にする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号にＨｉｇｈを入力したことで、ダンピング用の抵抗器２５３を挿入することを示す。
【００８２】
時刻Ｔ２３においては、信号２２２は双方向伝送線路１０５を通過し、信号２２に伝播し、電流方向検出回路２１を介して信号２８へ伝播することを示す。
【００８３】
時刻Ｔ２４においては、信号２８には立ち下がり信号が伝播しているので、電圧変化検出回路２０は、電圧変化検出信号１８にＬｏｗを出力する。信号２８の電圧が信号２２よりも高いため、電流が信号２８から信号２２に流れ、電流方向検出回路２１は、電流方向検出信号１９にＨｉｇｈを出力することを示す。
【００８４】
時刻Ｔ２５においては、デコーダ回路１７は、前記電圧変化検出信号１８と電流方向検出信号１９を入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ４）３２にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ４）３２のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗが、ダンピング抵抗選択信号１６にＬｏｗが出力される。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング用の抵抗器５３をショートすることを示す。
【００８５】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１４の設定になる。図１４は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００８６】
時刻Ｔ２６においては、オープンドレイン出力バッファ２１０がＨｉｇｈを出力すると、立ち上がり信号が、入出力信号２３４、ダンピング抵抗選択回路２３３、信号２２８に伝播し、電圧変化検出回路２２０、電流方向検出回路２２１に入力され、信号２２２に伝播することを示す。
【００８７】
時刻Ｔ２７においては、信号２２８に立ち上がり信号が入力されると、電圧変化検出回路２２０は、電圧変化検出信号２１８にＨｉｇｈを出力する。立ち上がり信号が伝播しているため、信号２２８の電圧が信号２２２より高くなり、信号２２８から信号２２２に電流が流れ、電流方向検出回路２２１は、電流方向検出信号２１９にＨｉｇｈを出力することを示す。
【００８８】
時刻Ｔ２８においては、デコーダ回路２１７は、電圧変化検出信号２１８がＨｉｇｈ、電流方向検出信号２１９がＨｉｇｈを入力する。そして、デコーダ回路２１７は、デコード信号（ＳＴ１）２２９にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル２１５は、デコード信号（ＳＴ１）２２９のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号２１４にＨｉｇｈを出力し、前記テーブルに設定されているダンピング抵抗選択信号２１６にＬｏｗを出力する。プルアップ抵抗選択回路２１３は、プルアップ抵抗選択信号２１４にＨｉｇｈが入力されたことで、信号２３４をプルアップ用の抵抗器５２でプルアップする。また、ダンピング抵抗選択回路２３３は、ダンピング抵抗選択信号２１６にＬｏｗを入力したことで、ダンピング用の抵抗器２５３をショートに設定することを示す。
【００８９】
時刻Ｔ２９においては、信号２２２は双方向伝送線路１０５を通過し、信号２２に伝播し、電流方向検出回路２１を介して信号２８へ伝播することを示す。
【００９０】
時刻Ｔ３０においては、信号２８には立ち上がり信号が伝播しているので、電圧変化検出回路２０は、電圧変化検出信号１８にＨｉｇｈを出力する。信号２２の電圧が信号２８よりも高いため、電流が信号２２から信号２８に流れ、電流方向検出回路２１は、電流方向検出信号１９にＬｏｗを出力することを示す。
【００９１】
時刻Ｔ３１においては、デコーダ回路１７は、前記電圧変化検出信号１８と電流方向検出信号１９を入力する。そして、デコーダ回路１７は、デコード信号（ＳＴ３）３１にＨｉｇｈを出力する。プルアップ抵抗ダンピング抵抗選択テーブル１５は、デコード信号（ＳＴ３）３１のＨｉｇｈを入力し、前記テーブルに設定されているプルアップ抵抗選択信号１４にＬｏｗが、ダンピング抵抗選択信号１６にＬｏｗが出力される。プルアップ抵抗選択回路１３は、プルアップ抵抗選択信号１４を入力し、信号３４をプルアップしない設定にする。また、ダンピング抵抗選択回路３３は、ダンピング抵抗選択信号１６を入力し、ダンピング用の抵抗器５３をショートすることを示す。
【００９２】
以上の動作によりインピーダンスマッチング部３００と３０１は、図１５の設定になる。図１５は、本発明の実施の形態１にかかるインピーダンスマッチング回路の設定状態を説明するための図である。
【００９３】
また、本発明の実施の形態１は、次のように表現することもできる。すなわち、双方向伝送線路に信号を入出力する双方向伝送回路であり、且つ双方の出力回路から同時に信号を出力する場合が存在する双方向伝送回路に関する発明ということができる。そして、当該双方向伝送回路は、一方から出力された信号を入力し、前記双方向伝送線路のインピーダンスにマッチングさせる第１インピーダンスマッチング部と、他方から同時に出力された信号を入力し、前記双方向伝送線路のインピーダンスにマッチングさせる第２インピーダンスマッチング部とを備える。
【００９４】
ここで、前記第１および第２インピーダンスマッチング部は、双方の出力回路から同時に前記双方向伝送線路へ信号を出力した際にそれぞれの側に流れる電流の方向を検出する電流方向検出回路と、同じく前記それぞれの側における電圧の変化を検出する電圧変化検出回路と、前記電流方向検出回路と前記電圧変化検出回路から出力される電圧変化検出信号と電流方向検出信号を入力し、前記それぞれの側の出力信号の変化を表したデコード信号を出力するデコーダ回路と、前記デコーダ回路から出力されたデコード信号を入力し、ダンピング抵抗とプルアップ抵抗のそれぞれの選択を制御する選択信号を出力するプルアップ抵抗ダンピング抵抗選択テーブルと、前記選択信号によって制御され、プルアップ抵抗を選択するプルアップ抵抗選択回路とダンピング抵抗を挿入するダンピング抵抗選択回路を有する。
【００９５】
前記第１および第２インピーダンスマッチング部は、それぞれ、双方の出力信号の変化を監視する。そして、第１インピーダンスマッチング部は、一方（図１のマイコン２５側）の出力信号の立ち上がりを検出すると出力信号にプルアップ抵抗を接続し、立ち下がりを検出するとダンピング抵抗を挿入し、他方（図１のＩＣＥ２２６側）の出力信号が立ち上がり又は立ち下がりを検出するとプルアップ抵抗及びダンピング抵抗を挿入しない動作をする。また、他方（図１のＩＣＥ２２６側）に接続されたインピーダンスマッチング部は、他方（図１のＩＣＥ２２６側）の出力信号の立ち上がりを検出すると出力信号にプルアップ抵抗を接続し、立ち下がりを検出するとダンピング抵抗を挿入し、一方（図１のマイコン２５側）の出力信号が立ち上がり又は立ち下がりを検出するとプルアップ抵抗及びダンピング抵抗を挿入しない動作をする。
【００９６】
これにより、特許文献１において出力バッファにオープンドレインを使用した場合に、信号反射が発生し、誤動作するという問題点を解決することが出来る。上記問題点を解決する理由について、図１２〜図１５を用いて以下に説明する。
【００９７】
まず、双方向伝送線路に接続されている２つの出力回路の信号変化を監視する。そして、信号の立ち上がり時は、プルアップ抵抗ダンピング抵抗選択テーブルに従って図１２及び図１４のようにプルアップ用の抵抗器５２及び抵抗器２５２を挿入し、かつ、ダンピング用の抵抗器５３及び抵抗器２５３をショートする。これにより、オープンドレイン出力バッファ１０の出力インピーダンス（無限大Ω）に、プルアップ用の抵抗器５２及び抵抗器２５２の抵抗値５０Ωが並列接続されたことになる。この場合、出力インピーダンスは５０Ωになり、双方向伝送線路１０５とインピーダンスマッチングを取ることができる。そのため、入力信号２１２は、信号反射が発生せず誤動作が発生しない。
【００９８】
また、信号の立ち下がり時は、前記テーブルにしたがって図１３及び図１５のようにプルアップ用の抵抗器５２及び抵抗器２５２を外し、かつ、ダンピング用の抵抗器５３及び抵抗器２５３に３０Ωを挿入する。これにより、オープンドレイン出力バッファ１０の出力インピーダンス（約２０Ω）にダンピング用の抵抗器５３及び抵抗器２５３の抵抗値３０Ωが直列接続されたことになる。この場合、前記抵抗値を加算した５０Ωになることで、双方向伝送線路１０５とインピーダンスマッチングを取ることができる。そのため、入力信号２１２は、信号反射が発生せず、誤動作が発生することなく、高速通信が可能となる。よって、特許文献１により発生する問題を解決する事ができる。
【００９９】
以上のことから、本発明の実施の形態１の効果は、通信速度が速いオープンドレインを使った双方向伝送線路でも誤動作が発生しないことである。その理由は、電流方向検出回路と電圧変化検出回路とデコーダ回路とプルアップ抵抗ダンピング抵抗選択テーブルとプルアップ抵抗選択回路とダンピング抵抗選択回路を有することで、オープンドレイン出力バッファの信号が、立ち上がり時には出力側に５０Ωのプルアップ抵抗器を入れ、立ち下がり時には３０Ωのダンピング抵抗器を入れることで、出力インピーダンスが双方向伝送線路のインピーダンスと整合するからである。
【０１００】
＜その他の発明の実施の形態＞
尚、上述したように、本発明の実施の形態１にかかるプルアップ抵抗器は、プルダウン抵抗器に置き換わっても構わない。その場合、上記において第１の出力信号について電圧の変化の方向を「立ち上がり」であるものと検出していた箇所を「立ち下がり」とし、第１の出力信号について電圧の変化の方向を「立ち下がり」であるものと検出していた箇所を「立ち上がり」とすればよい。さらに、本発明の実施の形態１にかかるプルアップ抵抗器は、少なくとも負荷抵抗器であればよい。その場合、「立ち上がり」を第１の方向、「立ち下がり」を第１の方向とは逆の第２の方向と表現することができる。すなわち、抵抗接続回路３６は、検出回路３５により第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に負荷抵抗器を接続して双方向伝送線路１０５へ出力する。また、抵抗接続回路３６は、検出回路３５により第１の出力信号の電圧の変化が第２の方向であると検出された場合、当該第１の出力信号にダンピング抵抗器を接続して双方向伝送線路１０５へ出力する。さらに、抵抗接続回路３６は、検出回路３５により第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に負荷抵抗器及びダンピング抵抗器のいずれも接続せずにオープンドレイン出力バッファ１０へ出力する。
【０１０１】
さらに、本発明は、次のようなものであってもよい。第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、前記双方向伝送回路において、前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する。
【０１０２】
また、本発明は、双方向伝送線路に信号を入出力する双方向伝送回路に関し、特にマイコンのプログラムをデバッグするオンチップデバッグの技術に関する。
【０１０３】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【０１０４】
１０、２１０ オープンドレイン出力バッファ
１１、２１１ 出力信号
１２、２１２ 入力信号
１３、２１３ プルアップ抵抗選択回路
１４、２１４ プルアップ抵抗選択信号
１５、２１５ プルアップ抵抗ダンピング抵抗選択テーブル
１６、２１６ ダンピング抵抗選択信号
１７、２１７ デコーダ回路
１８、２１８ 電圧変化検出信号
１９、２１９ 電流方向検出信号
２０、２２０ 電圧変化検出回路
２１、２２１ 電流方向検出回路
２２、２２２ 信号
２３ オンチップデバッグ回路
２４ ＣＰＵ
２５ マイコン
２２６ ＩＣＥ
２２７ デバッグ処理回路
２８、２２８ 信号
２９、２２９ デコード信号（ＳＴ１）
３０、２３０ デコード信号（ＳＴ２）
３１、２３１ デコード信号（ＳＴ３）
３２、２３２ デコード信号（ＳＴ４）
３３、２３３ ダンピング抵抗選択回路
３４、２３４ 入出力信号
３５、２３５ 検出回路
３６、２３６ 抵抗接続回路
５２、５３ 抵抗器
２５２、２５３ 抵抗器
６０、６１、６２ 抵抗器
６３ コンデンサ
６４ アンプ
６５、６６ 信号
７０、７１ 抵抗器
７２ アンプ
７３、７４ 信号
８０，８１ インバータ
８２、８３、８４、８５ アンドゲート
９０ インバータ
９１ トランジスタ
９５、９６ トランジスタ
９７ インバータ
１０１、１０３ 出力バッファ
１０２、１０４ 入力バッファ
１０５ 双方向伝送線路
１０６、１１０ 切替部
１０７、１１１ スイッチ
１０８、１１２ 抵抗器
１０９、１１３ ショート線
１２０，１２１ 入出力回路
１３１ 信号
３００，３０１ インピーダンスマッチング回路
３０２ 双方向伝送回路
ＩＣ１、ＩＣ２ 半導体素子
Ｔ１〜Ｔ３１ 時刻
Ｒｏ１、Ｒｏ２ 抵抗値
Ｒｓ１、Ｒｓ２ 抵抗値
Ｚｏ 特性インピーダンス
【特許請求の範囲】
【請求項１】
第１の端子にオープンドレイン出力バッファが接続され、第２の端子に双方向伝送線路が接続されたインピーダンス整合回路であって、
負荷抵抗と、
ダンピング抵抗と、
前記負荷抵抗もしくは前記ダンピング抵抗のいずれかを接続するか又はいずれも接続しない抵抗接続回路と、
前記オープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出する検出回路と、を有し、
前記抵抗接続回路は、
前記検出回路により前記第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に前記負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力する
ことを特徴とするインピーダンス整合回路。
【請求項２】
前記負荷抵抗は、プルアップ抵抗であり、
前記抵抗接続回路は、
前記検出回路により前記第１の出力信号の立ち上がりが検出された場合、当該第１の出力信号に前記プルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第１の出力信号の立ち下がりが検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第２の出力信号の立ち上がり又は立ち下がりが検出された場合、当該第２の出力信号に前記プルアップ抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力することを特徴とする請求項１に記載のインピーダンス整合回路。
【請求項３】
前記検出回路は、
前記第１の出力信号及び前記第２の出力信号について電流が流れる方向を検出する電流方向検出回路と、
前記第１の出力信号及び前記第２の出力信号について電圧の変化を検出する電圧変化検出回路と、を有し、
前記抵抗接続回路は、前記電流方向検出回路により検出される電流の方向と、前記電圧変化検出回路により検出される電圧の変化に基づき、前記負荷抵抗及び前記ダンピング抵抗のそれぞれについての接続をするか否かを選択することを特徴とする請求項１又は２に記載のインピーダンス整合回路。
【請求項４】
前記検出回路は、
前記電流方向検出回路により検出される電流の方向と、前記電圧変化検出回路により検出される電圧の変化に基づき、前記ダンピング抵抗と前記負荷抵抗のそれぞれの選択を制御する選択信号を前記抵抗接続回路へ出力する選択テーブルをさらに備え、
前記抵抗接続回路は、前記選択信号に応じて、前記負荷抵抗及び前記ダンピング抵抗のそれぞれについての接続をするか否かを選択することを特徴とする請求項３に記載のインピーダンス整合回路。
【請求項５】
前記選択テーブルは、
前記電流方向検出回路により検出される電流の方向が前記オープンドレイン出力バッファから前記双方向伝送線路であることが検出され、前記電圧変化検出回路により前記第１の出力信号について電圧の変化が前記第１の方向であることが検出された場合、前記負荷抵抗を選択させるように前記選択信号を出力し、
前記電流方向検出回路により検出される電流の方向が前記オープンドレイン出力バッファから前記双方向伝送線路であることが検出され、前記電圧変化検出回路により前記第１の出力信号について電圧の変化が前記第２の方向であることが検出された場合、前記ダンピング抵抗を選択させるように前記選択信号を出力し、
前記電流方向検出回路により検出される電流の方向が前記双方向伝送線路から前記オープンドレイン出力バッファであることが検出された場合、前記負荷抵抗及び前記ダンピング抵抗のいずれも選択させないように前記選択信号を出力することを特徴とする請求項４に記載のインピーダンス整合回路。
【請求項６】
前記電流方向検出回路は、検出した電流の方向を電流方向検出信号として出力し、
前記電圧変化検出回路は、検出した電圧の変化を電圧変化検出信号として出力し、
前記検出回路は、
前記電流方向検出回路及び前記電圧変化検出回路から入力される前記電流方向検出信号及び前記電圧変化検出信号の変化を表したデコード信号を前記選択テーブルに出力するデコーダ回路をさらに備え、
前記選択テーブルは、前記デコード信号に応じて、前記負荷抵抗の接続有無を示す第１の接続有無信号と、前記ダンピング抵抗の接続有無を示す第２の接続有無信号とを前記選択信号として出力し、
前記抵抗接続回路は、
前記第１の接続有無信号に応じて、前記負荷抵抗を接続するか否かを選択する負荷抵抗選択回路と、
前記第２の接続有無信号に応じて、前記ダンピング抵抗を接続するか否かを選択するダンピング抵抗選択回路と、を有することを特徴とする請求項４又は５に記載のインピーダンス整合回路。
【請求項７】
第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、
前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、
前記双方向伝送回路において、
前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、
前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する
ことを特徴とするインピーダンス整合方法。
【請求項８】
前記負荷抵抗は、プルアップ抵抗であり、
前記第１の出力信号の立ち上がりを検出した場合、当該第１の出力信号に前記プルアップ抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第１の出力信号の立ち下がりを検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第２の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第２の出力信号に前記プルアップ抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力することを特徴とする請求項７に記載のインピーダンス整合方法。
【請求項９】
第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路であって、
双方向伝送線路と、
第１の端子に前記第１のオープンドレイン出力バッファが接続され、第２の端子に前記双方向伝送線路が接続され、第１の負荷抵抗と、第１のダンピング抵抗と、を有する第１のインピーダンス整合回路と、
第３の端子に前記双方向伝送線路が接続され、第４の端子に前記第２のオープンドレイン出力バッファが接続され、第２の負荷抵抗と、第２のダンピング抵抗と、を有する第２のインピーダンス整合回路と、
を備え、
前記第１のインピーダンス整合回路は、
前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出し、
前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記第１の負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記第１の負荷抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、
前記第２のインピーダンス整合回路は、
前記双方向伝送線路からの第３の出力信号及び前記第２のオープンドレイン出力バッファからの第４の出力信号を検出し、
前記第４の出力信号の電圧の変化が前記第１の方向であると検出した場合、当該第１の出力信号に前記第２の負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記第４の出力信号の電圧の変化が前記第２の方向であると検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第３の出力信号の電圧の変化を検出した場合、当該第３の出力信号に前記第２の負荷抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する
ことを特徴とする双方向伝送回路。
【請求項１０】
前記第１の負荷抵抗は、第１のプルアップ抵抗であり、
前記第１のインピーダンス整合回路は、
前記第１の出力信号の立ち上がりを検出した場合、当該第１の出力信号に前記第１のプルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記第１の出力信号の立ち下がりを検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第２の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第２の出力信号に前記第１のプルアップ抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、
前記第１の負荷抵抗は、第２のプルアップ抵抗であり、
前記第２のインピーダンス整合回路は、
前記第４の出力信号の立ち上がりを検出した場合、当該第４の出力信号に前記第２のプルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記第４の出力信号の立ち下がりを検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第３の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第３の出力信号に前記第２のプルアップ抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する
ことを特徴とする請求項９に記載の双方向伝送回路。
【請求項１】
第１の端子にオープンドレイン出力バッファが接続され、第２の端子に双方向伝送線路が接続されたインピーダンス整合回路であって、
負荷抵抗と、
ダンピング抵抗と、
前記負荷抵抗もしくは前記ダンピング抵抗のいずれかを接続するか又はいずれも接続しない抵抗接続回路と、
前記オープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出する検出回路と、を有し、
前記抵抗接続回路は、
前記検出回路により前記第１の出力信号の電圧の変化が第１の方向であると検出された場合、当該第１の出力信号に前記負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第２の出力信号の電圧の変化が検出された場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力する
ことを特徴とするインピーダンス整合回路。
【請求項２】
前記負荷抵抗は、プルアップ抵抗であり、
前記抵抗接続回路は、
前記検出回路により前記第１の出力信号の立ち上がりが検出された場合、当該第１の出力信号に前記プルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第１の出力信号の立ち下がりが検出された場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記検出回路により前記第２の出力信号の立ち上がり又は立ち下がりが検出された場合、当該第２の出力信号に前記プルアップ抵抗及び前記ダンピング抵抗のいずれも接続せずに前記オープンドレイン出力バッファへ出力することを特徴とする請求項１に記載のインピーダンス整合回路。
【請求項３】
前記検出回路は、
前記第１の出力信号及び前記第２の出力信号について電流が流れる方向を検出する電流方向検出回路と、
前記第１の出力信号及び前記第２の出力信号について電圧の変化を検出する電圧変化検出回路と、を有し、
前記抵抗接続回路は、前記電流方向検出回路により検出される電流の方向と、前記電圧変化検出回路により検出される電圧の変化に基づき、前記負荷抵抗及び前記ダンピング抵抗のそれぞれについての接続をするか否かを選択することを特徴とする請求項１又は２に記載のインピーダンス整合回路。
【請求項４】
前記検出回路は、
前記電流方向検出回路により検出される電流の方向と、前記電圧変化検出回路により検出される電圧の変化に基づき、前記ダンピング抵抗と前記負荷抵抗のそれぞれの選択を制御する選択信号を前記抵抗接続回路へ出力する選択テーブルをさらに備え、
前記抵抗接続回路は、前記選択信号に応じて、前記負荷抵抗及び前記ダンピング抵抗のそれぞれについての接続をするか否かを選択することを特徴とする請求項３に記載のインピーダンス整合回路。
【請求項５】
前記選択テーブルは、
前記電流方向検出回路により検出される電流の方向が前記オープンドレイン出力バッファから前記双方向伝送線路であることが検出され、前記電圧変化検出回路により前記第１の出力信号について電圧の変化が前記第１の方向であることが検出された場合、前記負荷抵抗を選択させるように前記選択信号を出力し、
前記電流方向検出回路により検出される電流の方向が前記オープンドレイン出力バッファから前記双方向伝送線路であることが検出され、前記電圧変化検出回路により前記第１の出力信号について電圧の変化が前記第２の方向であることが検出された場合、前記ダンピング抵抗を選択させるように前記選択信号を出力し、
前記電流方向検出回路により検出される電流の方向が前記双方向伝送線路から前記オープンドレイン出力バッファであることが検出された場合、前記負荷抵抗及び前記ダンピング抵抗のいずれも選択させないように前記選択信号を出力することを特徴とする請求項４に記載のインピーダンス整合回路。
【請求項６】
前記電流方向検出回路は、検出した電流の方向を電流方向検出信号として出力し、
前記電圧変化検出回路は、検出した電圧の変化を電圧変化検出信号として出力し、
前記検出回路は、
前記電流方向検出回路及び前記電圧変化検出回路から入力される前記電流方向検出信号及び前記電圧変化検出信号の変化を表したデコード信号を前記選択テーブルに出力するデコーダ回路をさらに備え、
前記選択テーブルは、前記デコード信号に応じて、前記負荷抵抗の接続有無を示す第１の接続有無信号と、前記ダンピング抵抗の接続有無を示す第２の接続有無信号とを前記選択信号として出力し、
前記抵抗接続回路は、
前記第１の接続有無信号に応じて、前記負荷抵抗を接続するか否かを選択する負荷抵抗選択回路と、
前記第２の接続有無信号に応じて、前記ダンピング抵抗を接続するか否かを選択するダンピング抵抗選択回路と、を有することを特徴とする請求項４又は５に記載のインピーダンス整合回路。
【請求項７】
第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路のインピーダンス整合方法であって、
前記双方向伝送回路は、負荷抵抗とダンピング抵抗とを有し、
前記双方向伝送回路において、
前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記第２のオープンドレイン出力バッファからの第２の出力信号を検出し、
前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記負荷抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記負荷抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力する
ことを特徴とするインピーダンス整合方法。
【請求項８】
前記負荷抵抗は、プルアップ抵抗であり、
前記第１の出力信号の立ち上がりを検出した場合、当該第１の出力信号に前記プルアップ抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第１の出力信号の立ち下がりを検出した場合、当該第１の出力信号に前記ダンピング抵抗を接続して前記第２のオープンドレイン出力バッファへ出力し、
前記第２の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第２の出力信号に前記プルアップ抵抗及び前記ダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力することを特徴とする請求項７に記載のインピーダンス整合方法。
【請求項９】
第１のオープンドレイン出力バッファと第２のオープンドレイン出力バッファとの間で双方向の伝送を行う双方向伝送回路であって、
双方向伝送線路と、
第１の端子に前記第１のオープンドレイン出力バッファが接続され、第２の端子に前記双方向伝送線路が接続され、第１の負荷抵抗と、第１のダンピング抵抗と、を有する第１のインピーダンス整合回路と、
第３の端子に前記双方向伝送線路が接続され、第４の端子に前記第２のオープンドレイン出力バッファが接続され、第２の負荷抵抗と、第２のダンピング抵抗と、を有する第２のインピーダンス整合回路と、
を備え、
前記第１のインピーダンス整合回路は、
前記第１のオープンドレイン出力バッファからの第１の出力信号及び前記双方向伝送線路からの第２の出力信号を検出し、
前記第１の出力信号の電圧の変化が第１の方向であると検出した場合、当該第１の出力信号に前記第１の負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記第１の出力信号の電圧の変化が前記第１の方向とは逆の第２の方向であると検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第２の出力信号の電圧の変化を検出した場合、当該第２の出力信号に前記第１の負荷抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、
前記第２のインピーダンス整合回路は、
前記双方向伝送線路からの第３の出力信号及び前記第２のオープンドレイン出力バッファからの第４の出力信号を検出し、
前記第４の出力信号の電圧の変化が前記第１の方向であると検出した場合、当該第１の出力信号に前記第２の負荷抵抗を接続して前記双方向伝送線路へ出力し、
前記第４の出力信号の電圧の変化が前記第２の方向であると検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第３の出力信号の電圧の変化を検出した場合、当該第３の出力信号に前記第２の負荷抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する
ことを特徴とする双方向伝送回路。
【請求項１０】
前記第１の負荷抵抗は、第１のプルアップ抵抗であり、
前記第１のインピーダンス整合回路は、
前記第１の出力信号の立ち上がりを検出した場合、当該第１の出力信号に前記第１のプルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記第１の出力信号の立ち下がりを検出した場合、当該第１の出力信号に前記第１のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第２の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第２の出力信号に前記第１のプルアップ抵抗及び前記第１のダンピング抵抗のいずれも接続せずに前記第１のオープンドレイン出力バッファへ出力し、
前記第１の負荷抵抗は、第２のプルアップ抵抗であり、
前記第２のインピーダンス整合回路は、
前記第４の出力信号の立ち上がりを検出した場合、当該第４の出力信号に前記第２のプルアップ抵抗を接続して前記双方向伝送線路へ出力し、
前記第４の出力信号の立ち下がりを検出した場合、当該第４の出力信号に前記第２のダンピング抵抗を接続して前記双方向伝送線路へ出力し、
前記第３の出力信号の立ち上がり又は立ち下がりを検出した場合、当該第３の出力信号に前記第２のプルアップ抵抗及び前記第２のダンピング抵抗のいずれも接続せずに前記第２のオープンドレイン出力バッファへ出力する
ことを特徴とする請求項９に記載の双方向伝送回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１３４７０２（Ｐ２０１２−１３４７０２Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８４１３３（Ｐ２０１０−２８４１３３）
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]