デジタルのチューナブル段間整合回路
性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
米国特許法第１１９条に基づく優先権の主張
本特許出願は、２００９年８月１９日に出願され、本出願の譲受人に譲渡され、参照により明白に本明細書に組み込まれる、「ＤＩＧＩＴＡＬ ＴＵＮＡＢＬＥ ＰＡ ＩＮＴＥＲ−ＳＴＡＧＥ ＭＡＴＣＨＩＮＧ」という名称の米国仮特許出願第６１／２３５，３１２号の優先権を主張するものである。
【０００２】
本開示は、一般に電子回路に関し、より詳細には、整合回路に関する。
【背景技術】
【０００３】
増幅器は、通常、種々の電子デバイスにおいて信号増幅を実現するために使用される。異なるタイプの増幅器を異なる用途に利用することが可能である。たとえば、携帯電話などのワイヤレス通信デバイスは、双方向通信のために送信機と受信機とを含むことができる。送信機はドライバ増幅器（ｄｒｉｖｅｒ ａｍｐｌｉｆｉｅｒ）（ＤＡ）および電力増幅器（ＰＡ）を含むことができ、受信機は低雑音増幅器（ＬＮＡ）を含むことができ、送受信機は可変利得増幅器（ＶＧＡ）を含むことができる。
【０００４】
送信機は、直列に接続されたドライバ増幅器と電力増幅器とを含むことができる。このドライバ増幅器は、Ｚ１の出力インピーダンスを有することができる。電力増幅器は、Ｚ２の入力インピーダンスを有することができ、Ｚ２は、Ｚ１と異なってよい。インピーダンス整合回路は、ドライバ増幅器と電力増幅器の間に接続されることができ、ドライバ増幅器の出力におけるＺ１インピーダンスを電力増幅器の入力におけるＺ２インピーダンスに整合させるために使用されることができる。高利得、高出力電力、および高電力付加効率（ＰＡＥ）が電力増幅器で得ることができるように、インピーダンス整合を効果的に行うことが望ましい場合がある。
【図面の簡単な説明】
【０００５】
【図１】ワイヤレス通信デバイスのブロック図。
【図２】図１のワイヤレス通信デバイスの実施形態を示す図。
【図３】電力増幅器（ＰＡ）モジュールのブロック図。
【図４Ａ】単一の区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図４Ｂ】単一の区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ａ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｂ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｃ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｄ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図６Ａ】チューナブルキャパシタ（ｔｕｎａｂｌｅ ｃａｐａｃｉｔｏｒ）を有するチューナブル段間整合回路の例示的な設計の概略図。
【図６Ｂ】チューナブルキャパシタを有するチューナブル段間整合回路の例示的な設計の概略図。
【図７Ａ】チューナブル段間整合回路を有するＰＡモジュールの例示的な設計の概略図。
【図７Ｂ】チューナブル段間整合回路を有するＰＡモジュールの例示的な設計の概略図。
【図８】可変ＰＡ入力容量の補償を有するＰＡモジュールの例示的な設計の概略図。
【図９】チューナブル段間整合回路を有するＰＡモジュールおよび固定段間整合回路を有するＰＡモジュールの性能を表すプロット。
【図１０】信号処理を実施するプロセスを示す図。
【発明を実施するための形態】
【０００６】
以下に示す詳細な説明は、本開示の例示的な設計の説明として意図されており、本開示が実施可能な唯一の設計を表すことを意図するものではない。「例示的（ｅｘｅｍｐｌａｒｙ）」という用語は、本明細書では、「代表例（ｅｘａｍｐｌｅ）、具体例（ｉｎｓｔａｎｃｅ）、または例証（ｉｌｌｕｓｔｒａｔｉｏｎ）として使用する」という意味で用いられている。本明細書で「例示的」なものとして説明する設計は、必ずしも他の設計より好ましい、または有利であると解釈すべきものであるとは限らない。詳細な説明には、本開示の例示的な設計の完全な理解をもたらすために、具体的な詳細が記載されている。これらの具体的な詳細がなくても、本明細書で説明する例示的な設計を実施できることは、当業者には明らかであろう。いくつかの例では、よく知られている構造およびデバイスについては、本明細書で提示する例示的な設計の新規性を不明瞭にすることを避けるために、ブロック図の形で示す。
【０００７】
能動回路間でインピーダンス整合を行うための技法について本明細書で説明する。これらの技法は、増幅器および他の能動回路のインピーダンス整合に使用されることができる。また、これらの技法は、ワイヤレス通信デバイス、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、家庭用電子デバイスなどの種々の電子デバイスにも使用されることができる。分かりやすくするため、ワイヤレス通信デバイス用技法の使用法について以下で説明する。
【０００８】
図１は、ワイヤレス通信デバイス１００の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１００は、データプロセッサ１１０と、トランシーバ１２０とを含む。トランシーバ１２０は、双方向ワイヤレス通信をサポートする、送信機１３０と受信機１５０とを含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび任意の数の周波数帯域のための、任意の数の送信機と任意の数の受信機とを含むことができる。
【０００９】
送信経路では、データプロセッサ１１０は、送信するべきデータを処理し、アナログ出力信号を送信機１３０に提供する。このアナログ出力信号は、送信機１３０内で、増幅器（Ａｍｐ）１３２によって増幅され、デジタル−アナログ変換によって生じたイメージを除去するためにローパスフィルタ１３４によってフィルタ処理され、ＶＧＡ１３６によって増幅され、ミキサ１３８によってベースバンドから無線周波数（ＲＦ）にアップコンバートされる。このアップコンバートされた信号は、フィルタ１４０によってフィルタ処理され、ドライバ増幅器１４２および電力増幅器１４４によってさらに増幅され、スイッチ／デュプレクサ１４６を通して送られ、アンテナ１４８を介して送信される。
【００１０】
受信経路では、アンテナ１４８は、基地局および／または他の送信局から信号を受信し、受信信号を提供する。この受信信号は、スイッチ／デュプレクサ１４６を通して送られ、受信機１５０に提供される。この受信信号は、受信機１５０内で、ＬＮＡ１５２によって増幅され、バンドパスフィルタ１５４によってフィルタ処理され、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。このダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタ処理され、増幅器１６２によって増幅されて、アナログ入力信号を得る。このアナログ入力信号は、データプロセッサ１１０に提供される。
【００１１】
図１は、１つの段で信号をＲＦとベースバンドの間で周波数変換する直接変換アーキテクチャを実施する送信機１３０および受信機１５０を示す。送信機１３０および／または受信機１５０は、複数の段で信号をＲＦとベースバンドの間で周波数変換するスーパーヘテロダインアーキテクチャも実施することができる。局部発振器（ＬＯ）発生器１７０は、ＬＯ信号を生成し、ミキサ１３８および１５６それぞれに送信ＬＯ信号および受信ＬＯ信号を提供する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受信し、適切な周波数の送信ＬＯ信号および受信ＬＯ信号を生成するために制御信号をＬＯ発生器１７０に提供する。
【００１２】
図１は、例示的なトランシーバ設計を示す。一般に、送信機１３０および受信機１５０内での信号のコンディショニングは、増幅器、フィルタ、ミキサなどからなる１つまたは複数の段によって行われることができる。これらの回路は、図１に示されている構成と異なるように配置されることができる。そのうえ、図１に示されていない他の回路も送信機および受信機で使用されることができる。たとえば、整合回路は、図１の種々の能動回路を整合させるために使用されることができる。図１のいくつかの回路は省略することもできる。トランシーバ１２０は、１つまたは複数のアナログ集積回路（ＩＣ）上、ＲＦ ＩＣ（ＲＦＩＣ）上、混合信号ＩＣ上などで実施されることができる。たとえば、送信機１３０内の増幅器１３２から電力増幅器１４４は、ＲＦＩＣ上で実施されることができる。ドライバ増幅器１４２および電力増幅器１４４は、ＲＦＩＣの外部にある別のＩＣ上で実施されることもできる。
【００１３】
データプロセッサ１１０は、ワイヤレスデバイス１００の種々の機能、たとえば、送信データおよび受信データの処理を行うことができる。メモリ１１２は、データプロセッサ１１０用のプログラムコードおよびデータを記憶することができる。データプロセッサ１１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）上および／または他のＩＣ上で実施されることができる。
【００１４】
図２は、ワイヤレスデバイス２００の例示的な設計のブロック図を示す。ワイヤレスデバイス２００は、図１のワイヤレスデバイス１００の実施形態とすることができる。この例示的な設計では、ワイヤレスデバイス２００は、移動局モデム（ＭＳＭ）２１０と、ＲＦトランシーバ（ＲＴＲ）モジュール２２０と、電力増幅器（ＰＡ）モジュール２３０と、スイッチプレクサ／デュプレクサモジュール２４０と、アンテナ２４８とを含む。ＭＳＭ２１０は、ワイヤレスデバイス１００の種々の機能、たとえば、データの送信および受信の処理を実施できるデジタル回路（たとえば、図１のデータプロセッサ１１０）を含むことができる。ＭＳＭ２１０は、Ｑｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄから市販されているＡＳＩＣまたは何らかの他のＡＳＩＣとすることができる。ＲＴＲモジュール２２０は、トランシーバ内の種々の回路、たとえば、ドライバ増幅器１４２、電力増幅器１４４、およびスイッチ／デュプレクサ１４６を除く、図１のトランシーバ１２０内のすべての回路を含むことができる。ＲＴＲモジュール２２０は、Ｑｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄから市販されているＲＦＩＣまたは何らかの他のＲＦＩＣとすることができる。ＰＡモジュール２３０は、図１のドライバ増幅器１４２と電力増幅器１４４とを含むことができる。スイッチプレクサ／デュプレクサモジュール２４０は、図１のスイッチ／デュプレクサ１４６を含むことができる。ＭＳＭ２１０は、シリアルバスインターフェース（ＳＢＩ）を介して、ＲＴＲモジュール２２０、ＰＡモジュール２３０、およびモジュール２４０と通信することができる。
【００１５】
図２は、個別に製造できる４つの異なるモジュールを備えるワイヤレスデバイス２００の例示的な設計を示す。また、ワイヤレスデバイス２００は、４つより少ないかまたは４つより多いモジュールで実施されることができる。たとえば、ＲＴＲモジュール２２０とＰＡモジュール２３０は、１つのモジュールに結合することができる。別の例として、ＰＡモジュール２３０とスイッチプレクサ／デュプレクサモジュール２４０も、１つのモジュールに結合することができる。
【００１６】
図３は、図２のＰＡモジュール２３０の例示的な設計のブロック図を示す。ＰＡモジュール２３０は、図１のドライバ増幅器１４２および電力増幅器１４４に使用されることができる。ＰＡモジュール２３０は、ドライバ増幅器３１０と、チューナブル段間整合回路３２０と、電力増幅器３３０とを含む。ドライバ増幅器３１０は、入力ＲＦ信号（ＲＦｉｎ）を受信して増幅し、増幅されたＲＦ信号（ＤＡｏｕｔ）を提供する。整合回路３２０は、このＤＡｏｕｔ信号を受信し、電力増幅器３３０にＰＡ入力信号（ＰＡｉｎ）を提供する。整合回路３２０は、ドライバ増幅器３１０の出力における第１のインピーダンス（Ｚ１）と電力増幅器３３０の入力における第２のインピーダンス（Ｚ２）との間のインピーダンス整合を行う。Ｚ１は中程度のインピーダンス（たとえば、２０〜３０オーム）とすることができるが、Ｚ１は低いインピーダンス（たとえば、２〜４オーム）とすることもできる。電力増幅器３３０は、ＰＡｉｎ信号を受信して増幅し、出力ＲＦ信号（ＲＦｏｕｔ）を提供する。
【００１７】
図３のＰＡモジュール２３０などのＰＡモジュールの開発は、長期にわたる工程となることがあり、設計を何回も繰り返す場合がある。ＰＡモジュールを設計する際の問題は、ドライバ増幅器３１０と電力増幅器３３０の間の段間インピーダンス整合を行うのが困難であることである。この困難は、いくつかの理由に起因する。第一に、ドライバ増幅器３１０の出力および電力増幅器３３０の入力は、典型的には、外部ピンを介してアクセス可能でない内部ノードである。したがって、ソースプルまたはロードプルを行って、これらのノードにおけるインピーダンスを測定することが可能でない場合がある。第二に、段間インピーダンス整合が、高い品質係数（Ｑ）を有することがある。したがって、ＰＡモジュールの性能（たとえば、利得、ＰＡＥ、および直線性）が、ＩＣプロセスおよび／または基板の変化により生じるインピーダンス不整合の影響を強く受けることがある。これらの理由および場合によっては他の理由から、良好な段間インピーダンス整合を得ることが困難な場合がある。
【００１８】
一態様では、良好な段間インピーダンス整合を得るために、デジタルのチューナブル段間整合回路を使用することができる。デジタルのチューナブル段間整合回路は、個別のステップでデジタルに同調できる段間整合回路である。デジタルのチューナブル段間整合は、制御電圧を変化させることによって同調できるアナログのチューナブル段間整合とは対照的である（さらに、これに対するいくつかの利点を有することができる）。分かりやすくするため、以下の説明の大部分では、デジタルのチューナブル段間整合回路を、単にチューナブル段間整合回路と呼ぶ。
【００１９】
チューナブル段間整合回路を使用することにより、より高い利得、より高いＰＡＥ、より良い直線性、より平坦な周波数応答などに関して性能を向上させることができる。チューナブル段間整合回路は、チューナブルキャパシタを変化させるためのデジタル制御スイッチを含むことができ、ＩＣプロセスおよび／または基板の変化によって生じるインピーダンス不整合を補償することができる。チューナブル段間整合回路は、種々の回路トポロジを用いて実施されることができる。いくつかの例示的な回路トポロジについて以下で説明する。
【００２０】
図４Ａは、単一の区間を有するチューナブル段間整合回路４１０の例示的な設計の概略図を示す。整合回路４１０は、直列インダクタ４１２と、シャントチューナブルキャパシタ４１４とを含む。インダクタ４１２は、整合回路４１０の入力と出力の間に接続される。チューナブルキャパシタ４１４は、整合回路４１０の入力と回路接地点の間に接続される。キャパシタ４１４は、所望のインピーダンス整合を得るために同調されることができる。
【００２１】
図４Ｂは、単一の区間を有するチューナブル段間整合回路４２０の例示的な設計の概略図を示す。整合回路４２０は、シャントインダクタ４２２と、直列チューナブルキャパシタ４２４とを含む。インダクタ４２２は、整合回路４２０の入力と回路接地点の間に接続される。チューナブルキャパシタ４２４は、整合回路４２０の入力と出力の間に接続される。キャパシタ４２４は、所望のインピーダンス整合を得るために同調されることができる。
【００２２】
図５Ａは、２つの区間を有するチューナブル段間整合回路５１０の例示的な設計の概略図を示す。整合回路５１０は、（ｉ）直列インダクタ５１２とシャントキャパシタ５１４とを備える第１の区間と、（ｉｉ）直列インダクタ５１６とシャントチューナブルキャパシタ５１８とを備える第２の区間とを含む。インダクタ５１２は、整合回路５１０の入力とノードＡの間に接続される。キャパシタ５１４は、整合回路５１０の入力と回路接地点の間に接続される。インダクタ５１６は、ノードＡと整合回路５１０の出力の間に接続される。キャパシタ５１８は、ノードＡと回路接地点の間に接続される。キャパシタ５１８は、所望のインピーダンス整合を得るために同調されることができる。
【００２３】
図５Ｂは、２つの区間を有するチューナブル段間整合回路５２０の例示的な設計の概略図である。整合回路５２０は、（ｉ）シャントインダクタ５２２と直列キャパシタ５２４とを備える第１の区間と、（ｉｉ）シャントインダクタ５２６と直列チューナブルキャパシタ５２８とを備える第２の区間とを含む。インダクタ５２２は、整合回路５２０の入力と回路接地点の間に接続される。キャパシタ５２４は、整合回路５２０の入力とノードＢの間に接続される。インダクタ５２６は、ノードＢと回路接地点の間に接続される。キャパシタ５２８は、ノードＢと整合回路５２０の出力の間に接続される。キャパシタ５２８は、所望のインピーダンス整合を得るために同調されることができる。
【００２４】
図５Ｃは、２つの区間を有するチューナブル段間整合回路５３０の例示的な設計の概略図である。整合回路５３０は、（ｉ）直列インダクタ５３２とシャントキャパシタ５３４とを備える第１の区間と、（ｉｉ）シャントインダクタ５３６と直列チューナブルキャパシタ５３８とを備える第２の区間とを含む。インダクタ５３２は、整合回路５３０の入力とノードＣの間に接続される。キャパシタ５３４は、整合回路５３０の入力と回路接地点の間に接続される。インダクタ５３６は、ノードＣと回路接地点の間に接続される。キャパシタ５３８は、ノードＣと整合回路５３０の出力の間に接続される。キャパシタ５３８は、所望のインピーダンス整合を得るために同調されることができる。
【００２５】
図５Ｄは、２つの区間を有するチューナブル段間整合回路５４０の例示的な設計の概略図である。整合回路５４０は、（ｉ）シャントインダクタ５４２と直列キャパシタ５４４とを備える第１の区間と、（ｉｉ）直列インダクタ５４６とシャントチューナブルキャパシタ５４８とを備える第２の区間とを含む。インダクタ５４２は、整合回路５４０の入力と回路接地点の間に接続される。キャパシタ５４４は、整合回路５４０の入力とノードＤの間に接続される。インダクタ５４６は、ノードＤと整合回路５４０の出力の間に接続される。キャパシタ５４８は、ノードＤと回路接地点の間に接続される。キャパシタ５４８は、所望のインピーダンス整合を得るために同調されることができる。
【００２６】
図４Ａから５Ｄは、チューナブル段間整合回路４１０〜５４０の例示的な設計を示し、そのそれぞれは、図３のチューナブル段間整合回路３２０に使用されることができる。チューナブル段間整合回路は、他の方法でも実施されることができる。たとえば、図４Ａに示される回路トポロジでは、キャパシタは、インダクタ４１２と並列に接続されることができ、チューナブルであってもなくてもよい。別の例として、チューナブルキャパシタ４１４は、整合回路４１０の入力から出力に移動されることができる。あるいは、整合回路４１０の出力と回路接地点の間に別のシャントキャパシタを追加することができる。図４Ｂから５Ｄの他の回路トポロジも他の変形形態を用いて実施されることができる。
【００２７】
一般に、チューナブル段間整合回路は、任意の数の区間を含むことができ、各区間は、任意の回路トポロジを用いて実施されることができる。チューナブル段間整合回路は、任意の数のチューナブル回路部品も含むことができる。各チューナブル回路部品は、チューナブルキャパシタ、チューナブルインダクタなどとすることができる。図５Ａから５Ｄは、第２の出力区間に１つのチューナブルキャパシタを有するチューナブル段間整合回路の例示的な設計を示す。第２の区間は、低い入力インピーダンスを典型的に有する電力増幅器により近いので、第２の区間を同調することが望ましい場合がある。また、チューナブルキャパシタは、（たとえば、第２の区間ではなく）第１の区間で、または各区間で、使用されることができる。
【００２８】
図６Ａは、切り替え可能なキャパシタを用いて実施されるチューナブルキャパシタを有するチューナブル段間整合回路３２０ａの例示的な設計の概略図である。整合回路３２０ａ内で、インダクタ６２２は、整合回路３２０ａの入力と電源（Ｖｄｄ）の間に接続される。キャパシタ６２４は、整合回路３２０ａの入力とノードＥの間に接続される。インダクタ６２６は、ノードＥと整合回路３２０ａの出力の間に接続される。チューナブルキャパシタ６２８ａは、ノードＥと回路接地点の間に接続される。
【００２９】
図６Ａに示される例示的な設計では、チューナブルキャパシタ６２８ａは、固定キャパシタ６３０およびＭ個の切り替え可能なキャパシタ６３２ａ〜６３２ｍのバンクを用いて実施される。ここで、Ｍは、任意の値とすることができる。キャパシタ６３０は、ノードＥと回路接地点の間に接続される。各切り替え可能なキャパシタ６３２は、関連するスイッチ６３４と直列に接続される。各キャパシタ６３２の上端部は、ノードＥに接続される。各スイッチ６３４の下端部は、回路接地点に接続される。スイッチ６３４ａ〜６３４ｍは、Ｍ個の制御信号Ｓ１〜ＳＭをそれぞれ受信する。各スイッチ６３４は、その関連する制御信号に基づいて開閉されることができる。
【００３０】
整合回路３２０ａは、図４Ａに示される単一区間回路トポロジを実施することができる。この場合、インダクタ６２２は、ドライバ増幅器３１０用の大型の負荷インダクタ／ＲＦチョークとすることができ、キャパシタ６２４は、大型のＡＣカップリング／ＤＣブロッキングキャパシタとすることができる。直列インダクタ６２６とシャントチューナブルキャパシタ６２８ａの組み合わせは、ドライバ増幅器３１０と電力増幅器３３０の間の所望のインピーダンス整合を提供することができる。整合回路３２０ａは、図５Ｄに示される２つの区間回路トポロジも実施することができる。この場合、インダクタ６２２およびキャパシタ６２４は、整合回路の一部とすることができる。
【００３１】
図６Ｂは、切り替え可能なキャパシタを用いて実施されるチューナブルキャパシタを有するチューナブル段間整合回路３２０ｂの例示的な設計の概略図である。整合回路３２０ｂは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、これらは、図６Ａに関して上記で説明したように接続される。整合回路３２０ｂは、チューナブルキャパシタ６２８ａの代わりにチューナブルキャパシタ６２８ｂをさらに含む。チューナブルキャパシタ６２８ｂは、固定キャパシタ６４０およびＭ個の切り替え可能なキャパシタ６４２ａ〜６４２ｍのバンクを用いて実施される。キャパシタ６４０は、ノードＥとノードＦの間に接続される。各切り替え可能なキャパシタ６４２は、関連するスイッチ６４４と直列に接続される。各キャパシタ６４２の上端部は、ノードＦに接続される。各スイッチ６４４の下端部は、回路接地点に接続される。
【００３２】
図６Ａおよび６Ｂの例示的な設計によって示されるように、チューナブルキャパシタは、固定キャパシタおよび切り替え可能なキャパシタのバンクを用いて実施されることができる。各切り替え可能なキャパシタは、関連するスイッチを閉じることによって選択されることができ、またはそのスイッチを開くことによって選択を解除されることができる。
【００３３】
切り替え可能なキャパシタと直列のスイッチを使用することによって、抵抗が増加し、整合回路のＱが減少することができる。Ｑへの悪影響は、チューナブルキャパシタの全静電容量を、固定部分とチューナブル部分に分割することによって軽減することができる。たいていの場合、全静電容量の２０〜３０％を扱うチューナブル部分は、ほとんどのタイプの変化を補償するのに十分とすることができる。したがって、図６Ａの切り替え可能なキャパシタ６３２ａ〜６３２ｍの全静電容量は、チューナブルキャパシタ６２８ａの全静電容量の３分の１〜５分の１でよく、その場合、段間整合のＱへの影響を小さくすることができる。そのうえ、整合回路によって観測される電力レベルは、典型的には、電力増幅器の出力における電力レベルより１０デシベル（ｄＢ）低いので、段間整合は、典型的には、ある程度の損失をスイッチによって許容することができる。図６Ａおよび６Ｂに示される例示的な設計では、スイッチは、切り替え可能なキャパシタの下部と回路接地点の間に置くことができる。この例示的な設計によって、スイッチがオフのときにスイッチの寄生容量がインピーダンス整合に及ぼす影響が少なくなる。
【００３４】
一般に、チューナブルキャパシタは、任意の構成に基づいて接続できる任意の数の切り替え可能なキャパシタを含むことができる。例示的な設計では、Ｍ個の切り替え可能なキャパシタは、２進重み付けされた静電容量値を有することができる。この例示的な設計では、第１の切り替え可能なキャパシタはＣの静電容量を有することができ、第２の切り替え可能なキャパシタは２＊Ｃの静電容量を有することができ、第３の切り替え可能なキャパシタは４＊Ｃの静電容量を有することなどができる。別の例示的な設計では、Ｍ個の切り替え可能なキャパシタは、等しい静電容量を有することができる。この例示的な設計では、各切り替え可能なキャパシタは、Ｃの静電容量を有することができる。Ｍ個の切り替え可能なキャパシタは、他の方法でも実施されることができる。Ｍ個の切り替え可能なキャパシタの全静電容量は、所望の段間インピーダンス整合の同調を得るように選択されることができる。
【００３５】
図７Ａは、図２のＰＡモジュール２３０の例示的な設計であるＰＡモジュール２３０ｃの概略図を示す。ＰＡモジュール２３０ｃは、ドライバ増幅器３１０ｃと、チューナブル段間整合回路３２０ｃと、電力増幅器３３０ｃとを含み、これらは、図２のＰＡモジュール２３０の対応する回路の例示的な設計である。
【００３６】
ドライバ増幅器３１０ｃ内で、Ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタ６１２は、ＲＦｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースと、ＤＡｏｕｔ信号を提供するそのドレインとを有する。負荷回路６１４は、Ｖｄｄ電源とＮＭＯＳトランジスタ６１２のドレインの間に接続される。負荷回路６１４は省略することもでき、整合回路３２０ｃ内のインダクタ６２２は、ドライバ増幅器３１０ｃ用の負荷インダクタとして機能することができる。
【００３７】
電力増幅器３３０ｃ内で、ＮＭＯＳトランジスタ６５２は、ＰＡｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースと、ＲＦｏｕｔ信号を提供するそのドレインとを有する。負荷回路６５４は、Ｖｄｄ電源とＮＭＯＳトランジスタ６５２のドレインの間に接続される。負荷回路６５４は、１つまたは複数のインダクタ、キャパシタ、ＭＯＳトランジスタなどを含むことができる。
【００３８】
チューナブル段間整合回路３２０ｃは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、これらは、図６Ａに関して上記で説明したように接続される。整合回路３２０ｃは、図６Ａのチューナブルキャパシタ６２８ａの代わりにチューナブルキャパシタ６２８ｃをさらに含む。チューナブルキャパシタ６２８ｃは、固定キャパシタ６３０と、Ｍ個のＮＭＯＳトランジスタ６３６ａ〜６３６ｍとそれぞれ直列に接続されたＭ個の切り替え可能なキャパシタ６４２ａ〜６４２ｍとを含む。各ＮＭＯＳトランジスタ６３６ｘは、ここでｘ∈｛ａ，…，ｍ｝で、それぞれの制御信号を受信するそのゲートと、回路接地点に接続されたそのソースと、関連するキャパシタ６３２ｘの取り付け板（ｂｏｔｔｏｍ ｐｌａｔｅ）に接続されたそのドレインとを有する。各ＮＭＯＳトランジスタ６３６ｘは、（ｉ）関連するキャパシタ６３２ｘを選択するためにロジックハイの関連する制御信号Ｓｘによりオンにさるか、または（ｉｉ）関連するキャパシタ６３２ｘの選択を解除するためにロジックローの制御信号Ｓｘによりオフにされることができる。
【００３９】
図７Ａに示されるように、Ｍ個のデジタル制御信号Ｓ１〜ＳＭのセットは、各ＮＭＯＳトランジスタ６３６を個別にオンまたはオフにしてチューナブルキャパシタ６２８ｃの所望の全静電容量を得るために使用されることができる。Ｍ個の制御信号は、ＳＢＩを介してＰＡモジュールに送られる制御手段（ｃｏｎｔｒｏｌ）に基づいて生成されることができる。ＳＢＩを使用することによって、チューナブルキャパシタのスイッチを制御するためのインターフェースが簡略化されることができる。ＳＢＩは、相補型金属酸化膜半導体（ＣＭＯＳ）で実施されるＰＡモジュールによって容易にサポートされることができる。
【００４０】
図７Ｂは、図２のＰＡモジュール２３０の別の例示的な設計であるＰＡモジュール２３０ｄの概略図を示す。ＰＡモジュール２３０ｄは、ドライバ増幅器３１０ｄと、チューナブル段間整合回路３２０ｄと、電力増幅器３３０ｄとを含み、これらは、図２のＰＡモジュール２３０の対応する回路の例示的な設計である。
【００４１】
ドライバ増幅器３１０ｄ内で、Ｋ個のＮＭＯＳトランジスタ６１２ａ〜６１２ｋは、スタックをなして接続されることができ、ここでＫは１以上とすることができる。一番下のＮＭＯＳトランジスタ６１２ａは、ＲＦｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースとを有する。ｉ∈｛ｂ，…，ｋ｝の場合、スタック内の残りの各ＮＭＯＳトランジスタ６１２ｉは、それぞれのバイアス電圧（Ｖｂｉ）を受信するそのゲートと、下にあるＮＭＯＳトランジスタ６１２のドレインに接続されたそのソースとを有する。一番上のＮＭＯＳトランジスタ６１２ｋは、ＤＡｏｕｔ信号を提供するそのドレインを有する。負荷回路６１４は、Ｖｄｄ電源と一番上のＮＭＯＳトランジスタ６１２ｋのドレインとの間に接続される。負荷回路６１４は省略されることができる。
【００４２】
電力増幅器３３０ｄ内で、Ｎ個のＮＭＯＳトランジスタ６５２ａ〜６５２ｎは、スタックをなして接続されることができ、ここでＮは２以上とすることができる。一番下のＮＭＯＳトランジスタ６５２ａは、ＰＡｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースとを有する。ｊ∈｛ｂ，…，ｎ｝の場合、スタック内の残りの各ＮＭＯＳトランジスタ６５２ｊは、それぞれのバイアス電圧（Ｖｃｊ）を受信するそのゲートと、下にあるＮＭＯＳトランジスタ６５２のドレインに接続されたそのソースとを有する。一番上のＮＭＯＳトランジスタ６５２ｎは、ＲＦｏｕｔ信号を提供するそのドレインを有する。負荷回路６５４は、Ｖｄｄ電源と一番上のＮＭＯＳトランジスタ６５２ｎのドレインとの間に接続される。
【００４３】
チューナブル段間整合回路３２０ｄは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、図７Ａのチューナブルキャパシタ６２８ｃの代わりにチューナブルキャパシタ６２８ｄをさらに含む。チューナブルキャパシタ６２８ｄは、固定キャパシタ６３０と、Ｍ個の切り替え可能なキャパシタ６３２ａ〜６３２ｍとを含む。ｘ∈｛ａ，…，ｍ｝の場合、各切り替え可能なキャパシタ６３２ｘは、Ｌ個のＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬのスタックと直列に接続され、ここでＬは２以上とすることができる。スタック内のＬ個のＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬは、同じ制御信号を受信し、（ｉ）関連するキャパシタ６３２ｘを選択するためにオンにされるか、または（ｉｉ）関連するキャパシタ６３２ｘの選択を解除するためにオフにされることができる。
【００４４】
電力増幅器３３０ｄからのＲＦｏｕｔ信号は、大きな電圧振幅（ｖｏｌｔａｇｅ ｓｗｉｎｇ）を有することができ、この電圧変動は、各ＮＭＯＳトランジスタ６５２ｊの降伏電圧を超えてもよく、ここでｊ∈｛ａ，…，ｎ｝である。ＲＦｏｕｔ信号の電圧振幅は、Ｎ個のＮＭＯＳトランジスタ６５２ａ〜６５２ｎでほぼ等しく分割または分散されることができる。その場合、各ＮＭＯＳトランジスタ６５２ｊは、電圧振幅のほんの一部のみを観測することができるが、これは、信頼性を良好に達成するためにＮＭＯＳトランジスタの降伏電圧より低くなければならない。スタック化されたトランジスタの使用は、ディープサブミクロンＩＣプロセスを用いて製作され、かつ低い降伏電圧を有するトランジスタで実施される高周波増幅器に特に望ましい。スタック化されたトランジスタは、本質的には、信頼性を向上させるために降伏電圧を増大する（ｍｕｌｔｉｐｌｙ）ことができる。スタック化されたＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬは、ここでｘ∈｛ａ，…，ｍ｝で、チューナブルキャパシタ６２８ｄ内の各スイッチが複数のＮＭＯＳトランジスタで電圧振幅を分散させるために使用されることができる。
【００４５】
図７Ａおよび７Ｂのスイッチに使用されるＮＭＯＳトランジスタ６３６は、所望の性能を得るために適切な寸法で設計されることができる。具体的には、ＮＭＯＳトランジスタ６３６は、オンにされたときに抵抗を減少させ、チューナブル段間整合回路のＱへの悪影響を軽減するのに十分なほど大きくすることができる。
【００４６】
図７Ａおよび７Ｂは、切り替え可能なキャパシタを選択および選択解除するためのスイッチがＮＭＯＳトランジスタを用いて実施される例示的な設計を示す。また、このスイッチは、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタ、または何らかの他のタイプのトランジスタ、または何らかの他の回路部品を用いて実施されることができる。ＮＭＯＳトランジスタはＰＭＯＳトランジスタより移動度が高いので、同じトランジスタ面積に対して、ＮＭＯＳトランジスタを用いて実施されるスイッチは、ＰＭＯＳトランジスタを用いて実施されるスイッチより低い損失を有することができる。スイッチは、酸化シリコンまたはガラスなどの絶縁体の上にシリコンの薄い層が形成されるＩＣプロセスであるシリコンオンインシュレータ（ＳＯＩ）を用いて製作されることもできる。次に、このシリコンの薄い層の上に、スイッチ用のＭＯＳトランジスタを構築することができる。ＳＯＩ処理によって、スイッチの寄生容量を減少させることができ、これによって、より高速に動作することができる。スイッチは、他のＩＣプロセスを用いて製作されることもできる。
【００４７】
図７Ａの電力増幅器３３０ｃ内のＮＭＯＳトランジスタ６５２および図７Ｂの電力増幅器３３０ｄ内のＮＭＯＳトランジスタ６５２ａは、ＲＦｏｕｔ信号に高い出力電力を提供するために、大型のトランジスタとすることができる。大型のＮＭＯＳトランジスタは、大きな入力容量を有することができ、この入力容量は、ゲート電圧に対して非線形的に大きく変化することができる。ＮＭＯＳトランジスタの非線形入力容量により歪みが生じることがあり、これが電力増幅器の直線性に悪影響を及ぼすことがある。
【００４８】
図８は、可変ＰＡ入力容量の補償を有するＰＡモジュール２３０ｅの概略図を示す。ＰＡモジュール２３０ｅは、ドライバ増幅器３１０ｃと、チューナブル段間整合回路３２０ｅと、電力増幅器３３０ｃとを含む。整合回路３２０ｅは、インダクタ６２２および６２６と、キャパシタ６２４と、図７Ａのチューナブルキャパシタ６２８ｃとを含む。整合回路３２０ｅはＰＭＯＳトランジスタ６３８をさらに含み、ＰＭＯＳトランジスタ６３８は、電力増幅器２３０ｃ内のＮＭＯＳトランジスタ６５２の非線形入力容量を補償するために使用される。ＰＭＯＳトランジスタ６３８は、ノードＥに接続されたそのゲートと、互いに接続されＶｂｉａｓ２電圧を受けるそのソースおよびドレインとを有する。抵抗６４８は、ＮＭＯＳトランジスタ６５２のゲートに接続された一端と、Ｖｂｉａｓ１電圧を受ける他端とを有する。
【００４９】
一般に、電力増幅器は、ＰＡｉｎ信号を受信して増幅する第１のタイプの第１のトランジスタ（たとえば、ＮＭＯＳトランジスタ）を含むことができる。チューナブル段間整合回路は、第１のタイプと異なる第２のタイプの第２のトランジスタ（たとえば、ＰＭＯＳトランジスタ）を含むことができる。第１のトランジスタおよび第２のトランジスタは、ＰＡｉｎ信号の電力レベルによって変化する入力容量をそれぞれ有することができる。第１のトランジスタは、第１の容量−電圧（ＣＶ）曲線を有することができ、第２のトランジスタは、第１のＣＶ曲線とほぼ反対の第２のＣＶ曲線を有することができる。第２のトランジスタは、第１のトランジスタの入力容量の変動をＰＡｉｎ信号レベルで補償することができる。この補償によって、歪みが減少し、電力増幅器の直線性が向上することができる。
【００５０】
図６Ａから８は、チューナブル段間整合回路を有するＰＡモジュールのいくつかの例示的な設計を示す。また、チューナブル段間整合回路は、他の方法で、たとえば、他の回路トポロジ、スイッチの他の実施形態などを用いて実施されることができる。
【００５１】
チューナブル段間整合回路は、Ｍ個のスイッチと直列に接続されたＭ個の切り替え可能なキャパシタを備えるチューナブルキャパシタを含むことができる。このチューナブルキャパシタは、複数の離散的な静電容量値のうちの１つに設定されることができ、この複数の離散的な静電容量値は、複数の同調コードに対応することができる。各同調コードは、Ｍ個のスイッチの特定の設定およびチューナブルキャパシタの特定の離散的な静電容量値と関連することができる。
【００５２】
例示的な設計では、チューナブル段間整合回路を同調させてＰＡモジュールの良好な性能を得るために、較正を実施することができる。較正は、製造中の工場でおよび／または現場で実施されることができる。較正は、種々の方法で実施されることができる。
【００５３】
例示的な設計では、較正は、目標周波数でＰＡモジュールの最高性能を得るために実施されることができる。最高性能は、最大のＲＦｏｕｔ信号レベル（以下に説明する）によって、または何らかの他のメトリクスに基づいて定量化されることができる。較正では、目標周波数で固定されたＲＦｉｎ信号をＰＡモジュールに印加することができる。次に、複数の同調コードを循環させ、各同調コードのＲＦｏｕｔ信号レベルを測定することによってチューナブル段間整合回路を同調させることができる。最高のＲＦｏｕｔ信号レベルを提供する同調コードを選択することができ、チューナブル段間整合回路は、この選択された同調コードに対応する離散的な静電容量値で動作することができる。
【００５４】
別の例示的な設計では、較正は、異なる周波数に対してＰＡモジュールから一定のＲＦｏｕｔ信号レベルを得るために実施されることができる。較正では、特定の周波数のＲＦｉｎ信号をＰＡモジュールに印加することができる。次に、目標ＲＦｏｕｔ信号レベルがＰＡモジュールから得られるまで、複数の同調コードを循環させ、各同調コードのＲＦｏｕｔ信号レベルを測定することによって、チューナブル段間整合回路を同調させることができる。このプロセスは、目的の周波数ごとに繰り返すことができる。周波数ごとに、目標ＲＦｏｕｔ信号レベルを提供する同調コードを保存することができる。その後、ＰＡモジュールは、特定の周波数で動作することができる。チューナブル段間整合回路は、特定の動作周波数のための保存された同調コードに対応する離散的な静電容量値で動作することができる。
【００５５】
較正は、他の方法でも実施されることができる。たとえば、較正は、異なるＲＦｏｕｔ信号レベル、たとえば、０、１０、２０、３０ｄＢｍなどにおけるＰＡモジュールの最高性能を決定するために実施されることができる。ＲＦｏｕｔ信号レベルごとに、最大信号レベルを提供する同調コードが決定され保存されることができる。その後、ＰＡモジュールからのＲＦｏｕｔ信号レベルに基づいて、適切な同調コードをチューナブル段間整合回路に印加することができる。
【００５６】
また、チューナブル段間整合回路は、特定の要件を満たすように電力増幅器の性能を変更するために使用されることができる。たとえば、電力増幅器が、十分な利得より大きな利得を有する場合、チューナブル段間整合回路は、電力増幅器の利得を減少させ直線性を向上させるように多少ずらして同調されることができる。
【００５７】
チューナブル段間整合回路は、ＰＡモジュールの性能を向上させることができる。チューナブル段間整合回路内の切り替え可能なキャパシタは、ドライバ増幅器と電力増幅器の間の段間インピーダンス整合を調整するためにＳ１〜ＳＭの制御信号を介して同調されることができる。この同調は、ＩＣプロセスおよび／または基板の変化によって生じるインピーダンス不整合を補償することができる。
【００５８】
固定段間整合回路を有するＰＡモジュールおよびチューナブル段間整合回路を有するＰＡモジュールに対するコンピュータシミュレーションを実施した。このコンピュータシミュレーションは、チューナブル段間整合回路がＰＡモジュールの性能を向上できることを示す。
【００５９】
図９は、固定段間整合回路を有するＰＡモジュールおよびチューナブル段間整合回路を有するＰＡモジュールの性能を表すプロットを示す。図９では、横軸はＰＡｉｎ信号（ピン）の信号レベルを表し、ｄＢｍの単位で示される。左の縦軸は、ＲＦｏｕｔ信号の信号レベル（Ｐｏｕｔ）を表し、これもｄＢｍの単位で示される。右の縦軸は、ＰＡＥを表し、パーセント（％）の単位で示される。
【００６０】
プロット９１２は、チューナブル段間整合回路を有するＰＡモジュールのＲＦｏｕｔ信号レベルを示す。プロット９１４は、固定段間整合回路を有するＰＡモジュールのＲＦｏｕｔ信号レベルを示す。プロット９１２および９１４は、電力増幅器の利得および出力電力レベルはチューナブル段間整合回路を用いて向上できることを示す。
【００６１】
プロット９２２は、チューナブル段間整合回路を有するＰＡモジュールのＰＡＥを示す。プロット９２４は、固定段間整合回路を有するＰＡモジュールのＰＡＥを示す。プロット９２２および９２４は、電力増幅器のＰＡＥはチューナブル段間整合回路を用いて向上できることを示す。
【００６２】
例示的な設計では、装置（たとえば、ワイヤレスデバイス、集積回路など）は、第１の能動回路と、第２の能動回路と、チューナブル段間整合回路とを備えることができる。第１の能動回路は、第１の信号を受信し、第２の信号を提供することができる。第２の能動回路は、第３の信号を受信し、第４の信号を提供することができる。チューナブル段間整合回路は、第１の能動回路と第２の能動回路の間に接続されることができ、第２の信号を受信し、第３の信号を提供することができる。チューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えることができる。
【００６３】
例示的な設計では、第１の能動回路はドライバ増幅器を備えることができ、第２の能動回路は電力増幅器を備えることができる。第１の能動回路および第２の能動回路は、他のタイプの回路も備えることができる。たとえば、第１の能動回路または第２の能動回路は、ミキサを備えることができる。例示的な設計では、第１の能動回路および第２の能動回路は、ＭＯＳトランジスタを用いて実施されることができる。
【００６４】
例示的な設計では、チューナブル段間整合回路は、整合回路内の第１のノードと整合回路の出力の間に接続されたインダクタをさらに備えることができる。チューナブルキャパシタは、第１のノードと回路接地点の間に接続されることができる。また、チューナブル段間整合回路は、他の回路トポロジを用いて実施されることができる。
【００６５】
例示的な設計では、チューナブルキャパシタは、たとえば図６Ａまたは６Ｂに示されるように、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを備えることができる。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、常に選択でき、かつ（ｉ）（たとえば、図６Ａに示されるように）複数のキャパシタと並列に、または（ｉｉ）（たとえば、図６Ｂに示すように）複数のキャパシタと直列に、接続できる固定キャパシタをさらに備えることができる。例示的な設計では、各スイッチは、関連するキャパシタの取り付け板と回路接地点の間に接続されることができる。各スイッチは、高い信号レベルを処理するために、少なくとも１つのＭＯＳトランジスタ、たとえば、スタックをなして接続された複数のＮＭＯＳトランジスタを用いて実施されることができる。
【００６６】
例示的な設計では、第２の能動回路は、第３の信号を受信するために第１のタイプの第１のトランジスタ（たとえば、ＮＭＯＳトランジスタ）を備えることができる。チューナブル段間整合回路は、たとえば図８に示すように、第１のタイプと異なる第２のタイプの第２のトランジスタ（たとえば、ＰＭＯＳトランジスタ）を備えることができる。第２のトランジスタは、第１のトランジスタの入力容量の変化を補償することができる。
【００６７】
第１の能動回路の出力および第２の能動回路の入力は、内部ノードとすることができ、内部ピンを介してアクセス不可能であることができる。チューナブルキャパシタは、制御手段に基づいて複数の離散的な静電容量値のうちの１つに設定されることができ、これはＳＢＩを介して受信されることができる。たとえば、チューナブルキャパシタは、チューナブルキャパシタの複数のあり得る離散的な静電容量値のうち、最大出力電力レベルまたは目標出力電力レベルと関連する離散的な静電容量値に設定されることができる。この離散的な静電容量値は、較正によってまたは何らかの他の手段を介して決定されることができる。
【００６８】
別の例示的な設計では、集積回路は、ドライバ増幅器と、チューナブル段間整合回路と、電力増幅器とを備えることができる。このドライバ増幅器は、第１のＲＦ信号を受信して増幅し、第２のＲＦ信号を提供することができる。電力増幅器は、第３のＲＦ信号を受信して増幅し、第４のＲＦ信号を提供することができる。チューナブル段間整合回路は、ドライバ増幅器と電力増幅器の間に接続されることができ、第２のＲＦ信号を受信し、第３のＲＦ信号を提供することができる。チューナブル段間整合回路は、ドライバ増幅器と電力増幅器の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えることができる。
【００６９】
例示的な設計では、ドライバ増幅器および電力増幅器は、ＭＯＳトランジスタを用いて実施されることができる。このドライバ増幅器は、スタックをなして接続された少なくとも１つのＮＭＯＳトランジスタを備えることができる。電力増幅器は、スタックをなして接続された複数のＮＭＯＳトランジスタを備えることができる。
【００７０】
チューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを備えることができる。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備えることができる。スイッチは、ＭＯＳトランジスタを用いて実施されることができる。
【００７１】
図１０は、信号処理を実施するためのプロセス１０００の例示的な設計を示す。第１の信号は、第１の能動回路を用いて処理され、第２の信号を得ることができる（ブロック１０１２）。第３の信号は、第２の能動回路を用いて処理され、第４の信号を得ることができる（ブロック１０１４）。ブロック１０１２の例示的な設計では、第１の信号は、ドライバ増幅器を用いて増幅され、第２の信号を得ることができる。ブロック１０１４の例示的な設計では、第３の信号は、電力増幅器を用いて増幅され、第４の信号を得ることができる。
【００７２】
第１の能動回路と第２の能動回路の間のインピーダンス整合は、このインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路を用いて行うことができる（ブロック１０１６）。チューナブルキャパシタは、チューナブルキャパシタの複数のキャパシタに接続された複数のスイッチを制御することによって、複数の離散的な容量値のうちの１つに設定されることができる（ブロック１０１８）。
【００７３】
本明細書で説明するチューナブル段間整合回路およびＰＡモジュールは、ＩＣ上、アナログＩＣ上、ＲＦＩＣ上、混合信号ＩＣ上、ＡＳＩＣ上、プリント回路基板（ＰＣＢ）上、電子デバイス上などで実施されることができる。チューナブル段間整合回路およびＰＡモジュールは、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）などの種々のＩＣプロセス技術を用いて製作されることもできる。
【００７４】
本明細書で説明するチューナブル段間整合回路およびＰＡモジュールを実施する装置は、スタンドアロンデバイスであってもよいし、より大型のデバイスの一部であってもよい。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含むことができる１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）ＡＳＩＣ、（ｖ）他のデバイス内に組み込まれ得るモジュール、（ｖｉ）受信機、携帯電話、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他、とすることができる。
【００７５】
１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施することができる。これらの機能は、ソフトウェアで実施される場合、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されてもよいし、これに送信されてもよい。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含めて、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であってよい。限定ではなく、例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形で所望のプログラムコードを搬送もしくは記憶するために使用でき、コンピュータによってアクセスできる他の任意の媒体を備えることができる。また、あらゆる接続は、コンピュータ可読媒体と呼ぶのが適切である。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｃｏｍｐａｃｔ ｄｉｓｃ）（ＣＤ）、レーザディスク（ｌａｓｅｒ ｄｉｓｃ）、光ディスク（ｏｐｔｉｃａｌ ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）（ＤＶＤ）、フロッピー（登録商標）ディスク（ｆｌｏｐｐｙ（登録商標） ｄｉｓｋ）、およびブルーレイディスク（ｂｌｕ−ｒａｙ ｄｉｓｃ）を含み、ここでディスク（ｄｉｓｋ）は通常、磁気的にデータを再生するが、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲内に含められるべきである。
【００７６】
本開示の上記の説明は、当業者が本開示を作製または使用するために提供されるものである。本開示の種々の変更形態は、当業者には容易に明らかであろう。本明細書で定義される一般的原理は、本開示の範囲から逸脱することなく、他の変形形態に適用することができる。したがって、本開示は、本明細書で説明する例および設計に限定されるのではなく、本明細書で開示される原理および新規な特徴に一致する最も広い範囲に適合されるべきである。
【技術分野】
【０００１】
米国特許法第１１９条に基づく優先権の主張
本特許出願は、２００９年８月１９日に出願され、本出願の譲受人に譲渡され、参照により明白に本明細書に組み込まれる、「ＤＩＧＩＴＡＬ ＴＵＮＡＢＬＥ ＰＡ ＩＮＴＥＲ−ＳＴＡＧＥ ＭＡＴＣＨＩＮＧ」という名称の米国仮特許出願第６１／２３５，３１２号の優先権を主張するものである。
【０００２】
本開示は、一般に電子回路に関し、より詳細には、整合回路に関する。
【背景技術】
【０００３】
増幅器は、通常、種々の電子デバイスにおいて信号増幅を実現するために使用される。異なるタイプの増幅器を異なる用途に利用することが可能である。たとえば、携帯電話などのワイヤレス通信デバイスは、双方向通信のために送信機と受信機とを含むことができる。送信機はドライバ増幅器（ｄｒｉｖｅｒ ａｍｐｌｉｆｉｅｒ）（ＤＡ）および電力増幅器（ＰＡ）を含むことができ、受信機は低雑音増幅器（ＬＮＡ）を含むことができ、送受信機は可変利得増幅器（ＶＧＡ）を含むことができる。
【０００４】
送信機は、直列に接続されたドライバ増幅器と電力増幅器とを含むことができる。このドライバ増幅器は、Ｚ１の出力インピーダンスを有することができる。電力増幅器は、Ｚ２の入力インピーダンスを有することができ、Ｚ２は、Ｚ１と異なってよい。インピーダンス整合回路は、ドライバ増幅器と電力増幅器の間に接続されることができ、ドライバ増幅器の出力におけるＺ１インピーダンスを電力増幅器の入力におけるＺ２インピーダンスに整合させるために使用されることができる。高利得、高出力電力、および高電力付加効率（ＰＡＥ）が電力増幅器で得ることができるように、インピーダンス整合を効果的に行うことが望ましい場合がある。
【図面の簡単な説明】
【０００５】
【図１】ワイヤレス通信デバイスのブロック図。
【図２】図１のワイヤレス通信デバイスの実施形態を示す図。
【図３】電力増幅器（ＰＡ）モジュールのブロック図。
【図４Ａ】単一の区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図４Ｂ】単一の区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ａ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｂ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｃ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図５Ｄ】２つの区間を有するチューナブル段間整合回路の例示的な設計の概略図。
【図６Ａ】チューナブルキャパシタ（ｔｕｎａｂｌｅ ｃａｐａｃｉｔｏｒ）を有するチューナブル段間整合回路の例示的な設計の概略図。
【図６Ｂ】チューナブルキャパシタを有するチューナブル段間整合回路の例示的な設計の概略図。
【図７Ａ】チューナブル段間整合回路を有するＰＡモジュールの例示的な設計の概略図。
【図７Ｂ】チューナブル段間整合回路を有するＰＡモジュールの例示的な設計の概略図。
【図８】可変ＰＡ入力容量の補償を有するＰＡモジュールの例示的な設計の概略図。
【図９】チューナブル段間整合回路を有するＰＡモジュールおよび固定段間整合回路を有するＰＡモジュールの性能を表すプロット。
【図１０】信号処理を実施するプロセスを示す図。
【発明を実施するための形態】
【０００６】
以下に示す詳細な説明は、本開示の例示的な設計の説明として意図されており、本開示が実施可能な唯一の設計を表すことを意図するものではない。「例示的（ｅｘｅｍｐｌａｒｙ）」という用語は、本明細書では、「代表例（ｅｘａｍｐｌｅ）、具体例（ｉｎｓｔａｎｃｅ）、または例証（ｉｌｌｕｓｔｒａｔｉｏｎ）として使用する」という意味で用いられている。本明細書で「例示的」なものとして説明する設計は、必ずしも他の設計より好ましい、または有利であると解釈すべきものであるとは限らない。詳細な説明には、本開示の例示的な設計の完全な理解をもたらすために、具体的な詳細が記載されている。これらの具体的な詳細がなくても、本明細書で説明する例示的な設計を実施できることは、当業者には明らかであろう。いくつかの例では、よく知られている構造およびデバイスについては、本明細書で提示する例示的な設計の新規性を不明瞭にすることを避けるために、ブロック図の形で示す。
【０００７】
能動回路間でインピーダンス整合を行うための技法について本明細書で説明する。これらの技法は、増幅器および他の能動回路のインピーダンス整合に使用されることができる。また、これらの技法は、ワイヤレス通信デバイス、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、家庭用電子デバイスなどの種々の電子デバイスにも使用されることができる。分かりやすくするため、ワイヤレス通信デバイス用技法の使用法について以下で説明する。
【０００８】
図１は、ワイヤレス通信デバイス１００の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１００は、データプロセッサ１１０と、トランシーバ１２０とを含む。トランシーバ１２０は、双方向ワイヤレス通信をサポートする、送信機１３０と受信機１５０とを含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび任意の数の周波数帯域のための、任意の数の送信機と任意の数の受信機とを含むことができる。
【０００９】
送信経路では、データプロセッサ１１０は、送信するべきデータを処理し、アナログ出力信号を送信機１３０に提供する。このアナログ出力信号は、送信機１３０内で、増幅器（Ａｍｐ）１３２によって増幅され、デジタル−アナログ変換によって生じたイメージを除去するためにローパスフィルタ１３４によってフィルタ処理され、ＶＧＡ１３６によって増幅され、ミキサ１３８によってベースバンドから無線周波数（ＲＦ）にアップコンバートされる。このアップコンバートされた信号は、フィルタ１４０によってフィルタ処理され、ドライバ増幅器１４２および電力増幅器１４４によってさらに増幅され、スイッチ／デュプレクサ１４６を通して送られ、アンテナ１４８を介して送信される。
【００１０】
受信経路では、アンテナ１４８は、基地局および／または他の送信局から信号を受信し、受信信号を提供する。この受信信号は、スイッチ／デュプレクサ１４６を通して送られ、受信機１５０に提供される。この受信信号は、受信機１５０内で、ＬＮＡ１５２によって増幅され、バンドパスフィルタ１５４によってフィルタ処理され、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。このダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタ処理され、増幅器１６２によって増幅されて、アナログ入力信号を得る。このアナログ入力信号は、データプロセッサ１１０に提供される。
【００１１】
図１は、１つの段で信号をＲＦとベースバンドの間で周波数変換する直接変換アーキテクチャを実施する送信機１３０および受信機１５０を示す。送信機１３０および／または受信機１５０は、複数の段で信号をＲＦとベースバンドの間で周波数変換するスーパーヘテロダインアーキテクチャも実施することができる。局部発振器（ＬＯ）発生器１７０は、ＬＯ信号を生成し、ミキサ１３８および１５６それぞれに送信ＬＯ信号および受信ＬＯ信号を提供する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受信し、適切な周波数の送信ＬＯ信号および受信ＬＯ信号を生成するために制御信号をＬＯ発生器１７０に提供する。
【００１２】
図１は、例示的なトランシーバ設計を示す。一般に、送信機１３０および受信機１５０内での信号のコンディショニングは、増幅器、フィルタ、ミキサなどからなる１つまたは複数の段によって行われることができる。これらの回路は、図１に示されている構成と異なるように配置されることができる。そのうえ、図１に示されていない他の回路も送信機および受信機で使用されることができる。たとえば、整合回路は、図１の種々の能動回路を整合させるために使用されることができる。図１のいくつかの回路は省略することもできる。トランシーバ１２０は、１つまたは複数のアナログ集積回路（ＩＣ）上、ＲＦ ＩＣ（ＲＦＩＣ）上、混合信号ＩＣ上などで実施されることができる。たとえば、送信機１３０内の増幅器１３２から電力増幅器１４４は、ＲＦＩＣ上で実施されることができる。ドライバ増幅器１４２および電力増幅器１４４は、ＲＦＩＣの外部にある別のＩＣ上で実施されることもできる。
【００１３】
データプロセッサ１１０は、ワイヤレスデバイス１００の種々の機能、たとえば、送信データおよび受信データの処理を行うことができる。メモリ１１２は、データプロセッサ１１０用のプログラムコードおよびデータを記憶することができる。データプロセッサ１１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）上および／または他のＩＣ上で実施されることができる。
【００１４】
図２は、ワイヤレスデバイス２００の例示的な設計のブロック図を示す。ワイヤレスデバイス２００は、図１のワイヤレスデバイス１００の実施形態とすることができる。この例示的な設計では、ワイヤレスデバイス２００は、移動局モデム（ＭＳＭ）２１０と、ＲＦトランシーバ（ＲＴＲ）モジュール２２０と、電力増幅器（ＰＡ）モジュール２３０と、スイッチプレクサ／デュプレクサモジュール２４０と、アンテナ２４８とを含む。ＭＳＭ２１０は、ワイヤレスデバイス１００の種々の機能、たとえば、データの送信および受信の処理を実施できるデジタル回路（たとえば、図１のデータプロセッサ１１０）を含むことができる。ＭＳＭ２１０は、Ｑｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄから市販されているＡＳＩＣまたは何らかの他のＡＳＩＣとすることができる。ＲＴＲモジュール２２０は、トランシーバ内の種々の回路、たとえば、ドライバ増幅器１４２、電力増幅器１４４、およびスイッチ／デュプレクサ１４６を除く、図１のトランシーバ１２０内のすべての回路を含むことができる。ＲＴＲモジュール２２０は、Ｑｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄから市販されているＲＦＩＣまたは何らかの他のＲＦＩＣとすることができる。ＰＡモジュール２３０は、図１のドライバ増幅器１４２と電力増幅器１４４とを含むことができる。スイッチプレクサ／デュプレクサモジュール２４０は、図１のスイッチ／デュプレクサ１４６を含むことができる。ＭＳＭ２１０は、シリアルバスインターフェース（ＳＢＩ）を介して、ＲＴＲモジュール２２０、ＰＡモジュール２３０、およびモジュール２４０と通信することができる。
【００１５】
図２は、個別に製造できる４つの異なるモジュールを備えるワイヤレスデバイス２００の例示的な設計を示す。また、ワイヤレスデバイス２００は、４つより少ないかまたは４つより多いモジュールで実施されることができる。たとえば、ＲＴＲモジュール２２０とＰＡモジュール２３０は、１つのモジュールに結合することができる。別の例として、ＰＡモジュール２３０とスイッチプレクサ／デュプレクサモジュール２４０も、１つのモジュールに結合することができる。
【００１６】
図３は、図２のＰＡモジュール２３０の例示的な設計のブロック図を示す。ＰＡモジュール２３０は、図１のドライバ増幅器１４２および電力増幅器１４４に使用されることができる。ＰＡモジュール２３０は、ドライバ増幅器３１０と、チューナブル段間整合回路３２０と、電力増幅器３３０とを含む。ドライバ増幅器３１０は、入力ＲＦ信号（ＲＦｉｎ）を受信して増幅し、増幅されたＲＦ信号（ＤＡｏｕｔ）を提供する。整合回路３２０は、このＤＡｏｕｔ信号を受信し、電力増幅器３３０にＰＡ入力信号（ＰＡｉｎ）を提供する。整合回路３２０は、ドライバ増幅器３１０の出力における第１のインピーダンス（Ｚ１）と電力増幅器３３０の入力における第２のインピーダンス（Ｚ２）との間のインピーダンス整合を行う。Ｚ１は中程度のインピーダンス（たとえば、２０〜３０オーム）とすることができるが、Ｚ１は低いインピーダンス（たとえば、２〜４オーム）とすることもできる。電力増幅器３３０は、ＰＡｉｎ信号を受信して増幅し、出力ＲＦ信号（ＲＦｏｕｔ）を提供する。
【００１７】
図３のＰＡモジュール２３０などのＰＡモジュールの開発は、長期にわたる工程となることがあり、設計を何回も繰り返す場合がある。ＰＡモジュールを設計する際の問題は、ドライバ増幅器３１０と電力増幅器３３０の間の段間インピーダンス整合を行うのが困難であることである。この困難は、いくつかの理由に起因する。第一に、ドライバ増幅器３１０の出力および電力増幅器３３０の入力は、典型的には、外部ピンを介してアクセス可能でない内部ノードである。したがって、ソースプルまたはロードプルを行って、これらのノードにおけるインピーダンスを測定することが可能でない場合がある。第二に、段間インピーダンス整合が、高い品質係数（Ｑ）を有することがある。したがって、ＰＡモジュールの性能（たとえば、利得、ＰＡＥ、および直線性）が、ＩＣプロセスおよび／または基板の変化により生じるインピーダンス不整合の影響を強く受けることがある。これらの理由および場合によっては他の理由から、良好な段間インピーダンス整合を得ることが困難な場合がある。
【００１８】
一態様では、良好な段間インピーダンス整合を得るために、デジタルのチューナブル段間整合回路を使用することができる。デジタルのチューナブル段間整合回路は、個別のステップでデジタルに同調できる段間整合回路である。デジタルのチューナブル段間整合は、制御電圧を変化させることによって同調できるアナログのチューナブル段間整合とは対照的である（さらに、これに対するいくつかの利点を有することができる）。分かりやすくするため、以下の説明の大部分では、デジタルのチューナブル段間整合回路を、単にチューナブル段間整合回路と呼ぶ。
【００１９】
チューナブル段間整合回路を使用することにより、より高い利得、より高いＰＡＥ、より良い直線性、より平坦な周波数応答などに関して性能を向上させることができる。チューナブル段間整合回路は、チューナブルキャパシタを変化させるためのデジタル制御スイッチを含むことができ、ＩＣプロセスおよび／または基板の変化によって生じるインピーダンス不整合を補償することができる。チューナブル段間整合回路は、種々の回路トポロジを用いて実施されることができる。いくつかの例示的な回路トポロジについて以下で説明する。
【００２０】
図４Ａは、単一の区間を有するチューナブル段間整合回路４１０の例示的な設計の概略図を示す。整合回路４１０は、直列インダクタ４１２と、シャントチューナブルキャパシタ４１４とを含む。インダクタ４１２は、整合回路４１０の入力と出力の間に接続される。チューナブルキャパシタ４１４は、整合回路４１０の入力と回路接地点の間に接続される。キャパシタ４１４は、所望のインピーダンス整合を得るために同調されることができる。
【００２１】
図４Ｂは、単一の区間を有するチューナブル段間整合回路４２０の例示的な設計の概略図を示す。整合回路４２０は、シャントインダクタ４２２と、直列チューナブルキャパシタ４２４とを含む。インダクタ４２２は、整合回路４２０の入力と回路接地点の間に接続される。チューナブルキャパシタ４２４は、整合回路４２０の入力と出力の間に接続される。キャパシタ４２４は、所望のインピーダンス整合を得るために同調されることができる。
【００２２】
図５Ａは、２つの区間を有するチューナブル段間整合回路５１０の例示的な設計の概略図を示す。整合回路５１０は、（ｉ）直列インダクタ５１２とシャントキャパシタ５１４とを備える第１の区間と、（ｉｉ）直列インダクタ５１６とシャントチューナブルキャパシタ５１８とを備える第２の区間とを含む。インダクタ５１２は、整合回路５１０の入力とノードＡの間に接続される。キャパシタ５１４は、整合回路５１０の入力と回路接地点の間に接続される。インダクタ５１６は、ノードＡと整合回路５１０の出力の間に接続される。キャパシタ５１８は、ノードＡと回路接地点の間に接続される。キャパシタ５１８は、所望のインピーダンス整合を得るために同調されることができる。
【００２３】
図５Ｂは、２つの区間を有するチューナブル段間整合回路５２０の例示的な設計の概略図である。整合回路５２０は、（ｉ）シャントインダクタ５２２と直列キャパシタ５２４とを備える第１の区間と、（ｉｉ）シャントインダクタ５２６と直列チューナブルキャパシタ５２８とを備える第２の区間とを含む。インダクタ５２２は、整合回路５２０の入力と回路接地点の間に接続される。キャパシタ５２４は、整合回路５２０の入力とノードＢの間に接続される。インダクタ５２６は、ノードＢと回路接地点の間に接続される。キャパシタ５２８は、ノードＢと整合回路５２０の出力の間に接続される。キャパシタ５２８は、所望のインピーダンス整合を得るために同調されることができる。
【００２４】
図５Ｃは、２つの区間を有するチューナブル段間整合回路５３０の例示的な設計の概略図である。整合回路５３０は、（ｉ）直列インダクタ５３２とシャントキャパシタ５３４とを備える第１の区間と、（ｉｉ）シャントインダクタ５３６と直列チューナブルキャパシタ５３８とを備える第２の区間とを含む。インダクタ５３２は、整合回路５３０の入力とノードＣの間に接続される。キャパシタ５３４は、整合回路５３０の入力と回路接地点の間に接続される。インダクタ５３６は、ノードＣと回路接地点の間に接続される。キャパシタ５３８は、ノードＣと整合回路５３０の出力の間に接続される。キャパシタ５３８は、所望のインピーダンス整合を得るために同調されることができる。
【００２５】
図５Ｄは、２つの区間を有するチューナブル段間整合回路５４０の例示的な設計の概略図である。整合回路５４０は、（ｉ）シャントインダクタ５４２と直列キャパシタ５４４とを備える第１の区間と、（ｉｉ）直列インダクタ５４６とシャントチューナブルキャパシタ５４８とを備える第２の区間とを含む。インダクタ５４２は、整合回路５４０の入力と回路接地点の間に接続される。キャパシタ５４４は、整合回路５４０の入力とノードＤの間に接続される。インダクタ５４６は、ノードＤと整合回路５４０の出力の間に接続される。キャパシタ５４８は、ノードＤと回路接地点の間に接続される。キャパシタ５４８は、所望のインピーダンス整合を得るために同調されることができる。
【００２６】
図４Ａから５Ｄは、チューナブル段間整合回路４１０〜５４０の例示的な設計を示し、そのそれぞれは、図３のチューナブル段間整合回路３２０に使用されることができる。チューナブル段間整合回路は、他の方法でも実施されることができる。たとえば、図４Ａに示される回路トポロジでは、キャパシタは、インダクタ４１２と並列に接続されることができ、チューナブルであってもなくてもよい。別の例として、チューナブルキャパシタ４１４は、整合回路４１０の入力から出力に移動されることができる。あるいは、整合回路４１０の出力と回路接地点の間に別のシャントキャパシタを追加することができる。図４Ｂから５Ｄの他の回路トポロジも他の変形形態を用いて実施されることができる。
【００２７】
一般に、チューナブル段間整合回路は、任意の数の区間を含むことができ、各区間は、任意の回路トポロジを用いて実施されることができる。チューナブル段間整合回路は、任意の数のチューナブル回路部品も含むことができる。各チューナブル回路部品は、チューナブルキャパシタ、チューナブルインダクタなどとすることができる。図５Ａから５Ｄは、第２の出力区間に１つのチューナブルキャパシタを有するチューナブル段間整合回路の例示的な設計を示す。第２の区間は、低い入力インピーダンスを典型的に有する電力増幅器により近いので、第２の区間を同調することが望ましい場合がある。また、チューナブルキャパシタは、（たとえば、第２の区間ではなく）第１の区間で、または各区間で、使用されることができる。
【００２８】
図６Ａは、切り替え可能なキャパシタを用いて実施されるチューナブルキャパシタを有するチューナブル段間整合回路３２０ａの例示的な設計の概略図である。整合回路３２０ａ内で、インダクタ６２２は、整合回路３２０ａの入力と電源（Ｖｄｄ）の間に接続される。キャパシタ６２４は、整合回路３２０ａの入力とノードＥの間に接続される。インダクタ６２６は、ノードＥと整合回路３２０ａの出力の間に接続される。チューナブルキャパシタ６２８ａは、ノードＥと回路接地点の間に接続される。
【００２９】
図６Ａに示される例示的な設計では、チューナブルキャパシタ６２８ａは、固定キャパシタ６３０およびＭ個の切り替え可能なキャパシタ６３２ａ〜６３２ｍのバンクを用いて実施される。ここで、Ｍは、任意の値とすることができる。キャパシタ６３０は、ノードＥと回路接地点の間に接続される。各切り替え可能なキャパシタ６３２は、関連するスイッチ６３４と直列に接続される。各キャパシタ６３２の上端部は、ノードＥに接続される。各スイッチ６３４の下端部は、回路接地点に接続される。スイッチ６３４ａ〜６３４ｍは、Ｍ個の制御信号Ｓ１〜ＳＭをそれぞれ受信する。各スイッチ６３４は、その関連する制御信号に基づいて開閉されることができる。
【００３０】
整合回路３２０ａは、図４Ａに示される単一区間回路トポロジを実施することができる。この場合、インダクタ６２２は、ドライバ増幅器３１０用の大型の負荷インダクタ／ＲＦチョークとすることができ、キャパシタ６２４は、大型のＡＣカップリング／ＤＣブロッキングキャパシタとすることができる。直列インダクタ６２６とシャントチューナブルキャパシタ６２８ａの組み合わせは、ドライバ増幅器３１０と電力増幅器３３０の間の所望のインピーダンス整合を提供することができる。整合回路３２０ａは、図５Ｄに示される２つの区間回路トポロジも実施することができる。この場合、インダクタ６２２およびキャパシタ６２４は、整合回路の一部とすることができる。
【００３１】
図６Ｂは、切り替え可能なキャパシタを用いて実施されるチューナブルキャパシタを有するチューナブル段間整合回路３２０ｂの例示的な設計の概略図である。整合回路３２０ｂは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、これらは、図６Ａに関して上記で説明したように接続される。整合回路３２０ｂは、チューナブルキャパシタ６２８ａの代わりにチューナブルキャパシタ６２８ｂをさらに含む。チューナブルキャパシタ６２８ｂは、固定キャパシタ６４０およびＭ個の切り替え可能なキャパシタ６４２ａ〜６４２ｍのバンクを用いて実施される。キャパシタ６４０は、ノードＥとノードＦの間に接続される。各切り替え可能なキャパシタ６４２は、関連するスイッチ６４４と直列に接続される。各キャパシタ６４２の上端部は、ノードＦに接続される。各スイッチ６４４の下端部は、回路接地点に接続される。
【００３２】
図６Ａおよび６Ｂの例示的な設計によって示されるように、チューナブルキャパシタは、固定キャパシタおよび切り替え可能なキャパシタのバンクを用いて実施されることができる。各切り替え可能なキャパシタは、関連するスイッチを閉じることによって選択されることができ、またはそのスイッチを開くことによって選択を解除されることができる。
【００３３】
切り替え可能なキャパシタと直列のスイッチを使用することによって、抵抗が増加し、整合回路のＱが減少することができる。Ｑへの悪影響は、チューナブルキャパシタの全静電容量を、固定部分とチューナブル部分に分割することによって軽減することができる。たいていの場合、全静電容量の２０〜３０％を扱うチューナブル部分は、ほとんどのタイプの変化を補償するのに十分とすることができる。したがって、図６Ａの切り替え可能なキャパシタ６３２ａ〜６３２ｍの全静電容量は、チューナブルキャパシタ６２８ａの全静電容量の３分の１〜５分の１でよく、その場合、段間整合のＱへの影響を小さくすることができる。そのうえ、整合回路によって観測される電力レベルは、典型的には、電力増幅器の出力における電力レベルより１０デシベル（ｄＢ）低いので、段間整合は、典型的には、ある程度の損失をスイッチによって許容することができる。図６Ａおよび６Ｂに示される例示的な設計では、スイッチは、切り替え可能なキャパシタの下部と回路接地点の間に置くことができる。この例示的な設計によって、スイッチがオフのときにスイッチの寄生容量がインピーダンス整合に及ぼす影響が少なくなる。
【００３４】
一般に、チューナブルキャパシタは、任意の構成に基づいて接続できる任意の数の切り替え可能なキャパシタを含むことができる。例示的な設計では、Ｍ個の切り替え可能なキャパシタは、２進重み付けされた静電容量値を有することができる。この例示的な設計では、第１の切り替え可能なキャパシタはＣの静電容量を有することができ、第２の切り替え可能なキャパシタは２＊Ｃの静電容量を有することができ、第３の切り替え可能なキャパシタは４＊Ｃの静電容量を有することなどができる。別の例示的な設計では、Ｍ個の切り替え可能なキャパシタは、等しい静電容量を有することができる。この例示的な設計では、各切り替え可能なキャパシタは、Ｃの静電容量を有することができる。Ｍ個の切り替え可能なキャパシタは、他の方法でも実施されることができる。Ｍ個の切り替え可能なキャパシタの全静電容量は、所望の段間インピーダンス整合の同調を得るように選択されることができる。
【００３５】
図７Ａは、図２のＰＡモジュール２３０の例示的な設計であるＰＡモジュール２３０ｃの概略図を示す。ＰＡモジュール２３０ｃは、ドライバ増幅器３１０ｃと、チューナブル段間整合回路３２０ｃと、電力増幅器３３０ｃとを含み、これらは、図２のＰＡモジュール２３０の対応する回路の例示的な設計である。
【００３６】
ドライバ増幅器３１０ｃ内で、Ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタ６１２は、ＲＦｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースと、ＤＡｏｕｔ信号を提供するそのドレインとを有する。負荷回路６１４は、Ｖｄｄ電源とＮＭＯＳトランジスタ６１２のドレインの間に接続される。負荷回路６１４は省略することもでき、整合回路３２０ｃ内のインダクタ６２２は、ドライバ増幅器３１０ｃ用の負荷インダクタとして機能することができる。
【００３７】
電力増幅器３３０ｃ内で、ＮＭＯＳトランジスタ６５２は、ＰＡｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースと、ＲＦｏｕｔ信号を提供するそのドレインとを有する。負荷回路６５４は、Ｖｄｄ電源とＮＭＯＳトランジスタ６５２のドレインの間に接続される。負荷回路６５４は、１つまたは複数のインダクタ、キャパシタ、ＭＯＳトランジスタなどを含むことができる。
【００３８】
チューナブル段間整合回路３２０ｃは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、これらは、図６Ａに関して上記で説明したように接続される。整合回路３２０ｃは、図６Ａのチューナブルキャパシタ６２８ａの代わりにチューナブルキャパシタ６２８ｃをさらに含む。チューナブルキャパシタ６２８ｃは、固定キャパシタ６３０と、Ｍ個のＮＭＯＳトランジスタ６３６ａ〜６３６ｍとそれぞれ直列に接続されたＭ個の切り替え可能なキャパシタ６４２ａ〜６４２ｍとを含む。各ＮＭＯＳトランジスタ６３６ｘは、ここでｘ∈｛ａ，…，ｍ｝で、それぞれの制御信号を受信するそのゲートと、回路接地点に接続されたそのソースと、関連するキャパシタ６３２ｘの取り付け板（ｂｏｔｔｏｍ ｐｌａｔｅ）に接続されたそのドレインとを有する。各ＮＭＯＳトランジスタ６３６ｘは、（ｉ）関連するキャパシタ６３２ｘを選択するためにロジックハイの関連する制御信号Ｓｘによりオンにさるか、または（ｉｉ）関連するキャパシタ６３２ｘの選択を解除するためにロジックローの制御信号Ｓｘによりオフにされることができる。
【００３９】
図７Ａに示されるように、Ｍ個のデジタル制御信号Ｓ１〜ＳＭのセットは、各ＮＭＯＳトランジスタ６３６を個別にオンまたはオフにしてチューナブルキャパシタ６２８ｃの所望の全静電容量を得るために使用されることができる。Ｍ個の制御信号は、ＳＢＩを介してＰＡモジュールに送られる制御手段（ｃｏｎｔｒｏｌ）に基づいて生成されることができる。ＳＢＩを使用することによって、チューナブルキャパシタのスイッチを制御するためのインターフェースが簡略化されることができる。ＳＢＩは、相補型金属酸化膜半導体（ＣＭＯＳ）で実施されるＰＡモジュールによって容易にサポートされることができる。
【００４０】
図７Ｂは、図２のＰＡモジュール２３０の別の例示的な設計であるＰＡモジュール２３０ｄの概略図を示す。ＰＡモジュール２３０ｄは、ドライバ増幅器３１０ｄと、チューナブル段間整合回路３２０ｄと、電力増幅器３３０ｄとを含み、これらは、図２のＰＡモジュール２３０の対応する回路の例示的な設計である。
【００４１】
ドライバ増幅器３１０ｄ内で、Ｋ個のＮＭＯＳトランジスタ６１２ａ〜６１２ｋは、スタックをなして接続されることができ、ここでＫは１以上とすることができる。一番下のＮＭＯＳトランジスタ６１２ａは、ＲＦｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースとを有する。ｉ∈｛ｂ，…，ｋ｝の場合、スタック内の残りの各ＮＭＯＳトランジスタ６１２ｉは、それぞれのバイアス電圧（Ｖｂｉ）を受信するそのゲートと、下にあるＮＭＯＳトランジスタ６１２のドレインに接続されたそのソースとを有する。一番上のＮＭＯＳトランジスタ６１２ｋは、ＤＡｏｕｔ信号を提供するそのドレインを有する。負荷回路６１４は、Ｖｄｄ電源と一番上のＮＭＯＳトランジスタ６１２ｋのドレインとの間に接続される。負荷回路６１４は省略されることができる。
【００４２】
電力増幅器３３０ｄ内で、Ｎ個のＮＭＯＳトランジスタ６５２ａ〜６５２ｎは、スタックをなして接続されることができ、ここでＮは２以上とすることができる。一番下のＮＭＯＳトランジスタ６５２ａは、ＰＡｉｎ信号を受信するそのゲートと、回路接地点に接続されたそのソースとを有する。ｊ∈｛ｂ，…，ｎ｝の場合、スタック内の残りの各ＮＭＯＳトランジスタ６５２ｊは、それぞれのバイアス電圧（Ｖｃｊ）を受信するそのゲートと、下にあるＮＭＯＳトランジスタ６５２のドレインに接続されたそのソースとを有する。一番上のＮＭＯＳトランジスタ６５２ｎは、ＲＦｏｕｔ信号を提供するそのドレインを有する。負荷回路６５４は、Ｖｄｄ電源と一番上のＮＭＯＳトランジスタ６５２ｎのドレインとの間に接続される。
【００４３】
チューナブル段間整合回路３２０ｄは、インダクタ６２２および６２６と、キャパシタ６２４とを含み、図７Ａのチューナブルキャパシタ６２８ｃの代わりにチューナブルキャパシタ６２８ｄをさらに含む。チューナブルキャパシタ６２８ｄは、固定キャパシタ６３０と、Ｍ個の切り替え可能なキャパシタ６３２ａ〜６３２ｍとを含む。ｘ∈｛ａ，…，ｍ｝の場合、各切り替え可能なキャパシタ６３２ｘは、Ｌ個のＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬのスタックと直列に接続され、ここでＬは２以上とすることができる。スタック内のＬ個のＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬは、同じ制御信号を受信し、（ｉ）関連するキャパシタ６３２ｘを選択するためにオンにされるか、または（ｉｉ）関連するキャパシタ６３２ｘの選択を解除するためにオフにされることができる。
【００４４】
電力増幅器３３０ｄからのＲＦｏｕｔ信号は、大きな電圧振幅（ｖｏｌｔａｇｅ ｓｗｉｎｇ）を有することができ、この電圧変動は、各ＮＭＯＳトランジスタ６５２ｊの降伏電圧を超えてもよく、ここでｊ∈｛ａ，…，ｎ｝である。ＲＦｏｕｔ信号の電圧振幅は、Ｎ個のＮＭＯＳトランジスタ６５２ａ〜６５２ｎでほぼ等しく分割または分散されることができる。その場合、各ＮＭＯＳトランジスタ６５２ｊは、電圧振幅のほんの一部のみを観測することができるが、これは、信頼性を良好に達成するためにＮＭＯＳトランジスタの降伏電圧より低くなければならない。スタック化されたトランジスタの使用は、ディープサブミクロンＩＣプロセスを用いて製作され、かつ低い降伏電圧を有するトランジスタで実施される高周波増幅器に特に望ましい。スタック化されたトランジスタは、本質的には、信頼性を向上させるために降伏電圧を増大する（ｍｕｌｔｉｐｌｙ）ことができる。スタック化されたＮＭＯＳトランジスタ６３６ｘ１〜６３６ｘＬは、ここでｘ∈｛ａ，…，ｍ｝で、チューナブルキャパシタ６２８ｄ内の各スイッチが複数のＮＭＯＳトランジスタで電圧振幅を分散させるために使用されることができる。
【００４５】
図７Ａおよび７Ｂのスイッチに使用されるＮＭＯＳトランジスタ６３６は、所望の性能を得るために適切な寸法で設計されることができる。具体的には、ＮＭＯＳトランジスタ６３６は、オンにされたときに抵抗を減少させ、チューナブル段間整合回路のＱへの悪影響を軽減するのに十分なほど大きくすることができる。
【００４６】
図７Ａおよび７Ｂは、切り替え可能なキャパシタを選択および選択解除するためのスイッチがＮＭＯＳトランジスタを用いて実施される例示的な設計を示す。また、このスイッチは、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタ、または何らかの他のタイプのトランジスタ、または何らかの他の回路部品を用いて実施されることができる。ＮＭＯＳトランジスタはＰＭＯＳトランジスタより移動度が高いので、同じトランジスタ面積に対して、ＮＭＯＳトランジスタを用いて実施されるスイッチは、ＰＭＯＳトランジスタを用いて実施されるスイッチより低い損失を有することができる。スイッチは、酸化シリコンまたはガラスなどの絶縁体の上にシリコンの薄い層が形成されるＩＣプロセスであるシリコンオンインシュレータ（ＳＯＩ）を用いて製作されることもできる。次に、このシリコンの薄い層の上に、スイッチ用のＭＯＳトランジスタを構築することができる。ＳＯＩ処理によって、スイッチの寄生容量を減少させることができ、これによって、より高速に動作することができる。スイッチは、他のＩＣプロセスを用いて製作されることもできる。
【００４７】
図７Ａの電力増幅器３３０ｃ内のＮＭＯＳトランジスタ６５２および図７Ｂの電力増幅器３３０ｄ内のＮＭＯＳトランジスタ６５２ａは、ＲＦｏｕｔ信号に高い出力電力を提供するために、大型のトランジスタとすることができる。大型のＮＭＯＳトランジスタは、大きな入力容量を有することができ、この入力容量は、ゲート電圧に対して非線形的に大きく変化することができる。ＮＭＯＳトランジスタの非線形入力容量により歪みが生じることがあり、これが電力増幅器の直線性に悪影響を及ぼすことがある。
【００４８】
図８は、可変ＰＡ入力容量の補償を有するＰＡモジュール２３０ｅの概略図を示す。ＰＡモジュール２３０ｅは、ドライバ増幅器３１０ｃと、チューナブル段間整合回路３２０ｅと、電力増幅器３３０ｃとを含む。整合回路３２０ｅは、インダクタ６２２および６２６と、キャパシタ６２４と、図７Ａのチューナブルキャパシタ６２８ｃとを含む。整合回路３２０ｅはＰＭＯＳトランジスタ６３８をさらに含み、ＰＭＯＳトランジスタ６３８は、電力増幅器２３０ｃ内のＮＭＯＳトランジスタ６５２の非線形入力容量を補償するために使用される。ＰＭＯＳトランジスタ６３８は、ノードＥに接続されたそのゲートと、互いに接続されＶｂｉａｓ２電圧を受けるそのソースおよびドレインとを有する。抵抗６４８は、ＮＭＯＳトランジスタ６５２のゲートに接続された一端と、Ｖｂｉａｓ１電圧を受ける他端とを有する。
【００４９】
一般に、電力増幅器は、ＰＡｉｎ信号を受信して増幅する第１のタイプの第１のトランジスタ（たとえば、ＮＭＯＳトランジスタ）を含むことができる。チューナブル段間整合回路は、第１のタイプと異なる第２のタイプの第２のトランジスタ（たとえば、ＰＭＯＳトランジスタ）を含むことができる。第１のトランジスタおよび第２のトランジスタは、ＰＡｉｎ信号の電力レベルによって変化する入力容量をそれぞれ有することができる。第１のトランジスタは、第１の容量−電圧（ＣＶ）曲線を有することができ、第２のトランジスタは、第１のＣＶ曲線とほぼ反対の第２のＣＶ曲線を有することができる。第２のトランジスタは、第１のトランジスタの入力容量の変動をＰＡｉｎ信号レベルで補償することができる。この補償によって、歪みが減少し、電力増幅器の直線性が向上することができる。
【００５０】
図６Ａから８は、チューナブル段間整合回路を有するＰＡモジュールのいくつかの例示的な設計を示す。また、チューナブル段間整合回路は、他の方法で、たとえば、他の回路トポロジ、スイッチの他の実施形態などを用いて実施されることができる。
【００５１】
チューナブル段間整合回路は、Ｍ個のスイッチと直列に接続されたＭ個の切り替え可能なキャパシタを備えるチューナブルキャパシタを含むことができる。このチューナブルキャパシタは、複数の離散的な静電容量値のうちの１つに設定されることができ、この複数の離散的な静電容量値は、複数の同調コードに対応することができる。各同調コードは、Ｍ個のスイッチの特定の設定およびチューナブルキャパシタの特定の離散的な静電容量値と関連することができる。
【００５２】
例示的な設計では、チューナブル段間整合回路を同調させてＰＡモジュールの良好な性能を得るために、較正を実施することができる。較正は、製造中の工場でおよび／または現場で実施されることができる。較正は、種々の方法で実施されることができる。
【００５３】
例示的な設計では、較正は、目標周波数でＰＡモジュールの最高性能を得るために実施されることができる。最高性能は、最大のＲＦｏｕｔ信号レベル（以下に説明する）によって、または何らかの他のメトリクスに基づいて定量化されることができる。較正では、目標周波数で固定されたＲＦｉｎ信号をＰＡモジュールに印加することができる。次に、複数の同調コードを循環させ、各同調コードのＲＦｏｕｔ信号レベルを測定することによってチューナブル段間整合回路を同調させることができる。最高のＲＦｏｕｔ信号レベルを提供する同調コードを選択することができ、チューナブル段間整合回路は、この選択された同調コードに対応する離散的な静電容量値で動作することができる。
【００５４】
別の例示的な設計では、較正は、異なる周波数に対してＰＡモジュールから一定のＲＦｏｕｔ信号レベルを得るために実施されることができる。較正では、特定の周波数のＲＦｉｎ信号をＰＡモジュールに印加することができる。次に、目標ＲＦｏｕｔ信号レベルがＰＡモジュールから得られるまで、複数の同調コードを循環させ、各同調コードのＲＦｏｕｔ信号レベルを測定することによって、チューナブル段間整合回路を同調させることができる。このプロセスは、目的の周波数ごとに繰り返すことができる。周波数ごとに、目標ＲＦｏｕｔ信号レベルを提供する同調コードを保存することができる。その後、ＰＡモジュールは、特定の周波数で動作することができる。チューナブル段間整合回路は、特定の動作周波数のための保存された同調コードに対応する離散的な静電容量値で動作することができる。
【００５５】
較正は、他の方法でも実施されることができる。たとえば、較正は、異なるＲＦｏｕｔ信号レベル、たとえば、０、１０、２０、３０ｄＢｍなどにおけるＰＡモジュールの最高性能を決定するために実施されることができる。ＲＦｏｕｔ信号レベルごとに、最大信号レベルを提供する同調コードが決定され保存されることができる。その後、ＰＡモジュールからのＲＦｏｕｔ信号レベルに基づいて、適切な同調コードをチューナブル段間整合回路に印加することができる。
【００５６】
また、チューナブル段間整合回路は、特定の要件を満たすように電力増幅器の性能を変更するために使用されることができる。たとえば、電力増幅器が、十分な利得より大きな利得を有する場合、チューナブル段間整合回路は、電力増幅器の利得を減少させ直線性を向上させるように多少ずらして同調されることができる。
【００５７】
チューナブル段間整合回路は、ＰＡモジュールの性能を向上させることができる。チューナブル段間整合回路内の切り替え可能なキャパシタは、ドライバ増幅器と電力増幅器の間の段間インピーダンス整合を調整するためにＳ１〜ＳＭの制御信号を介して同調されることができる。この同調は、ＩＣプロセスおよび／または基板の変化によって生じるインピーダンス不整合を補償することができる。
【００５８】
固定段間整合回路を有するＰＡモジュールおよびチューナブル段間整合回路を有するＰＡモジュールに対するコンピュータシミュレーションを実施した。このコンピュータシミュレーションは、チューナブル段間整合回路がＰＡモジュールの性能を向上できることを示す。
【００５９】
図９は、固定段間整合回路を有するＰＡモジュールおよびチューナブル段間整合回路を有するＰＡモジュールの性能を表すプロットを示す。図９では、横軸はＰＡｉｎ信号（ピン）の信号レベルを表し、ｄＢｍの単位で示される。左の縦軸は、ＲＦｏｕｔ信号の信号レベル（Ｐｏｕｔ）を表し、これもｄＢｍの単位で示される。右の縦軸は、ＰＡＥを表し、パーセント（％）の単位で示される。
【００６０】
プロット９１２は、チューナブル段間整合回路を有するＰＡモジュールのＲＦｏｕｔ信号レベルを示す。プロット９１４は、固定段間整合回路を有するＰＡモジュールのＲＦｏｕｔ信号レベルを示す。プロット９１２および９１４は、電力増幅器の利得および出力電力レベルはチューナブル段間整合回路を用いて向上できることを示す。
【００６１】
プロット９２２は、チューナブル段間整合回路を有するＰＡモジュールのＰＡＥを示す。プロット９２４は、固定段間整合回路を有するＰＡモジュールのＰＡＥを示す。プロット９２２および９２４は、電力増幅器のＰＡＥはチューナブル段間整合回路を用いて向上できることを示す。
【００６２】
例示的な設計では、装置（たとえば、ワイヤレスデバイス、集積回路など）は、第１の能動回路と、第２の能動回路と、チューナブル段間整合回路とを備えることができる。第１の能動回路は、第１の信号を受信し、第２の信号を提供することができる。第２の能動回路は、第３の信号を受信し、第４の信号を提供することができる。チューナブル段間整合回路は、第１の能動回路と第２の能動回路の間に接続されることができ、第２の信号を受信し、第３の信号を提供することができる。チューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えることができる。
【００６３】
例示的な設計では、第１の能動回路はドライバ増幅器を備えることができ、第２の能動回路は電力増幅器を備えることができる。第１の能動回路および第２の能動回路は、他のタイプの回路も備えることができる。たとえば、第１の能動回路または第２の能動回路は、ミキサを備えることができる。例示的な設計では、第１の能動回路および第２の能動回路は、ＭＯＳトランジスタを用いて実施されることができる。
【００６４】
例示的な設計では、チューナブル段間整合回路は、整合回路内の第１のノードと整合回路の出力の間に接続されたインダクタをさらに備えることができる。チューナブルキャパシタは、第１のノードと回路接地点の間に接続されることができる。また、チューナブル段間整合回路は、他の回路トポロジを用いて実施されることができる。
【００６５】
例示的な設計では、チューナブルキャパシタは、たとえば図６Ａまたは６Ｂに示されるように、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを備えることができる。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、常に選択でき、かつ（ｉ）（たとえば、図６Ａに示されるように）複数のキャパシタと並列に、または（ｉｉ）（たとえば、図６Ｂに示すように）複数のキャパシタと直列に、接続できる固定キャパシタをさらに備えることができる。例示的な設計では、各スイッチは、関連するキャパシタの取り付け板と回路接地点の間に接続されることができる。各スイッチは、高い信号レベルを処理するために、少なくとも１つのＭＯＳトランジスタ、たとえば、スタックをなして接続された複数のＮＭＯＳトランジスタを用いて実施されることができる。
【００６６】
例示的な設計では、第２の能動回路は、第３の信号を受信するために第１のタイプの第１のトランジスタ（たとえば、ＮＭＯＳトランジスタ）を備えることができる。チューナブル段間整合回路は、たとえば図８に示すように、第１のタイプと異なる第２のタイプの第２のトランジスタ（たとえば、ＰＭＯＳトランジスタ）を備えることができる。第２のトランジスタは、第１のトランジスタの入力容量の変化を補償することができる。
【００６７】
第１の能動回路の出力および第２の能動回路の入力は、内部ノードとすることができ、内部ピンを介してアクセス不可能であることができる。チューナブルキャパシタは、制御手段に基づいて複数の離散的な静電容量値のうちの１つに設定されることができ、これはＳＢＩを介して受信されることができる。たとえば、チューナブルキャパシタは、チューナブルキャパシタの複数のあり得る離散的な静電容量値のうち、最大出力電力レベルまたは目標出力電力レベルと関連する離散的な静電容量値に設定されることができる。この離散的な静電容量値は、較正によってまたは何らかの他の手段を介して決定されることができる。
【００６８】
別の例示的な設計では、集積回路は、ドライバ増幅器と、チューナブル段間整合回路と、電力増幅器とを備えることができる。このドライバ増幅器は、第１のＲＦ信号を受信して増幅し、第２のＲＦ信号を提供することができる。電力増幅器は、第３のＲＦ信号を受信して増幅し、第４のＲＦ信号を提供することができる。チューナブル段間整合回路は、ドライバ増幅器と電力増幅器の間に接続されることができ、第２のＲＦ信号を受信し、第３のＲＦ信号を提供することができる。チューナブル段間整合回路は、ドライバ増幅器と電力増幅器の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えることができる。
【００６９】
例示的な設計では、ドライバ増幅器および電力増幅器は、ＭＯＳトランジスタを用いて実施されることができる。このドライバ増幅器は、スタックをなして接続された少なくとも１つのＮＭＯＳトランジスタを備えることができる。電力増幅器は、スタックをなして接続された複数のＮＭＯＳトランジスタを備えることができる。
【００７０】
チューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを備えることができる。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備えることができる。スイッチは、ＭＯＳトランジスタを用いて実施されることができる。
【００７１】
図１０は、信号処理を実施するためのプロセス１０００の例示的な設計を示す。第１の信号は、第１の能動回路を用いて処理され、第２の信号を得ることができる（ブロック１０１２）。第３の信号は、第２の能動回路を用いて処理され、第４の信号を得ることができる（ブロック１０１４）。ブロック１０１２の例示的な設計では、第１の信号は、ドライバ増幅器を用いて増幅され、第２の信号を得ることができる。ブロック１０１４の例示的な設計では、第３の信号は、電力増幅器を用いて増幅され、第４の信号を得ることができる。
【００７２】
第１の能動回路と第２の能動回路の間のインピーダンス整合は、このインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路を用いて行うことができる（ブロック１０１６）。チューナブルキャパシタは、チューナブルキャパシタの複数のキャパシタに接続された複数のスイッチを制御することによって、複数の離散的な容量値のうちの１つに設定されることができる（ブロック１０１８）。
【００７３】
本明細書で説明するチューナブル段間整合回路およびＰＡモジュールは、ＩＣ上、アナログＩＣ上、ＲＦＩＣ上、混合信号ＩＣ上、ＡＳＩＣ上、プリント回路基板（ＰＣＢ）上、電子デバイス上などで実施されることができる。チューナブル段間整合回路およびＰＡモジュールは、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）などの種々のＩＣプロセス技術を用いて製作されることもできる。
【００７４】
本明細書で説明するチューナブル段間整合回路およびＰＡモジュールを実施する装置は、スタンドアロンデバイスであってもよいし、より大型のデバイスの一部であってもよい。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含むことができる１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）ＡＳＩＣ、（ｖ）他のデバイス内に組み込まれ得るモジュール、（ｖｉ）受信機、携帯電話、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他、とすることができる。
【００７５】
１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施することができる。これらの機能は、ソフトウェアで実施される場合、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されてもよいし、これに送信されてもよい。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含めて、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であってよい。限定ではなく、例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形で所望のプログラムコードを搬送もしくは記憶するために使用でき、コンピュータによってアクセスできる他の任意の媒体を備えることができる。また、あらゆる接続は、コンピュータ可読媒体と呼ぶのが適切である。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｃｏｍｐａｃｔ ｄｉｓｃ）（ＣＤ）、レーザディスク（ｌａｓｅｒ ｄｉｓｃ）、光ディスク（ｏｐｔｉｃａｌ ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）（ＤＶＤ）、フロッピー（登録商標）ディスク（ｆｌｏｐｐｙ（登録商標） ｄｉｓｋ）、およびブルーレイディスク（ｂｌｕ−ｒａｙ ｄｉｓｃ）を含み、ここでディスク（ｄｉｓｋ）は通常、磁気的にデータを再生するが、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲内に含められるべきである。
【００７６】
本開示の上記の説明は、当業者が本開示を作製または使用するために提供されるものである。本開示の種々の変更形態は、当業者には容易に明らかであろう。本明細書で定義される一般的原理は、本開示の範囲から逸脱することなく、他の変形形態に適用することができる。したがって、本開示は、本明細書で説明する例および設計に限定されるのではなく、本明細書で開示される原理および新規な特徴に一致する最も広い範囲に適合されるべきである。
【特許請求の範囲】
【請求項１】
第１の信号を受信し、第２の信号を提供するための第１の能動回路と、
第３の信号を受信し、第４の信号を提供するための第２の能動回路と、
前記第１の能動回路と前記第２の能動回路の間に接続され、前記第２の信号を受信し、前記第３の信号を提供するためのチューナブル段間整合回路であって、前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路とを備える、装置。
【請求項２】
前記第１の能動回路がドライバ増幅器を備え、前記第２の能動回路が電力増幅器を備える、請求項１に記載の装置。
【請求項３】
前記チューナブルキャパシタが、
並列に接続された複数のキャパシタと、
前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備える、請求項１に記載の装置。
【請求項４】
前記チューナブルキャパシタが、
前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項３に記載の装置。
【請求項５】
前記チューナブルキャパシタが、
前記複数のキャパシタと直列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項３に記載の装置。
【請求項６】
各スイッチが、前記関連するキャパシタの取り付け板と回路接地点の間に接続される、請求項３に記載の装置。
【請求項７】
各スイッチが、少なくとも１つの金属酸化膜半導体（ＭＯＳ）トランジスタを用いて実施される、請求項３に記載の装置。
【請求項８】
各スイッチが、スタックをなして接続された複数のＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを用いて実施される、請求項３に記載の装置。
【請求項９】
前記第２の能動回路が、前記第３の信号を受信するために第１のタイプの第１のトランジスタを備え、前記チューナブル段間整合回路が、前記第１のトランジスタの入力容量の変化を補償するために、前記第１のタイプと異なる第２のタイプの第２のトランジスタを備える、請求項１に記載の装置。
【請求項１０】
前記電力増幅器が、前記第３の信号を受信し増幅するためにＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを備え、前記チューナブル段間整合回路が、前記ＮＭＯＳトランジスタの入力容量の変化を補償するためにＰ型金属酸化膜半導体（ＰＭＯＳ）トランジスタをさらに備える、請求項２に記載の装置。
【請求項１１】
前記チューナブル段間整合回路が、前記チューナブル段間整合回路内の第１のノードと前記チューナブル段間整合回路の出力との間に接続されたインダクタをさらに備え、前記チューナブルキャパシタが前記第１のノードと回路接地点の間に接続される、請求項１に記載の装置。
【請求項１２】
前記第１の能動回路の出力および前記第２の能動回路の入力が内部ノードであり、内部ピンを介してアクセス不可能である、請求項１に記載の装置。
【請求項１３】
前記チューナブルキャパシタが、シリアルバスインターフェース（ＳＢＩ）を介して受信される制御手段に基づいて、複数の離散的な静電容量値のうちの１つに設定される、請求項１に記載の装置。
【請求項１４】
前記チューナブルキャパシタが、前記チューナブルキャパシタの複数のあり得る離散的な静電容量値のうち、最大出力電力レベルまたは目標出力電力レベルに関連する離散的な静電容量値に設定される、請求項１に記載の装置。
【請求項１５】
前記第１の能動回路および前記第２の能動回路が、金属酸化膜半導体（ＭＯＳ）トランジスタを用いて実施される、請求項１に記載の装置。
【請求項１６】
第１の無線周波数（ＲＦ）信号を受信し、第２のＲＦ信号を提供するためのドライバ増幅器と、
第３のＲＦ信号を受信し、第４のＲＦ信号を提供するための電力増幅器と、
前記ドライバ増幅器と前記電力増幅器の間に接続され、前記第２のＲＦ信号を受信し、前記第３のＲＦ信号を提供するためのチューナブル段間整合回路であって、前記ドライバ増幅器と前記電力増幅器の間のインピーダンス整合を調整するために個別のステップで変化するチューナブルキャパシタを備えるチューナブル段間整合回路とを備える、集積回路。
【請求項１７】
前記ドライバ増幅器が、スタックをなして接続された少なくとも１つのＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを備え、前記電力増幅器が、スタックをなして接続された複数のＮＭＯＳトランジスタを備える、請求項１６に記載の集積回路。
【請求項１８】
前記チューナブルキャパシタが、
並列に接続された複数のキャパシタと、
前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備える、請求項１６に記載の集積回路。
【請求項１９】
前記チューナブルキャパシタが、前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項１８に記載の集積回路。
【請求項２０】
前記複数のスイッチのそれぞれが、少なくとも１つのＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを用いて実施される、請求項１８に記載の集積回路。
【請求項２１】
第１の能動回路を用いて第１の信号を処理して第２の信号を得ることと、
第２の能動回路を用いて第３の信号を処理して第４の信号を得ることと、
前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路を用いて前記インピーダンス整合を行うこととを備える方法。
【請求項２２】
前記第１の信号を処理することが、ドライバ増幅器を用いて前記第１の信号を増幅して前記第２の信号を得ることを備え、前記第３の信号を処理することが、電力増幅器を用いて前記第３の信号を増幅して前記第４の信号を得ることを備える、請求項２１に記載の方法。
【請求項２３】
前記チューナブルキャパシタの複数のキャパシタに接続された複数のスイッチを制御することによって、前記チューナブルキャパシタを複数の離散的な静電容量値のうちの１つに設定することをさらに備える、請求項２１に記載の方法。
【請求項２４】
第１の信号を処理して第２の信号を得るための手段と、
第３の信号を処理して第４の信号を得るための手段と、
前記第１の信号を処理するための前記手段と前記第３の信号を処理するための前記手段の間でインピーダンス整合を行うための手段であって、前記インピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備える手段とを備える、装置。
【請求項１】
第１の信号を受信し、第２の信号を提供するための第１の能動回路と、
第３の信号を受信し、第４の信号を提供するための第２の能動回路と、
前記第１の能動回路と前記第２の能動回路の間に接続され、前記第２の信号を受信し、前記第３の信号を提供するためのチューナブル段間整合回路であって、前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路とを備える、装置。
【請求項２】
前記第１の能動回路がドライバ増幅器を備え、前記第２の能動回路が電力増幅器を備える、請求項１に記載の装置。
【請求項３】
前記チューナブルキャパシタが、
並列に接続された複数のキャパシタと、
前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備える、請求項１に記載の装置。
【請求項４】
前記チューナブルキャパシタが、
前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項３に記載の装置。
【請求項５】
前記チューナブルキャパシタが、
前記複数のキャパシタと直列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項３に記載の装置。
【請求項６】
各スイッチが、前記関連するキャパシタの取り付け板と回路接地点の間に接続される、請求項３に記載の装置。
【請求項７】
各スイッチが、少なくとも１つの金属酸化膜半導体（ＭＯＳ）トランジスタを用いて実施される、請求項３に記載の装置。
【請求項８】
各スイッチが、スタックをなして接続された複数のＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを用いて実施される、請求項３に記載の装置。
【請求項９】
前記第２の能動回路が、前記第３の信号を受信するために第１のタイプの第１のトランジスタを備え、前記チューナブル段間整合回路が、前記第１のトランジスタの入力容量の変化を補償するために、前記第１のタイプと異なる第２のタイプの第２のトランジスタを備える、請求項１に記載の装置。
【請求項１０】
前記電力増幅器が、前記第３の信号を受信し増幅するためにＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを備え、前記チューナブル段間整合回路が、前記ＮＭＯＳトランジスタの入力容量の変化を補償するためにＰ型金属酸化膜半導体（ＰＭＯＳ）トランジスタをさらに備える、請求項２に記載の装置。
【請求項１１】
前記チューナブル段間整合回路が、前記チューナブル段間整合回路内の第１のノードと前記チューナブル段間整合回路の出力との間に接続されたインダクタをさらに備え、前記チューナブルキャパシタが前記第１のノードと回路接地点の間に接続される、請求項１に記載の装置。
【請求項１２】
前記第１の能動回路の出力および前記第２の能動回路の入力が内部ノードであり、内部ピンを介してアクセス不可能である、請求項１に記載の装置。
【請求項１３】
前記チューナブルキャパシタが、シリアルバスインターフェース（ＳＢＩ）を介して受信される制御手段に基づいて、複数の離散的な静電容量値のうちの１つに設定される、請求項１に記載の装置。
【請求項１４】
前記チューナブルキャパシタが、前記チューナブルキャパシタの複数のあり得る離散的な静電容量値のうち、最大出力電力レベルまたは目標出力電力レベルに関連する離散的な静電容量値に設定される、請求項１に記載の装置。
【請求項１５】
前記第１の能動回路および前記第２の能動回路が、金属酸化膜半導体（ＭＯＳ）トランジスタを用いて実施される、請求項１に記載の装置。
【請求項１６】
第１の無線周波数（ＲＦ）信号を受信し、第２のＲＦ信号を提供するためのドライバ増幅器と、
第３のＲＦ信号を受信し、第４のＲＦ信号を提供するための電力増幅器と、
前記ドライバ増幅器と前記電力増幅器の間に接続され、前記第２のＲＦ信号を受信し、前記第３のＲＦ信号を提供するためのチューナブル段間整合回路であって、前記ドライバ増幅器と前記電力増幅器の間のインピーダンス整合を調整するために個別のステップで変化するチューナブルキャパシタを備えるチューナブル段間整合回路とを備える、集積回路。
【請求項１７】
前記ドライバ増幅器が、スタックをなして接続された少なくとも１つのＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを備え、前記電力増幅器が、スタックをなして接続された複数のＮＭＯＳトランジスタを備える、請求項１６に記載の集積回路。
【請求項１８】
前記チューナブルキャパシタが、
並列に接続された複数のキャパシタと、
前記複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチであって、それぞれが、関連するキャパシタを選択するためにオンにされるか、または前記関連するキャパシタの選択を解除するためにオフにされるスイッチとを備える、請求項１６に記載の集積回路。
【請求項１９】
前記チューナブルキャパシタが、前記複数のキャパシタと並列に接続され、かつ常に選択される固定キャパシタをさらに備える、請求項１８に記載の集積回路。
【請求項２０】
前記複数のスイッチのそれぞれが、少なくとも１つのＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを用いて実施される、請求項１８に記載の集積回路。
【請求項２１】
第１の能動回路を用いて第１の信号を処理して第２の信号を得ることと、
第２の能動回路を用いて第３の信号を処理して第４の信号を得ることと、
前記第１の能動回路と前記第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備えるチューナブル段間整合回路を用いて前記インピーダンス整合を行うこととを備える方法。
【請求項２２】
前記第１の信号を処理することが、ドライバ増幅器を用いて前記第１の信号を増幅して前記第２の信号を得ることを備え、前記第３の信号を処理することが、電力増幅器を用いて前記第３の信号を増幅して前記第４の信号を得ることを備える、請求項２１に記載の方法。
【請求項２３】
前記チューナブルキャパシタの複数のキャパシタに接続された複数のスイッチを制御することによって、前記チューナブルキャパシタを複数の離散的な静電容量値のうちの１つに設定することをさらに備える、請求項２１に記載の方法。
【請求項２４】
第１の信号を処理して第２の信号を得るための手段と、
第３の信号を処理して第４の信号を得るための手段と、
前記第１の信号を処理するための前記手段と前記第３の信号を処理するための前記手段の間でインピーダンス整合を行うための手段であって、前記インピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを備える手段とを備える、装置。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８】
【図９】
【図１０】
【公表番号】特表２０１３−５０２８４６（Ｐ２０１３−５０２８４６Ａ）
【公表日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１２−５２５６９２（Ｐ２０１２−５２５６９２）
【出願日】平成２２年８月１９日（２０１０．８．１９）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４６０２１
【国際公開番号】ＷＯ２０１１／０２２５４９
【国際公開日】平成２３年２月２４日（２０１１．２．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵ−ＲＡＹ ＤＩＳＣ
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２２年８月１９日（２０１０．８．１９）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０４６０２１
【国際公開番号】ＷＯ２０１１／０２２５４９
【国際公開日】平成２３年２月２４日（２０１１．２．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵ−ＲＡＹ ＤＩＳＣ
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]