【課題】異なる配線を介して異なる電源端子から内部回路を構成する第１の回路および第２の回路にそれぞれ給電する際に、第１の回路に給電する配線と第２の回路に給電する配線との間に発生するノイズを抑制する。
【解決手段】半導体装置は、第１の回路に給電を行う第１の電源配線と、第２の回路に給電を行う第２の電源配線と、第１の電源配線と第２の電源配線との間に容量素子を設けることにより、両端子間のインピーダンスを、大幅に低減させることにより異種電源間のノイズを低減する。 （もっと読む）

【課題】入力信号を複数の信号に低損失で分配することができる分配回路を提供することを課題とする。
【解決手段】分配回路は、信号入力ノードに直列接続される複数のインダクタ（４０１〜４０ｎ＋１）と、入力容量を有する入力端子及び出力端子を有し、前記複数のインダクタのそれぞれの間に前記入力端子が接続され、前記入力端子に入力される信号を増幅して前記出力端子から出力する複数の増幅素子（４２１〜４２ｎ）と、前記複数の増幅素子の出力端子と複数の信号出力ノードとの間にそれぞれ接続される複数の整合回路（４３１〜４３ｎ）とを有する。 （もっと読む）

【課題】オーディオ用アクティブ型フィルター、特にＧＩＣフィルターにおいて遮断周波数以降で発生する特性劣化（遮断特性の跳ね返り）を２次ＬＣフィルターの追加により補償する事、およびＧＩＣフィルターのピーキング特性を維持しながらＧＩＣ遮断限界以上で所定の遮断特性を実現する事。
【解決手段】２次ＬＣフィルターの終端抵抗としてＦＤＮＲ（Ｆｒｅｑｕｅｎｃｙ Ｄｅｐｅｎｄｅｎｔ Ｎｅｇａｔｉｖｅ Ｒｅｓｉｓｔｏｒｓ）を用いる事、およびＬＣフィルターと直列に制動抵抗（１）を接続する事で共振特性を備えた２次ＬＣフィルターを実現しＧＩＣ遮断限界以上で所定の遮断特性を実現する。 （もっと読む）

【課題】コイルの設計の自由度の向上および小型化が可能でかつ容易に製造可能なアイソレータ用回路基板およびアイソレータならびにそれらの製造方法を提供することである。
【解決手段】回路基板１０の上面にコイルＣＡが形成される。回路基板１０の下面にコイルＣＢおよび配線パターンＰＢが形成される。回路基板２０の上面にコイルＣＣが形成される。回路基板２０の下面にコイルＣＤおよび配線パターンＰＤが形成される。複数のコイルＣＡ，ＣＢ，ＣＣ、ＣＤが互いに重なるように回路基板１０，２０が配置される。コイルＣＡ，ＣＢ，ＣＣ，ＣＤが送信チップ４０および受信チップ５０に重なるように回路基板１０，２０が送信チップ４０上、受信チップ５０上およびリードフレーム３０上に配置される。 （もっと読む）

【課題】状態切替時の通過位相差を抑えつつ、回路サイズを小さくすることができる可変減衰器を提供する。
【解決手段】可変減衰器は、第１の入出力端子１ａと、第２の入出力端子１ｂと、第１のスイッチング素子としての第１のＦＥＴ２ａと、第２のスイッチング素子としての第２のＦＥＴ２ｂと、第１の抵抗３ａと、第２の抵抗３ｂと、第３の抵抗３ｃと、第１のインダクタ４ａと、第２のインダクタ４ｂとを有している。第１のインダクタ４ａのインダクタンスは、動作周波数において第１のＦＥＴ２ａのオフ容量と共振するような値に予め設定されている。第２のインダクタ４ｂのインダクタンスは、動作周波数において第２のＦＥＴ２ｂのオフ容量６ｂと共振するような値に予め設定されている。 （もっと読む）

【課題】 一様な外乱磁界の影響を除去しつつ、磁気アイソレータの小型化を図る。
【解決手段】 設置基板１上に設けられた第１の絶縁層２及び第２の絶縁層４と、第１の絶縁層２上に配置された第１の磁気抵抗効果素子３ａ、第２の磁気抵抗効果素子３ｂ、第３の磁気抵抗効果素子３ｃ及び第４の磁気抵抗効果素子３ｄと、第２の絶縁層２上に配置され、各磁気抵抗効果素子に対向して設けられた信号入力導体５ａと、信号入力折返し導体５ｂとを信号入力接続線５ｃを介してミアンダライン状に接続されるよう構成された信号入力線５とを備え、信号入力線５に信号電流が通電されることにより第１の磁気抵抗効果素子３ａ及び第２の磁気抵抗効果素子３ｂに印加される磁界の方向と、第３の磁気抵抗効果素子３ｃ及び第４の磁気抵抗効果素子３ｄに印加される磁界の方向とが、互いに逆方向となるように信号入力線５が構成されたことを特徴とする。 （もっと読む）

【課題】減衰量の周波数依存性を改善することができる減衰器を提供すること。
【解決手段】減衰器１０は、ＦＥＴ１１〜１３、インダクタ１４及び１５、抵抗１６、入力端子１７、出力端子１８を備え、入力端子１７には、ＦＥＴ１１のドレイン電極と、ＦＥＴ１２のドレイン電極と、インダクタ１４の一方端とが接続され、出力端子１８には、ＦＥＴ１１のソース電極と、ＦＥＴ１３のドレイン電極と、インダクタ１５の一方端とが接続され、ＦＥＴ１１のドレイン電極とソース電極との間にインダクタ１４と、抵抗１６と、インダクタ１５とが直列に接続された構成を有する。 （もっと読む）

【課題】フィルタ回路における信号のロスが生じても、通過すべき周波数の信号と他の周波数の信号との十分な強度比が得られるフィルタ回路を提供する。
【解決手段】信号線１１０に接続され、信号線１１０を伝搬する信号をフィルタリングするフィルタ回路を、信号線１１０ラインから信号を入力し、バッファリングするアンプ回路１０１と、アンプ回路１０１によってバッファリングされた信号をフィルタリングするノッチフィルタ１０８と、ノッチフィルタ１０８から出力された信号を入力し、入力された信号の周波数分布を反転させて信号線１１０に出力する−ｇｍ回路１０２と、によって構成する。 （もっと読む）

性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
（もっと読む）

【課題】差動電流信号を単一終結信号に変換するミキサ回路を提供する。
【解決手段】多くの適用が差動電流信号の単一終結信号への変換を必要とする。存在しているアプローチで遭遇する欠点は、乏しい変換効率、制限された帯域幅、および大きなサイズを含む。開示された変換器は、小さなサイズおよび作動の広い帯域幅を有している高効率のユニットを得るために能動装置を使用する。 （もっと読む）

【課題】より簡素な構成でありながら、動作信頼性に優れる信号伝達装置を提供する。
【解決手段】入力信号電流が流れることにより入力信号磁場を生ずるプライマリコイル１０と、バイアス電流が流れることによりバイアス磁場を生ずるバイアスコイル３０と、センシング電流が流れることによりセルフバイアス磁場を生ずると共に、入力信号磁場、バイアス磁場およびセルフバイアス磁場に応じて抵抗変化を生ずるＭＲ素子２１Ａ〜２１Ｄを含む検出回路２０とを備える。バイアス磁場およびセルフバイアス磁場は、ＭＲ素子２１Ａ〜２１Ｄにおける磁化自由層に対して同じ方向に印加される。よって、セルフバイアス磁場がバイアス磁場と同様の機能を発揮する。これらのバイアス磁場およびセルフバイアス磁場により、検出回路２０の動作安定性が向上する。 （もっと読む）

【課題】 特に、磁気検出素子と平面コイル間の絶縁性の低下を抑制でき、また、１次側回路と２次側回路間の静電容量Ｃを従来よりも小さくすることで、より高速伝送できる磁気結合型アイソレータを提供することを目的としている。
【解決手段】 入力信号により外部磁界を発生させるための巻回された平面コイル２と、前記外部磁界を検出して電気信号に変換するための磁気検出素子Ｒ１〜Ｒ４と、前記平面コイル２と前記磁気検出素子Ｒ１〜Ｒ４の間に介在する絶縁層３０と、を有する。前記磁気検出素子Ｒ１〜Ｒ４は、前記平面コイル２の側方に位置している。 （もっと読む）

【課題】小面積及び／又は低損失の電力分配回路を提供する。
【解決手段】入力端子に交流信号を入力することにより磁束を生成する１次側コイル２２１と、第１の出力端子及び第２の出力端子間に接続され、前記１次側コイルにより生成された磁束により第１の交流信号を生成する第１の２次側コイル２３１と、第３の出力端子及び第４の出力端子間に接続され、前記１次側コイルにより生成された磁束により第２の交流信号を生成する第２の２次側コイル２３２とを有し、前記第１の２次側コイル２３１及び前記第２の２次側コイル２３２は、前記第１の出力端子、前記第２の出力端子、前記第３の出力端子及び前記第４の出力端子から２組の差動信号を出力する電力分配回路。 （もっと読む）

【課題】アイソレーション特性に優れたサーキュレータを実現すること
【解決手段】ポート２に接続されたアンテナ１９とダミー負荷１５はともに５０Ωである。分配回路１０の入力端であるポート１に入力された信号は、逆相で等振幅に分配され、一方は第１ベース接地増幅器１１、第１整合回路１６、第３ベース接地増幅器１３を介して合成器１８に入力され、他方は第２ベース接地増幅器１２、第２整合回路１７、第４ベース接地増幅器１４を介して合成器に入力される。ここで、アンテナ１９のインピーダンスの変動は、第２ベース接地増幅器１２の電流源の電流量と、第２整合回路１７の並列可変キャパシタ１１９のキャパシタンスとを制御することで補償することができる。そのため、合成器１８において第３ベース接地増幅器１３の出力と第４ベース接地増幅器１４との出力は打ち消され、ポート３からは出力されない。 （もっと読む）

【課題】意図せずに信号線に付加される線路によって移相器の特性が劣化してしまうこと。
【解決手段】移相器５０は、ＬＰＦとＨＰＦ間の切替に基づいて入力信号を移相する。移相器５０は、入力端子１と出力端子２間に接続されたＦＥＴ５と、ＦＥＴ５がオン状態のとき共振する共振回路と、ＦＥＴ５がオン状態のとき、入力端子１及び出力端子２間に形成される信号線路に含まれる節点と共振回路との間に接続される付加線路４ａ（４ｂ）と、ＦＥＴ５がオン状態のとき、信号線路の一部に含まれ、少なくとも付加線路４ａ（４ｂ）と共にローパスフィルタを形成するインダクタ３ａ（３ｂ）と、を備える。ＦＥＴ５がオン状態のときに付加線路と共にＬＰＦを形成するインダクタを信号線路に配置する。これによって、意図しない付加線路によって移相器の特性が劣化することを抑制することができる。 （もっと読む）

【課題】伝送路との整合を保持しながら交流結合回路による低域側遮断域を変化させる。
【解決手段】周波数特性調整回路２０の遮断域調整部２１は、ＡＣ結合回路１０の周波数特性における低域側遮断域が移動するように、ＡＣ結合回路１０からの出力信号を通過させる。遮断域調整部２１の零点周波数および極周波数は、制御信号に応じて設定される。この制御信号により、遮断域調整部２１の伝達関数の分子多項式が、ＡＣ結合回路１０の伝達関数の分母多項式と等しくされ、遮断域調整部２１の零点周波数が、ＡＣ結合回路１０による低域遮断周波数に合わせられる。このため、ＡＣ結合回路１０から遮断域調整部２１を通過した出力信号は、ＡＣ結合回路１０により生じた低域遮断域が移動した周波数特性を有するようになる。そして、この周波数特性において、制御信号に応じて設定される遮断域調整部２１の極周波数が、移動後の低域側遮断域の遮断周波数となる。 （もっと読む）

【課題】製造工程が簡略化されたアイソレータ用回路基板、アイソレータおよびアイソレータの製造方法を提供する。
【解決手段】ベース絶縁層１の上面および下面に金属層Ｍ１，Ｍ２がそれぞれ形成されている。金属層Ｍ１は、コイル２、複数の接続パッド３および複数の接続パッド４を含む。金属層Ｍ２は、コイル５および接続パッド６，７を含む。ベース絶縁層１には、貫通孔１ａ，１ｂが形成される。接続パッド３上に実装される受信チップ１１の端子部１１ａがワイヤＷ１を介してベース絶縁層１の貫通孔１ａ内で露出する接続パッド６の部分にボンディングされ、端子部１１ｂがワイヤＷ２を介してベース絶縁層１の貫通孔１ｂ内で露出する接続パッド７の部分にボンディングされる。 （もっと読む）

【課題】インピーダンス整合における制御不能を防ぐ。
【解決手段】インピーダンス整合装置は、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、このインピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備える。シーク制御とフォローイング制御とを組み合わせてインピーダンス整合することで、インピーダンス整合における制御不能を防ぐ。 （もっと読む）

【課題】映像信号多重デジタル伝送システムのケーブル長が延びたときの伝送波形を改善する。
【解決手段】一つの伝送路を時分割により、双方向にデジタル化した映像信号を送受する多重伝送装置において、送信側と受信側とにそれぞれ複数の増幅器を有し、受信側に波形等化器を有し、伝送路が長い場合は、送信側では抵抗で帰還回路を構成した電流帰還演算増幅器で高増幅度とし、受信側では、負入力の接地抵抗と、基本波周波数インピーダンスが負入力抵抗の約半分で３次高調波周波数インピーダンスが負入力抵抗の約３倍のフェライトビーズを電流帰還演算増幅器の出力と負入力間に設けた電流帰還演算増幅器とで基本波周波数以下の低周波数成分を減衰させ、３次高調波成分を増強する。伝送路が短い場合は、送信側も受信側も抵抗で帰還回路を構成した電流帰還演算増幅器で０ｄＢ（特性整合損失を除けば＋６ｄＢ）の増幅度とする。 （もっと読む）

【課題】 内蔵フィルタの周波数特性の不所望な変化を軽減すること。
【解決手段】 半導体集積回路は校正回路２００を具備して、内蔵容量７０：１５１は、複数の容量およびスイッチを有する。Ｖ・Ｉ変換器２０、３０は基準電圧を電流に変換して、電流に応答する時間積分器４０、５０は容量７０の充電または放電の時間積分を実行して、電圧比較器８０は基準電圧と内蔵容量７０の端子電圧とを比較する。校正動作の間に複数回の時間積分と複数回の電圧比較が順次に実行されて、順次に生成される複数回の電圧比較の結果はラッチ９０に順次に格納される。校正動作の完了時点のラッチの格納結果に従って、内蔵容量７０：１５１の複数のスイッチの各オン・オフ制御と内蔵フィルタ１５０の周波数特性とが決定される。Ｖ・Ｉ変換器は、スイッチ素子ＳＷ0を含む。内蔵容量７０：１５１の複数のスイッチとＶ・Ｉ変換器のスイッチ素子は、ＭＯＳトランジスタである。 （もっと読む）