説明

国際特許分類[H03H19/00]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | インビーダンス回路網,例.共振回路;共振器 (15,336) | 時間変化要素を用いる回路網,例.N一路フィルター (94)

国際特許分類[H03H19/00]に分類される特許

51 - 60 / 94


【課題】信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法を提供すること。
【解決手段】静電容量が可変である可変キャパシタと、前記入力信号を前記可変キャパシタにサンプリングさせるサンプリングモードと、前記入力信号をサンプリングして得られた電荷を前記可変キャパシタに保持させる保持モードと、前記可変キャパシタに保持されている電荷を出力させる出力モードと、を含む回路モードを切り替えるスイッチング部とを備え、前記可変キャパシタは、前記サンプリングモード時に前記入力信号が入力される入力端子と、前記入力端子との間に絶縁層が設けられており、前記出力モード時に前記可変キャパシタの静電容量を前記サンプリングモード時の静電容量より減少させる第1の制御信号が入力され、前記保持モード時に所定の基準電圧を有する第2の制御信号が入力される制御端子と、を備える信号処理装置。 (もっと読む)


【課題】信号生成装置、フィルタ装置、信号生成方法およびフィルタ方法を提供すること。
【解決手段】信号レベルが第1のレベルと第2のレベルの間で遷移し、各々が同一の周波数および所定の位相の差分を有する複数の基礎信号であって、任意の基礎信号の信号レベルが第1のレベルである期間、および該任意の基礎信号に対して前記所定の位相遅れを有する次の基礎信号の信号レベルが第1のレベルである期間が重複する複数の基礎信号を生成する多相発振部と、前記各基礎信号の第1のレベルから第2のレベルへの遷移時点を、前記各基礎信号の前記次の基礎信号の第2のレベルから第1のレベルへの遷移時点以前に変化させてパルス信号を生成する遷移時点可変部300と、を備える信号生成装置。 (もっと読む)


【課題】サンプリングフィルタを備えた受信機において、受信信号の同相成分と直交成分との振幅誤差や直交誤差による受信性能劣化を防ぐことのできる受信機を得る。
【解決手段】受信信号をフィルタリングするフィルタ部4と、復調部6を含む復調経路に設けられて受信信号の同相成分のI信号と直交成分のQ信号との振幅誤差および直交誤差を検出するIQ誤差検出部7と、IQ誤差検出部7により検出された誤差情報に基づいてフィルタ部4を制御する制御部8とを備えている。 (もっと読む)


スイッチトキャパシタ回路は、単一の演算増幅器を使用して積分器と加算器の両方を実現する。1つの入力信号は、(1)1つまたは複数の積分ブランチと、(2)1つまたは複数の第1の加算ブランチとを介して演算増幅器の入力に送られる。第2の入力信号は、1つまたは複数の第2の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。回路はセルラ通信システムのアクセス端末に使用できる。アクセス端末は符号分割多元接続(CDMA)通信規格の下で動作することができる。
(もっと読む)


【課題】可変フィルタにおいて、入力信号に対するサンプル平均数の増大に応ずるキャパシタ数の増加率を低減すること。
【解決手段】充放電回路部は、縦続接続された複数の充放電部21,22を構成して成る。これらの充放電部のうち、電圧電流変換部202に接続される初段の充放電部21は、並列に接続される複数のキャパシタ203,204を有するキャパシタバンク24および並列に接続される複数のキャパシタ205,206を有するキャパシタバンク25を備えて構成される。キャパシタバンク24,25に蓄積された電荷は所定のタイミングで後段の充放電部22に移送され、充放電部22のキャパシタ218〜220とキャパシタ221との間で共有された電荷が所定のクロック周波数で出力される。 (もっと読む)


GSMやUSTM等の少なくとも1の所定のコミュニケーションスタンダードにおいて信号を処理するコミュニケーション回路である。スイッチトキャパシタインピーダンス調整ユニット21が提供され、ドライバコントロールユニット24により制御される。前記ドライバコントロールユニットは、前記信号において、移行期間の間に、スイッチトキャパシタアレイのキャパシタの切り替えを開始するためドライバを制御するように配列されている。 (もっと読む)


【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、増幅方法、およびフィルタを提供する。
【解決手段】静電容量が可変する第1可変静電容量素子と、第1可変静電容量素子と電気的に接続され、第1可変静電容量素子と逆導電型であり、静電容量が可変する第2可変静電容量素子と、第1可変静電容量素子と第2可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第1入力部とを備え、第1可変静電容量素子と第2可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第1可変静電容量素子と第2可変静電容量素子との静電容量を第1の値とし、第1可変静電容量素子と第2の可変静電容量素子の静電容量を、第1の値よりも小さな第2の値として電圧信号を増幅する増幅器が提供される。 (もっと読む)


【課題】入力されるバイアス電圧と電圧信号とのうち、電圧信号を増幅することが可能な増幅器、およびフィルタを提供する。
【解決手段】静電容量が可変する第1可変静電容量素子と、第1可変静電容量素子と電気的に接続され、静電容量が可変する第2可変静電容量素子と、第1可変静電容量素子と第2可変静電容量素子とに対してバイアス電圧と電圧信号とを選択的に入力する第1入力部とを備え、第1可変静電容量素子と第2可変静電容量素子とにバイアス電圧と電圧信号とが入力される場合は、第1可変静電容量素子と第2可変静電容量素子との静電容量を第1の値とし、第1可変静電容量素子と第2の可変静電容量素子の静電容量を、第1の値よりも小さな第2の値として電圧信号を増幅する増幅器が提供される。 (もっと読む)


【課題】複数の無線通信システムのそれぞれの要求仕様を満たしつつ、簡単な構成で、小型、かつ消費電力を抑えた回路を実現することができるようにする。
【解決手段】複数のアプリケーションの中から選択された1つのアプリケーションを表す情報であるアプリケーション選択情報が上位のコントローラから供給されたとき、コントロール回路51においては、選択されたアプリケーションに応じて、クロック生成回路52、ICH側のパスの構成のうちの積分器55−1I乃至55−nI、可変ディジタルフィルタ58I、QCH側のパスの構成のうちの積分器55−1Q乃至55−nQ、可変ディジタルフィルタ58Qの各部を制御することが行われる。このΣΔ直交復調器は、周波数Fcwのクロックと周波数Fcw/Nのクロックの2つの周波数のクロックだけで動作する。本発明は、マルチスタンダードに対応した受信機に適用することができる。 (もっと読む)


【課題】
従来技術に係るアナログメモリでは、スイッチト・キャパシタ部SCの組数に比例して、放電用配線Loutの寄生容量が大きくなっていた。
【解決手段】
本発明に係るアナログメモリでは、複数のメモリブロックMBに分割されることにより、一の放電用配線Lout当たりの寄生容量が抑えられる。そして、次段階においてオペアンプOPの入力端子+と接続されるメモリブロックMBは、現段階においてオペアンプOPの出力端子−と接続される。したがって、メモリブロックMBの切り替えに伴う出力信号Voutの連続性に歪が生じなくなる。 (もっと読む)


51 - 60 / 94