【課題】精度の高い周波数の発振信号を出力することが可能な発振回路を提供すること。
【解決手段】本発明にかかる発振回路は、セット信号及びリセット信号に基づき出力信号Ｑ，ＱＢを生成するＲＳフリップフロップ１１と、コンデンサＣ１，Ｃ２を有し、出力信号Ｑ，ＱＢに基づきコンデンサＣ１，Ｃ２を相補的に充電又は放電する電荷充放電部１２と、コンデンサＣ１に蓄積された電荷に応じた第１電圧と、第１基準電圧（例えばＶｃｍｐ）と、を比較してセット信号を出力するコンパレータ１３と、コンデンサＣ２に蓄積された電荷に応じた第２電圧と、第１基準電圧（例えばＶｃｍｐ）と、を比較してリセット信号を出力するコンパレータ１４と、第１基準電圧及び第１電圧のそれぞれの電圧レベルが一致するタイミングと、第１基準電圧及び第２電圧のそれぞれの電圧レベルが一致するタイミングと、を出力信号Ｑ，ＱＢの周波数に応じて制御する制御部と、を備える。 （もっと読む）

【課題】積分回路を構成する積分用コンデンサが飽和状態になることにより積分回路が正常に動作しなくなる事態を回避する。
【解決手段】積分回路７の積分用コンデンサＣ１の一方の端子および接地電位が与えられる電源線６の間には第３スイッチＳＷ３が接続される。第１コンパレータＣＰ１は、電圧Ｖｏおよび最大値規定電圧Ｖth2を比較する。第２コンパレータＣＰ２は、電圧Ｖｏおよび最小値規定電圧Ｖth1を比較する通常状態と電圧Ｖｏおよび飽和検出電圧Ｖth3を比較する飽和検出状態とを切替可能に構成されている。制御ロジック１３は、第２コンパレータＣＰ２を、積分回路７が放電状態である期間に通常状態に切り替え、充電状態である期間に飽和検出状態に切り替える。制御ロジック１３は、比較信号Ｓｃ２に基づいて電圧Ｖｏが電圧Ｖth3に達すると第３スイッチＳＷ３をオンして積分用コンデンサＣ１の電荷を放電する。 （もっと読む）

【課題】低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を得ることのできる信号生成回路、レーダー装置を提供する。
【解決手段】アナログ制御信号により発振信号の周波数が制御される発振器を有している信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換しアナログ制御信号として出力する積分器とを備えている。 （もっと読む）

【課題】 オーディオ信号の振幅が負側に過大になったときのパルス幅変調信号の応答性を安定させる。
【解決手段】 パルス幅変調回路１０は、クロック生成回路１１と、差動増幅回路１２と、第１充電電流生成回路１３と、第２充電電流生成回路１４と、スイッチＳＷ１〜ＳＷ４と、コンデンサＣ１，Ｃ２と、第１放電用定電流回路１５と、第２放電用定電流回路１６と、第１パルス生成回路１７と、第２パルス生成回路１８と、パルス合成回路１９と、充電開始電圧維持回路２０とを備える。充電開始電圧維持回路２０は、コンデンサＣ１、Ｃ２の電圧が定電流Ｉｄによる放電動作によって電圧Ｖａよりも低下しようとするときに、電源電圧をコンデンサＣ１、Ｃ２に供給することによって、コンデンサＣ１、Ｃ２の充電開始電圧がＶａよりも低下することを防止する。 （もっと読む）

【課題】設定周波数に応じたディジタル値に基づいてアナログの周波数信号を出力する信号発生器において、良好なノイズ特性が得られ、また波形データに対応するＲＯＭテーブルが不要で構成が簡易な信号発生器を提供すること。
【解決手段】設定周波数に応じたディジタル値を有するディジタル信号を積分して鋸歯状の波形を生成し、更にこの波形に基づいて三角波状の波形を生成し、この波形出力を微分した後、Ｄ／Ａ変換して積分し、その積分出力に対して例えば三角波の中間の電圧をしきい値とするコンパレータを用い、このコンパレータから目的とする周波数の周波数信号を得る。 （もっと読む）

【目的】集積回路においてコンデンサに大きな占有面積をとられることなく周波数を変更することが可能で、チップサイズの増加を抑制することができる発振回路を提供する。
【構成】入力端子と出力端子の間にコンデンサＣｏｓｃが接続された反転増幅回路２の入力端子に、ソース電流を供給する第１の電流源Ｉｕとシンク電流を供給する第２の電流源Ｉｄを交互に接続する構成とすることにより、コンデンサＣｏｓｃの容量値を小さくすることができる。また、反転増幅回路２の増幅率（利得）を変更することで周波数を変更することができる。大面積のコンデンサを必要としないので、チップサイズの増加を抑制することができる。 （もっと読む）

【課題】簡素な構成で広帯域での三角波信号を発振可能とすること。
【解決手段】ベースを接地したＰＮＰ型のトランジスタＱ１と、ベースを接地したＮＰＮ型のトランジスタＱ２とを含んで成る電圧電流指数変換部１００と、演算増幅器１０の非反転入力端子が接地されていると共に、反転入力端子には、この演算増幅器１０の出力をコンデンサＣ１を介して帰還入力される充放電部２００と、演算増幅器２０の反転入力端子が接地されていると共に、その出力は抵抗Ｒ３を介して帰還入力されており、更に抵抗Ｒ２の一方の端部が抵抗Ｒ３に接続されるコンパレート部３００と、これに接続される可変抵抗部４００と、この可変抵抗部４００に接続され両トランジスタ特性を温度補償する温度補償部５００とを備え、コンパレート部３００の出力は可変抵抗部４００を介して電圧電流指数変換部１００に帰還されている。 （もっと読む）

【課題】負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータを提供すること。また、広いサンプリング周波数の可変幅を持った制御回路を提供すること。
【解決手段】制御回路内の三角波発生回路が有する電流生成回路は、並列接続された複数段のカレントミラーを有し、上記複数段のカレントミラーからの出力電流の合計の電流が、当該電流生成回路の出力電流となるよう配置される。さらに各々のカレントミラーには、ＤＣＤＣコンバータの負荷電流の大きさに応じて電流のオン／オフを制御するスイッチング素子が接続される。 （もっと読む）

【課題】複数個の半導体回路を同期したクロックで動作させる必要がある場合に、より好適に同期したクロックで動作させることを可能とする半導体回路及び半導体回路システムを提供することである。
【解決手段】半導体回路システム１００は、半導体回路１０ａ，１０ｂ，１０ｃの中の半導体回路１０ａの発振用端子１２４ａに発振用コンデンサ１４０ａを接続し、半導体回路１０ｂ，１０ｃの発振用端子１２４ｂ，１２４ｃに半導体回路１０ａのクロック生成回路部１２ａによって生成されたクロックを入力する。 （もっと読む）

【課題】電流ノイズを削減しつつ低電圧で動作可能な発振回路を提供する。
【解決手段】発振回路１００Ａは、固定電圧Ｖrefを出力する固定電圧源１０と、容量素子２０と、容量素子２０の一方の端子Ｎ１に接続され、出力信号Ｄoutがハイレベルの場合に第１電流を容量素子２０に流し込み、出力信号Ｄoutがローレベルの場合に第２電流を容量素子２０から引き抜く電流供給部３０と、容量素子２０の他方の端子Ｎ２に接続され、出力信号Ｄoutがハイレベルの場合に第１電圧Ｖ１を出力し、出力信号Ｄoutがローレベルの場合に第２電圧Ｖ２を出力する電圧発生部４０と、容量素子２０の一方の端子の電圧Ｖｘと固定電圧Ｖrefとを比較して、出力信号Ｄoutを生成するコンパレータ５０とを備える。 （もっと読む）