信号生成回路、レーダー装置
【課題】低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を得ることのできる信号生成回路、レーダー装置を提供する。
【解決手段】アナログ制御信号により発振信号の周波数が制御される発振器を有している信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換しアナログ制御信号として出力する積分器とを備えている。
【解決手段】アナログ制御信号により発振信号の周波数が制御される発振器を有している信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換しアナログ制御信号として出力する積分器とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、信号発生回路、レーダー装置に関する。
【背景技術】
【０００２】
ＦＭＣＷ（Frequency Modulated Continuous Wave）信号を用いたレーダー装置は、送信機から送信され対象物で反射したＦＭＣＷ信号を受信し、その受信信号と当該受信時に送信されている送信信号を乗算する。ここで、乗算器の出力信号周波数は、両信号の時間差により決定されるから、対象物との距離や相対速度などを求めることができる。
【０００３】
レーダー用途のＦＭＣＷ信号は、時間に対してほぼ直線的に周波数が変化する特性が要求される。従来、電圧制御発振器の出力信号の周波数を電圧に変換し、外部から入力した三角波状の電圧信号と比較して、その誤差を用いて高い線形特性を得る方法が知られている。あるいは、ループ帯域の狭い位相同期回路を用いて三角波の基準信号の周波数を逓倍し、当該逓倍された信号をループ帯域の広い位相同期回路の基準信号として用いる方法などが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2008-224350公報
【特許文献２】米国特許明細書第6114987号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の方法では、電圧制御発振器の位相雑音の抑制やＦＭＣＷ信号の線形性の維持が難しく、誤差を補正する手段が別途必要であるという問題があった。実施形態の信号生成回路、レーダー装置は、低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を得ることのできる信号生成回路、レーダー装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、実施形態の信号生成回路は、アナログ制御信号により発振信号の周波数が制御される発振器を有している。この信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、この信号生成回路は、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報をアナログ制御信号として出力する積分器とを備えている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の信号生成回路の構成を示すブロック図である。
【図２Ａ】図１に示す信号生成回路の周波数設定コードを示す図である。
【図２Ｂ】図１に示す信号生成回路の出力信号の周波数を示す図である。
【図３】第１の実施形態の信号生成回路における伝達特性を示すブロック図である。
【図４】第２の実施形態の信号生成回路の構成を示すブロック図である。
【図５Ａ】図４に示す信号生成回路の周波数設定コードを示す図である。
【図５Ｂ】図４に示す信号生成回路の周波数設定コードの傾きを示す図である。
【図５Ｃ】図４に示す信号生成回路の発振周波数可変コードを示す図である。
【図５Ｄ】図４に示す信号生成回路の発振周波数を示す図である。
【図６】第２の実施形態における利得正規化について説明する図である。
【図７】第２の実施形態におけるアナログ回路部の利得について説明する図である。
【図８】第３の実施形態の信号生成回路の構成を示すブロック図である。
【図９】第４の実施形態の信号生成回路の構成を示すブロック図である。
【図１０】第２〜第４の実施形態における利得キャリブレーションについて説明するフローチャートである。
【図１１】第２〜第４の実施形態における利得キャリブレーションの他の例について説明するフローチャートである。
【図１２】第５の実施形態におけるレーダー装置について説明するブロック図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下、図１〜図３を参照して、第１の実施形態の信号生成回路について詳細に説明する。図１に示すように、第１の実施形態に係る信号生成回路１は、アナログの制御電圧に応じて発振周波数が変化する電圧制御発振器５（ＶＣＯ５）と、ＶＣＯ５の出力信号を所定の分周数Ｎで分周する分周器１０と、分周器１０の出力信号から位相情報を検出してディジタル位相情報を出力するディジタル位相検出器１５と、ディジタル位相検出器１５が出力したディジタル位相情報を微分してディジタル周波数情報に変換する微分器２０とを備えている。
【０００９】
また、実施形態の信号生成回路１は、所定の周波数設定コードを生成するコード生成部２５と、微分器２０が出力したディジタル周波数情報とコード生成部２５が生成した周波数設定コードとを比較してディジタルの誤差情報を出力する比較器３０（減算器）と、当該誤差情報に含まれる高周波成分を抑制するローパスフィルタ３５（ＬＰＦ３５）と、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流として出力する電流出力ＤＡ変換器５０（電流出力ＤＡＣ５０）と、電流出力ＤＡＣ５０の出力電流を積分してＶＣＯ５の制御電圧を生成する積分器５５とを備えている。なお、実施形態の信号生成回路１は、ＬＰＦ３５の出力を増幅（または減衰）する可変利得器４０(または可変減衰器)と、可変利得器４０の出力と任意の値を乗算する乗算器４５とを備えてもよい。
【００１０】
ＶＣＯ５は、制御電圧Ｖｃｔｒｌに基づいて時間に対して周波数が直線的に増減する特性のＦＭＣＷ信号を生成する。図２Ａは、ＶＣＯ５の発振信号の一例を示しており、時間に対して発振周波数がのこぎり状に増減している様子が表されている。ＶＣＯ５の発振信号は、レーダーなどに用いられ、例えばミリ波帯などの非常に高い周波数を有している。
【００１１】
分周器１０は、ＶＣＯ５の発振信号を所定の分周比Ｎで分周する。一般に、ディジタル位相検出器で信号の位相を直接検出できるのは、数ＧＨｚ程度の周波数が限界となっている。そこで、分周器１０は、ＶＣＯ５の発振信号をディジタル位相検出器で位相検出可能な程度まで周波数を低くする作用をする。例えば、ＶＣＯ５の発振信号が７７ＧＨｚ帯のミリ波レーダーのＦＭＣＷ信号として用いられる場合、分周器１０は、当該発振信号を３２分周して２．４ＧＨｚ程度の周波数の信号に変換する。
【００１２】
ディジタル位相検出器１５は、システムの基準信号Ｒｅｆの周期ごとに分周器１０の出力信号の位相情報を検出し、ディジタルコードで出力する。ディジタル位相検出器１５は、例えば、入力された信号のパルス数をカウントして出力するカウンタ回路や、入力された信号の立ち上がりエッジと基準信号Ｒｅｆの立ち上がりエッジとの時間差を検出してディジタルコードで出力する時間ディジタル変換器（ＴＤＣ：Time-to-Digital Converter）、あるいはそれらを組み合わせることで実現することができる。
【００１３】
微分器２０は、ディジタル位相検出器１５が出力したディジタルの位相情報を微分してディジタルの周波数情報に変換する。
【００１４】
コード生成部２５は、ＶＣＯ５の発振信号の時間に対する周波数変化に対応した値を持つディジタル信号を生成して周波数設定コードとして出力する。周波数設定コードは、ＶＣＯ５が発振すべき周波数変化に対応した値の変化を有し、例えば図２Ｂに示すように三角波やノコギリ波状に変化する。すなわち、図１に示される回路の負帰還ループの利得が十分高いとすれば、微分器２０が出力する周波数情報は当該周波数設定コードに追従して変化するから、ＶＣＯ５の出力周波数も周波数設定コードと同様に三角波やノコギリ波状に変化する。
【００１５】
比較器３０は、コード生成部２５が生成した周波数設定コードと微分器２０が出力した周波数情報との差分を演算し、誤差情報として出力する。ＬＰＦ３５は、誤差情報に含まれる高周波成分を除去するフィルタであり、ＰＬＬ回路のＬＰＦとして機能する。
【００１６】
可変利得器４０は、ＬＰＦ３５から出力された誤差情報の振幅成分を所定のレベルとなるように増幅・減衰処理する。乗算器４５は、必要に応じて所定の係数を誤差情報に乗算する機能を有する。可変利得器４０および乗算器４５は、第１の実施形態においては省略しても構わない。
【００１７】
電流出力ＤＡＣ５０は、入力されたディジタルの誤差信号をアナログの誤差信号に変換し、アナログ電流として出力する。積分器５５は、例えばキャパシタなどからなり、電流出力ＤＡＣ５０が出力する電流を電圧に変換する作用をする。積分器５５により変換された電圧は、制御電圧ＶｃｔｒｌとしてＶＣＯ５に与えられる。
【００１８】
なお、電流出力ＤＡＣは、電圧出力ＤＡＣによっても実現することができる。この場合、積分器５５は、オペアンプ回路、抵抗器、キャパシタで構成されるアナログ電圧積分器により構成し、その出力をＶＣＯ５の制御電圧とすればよい。
【００１９】
比較器３０が出力する誤差情報が一定かつ正の値である場合、積分器５５をなすキャパシタには一定の電流が流れ込むから、時間に対して一定の割合で増加する制御電圧Ｖｃｔｒｌを得ることができる。その結果、ＶＣＯ５は、時間に対して単調に周波数が高くなる発振信号を生成する。
【００２０】
ディジタル位相検出器１５から電流出力ＤＡＣ５０までの各要素の演算は、ディジタル情報（ディジタル信号）の演算であり、ディジタル回路を用いて実現される。したがって、ＶＣＯ５の発振周波数の線形性に影響を与える要素をディジタル処理により実現するから、抵抗器やキャパシタなどのアナログ受動素子が不要となり、回路やＦＭＣＷ信号の安定性が向上する。また、受動素子の素子ばらつき等による誤差が発生しないため、高精度な演算を実現することができる。
【００２１】
なお、積分器５５までをディジタル回路で実現することもできる。この場合、積分したディジタルコードを電圧出力のＤＡ変換器でアナログ制御電圧に変換するか、積分したディジタルコードを用いて直接ディジタル制御発振器（ＤＣＯ：Digitally Controlled Oscillator）を制御する形態をとればよい。
【００２２】
ただし、実施形態の信号生成回路１をＦＭＣＷレーダーに用いる場合、ＶＣＯの制御信号は時間に対してほぼ直線的に変化する必要がある。図１に示すように積分器５５をキャパシタなどのアナログ回路で実現した場合、電流出力のディジタルアナログ変換器は時間に対してほぼ一定の電流を出力するように構成すればよいから、比較的低い動作速度で実現することが可能である。すなわち、ＶＣＯの制御電圧を電流出力ＤＡＣおよびアナログの積分器の組み合わせにより生成する方が消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。
【００２３】
（第１の実施形態の動作）
続いて、図３を参照して第１の実施形態の信号生成回路１の動作を説明する。図３は、図１に示した信号生成回路１の伝達関数を示している。図３において、φＦＭＣＷはＦＭＣＷ信号の位相雑音、φＲは基準信号Ｒｅｆの位相雑音、φｎＲは基準信号の位相雑音、Ｎは分周器１０の分周数、φｎＴＤＣはディジタル位相検出器１５で発生する量子化雑音、ＨＬＰＦはＬＰＦ３５の伝達関数、Ｄｇａｉｎは可変利得器４０の利得および乗算器４５の利得の積、ＫＤＡＣは電流出力ＤＡＣ５０の利得、φｎＤＡＣは電流出力ＤＡＣ５０で発生する量子化雑音、ＫＳは積分器５５の利得、ｆｒｅｆは基準信号の周波数、ＫＶＣＯはＶＣＯ５の利得、φｎＶＣＯはＶＣＯ５で発生する位相雑音である。図３における開ループ一巡伝達関数ＨＯＰは、数式１で表される。
【数１】
また、φｎＲから出力への雑音伝達関数ＮＴＦＲ、φｎＴＤＣから出力への雑音伝達関数ＮＴＦＴＤＣ、φｎＤＡＣから出力への雑音伝達関数ＮＴＦＤＡＣ、φｎＶＣＯから出力への雑音伝達関数ＮＴＦＶＣＯは、それぞれ数式２〜５にて表される。
【数２】
【数３】
【数４】
【数５】
すなわち、ＮＴＦＲ、ＮＴＦＴＤＣ、ＮＴＦＤＡＣはローパスフィルタの特性、ＮＴＦＶＣＯはハイパスフィルタの特性になるため、基準信号Ｒｅｆ、ディジタル位相検出器１５、電流出力ＤＡＣ５０で発生する雑音については高周波成分が抑制され、ＶＣＯ５で発生する雑音については低周波成分が抑制されることがわかる。すなわち、信号生成回路１はＰＬＬループを形成する。
【００２４】
ＶＣＯ５の発振信号の一部は、分周器１０により分周されてディジタル位相検出器１５に送られる。ディジタル位相検出器１５は、分周された発振信号から位相情報を検出してディジタル位相情報を微分器２０に送る。微分器２０は、ディジタル位相情報をディジタル周波数情報に変換して比較器３０に与える。
【００２５】
比較器３０は、コード生成部２５が生成した周波数設定コードとディジタル周波数情報とを比較して誤差情報を出力する。誤差情報は、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に送られる。電流出力ＤＡＣ５０は、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流を積分器５５に供給する。積分器５５は、供給された電流を電圧に変換してＶＣＯ５に与える。前述の通り、信号生成回路１はＰＬＬループを形成するから、ＶＣＯ５は、コード生成部２５が生成する周波数設定コードに従いＦＭＣＷ信号を生成する。
【００２６】
このように、この実施形態の信号生成回路によれば、ディジタル位相検出器から電流出力ＤＡＣまでの演算を、ディジタル回路を用いて実現するので、演算部に抵抗器やキャパシタなどの受動素子が不要となり、回路やＦＭＣＷ信号の安定性を向上することができる。また、受動素子の素子ばらつき等による誤差が発生しないため、回路規模を削減し高精度な演算を実現することができる。さらに、この実施形態の信号生成回路によれば、制御電圧を電流出力ＤＡＣおよびキャパシタからなる積分器により生成するので、回路規模と消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。
【００２７】
（第２の実施形態）
次に、図４、５Ａ〜５Ｄを参照して、第２の実施形態の信号生成回路について詳細に説明する。図４に示すように、第２の実施形態の信号生成回路２は、第１の実施形態の信号生成回路１に利得キャリブレーションの制御ループを追加したものである。以下の説明において、第１の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００２８】
図４に示すように、第２の実施形態の信号生成回路２は、図１に示す信号生成回路１に加えて、コード生成部２５が出力した周波数設定コードを微分処理する微分器６０と、当該微分結果および電流出力ＤＡＣ５０に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器４５に与える利得演算部６５とを備えている。乗算器４５は、与えられた比を利得（係数）として誤差情報に乗算する。この実施形態の信号生成回路２では、利得キャリブレーション機能を提供する。
【００２９】
図５Ａ〜５Ｄは、ＰＬＬが周波数設定コードに追従し三角波形状の信号を生成している場合の、第２の実施形態の信号生成回路２における信号情報の様子を示している。図５Ａに示すように、コード生成部２５は、例えば三角波形状で表される周波数設定コードを生成し、微分器６０は、周波数設定コードを微分して図５Ｂに示すような波形の信号情報を出力する。図５Ｂに示すように、微分器６０の出力は、周波数設定コードの傾きを表している。図５Ｃは、乗算器４５が係数を誤差情報に乗算した乗算結果を示している。電流出力ＤＡＣ５０は、周波数設定コードの傾きに応じて値の異なる矩形波形状の信号情報（図５Ｃ）をアナログ電流に変換する。アナログ電流に変換された矩形波形状の信号は積分器５５により電圧に変換され、ＶＣＯ５は図５Ｄに示される周波数特性の発振信号を出力する。
【００３０】
（利得キャリブレーションの作用）
プロセスがばらついた場合や信号生成回路の各要素の利得が未知な場合に、ループ帯域を一定に保ちつつ所望のループ帯域を得るためには、各要素の利得をプロセスに依らず一定の利得に正規化する必要がある。ディジタル回路は、プロセスに依存しない既知の利得を常に出力するから、実施形態の信号生成回路では、未知であるアナログ回路部の利得（電流出力ＤＡＣ５０、積分器５５、ＶＣＯ５の利得ＫＤＡＣ・ＫＳ・ＫＶＣＯ）を、プロセスに依らない一定の値に正規化すればよい。
【００３１】
この実施形態の信号生成回路２における利得キャリブレーションでは、時間に対して線形に変化する周波数設定コードの傾きと電流出力ＤＡＣ５０への入力情報とからＫＤＡＣ・ＫＳ・ＫＶＣＯの積を利得として算出する。そして、算出した利得を用いて、電流出力ＤＡＣ５０への入力情報にＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯを乗算することで、図６に示すように、アナログ回路部全体の利得を等価的に基準信号周波数ｆｒｅｆと分周比Ｎとにより決定されるプロセスに依存しない一定値に正規化することができる。すなわち、積分器６０および利得演算部６５により、信号生成回路２のアナログ回路部分を正規化することができ、信号生成回路２のＰＬＬループを安定させることができる。
【００３２】
図７は、実施形態の信号生成回路２のアナログ回路部の動作を示している。電流出力ＤＡＣ５０の入力情報として０より大きい固定値のＯＴＷ（Oscillator Tuning Word）を印加すると、電流出力ＤＡＣ５０は常にＯＴＷに比例した固定値の電流を積分器５５に流す。したがって、積分器５５の出力電圧もＯＴＷに比例した傾きで増加するから、ＶＣＯ５は、積分器５５の出力電圧に応じて発振周波数を変化させ、出力信号の周波数は、積分器５５の出力電圧の増加につれて高くなっていく。利得キャリブレーションにおいて求める信号生成回路２におけるアナログ回路部の利得とは、図７に示すように、ある時間で電流出力ＤＡＣ５０の入力情報であるＯＴＷをΔＯＴＷだけ微小に変化させたときに生じる、時間に対して線形に変化している出力周波数ｆＦＭＣＷの傾きの変化量であり、数式６にて表される。
【数６】
【００３３】
数式６からＫＤＡＣ・ＫＳ・ＫＶＣＯを時間に依らない一定の値にするためには、出力周波数が時間に対して傾きが異なる線形特性となるように変化させる必要がある。負帰還ループの利得が十分高く、ＶＣＯ５の出力周波数が周波数設定コードＦＣＷに追従しているとき、信号生成回路２の出力はｆＦＭＣＷ＝ＦＣＷ・Ｎ・ｆｒｅｆという関係を満たしている。このため、出力周波数を時間に対して線形に変化させるには、周波数設定コードＦＣＷを線形に変化させればよい。時間に対して線形に変化する周波数設定コードを周波数設定コードの傾きＳＣＷと周波数変調を行う前のＦＣＷの初期値ＦＣＷｉｎｉｔｉａｌで表現すると、数式７のようになる。
【数７】
【００３４】
よって、アナログ回路部の利得ＫＤＡＣ・ＫＳ・ＫＶＣＯは数式８のようになる。
【数８】
以上から、時間に対して線形に変化する周波数設定コードの傾きを変化させ、その傾きの変化量と傾きの変化によって生じる電流出力ＤＡＣ５０の入力情報の変化量を演算し、比を求めることで、アナログ回路部の利得を見積もることができる。また、時間で変化しない周波数設定コードをある時間から時間に対して線形に変化させたときの傾きと、周波数設定コードを時間に対して線形に変化させる前後に生じる電流出力ＤＡＣ５０の入力コードの変化量を演算することによっても、同様にアナログ回路部の利得を見積もることができる。
【００３５】
利得キャリブレーションでは、周波数設定コードを時間に対して線形に変化させる必要があるが、実施形態の信号生成回路２では、周波数変調時に時間に対して線形に変化する周波数設定コードを用いているため、付加回路を必要としない。すなわち、第２の実施形態の信号生成回路２では、周波数設定コードを時間に対して線形に変化させ、微分器６０により周波数設定コードの傾きを算出し、微分器６０の微分結果を周波数設定コードの傾きとして用いることで、利得演算部６５による利得キャリブレーションを実現している。
【００３６】
なお、上記図７の説明では、電流出力ＤＡＣ５０の入力情報として０より大きい固定値のＯＴＷを印加するものとしているが、これには限定されない。所定の固定値から０とする場合でも同様に説明することができる。
【００３７】
（第３の実施形態）
次に、図８を参照して、第３の実施形態の信号生成回路について説明する。図８に示すように、この実施形態の信号生成回路３は、第２の実施形態の信号生成回路２における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第１および第２の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００３８】
図８に示すように、第３の実施形態の信号生成回路３は、図１に示す信号生成回路１の要素に加えて、積分器７０および加算器７５を備えている。また、この実施形態の信号生成回路３は、コード生成部２５に替えてコード生成部２６を備えている。
【００３９】
この実施形態の信号生成回路３におけるコード生成部２６は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである（図８中（ａ））。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量を正負の値で示したコードであり、周波数設定コードの傾きに相当する（同（ｂ））。
【００４０】
積分器７０は、コード生成部２６が出力した周波数設定コードの変化量を積分して加算器７５に与える。加算器７５は、積分器７０の積分結果とコード生成部２６が出力する周波数設定コードの固定値とを加算する。加算器７５の加算処理の結果、第１の実施形態のコード生成部２５が出力する周波数設定コードと同様のコードが得られる（同（ｃ））。利得演算部６５は、コード生成部２６が出力する周波数設定コードの変化量情報と電流出力ＤＡＣ５０に入力されるディジタルの誤差情報との比を演算して演算結果を乗算器４５に与える。
【００４１】
その結果、乗算器４５は、図８中（ｄ）に示すような誤差情報を出力するので、ＶＣＯ５は同（ｅ）に示すような周波数特性の発振信号を出力することになる。
【００４２】
すなわち、図８に示す信号生成回路３では、時間に対してパルス状に変化する周波数設定コードの変化量情報と積分器とを用いて時間に対して線形に変化する周波数設定コードを得ている。また、図８に信号生成回路３では、周波数設定コードの変化量を周波数設定コードの傾きとして利得演算部に与えることで、利得キャリブレーションを実現している。第３の実施形態の信号生成回路３においても、第２の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。
【００４３】
（第４の実施形態）
次に、図９を参照して、第４の実施形態の信号生成回路について説明する。図９に示すように、この実施形態の信号生成回路４は、第２の実施形態の信号生成回路２における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第１および第２の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００４４】
図９に示すように、第４の実施形態の信号生成回路４は、図１に示す信号生成回路１に加えて、積分器７０、加算器７５、符号反転器８０、セレクタ８５および比較器９０を備えている。また、この実施形態の信号生成回路４は、コード生成部２５に替えてコード生成部２７を備えている。
【００４５】
この実施形態の信号生成回路４におけるコード生成部２７は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである（図９中（ａ））。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量の絶対値を示した時間に対して一定の値のコードであり、周波数設定コードの傾きの絶対値に相当する。
【００４６】
符号反転器８０は、周波数設定コードの変化量情報の符号を反転する。積分器７０は、利得演算部６５に入力される周波数設定コードの変化量情報（図９中（ｂ））を積分して加算器７５に与える。加算器７５は、コード生成部２７が生成した周波数設定コードの固定値と積分器７０の積分結果とを加算して周波数設定コードを生成する（図９中（ｃ））。加算器７５は、加算結果を比較器３０に与える。
【００４７】
比較器９０は、加算器７５が出力する周波数設定コードを所定の第１の周波数設定情報ｆｍａｘおよび第２の周波数設定情報ｆｍｉｎと比較する。セレクタ８５は、比較器９０の出力に基づいて符号反転器８０の出力またはコード生成部２７が生成した周波数設定コードの変化量のどちらかを選択する。セレクタ８５は、選択した結果を積分器７０および利得演算部６５に与える。利得演算部６５は、セレクタ８５の出力および電流出力ＤＡＣ５０に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器４５に与える。すなわち、図９に示す第４の実施形態の信号生成回路４では、セレクタ８５の出力を積分することで、時間に対して線形に変化する周波数設定コードを得ている（図９中（ｃ））。
【００４８】
電流出力ＤＡＣ５０は、乗算器４５の出力（同（ｄ））をアナログ電流に変換し、積分器５５は当該アナログ電流を制御電圧に変換する。したがって、ＶＣＯ５は、図９の（ｅ）に示すような周波数特性の発振信号を出力する。
【００４９】
セレクタ８５の出力は、周波数設定コードの傾きに相当するから（同（ｂ））、利得演算部６５は第２または第３の実施形態と同様にして、利得キャリブレーションを実現することができる。第４の実施形態の信号生成回路４においても、第２または第３の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。
【００５０】
（キャリブレーションの動作例１）
ここで、図１０を参照して、第２ないし第４の実施形態の信号生成回路２〜４における利得キャリブレーション動作について詳細に説明する。図１０は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図４に示す信号生成回路２を例に説明する。
【００５１】
利得キャリブレーションに先だって、コード生成部２５は、固定値の周波数設定コードを生成し比較器３０に入力する（ステップ１００。以下「Ｓ１００」のように称する。）。固定値の周波数設定コードは、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に入力され、アナログ電流に変換される。積分器５５は、変換されたアナログ電流を制御電圧に変換し、ＶＣＯ５は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、ＶＣＯ５は所定の周波数で発振する。
【００５２】
ＶＣＯ５の発振信号は分周器１０で分周されディジタル位相検出器１５に入力される。ディジタル位相検出器１５は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器２０は、ディジタル位相情報をディジタル周波数情報に変換する。比較器３０は、コード生成部２５が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路２は、所定の周波数でロックされ、ＶＣＯ５の発振信号の周波数は周波数設定コードに対応した値となる（Ｓ１１０）。
【００５３】
ＶＣＯ５が所定の周波数にロックした後、コード生成部２５は、時間に対して線形に変化する周波数設定コードを出力する（Ｓ１２０）。その結果、ＶＣＯ５は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、ＶＣＯ５は、ＦＭＣＷ信号の発振を開始する（Ｓ１３０）。
【００５４】
ＶＣＯ５がＦＭＣＷ信号の発振状態でロックすると、利得演算部６５は、周波数設定コードの変化量情報と電流出力ＤＡＣ５０へ入力される誤差情報をそれぞれ保持する（Ｓ１４０）。利得演算部６５がこれらの情報を保持し、平均した値を用いることでディジタル位相検出器１５の量子化誤差によるキャリブレーション精度の劣化を抑えることができる。
【００５５】
続いて、利得演算部６５は、周波数設定コードの変化量（傾き）が１度変わったか否かを判定する（Ｓ１５０）。周波数設定コードの傾きが一度も変わっていない場合（Ｓ１５０のＮｏ）、利得演算部６５は、コード生成部２５に周波数設定コードの傾きを変化させる（Ｓ１６０）。例えば、コード生成部２５は、傾きが正だった周波数設定コードを負に変化させる。その結果、ＶＣＯ５は、変化量が変化した周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる（Ｓ１３０）。利得演算部６５は、位相同期回路がロック後の周波数設定コードの変化量と電流出力ＤＡＣ５０への入力情報をそれぞれ保持する（Ｓ１４０）。
【００５６】
周波数設定コードの傾きを１度変化させた場合（Ｓ１５０のＹｅｓ）、利得演算部６５は、傾きの変化前後に保持したそれぞれの変化量情報・誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力ＤＡＣ５０に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算する（Ｓ１７０）。演算結果はＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯとなるため、乗算器４５に演算結果を出力することで、アナログ部の利得を正規化することが可能となる（Ｓ１８０）。
【００５７】
図１０に示すキャリブレーション動作例では、利得演算部６５が周波数設定コードの傾きの変化（例えば正から負）をコード生成部２５に指示し、コード生成部２５はその指示に応じて周波数設定コードの傾きを変化する。したがって、利得演算部６５は、傾きの変化前後それぞれにおける周波数設定コードの変化量情報および電流出力ＤＡＣ５０へ入力される誤差情報を取得することができる。
【００５８】
（キャリブレーションの動作例２）
続いて、図１１を参照して、第２ないし第４の実施形態の信号生成回路２〜４における利得キャリブレーション動作の他の例について詳細に説明する。図１１は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図４に示す信号生成回路２を例に説明する。なお、図１１に示す動作例は、図１０に示す動作例におけるステップの一部を変更したものであるから、共通する動作は共通の符号を付して示し、重複する説明を省略する。
【００５９】
利得キャリブレーションに先だって、コード生成部２５は、固定値の周波数設定コードを生成し比較器３０に入力する（Ｓ１００）。固定値の周波数設定コードは、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に入力され、アナログ電流に変換される。積分器５５は、変換されたアナログ電流を制御電圧に変換し、ＶＣＯ５は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、ＶＣＯ５は所定の周波数で発振する。
【００６０】
ＶＣＯ５の発振信号は分周器１０で分周されディジタル位相検出器１５に入力される。ディジタル位相検出器１５は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器２０は、ディジタル位相情報をディジタル周波数情報に変換する。比較器３０は、コード生成部２５が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路２は、所定の周波数でロックされ、ＶＣＯ５の発振信号の周波数は周波数設定コードに対応した値となる（Ｓ１１０）。
【００６１】
ＶＣＯ５が所定の周波数にロックした後、コード生成部２５は、時間に対して線形に変化するとともに所定の間隔でその傾きも変化する周波数設定コードを出力する（Ｓ２２０）。例えば、コード生成部２５は、時間に対して三角波形状で表される値をもつ周波数設定コードを出力する。出力直後においては、コード生成部２５は、例えば時間に対して線形に増加するようなコードを出力する。その結果、ＶＣＯ５は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、ＶＣＯ５は、ＦＭＣＷ信号の発振を開始する（Ｓ１３０）。
【００６２】
ＶＣＯ５がＦＭＣＷ信号の発振状態でロックすると、利得演算部６５は、周波数設定コードの変化量情報と電流出力ＤＡＣ５０へ入力される誤差情報をそれぞれ保持する（Ｓ１４０）。
【００６３】
コード生成部２５は、所定の時間間隔で周波数設定コードの傾きを変化させる（Ｓ２４５）。例えば、当初出力していた周波数設定コードの変化量が正であれば、コード生成部２５は、周波数設定コードの変化量を負に変化させる。
【００６４】
なお、利得演算部６５は、コード生成部２５が生成する周波数設定コードの傾きを常に監視しており、傾きの変化が２回生じたか否かを判定する（Ｓ２５０）。１回しか変化していなければ（Ｓ２５０のＮｏ）、ＶＣＯ５は、傾きが変化した周波数設定コードに対応した周波数変化を伴う信号を出力してロックされ（Ｓ１３０）、利得演算部６５は、位相同期回路がロック後の周波数設定コードの変化量と電流出力ＤＡＣ５０への入力情報をそれぞれ保持する（Ｓ１４０）。すなわち、傾きの変化が１回だけの場合、利得演算部６５は傾きの変化前の情報しか保持していないから、ＶＣＯ５がロックした後に変化量・入力情報を再度保持する。
【００６５】
傾きの変化が２回生じた場合（Ｓ２５０のＹｅｓ）、利得演算部６５は、傾きの変化前後のそれぞれの情報を既に取得しているから、利得演算部６５は、傾きの変化前後に保持したそれぞれの変化量情報・誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力ＤＡＣ５０に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算する（Ｓ１７０）。演算結果はＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯとなるため、乗算器４５に演算結果を出力することで、アナログ部の利得を正規化することが可能となる（Ｓ１８０）。
【００６６】
図１１に示すキャリブレーション動作例では、コード生成部２５が自ら三角波等のＦＭＣＷ信号を生成し、利得演算部６５が周波数設定コードの傾きの変化を検出するので、傾きの前後それぞれにおける周波数設定コードの変化量情報および電流出力ＤＡＣ５０へ入力される誤差情報を取得することができる。
【００６７】
（第５の実施形態）
次に、図１２を参照して、第５の実施形態に係るレーダー装置について説明する。この実施形態に係るレーダー装置は、第１〜第４の実施形態に係る信号生成回路１〜４を利用したものである。そこで、第１〜第４の実施形態と共通する要素は共通する符号を付して示し、共通する説明を省略する。
【００６８】
図１２に示すように、この実施形態に係るレーダー装置６は、第１〜第４の実施形態に係る信号生成回路１−４、電力増幅部２０５、送信アンテナＡＮＴ１、受信アンテナＡＮＴ２、高周波増幅部２１０、結合器ＣＰＬ、ミキサ２１５、ローパスフィルタ２２０、増幅部２２５、Ａ／Ｄ変換部２３０（ＡＤＣ２３０）、バンドパスフィルタ２３５（ＢＰＦ２３５）、周波数変換部２４０、フーリエ変換部２４５を備えている。
【００６９】
電力増幅部２０５は、信号生成回路１−４の発振信号を所定の電力まで増幅する送信用アンプである。送信アンテナＡＮＴ１は、電力増幅部２０５が増幅した高周波信号を空間に放射する。受信アンテナＡＮＴ２は、送信アンテナＡＮＴ１から送信されレーダー装置６の探知（あるいは計測）対象物Ｘが反射した反射信号を受信する。
【００７０】
高周波増幅部２１０は、受信アンテナＡＮＴ２が受信した反射信号を所定のレベルまで増幅する。高周波増幅部２１０は、例えば、ＬＮＡなど高い周波数に適した増幅器を用いることが望ましい。結合器ＣＰＬは、信号生成回路１−４の出力信号（電力増幅部１０５の入力の前段）を分岐する。なお、結合器ＣＰＬに代えて、信号生成回路１−４の出力を直接分岐してもよい。
【００７１】
ミキサ２１５は、高周波増幅部２１０が増幅した反射信号と結合器ＣＰＬが分岐した発振信号とを乗算する。反射信号の周波数をｆｒ・発振信号の周波数をｆｔとすると、ミキサ２１５は、ｆｒ＋ｆｔと｜ｆｒ−ｆｔ｜の信号を出力する。ローパスフィルタ２２０は、ミキサ２１５の出力のうち、｜ｆｒ−ｆｔ｜の周波数のビート信号のみを通過させる。併せて、ローパスフィルタ２２０は、後段のＡ／Ｄ変換の折り畳み周波数以上の信号を除去する作用もする。増幅部２２５は、後段のアナログデジタル変換に必要なレベルまでビート信号を増幅する。
【００７２】
ＡＤＣ２３０は、増幅部２２５が増幅したビート信号をＡ／Ｄ変換する。ＢＰＦ２３５は、フリッカ雑音の雑音成分をディジタル的に除去するとともに、アナログ段階のローパスフィルタ１２０で除去し切れなかった高周波成分をディジタル的に除去する。その結果、ＢＰＦ２３５は、ビート信号の信号成分のみを取り出すことになる。
【００７３】
周波数変換部２４０は、得られたビート信号の信号成分をフーリエ変換に適した周波数に変換する。フーリエ変換部２４５は、ビート信号の信号成分から送信した発振信号と受信した反射信号との時間差を算出して探知対象までの距離を算出する演算を行う。
【００７４】
この実施形態によれば、第１〜第４の実施形態に係る信号生成回路を用いたので、低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を用いたレーダー装置を実現することができる。
【００７５】
本発明のいくつかの実施形態を説明したが，これらの実施形態は，例として提示したものであり，発明の範囲を限定することは意図していない。これら新規な実施形態は，その他の様々な形態で実施されることが可能であり，発明の要旨を逸脱しない範囲で，種々の省略，置き換え，変更を行うことができる。これら実施形態やその変形は，発明の範囲や要旨に含まれるとともに，特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１…信号生成回路、５…ＶＣＯ、１０…分周器、１５…ディジタル位相検出器、２０…微分器、２５…コード生成部、３０…比較器、３５…ＬＰＦ、４０…可変利得器、４５…乗算器、５０…電流出力ＤＡＣ、５５…積分器。
【技術分野】
【０００１】
本発明の実施形態は、信号発生回路、レーダー装置に関する。
【背景技術】
【０００２】
ＦＭＣＷ（Frequency Modulated Continuous Wave）信号を用いたレーダー装置は、送信機から送信され対象物で反射したＦＭＣＷ信号を受信し、その受信信号と当該受信時に送信されている送信信号を乗算する。ここで、乗算器の出力信号周波数は、両信号の時間差により決定されるから、対象物との距離や相対速度などを求めることができる。
【０００３】
レーダー用途のＦＭＣＷ信号は、時間に対してほぼ直線的に周波数が変化する特性が要求される。従来、電圧制御発振器の出力信号の周波数を電圧に変換し、外部から入力した三角波状の電圧信号と比較して、その誤差を用いて高い線形特性を得る方法が知られている。あるいは、ループ帯域の狭い位相同期回路を用いて三角波の基準信号の周波数を逓倍し、当該逓倍された信号をループ帯域の広い位相同期回路の基準信号として用いる方法などが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2008-224350公報
【特許文献２】米国特許明細書第6114987号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の方法では、電圧制御発振器の位相雑音の抑制やＦＭＣＷ信号の線形性の維持が難しく、誤差を補正する手段が別途必要であるという問題があった。実施形態の信号生成回路、レーダー装置は、低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を得ることのできる信号生成回路、レーダー装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、実施形態の信号生成回路は、アナログ制御信号により発振信号の周波数が制御される発振器を有している。この信号生成回路は、発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、発振周波数を設定する周波数設定コードとディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部とを備えている。さらに、この信号生成回路は、高周波成分が除去されたディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報をアナログ制御信号として出力する積分器とを備えている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の信号生成回路の構成を示すブロック図である。
【図２Ａ】図１に示す信号生成回路の周波数設定コードを示す図である。
【図２Ｂ】図１に示す信号生成回路の出力信号の周波数を示す図である。
【図３】第１の実施形態の信号生成回路における伝達特性を示すブロック図である。
【図４】第２の実施形態の信号生成回路の構成を示すブロック図である。
【図５Ａ】図４に示す信号生成回路の周波数設定コードを示す図である。
【図５Ｂ】図４に示す信号生成回路の周波数設定コードの傾きを示す図である。
【図５Ｃ】図４に示す信号生成回路の発振周波数可変コードを示す図である。
【図５Ｄ】図４に示す信号生成回路の発振周波数を示す図である。
【図６】第２の実施形態における利得正規化について説明する図である。
【図７】第２の実施形態におけるアナログ回路部の利得について説明する図である。
【図８】第３の実施形態の信号生成回路の構成を示すブロック図である。
【図９】第４の実施形態の信号生成回路の構成を示すブロック図である。
【図１０】第２〜第４の実施形態における利得キャリブレーションについて説明するフローチャートである。
【図１１】第２〜第４の実施形態における利得キャリブレーションの他の例について説明するフローチャートである。
【図１２】第５の実施形態におけるレーダー装置について説明するブロック図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下、図１〜図３を参照して、第１の実施形態の信号生成回路について詳細に説明する。図１に示すように、第１の実施形態に係る信号生成回路１は、アナログの制御電圧に応じて発振周波数が変化する電圧制御発振器５（ＶＣＯ５）と、ＶＣＯ５の出力信号を所定の分周数Ｎで分周する分周器１０と、分周器１０の出力信号から位相情報を検出してディジタル位相情報を出力するディジタル位相検出器１５と、ディジタル位相検出器１５が出力したディジタル位相情報を微分してディジタル周波数情報に変換する微分器２０とを備えている。
【０００９】
また、実施形態の信号生成回路１は、所定の周波数設定コードを生成するコード生成部２５と、微分器２０が出力したディジタル周波数情報とコード生成部２５が生成した周波数設定コードとを比較してディジタルの誤差情報を出力する比較器３０（減算器）と、当該誤差情報に含まれる高周波成分を抑制するローパスフィルタ３５（ＬＰＦ３５）と、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流として出力する電流出力ＤＡ変換器５０（電流出力ＤＡＣ５０）と、電流出力ＤＡＣ５０の出力電流を積分してＶＣＯ５の制御電圧を生成する積分器５５とを備えている。なお、実施形態の信号生成回路１は、ＬＰＦ３５の出力を増幅（または減衰）する可変利得器４０(または可変減衰器)と、可変利得器４０の出力と任意の値を乗算する乗算器４５とを備えてもよい。
【００１０】
ＶＣＯ５は、制御電圧Ｖｃｔｒｌに基づいて時間に対して周波数が直線的に増減する特性のＦＭＣＷ信号を生成する。図２Ａは、ＶＣＯ５の発振信号の一例を示しており、時間に対して発振周波数がのこぎり状に増減している様子が表されている。ＶＣＯ５の発振信号は、レーダーなどに用いられ、例えばミリ波帯などの非常に高い周波数を有している。
【００１１】
分周器１０は、ＶＣＯ５の発振信号を所定の分周比Ｎで分周する。一般に、ディジタル位相検出器で信号の位相を直接検出できるのは、数ＧＨｚ程度の周波数が限界となっている。そこで、分周器１０は、ＶＣＯ５の発振信号をディジタル位相検出器で位相検出可能な程度まで周波数を低くする作用をする。例えば、ＶＣＯ５の発振信号が７７ＧＨｚ帯のミリ波レーダーのＦＭＣＷ信号として用いられる場合、分周器１０は、当該発振信号を３２分周して２．４ＧＨｚ程度の周波数の信号に変換する。
【００１２】
ディジタル位相検出器１５は、システムの基準信号Ｒｅｆの周期ごとに分周器１０の出力信号の位相情報を検出し、ディジタルコードで出力する。ディジタル位相検出器１５は、例えば、入力された信号のパルス数をカウントして出力するカウンタ回路や、入力された信号の立ち上がりエッジと基準信号Ｒｅｆの立ち上がりエッジとの時間差を検出してディジタルコードで出力する時間ディジタル変換器（ＴＤＣ：Time-to-Digital Converter）、あるいはそれらを組み合わせることで実現することができる。
【００１３】
微分器２０は、ディジタル位相検出器１５が出力したディジタルの位相情報を微分してディジタルの周波数情報に変換する。
【００１４】
コード生成部２５は、ＶＣＯ５の発振信号の時間に対する周波数変化に対応した値を持つディジタル信号を生成して周波数設定コードとして出力する。周波数設定コードは、ＶＣＯ５が発振すべき周波数変化に対応した値の変化を有し、例えば図２Ｂに示すように三角波やノコギリ波状に変化する。すなわち、図１に示される回路の負帰還ループの利得が十分高いとすれば、微分器２０が出力する周波数情報は当該周波数設定コードに追従して変化するから、ＶＣＯ５の出力周波数も周波数設定コードと同様に三角波やノコギリ波状に変化する。
【００１５】
比較器３０は、コード生成部２５が生成した周波数設定コードと微分器２０が出力した周波数情報との差分を演算し、誤差情報として出力する。ＬＰＦ３５は、誤差情報に含まれる高周波成分を除去するフィルタであり、ＰＬＬ回路のＬＰＦとして機能する。
【００１６】
可変利得器４０は、ＬＰＦ３５から出力された誤差情報の振幅成分を所定のレベルとなるように増幅・減衰処理する。乗算器４５は、必要に応じて所定の係数を誤差情報に乗算する機能を有する。可変利得器４０および乗算器４５は、第１の実施形態においては省略しても構わない。
【００１７】
電流出力ＤＡＣ５０は、入力されたディジタルの誤差信号をアナログの誤差信号に変換し、アナログ電流として出力する。積分器５５は、例えばキャパシタなどからなり、電流出力ＤＡＣ５０が出力する電流を電圧に変換する作用をする。積分器５５により変換された電圧は、制御電圧ＶｃｔｒｌとしてＶＣＯ５に与えられる。
【００１８】
なお、電流出力ＤＡＣは、電圧出力ＤＡＣによっても実現することができる。この場合、積分器５５は、オペアンプ回路、抵抗器、キャパシタで構成されるアナログ電圧積分器により構成し、その出力をＶＣＯ５の制御電圧とすればよい。
【００１９】
比較器３０が出力する誤差情報が一定かつ正の値である場合、積分器５５をなすキャパシタには一定の電流が流れ込むから、時間に対して一定の割合で増加する制御電圧Ｖｃｔｒｌを得ることができる。その結果、ＶＣＯ５は、時間に対して単調に周波数が高くなる発振信号を生成する。
【００２０】
ディジタル位相検出器１５から電流出力ＤＡＣ５０までの各要素の演算は、ディジタル情報（ディジタル信号）の演算であり、ディジタル回路を用いて実現される。したがって、ＶＣＯ５の発振周波数の線形性に影響を与える要素をディジタル処理により実現するから、抵抗器やキャパシタなどのアナログ受動素子が不要となり、回路やＦＭＣＷ信号の安定性が向上する。また、受動素子の素子ばらつき等による誤差が発生しないため、高精度な演算を実現することができる。
【００２１】
なお、積分器５５までをディジタル回路で実現することもできる。この場合、積分したディジタルコードを電圧出力のＤＡ変換器でアナログ制御電圧に変換するか、積分したディジタルコードを用いて直接ディジタル制御発振器（ＤＣＯ：Digitally Controlled Oscillator）を制御する形態をとればよい。
【００２２】
ただし、実施形態の信号生成回路１をＦＭＣＷレーダーに用いる場合、ＶＣＯの制御信号は時間に対してほぼ直線的に変化する必要がある。図１に示すように積分器５５をキャパシタなどのアナログ回路で実現した場合、電流出力のディジタルアナログ変換器は時間に対してほぼ一定の電流を出力するように構成すればよいから、比較的低い動作速度で実現することが可能である。すなわち、ＶＣＯの制御電圧を電流出力ＤＡＣおよびアナログの積分器の組み合わせにより生成する方が消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。
【００２３】
（第１の実施形態の動作）
続いて、図３を参照して第１の実施形態の信号生成回路１の動作を説明する。図３は、図１に示した信号生成回路１の伝達関数を示している。図３において、φＦＭＣＷはＦＭＣＷ信号の位相雑音、φＲは基準信号Ｒｅｆの位相雑音、φｎＲは基準信号の位相雑音、Ｎは分周器１０の分周数、φｎＴＤＣはディジタル位相検出器１５で発生する量子化雑音、ＨＬＰＦはＬＰＦ３５の伝達関数、Ｄｇａｉｎは可変利得器４０の利得および乗算器４５の利得の積、ＫＤＡＣは電流出力ＤＡＣ５０の利得、φｎＤＡＣは電流出力ＤＡＣ５０で発生する量子化雑音、ＫＳは積分器５５の利得、ｆｒｅｆは基準信号の周波数、ＫＶＣＯはＶＣＯ５の利得、φｎＶＣＯはＶＣＯ５で発生する位相雑音である。図３における開ループ一巡伝達関数ＨＯＰは、数式１で表される。
【数１】
また、φｎＲから出力への雑音伝達関数ＮＴＦＲ、φｎＴＤＣから出力への雑音伝達関数ＮＴＦＴＤＣ、φｎＤＡＣから出力への雑音伝達関数ＮＴＦＤＡＣ、φｎＶＣＯから出力への雑音伝達関数ＮＴＦＶＣＯは、それぞれ数式２〜５にて表される。
【数２】
【数３】
【数４】
【数５】
すなわち、ＮＴＦＲ、ＮＴＦＴＤＣ、ＮＴＦＤＡＣはローパスフィルタの特性、ＮＴＦＶＣＯはハイパスフィルタの特性になるため、基準信号Ｒｅｆ、ディジタル位相検出器１５、電流出力ＤＡＣ５０で発生する雑音については高周波成分が抑制され、ＶＣＯ５で発生する雑音については低周波成分が抑制されることがわかる。すなわち、信号生成回路１はＰＬＬループを形成する。
【００２４】
ＶＣＯ５の発振信号の一部は、分周器１０により分周されてディジタル位相検出器１５に送られる。ディジタル位相検出器１５は、分周された発振信号から位相情報を検出してディジタル位相情報を微分器２０に送る。微分器２０は、ディジタル位相情報をディジタル周波数情報に変換して比較器３０に与える。
【００２５】
比較器３０は、コード生成部２５が生成した周波数設定コードとディジタル周波数情報とを比較して誤差情報を出力する。誤差情報は、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に送られる。電流出力ＤＡＣ５０は、ディジタルの誤差情報をアナログの誤差情報に変換してアナログ電流を積分器５５に供給する。積分器５５は、供給された電流を電圧に変換してＶＣＯ５に与える。前述の通り、信号生成回路１はＰＬＬループを形成するから、ＶＣＯ５は、コード生成部２５が生成する周波数設定コードに従いＦＭＣＷ信号を生成する。
【００２６】
このように、この実施形態の信号生成回路によれば、ディジタル位相検出器から電流出力ＤＡＣまでの演算を、ディジタル回路を用いて実現するので、演算部に抵抗器やキャパシタなどの受動素子が不要となり、回路やＦＭＣＷ信号の安定性を向上することができる。また、受動素子の素子ばらつき等による誤差が発生しないため、回路規模を削減し高精度な演算を実現することができる。さらに、この実施形態の信号生成回路によれば、制御電圧を電流出力ＤＡＣおよびキャパシタからなる積分器により生成するので、回路規模と消費電力を削減し歪を抑え精度の高い発振信号を得ることができる。
【００２７】
（第２の実施形態）
次に、図４、５Ａ〜５Ｄを参照して、第２の実施形態の信号生成回路について詳細に説明する。図４に示すように、第２の実施形態の信号生成回路２は、第１の実施形態の信号生成回路１に利得キャリブレーションの制御ループを追加したものである。以下の説明において、第１の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００２８】
図４に示すように、第２の実施形態の信号生成回路２は、図１に示す信号生成回路１に加えて、コード生成部２５が出力した周波数設定コードを微分処理する微分器６０と、当該微分結果および電流出力ＤＡＣ５０に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器４５に与える利得演算部６５とを備えている。乗算器４５は、与えられた比を利得（係数）として誤差情報に乗算する。この実施形態の信号生成回路２では、利得キャリブレーション機能を提供する。
【００２９】
図５Ａ〜５Ｄは、ＰＬＬが周波数設定コードに追従し三角波形状の信号を生成している場合の、第２の実施形態の信号生成回路２における信号情報の様子を示している。図５Ａに示すように、コード生成部２５は、例えば三角波形状で表される周波数設定コードを生成し、微分器６０は、周波数設定コードを微分して図５Ｂに示すような波形の信号情報を出力する。図５Ｂに示すように、微分器６０の出力は、周波数設定コードの傾きを表している。図５Ｃは、乗算器４５が係数を誤差情報に乗算した乗算結果を示している。電流出力ＤＡＣ５０は、周波数設定コードの傾きに応じて値の異なる矩形波形状の信号情報（図５Ｃ）をアナログ電流に変換する。アナログ電流に変換された矩形波形状の信号は積分器５５により電圧に変換され、ＶＣＯ５は図５Ｄに示される周波数特性の発振信号を出力する。
【００３０】
（利得キャリブレーションの作用）
プロセスがばらついた場合や信号生成回路の各要素の利得が未知な場合に、ループ帯域を一定に保ちつつ所望のループ帯域を得るためには、各要素の利得をプロセスに依らず一定の利得に正規化する必要がある。ディジタル回路は、プロセスに依存しない既知の利得を常に出力するから、実施形態の信号生成回路では、未知であるアナログ回路部の利得（電流出力ＤＡＣ５０、積分器５５、ＶＣＯ５の利得ＫＤＡＣ・ＫＳ・ＫＶＣＯ）を、プロセスに依らない一定の値に正規化すればよい。
【００３１】
この実施形態の信号生成回路２における利得キャリブレーションでは、時間に対して線形に変化する周波数設定コードの傾きと電流出力ＤＡＣ５０への入力情報とからＫＤＡＣ・ＫＳ・ＫＶＣＯの積を利得として算出する。そして、算出した利得を用いて、電流出力ＤＡＣ５０への入力情報にＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯを乗算することで、図６に示すように、アナログ回路部全体の利得を等価的に基準信号周波数ｆｒｅｆと分周比Ｎとにより決定されるプロセスに依存しない一定値に正規化することができる。すなわち、積分器６０および利得演算部６５により、信号生成回路２のアナログ回路部分を正規化することができ、信号生成回路２のＰＬＬループを安定させることができる。
【００３２】
図７は、実施形態の信号生成回路２のアナログ回路部の動作を示している。電流出力ＤＡＣ５０の入力情報として０より大きい固定値のＯＴＷ（Oscillator Tuning Word）を印加すると、電流出力ＤＡＣ５０は常にＯＴＷに比例した固定値の電流を積分器５５に流す。したがって、積分器５５の出力電圧もＯＴＷに比例した傾きで増加するから、ＶＣＯ５は、積分器５５の出力電圧に応じて発振周波数を変化させ、出力信号の周波数は、積分器５５の出力電圧の増加につれて高くなっていく。利得キャリブレーションにおいて求める信号生成回路２におけるアナログ回路部の利得とは、図７に示すように、ある時間で電流出力ＤＡＣ５０の入力情報であるＯＴＷをΔＯＴＷだけ微小に変化させたときに生じる、時間に対して線形に変化している出力周波数ｆＦＭＣＷの傾きの変化量であり、数式６にて表される。
【数６】
【００３３】
数式６からＫＤＡＣ・ＫＳ・ＫＶＣＯを時間に依らない一定の値にするためには、出力周波数が時間に対して傾きが異なる線形特性となるように変化させる必要がある。負帰還ループの利得が十分高く、ＶＣＯ５の出力周波数が周波数設定コードＦＣＷに追従しているとき、信号生成回路２の出力はｆＦＭＣＷ＝ＦＣＷ・Ｎ・ｆｒｅｆという関係を満たしている。このため、出力周波数を時間に対して線形に変化させるには、周波数設定コードＦＣＷを線形に変化させればよい。時間に対して線形に変化する周波数設定コードを周波数設定コードの傾きＳＣＷと周波数変調を行う前のＦＣＷの初期値ＦＣＷｉｎｉｔｉａｌで表現すると、数式７のようになる。
【数７】
【００３４】
よって、アナログ回路部の利得ＫＤＡＣ・ＫＳ・ＫＶＣＯは数式８のようになる。
【数８】
以上から、時間に対して線形に変化する周波数設定コードの傾きを変化させ、その傾きの変化量と傾きの変化によって生じる電流出力ＤＡＣ５０の入力情報の変化量を演算し、比を求めることで、アナログ回路部の利得を見積もることができる。また、時間で変化しない周波数設定コードをある時間から時間に対して線形に変化させたときの傾きと、周波数設定コードを時間に対して線形に変化させる前後に生じる電流出力ＤＡＣ５０の入力コードの変化量を演算することによっても、同様にアナログ回路部の利得を見積もることができる。
【００３５】
利得キャリブレーションでは、周波数設定コードを時間に対して線形に変化させる必要があるが、実施形態の信号生成回路２では、周波数変調時に時間に対して線形に変化する周波数設定コードを用いているため、付加回路を必要としない。すなわち、第２の実施形態の信号生成回路２では、周波数設定コードを時間に対して線形に変化させ、微分器６０により周波数設定コードの傾きを算出し、微分器６０の微分結果を周波数設定コードの傾きとして用いることで、利得演算部６５による利得キャリブレーションを実現している。
【００３６】
なお、上記図７の説明では、電流出力ＤＡＣ５０の入力情報として０より大きい固定値のＯＴＷを印加するものとしているが、これには限定されない。所定の固定値から０とする場合でも同様に説明することができる。
【００３７】
（第３の実施形態）
次に、図８を参照して、第３の実施形態の信号生成回路について説明する。図８に示すように、この実施形態の信号生成回路３は、第２の実施形態の信号生成回路２における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第１および第２の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００３８】
図８に示すように、第３の実施形態の信号生成回路３は、図１に示す信号生成回路１の要素に加えて、積分器７０および加算器７５を備えている。また、この実施形態の信号生成回路３は、コード生成部２５に替えてコード生成部２６を備えている。
【００３９】
この実施形態の信号生成回路３におけるコード生成部２６は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである（図８中（ａ））。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量を正負の値で示したコードであり、周波数設定コードの傾きに相当する（同（ｂ））。
【００４０】
積分器７０は、コード生成部２６が出力した周波数設定コードの変化量を積分して加算器７５に与える。加算器７５は、積分器７０の積分結果とコード生成部２６が出力する周波数設定コードの固定値とを加算する。加算器７５の加算処理の結果、第１の実施形態のコード生成部２５が出力する周波数設定コードと同様のコードが得られる（同（ｃ））。利得演算部６５は、コード生成部２６が出力する周波数設定コードの変化量情報と電流出力ＤＡＣ５０に入力されるディジタルの誤差情報との比を演算して演算結果を乗算器４５に与える。
【００４１】
その結果、乗算器４５は、図８中（ｄ）に示すような誤差情報を出力するので、ＶＣＯ５は同（ｅ）に示すような周波数特性の発振信号を出力することになる。
【００４２】
すなわち、図８に示す信号生成回路３では、時間に対してパルス状に変化する周波数設定コードの変化量情報と積分器とを用いて時間に対して線形に変化する周波数設定コードを得ている。また、図８に信号生成回路３では、周波数設定コードの変化量を周波数設定コードの傾きとして利得演算部に与えることで、利得キャリブレーションを実現している。第３の実施形態の信号生成回路３においても、第２の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。
【００４３】
（第４の実施形態）
次に、図９を参照して、第４の実施形態の信号生成回路について説明する。図９に示すように、この実施形態の信号生成回路４は、第２の実施形態の信号生成回路２における利得キャリブレーションの制御ループを変更したものである。以下の説明において、第１および第２の実施形態の信号生成回路と共通する要素については共通の符号を付して示し、重複する説明を省略する。
【００４４】
図９に示すように、第４の実施形態の信号生成回路４は、図１に示す信号生成回路１に加えて、積分器７０、加算器７５、符号反転器８０、セレクタ８５および比較器９０を備えている。また、この実施形態の信号生成回路４は、コード生成部２５に替えてコード生成部２７を備えている。
【００４５】
この実施形態の信号生成回路４におけるコード生成部２７は、周波数設定コードの固定値および周波数設定コードの変化量情報を出力する。周波数設定コードの固定値は、時間に対して一定の値のコードである（図９中（ａ））。一方、周波数設定コードの変化量情報は、周波数設定コードの変化量の絶対値を示した時間に対して一定の値のコードであり、周波数設定コードの傾きの絶対値に相当する。
【００４６】
符号反転器８０は、周波数設定コードの変化量情報の符号を反転する。積分器７０は、利得演算部６５に入力される周波数設定コードの変化量情報（図９中（ｂ））を積分して加算器７５に与える。加算器７５は、コード生成部２７が生成した周波数設定コードの固定値と積分器７０の積分結果とを加算して周波数設定コードを生成する（図９中（ｃ））。加算器７５は、加算結果を比較器３０に与える。
【００４７】
比較器９０は、加算器７５が出力する周波数設定コードを所定の第１の周波数設定情報ｆｍａｘおよび第２の周波数設定情報ｆｍｉｎと比較する。セレクタ８５は、比較器９０の出力に基づいて符号反転器８０の出力またはコード生成部２７が生成した周波数設定コードの変化量のどちらかを選択する。セレクタ８５は、選択した結果を積分器７０および利得演算部６５に与える。利得演算部６５は、セレクタ８５の出力および電流出力ＤＡＣ５０に入力されるディジタルの誤差情報の比を演算して演算結果を乗算器４５に与える。すなわち、図９に示す第４の実施形態の信号生成回路４では、セレクタ８５の出力を積分することで、時間に対して線形に変化する周波数設定コードを得ている（図９中（ｃ））。
【００４８】
電流出力ＤＡＣ５０は、乗算器４５の出力（同（ｄ））をアナログ電流に変換し、積分器５５は当該アナログ電流を制御電圧に変換する。したがって、ＶＣＯ５は、図９の（ｅ）に示すような周波数特性の発振信号を出力する。
【００４９】
セレクタ８５の出力は、周波数設定コードの傾きに相当するから（同（ｂ））、利得演算部６５は第２または第３の実施形態と同様にして、利得キャリブレーションを実現することができる。第４の実施形態の信号生成回路４においても、第２または第３の実施形態と同様に、利得キャリブレーションを行うことでループ帯域を一定に保ち、変調帯域の確保や位相雑音の最適化を行うことができる。
【００５０】
（キャリブレーションの動作例１）
ここで、図１０を参照して、第２ないし第４の実施形態の信号生成回路２〜４における利得キャリブレーション動作について詳細に説明する。図１０は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図４に示す信号生成回路２を例に説明する。
【００５１】
利得キャリブレーションに先だって、コード生成部２５は、固定値の周波数設定コードを生成し比較器３０に入力する（ステップ１００。以下「Ｓ１００」のように称する。）。固定値の周波数設定コードは、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に入力され、アナログ電流に変換される。積分器５５は、変換されたアナログ電流を制御電圧に変換し、ＶＣＯ５は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、ＶＣＯ５は所定の周波数で発振する。
【００５２】
ＶＣＯ５の発振信号は分周器１０で分周されディジタル位相検出器１５に入力される。ディジタル位相検出器１５は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器２０は、ディジタル位相情報をディジタル周波数情報に変換する。比較器３０は、コード生成部２５が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路２は、所定の周波数でロックされ、ＶＣＯ５の発振信号の周波数は周波数設定コードに対応した値となる（Ｓ１１０）。
【００５３】
ＶＣＯ５が所定の周波数にロックした後、コード生成部２５は、時間に対して線形に変化する周波数設定コードを出力する（Ｓ１２０）。その結果、ＶＣＯ５は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、ＶＣＯ５は、ＦＭＣＷ信号の発振を開始する（Ｓ１３０）。
【００５４】
ＶＣＯ５がＦＭＣＷ信号の発振状態でロックすると、利得演算部６５は、周波数設定コードの変化量情報と電流出力ＤＡＣ５０へ入力される誤差情報をそれぞれ保持する（Ｓ１４０）。利得演算部６５がこれらの情報を保持し、平均した値を用いることでディジタル位相検出器１５の量子化誤差によるキャリブレーション精度の劣化を抑えることができる。
【００５５】
続いて、利得演算部６５は、周波数設定コードの変化量（傾き）が１度変わったか否かを判定する（Ｓ１５０）。周波数設定コードの傾きが一度も変わっていない場合（Ｓ１５０のＮｏ）、利得演算部６５は、コード生成部２５に周波数設定コードの傾きを変化させる（Ｓ１６０）。例えば、コード生成部２５は、傾きが正だった周波数設定コードを負に変化させる。その結果、ＶＣＯ５は、変化量が変化した周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる（Ｓ１３０）。利得演算部６５は、位相同期回路がロック後の周波数設定コードの変化量と電流出力ＤＡＣ５０への入力情報をそれぞれ保持する（Ｓ１４０）。
【００５６】
周波数設定コードの傾きを１度変化させた場合（Ｓ１５０のＹｅｓ）、利得演算部６５は、傾きの変化前後に保持したそれぞれの変化量情報・誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力ＤＡＣ５０に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算する（Ｓ１７０）。演算結果はＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯとなるため、乗算器４５に演算結果を出力することで、アナログ部の利得を正規化することが可能となる（Ｓ１８０）。
【００５７】
図１０に示すキャリブレーション動作例では、利得演算部６５が周波数設定コードの傾きの変化（例えば正から負）をコード生成部２５に指示し、コード生成部２５はその指示に応じて周波数設定コードの傾きを変化する。したがって、利得演算部６５は、傾きの変化前後それぞれにおける周波数設定コードの変化量情報および電流出力ＤＡＣ５０へ入力される誤差情報を取得することができる。
【００５８】
（キャリブレーションの動作例２）
続いて、図１１を参照して、第２ないし第４の実施形態の信号生成回路２〜４における利得キャリブレーション動作の他の例について詳細に説明する。図１１は利得キャリブレーションの動作例を示すフローチャートである。以下、代表して図４に示す信号生成回路２を例に説明する。なお、図１１に示す動作例は、図１０に示す動作例におけるステップの一部を変更したものであるから、共通する動作は共通の符号を付して示し、重複する説明を省略する。
【００５９】
利得キャリブレーションに先だって、コード生成部２５は、固定値の周波数設定コードを生成し比較器３０に入力する（Ｓ１００）。固定値の周波数設定コードは、ＬＰＦ３５、可変利得器４０、乗算器４５を経て電流出力ＤＡＣ５０に入力され、アナログ電流に変換される。積分器５５は、変換されたアナログ電流を制御電圧に変換し、ＶＣＯ５は当該制御電圧に基づいて発振する。このとき、周波数設定コードは固定値であるから、ＶＣＯ５は所定の周波数で発振する。
【００６０】
ＶＣＯ５の発振信号は分周器１０で分周されディジタル位相検出器１５に入力される。ディジタル位相検出器１５は、分周された発振信号から位相情報を抽出してディジタル位相情報を出力し、微分器２０は、ディジタル位相情報をディジタル周波数情報に変換する。比較器３０は、コード生成部２５が出力する周波数設定コードとディジタル周波数情報とを比較するが、周波数設定コードが固定値であるから、誤差情報は徐々に収束していく。その結果、信号生成回路２は、所定の周波数でロックされ、ＶＣＯ５の発振信号の周波数は周波数設定コードに対応した値となる（Ｓ１１０）。
【００６１】
ＶＣＯ５が所定の周波数にロックした後、コード生成部２５は、時間に対して線形に変化するとともに所定の間隔でその傾きも変化する周波数設定コードを出力する（Ｓ２２０）。例えば、コード生成部２５は、時間に対して三角波形状で表される値をもつ周波数設定コードを出力する。出力直後においては、コード生成部２５は、例えば時間に対して線形に増加するようなコードを出力する。その結果、ＶＣＯ５は、周波数設定コードに対応した周波数変化を伴う信号を出力し、ロックされる。すなわち、ＶＣＯ５は、ＦＭＣＷ信号の発振を開始する（Ｓ１３０）。
【００６２】
ＶＣＯ５がＦＭＣＷ信号の発振状態でロックすると、利得演算部６５は、周波数設定コードの変化量情報と電流出力ＤＡＣ５０へ入力される誤差情報をそれぞれ保持する（Ｓ１４０）。
【００６３】
コード生成部２５は、所定の時間間隔で周波数設定コードの傾きを変化させる（Ｓ２４５）。例えば、当初出力していた周波数設定コードの変化量が正であれば、コード生成部２５は、周波数設定コードの変化量を負に変化させる。
【００６４】
なお、利得演算部６５は、コード生成部２５が生成する周波数設定コードの傾きを常に監視しており、傾きの変化が２回生じたか否かを判定する（Ｓ２５０）。１回しか変化していなければ（Ｓ２５０のＮｏ）、ＶＣＯ５は、傾きが変化した周波数設定コードに対応した周波数変化を伴う信号を出力してロックされ（Ｓ１３０）、利得演算部６５は、位相同期回路がロック後の周波数設定コードの変化量と電流出力ＤＡＣ５０への入力情報をそれぞれ保持する（Ｓ１４０）。すなわち、傾きの変化が１回だけの場合、利得演算部６５は傾きの変化前の情報しか保持していないから、ＶＣＯ５がロックした後に変化量・入力情報を再度保持する。
【００６５】
傾きの変化が２回生じた場合（Ｓ２５０のＹｅｓ）、利得演算部６５は、傾きの変化前後のそれぞれの情報を既に取得しているから、利得演算部６５は、傾きの変化前後に保持したそれぞれの変化量情報・誤差情報の値を用いて周波数設定コードの傾きの変化量と電流出力ＤＡＣ５０に入力される情報の変化量をそれぞれ演算し、変化量同士の比を演算する（Ｓ１７０）。演算結果はＮ・ｆｒｅｆ／ＫＤＡＣ・ＫＳ・ＫＶＣＯとなるため、乗算器４５に演算結果を出力することで、アナログ部の利得を正規化することが可能となる（Ｓ１８０）。
【００６６】
図１１に示すキャリブレーション動作例では、コード生成部２５が自ら三角波等のＦＭＣＷ信号を生成し、利得演算部６５が周波数設定コードの傾きの変化を検出するので、傾きの前後それぞれにおける周波数設定コードの変化量情報および電流出力ＤＡＣ５０へ入力される誤差情報を取得することができる。
【００６７】
（第５の実施形態）
次に、図１２を参照して、第５の実施形態に係るレーダー装置について説明する。この実施形態に係るレーダー装置は、第１〜第４の実施形態に係る信号生成回路１〜４を利用したものである。そこで、第１〜第４の実施形態と共通する要素は共通する符号を付して示し、共通する説明を省略する。
【００６８】
図１２に示すように、この実施形態に係るレーダー装置６は、第１〜第４の実施形態に係る信号生成回路１−４、電力増幅部２０５、送信アンテナＡＮＴ１、受信アンテナＡＮＴ２、高周波増幅部２１０、結合器ＣＰＬ、ミキサ２１５、ローパスフィルタ２２０、増幅部２２５、Ａ／Ｄ変換部２３０（ＡＤＣ２３０）、バンドパスフィルタ２３５（ＢＰＦ２３５）、周波数変換部２４０、フーリエ変換部２４５を備えている。
【００６９】
電力増幅部２０５は、信号生成回路１−４の発振信号を所定の電力まで増幅する送信用アンプである。送信アンテナＡＮＴ１は、電力増幅部２０５が増幅した高周波信号を空間に放射する。受信アンテナＡＮＴ２は、送信アンテナＡＮＴ１から送信されレーダー装置６の探知（あるいは計測）対象物Ｘが反射した反射信号を受信する。
【００７０】
高周波増幅部２１０は、受信アンテナＡＮＴ２が受信した反射信号を所定のレベルまで増幅する。高周波増幅部２１０は、例えば、ＬＮＡなど高い周波数に適した増幅器を用いることが望ましい。結合器ＣＰＬは、信号生成回路１−４の出力信号（電力増幅部１０５の入力の前段）を分岐する。なお、結合器ＣＰＬに代えて、信号生成回路１−４の出力を直接分岐してもよい。
【００７１】
ミキサ２１５は、高周波増幅部２１０が増幅した反射信号と結合器ＣＰＬが分岐した発振信号とを乗算する。反射信号の周波数をｆｒ・発振信号の周波数をｆｔとすると、ミキサ２１５は、ｆｒ＋ｆｔと｜ｆｒ−ｆｔ｜の信号を出力する。ローパスフィルタ２２０は、ミキサ２１５の出力のうち、｜ｆｒ−ｆｔ｜の周波数のビート信号のみを通過させる。併せて、ローパスフィルタ２２０は、後段のＡ／Ｄ変換の折り畳み周波数以上の信号を除去する作用もする。増幅部２２５は、後段のアナログデジタル変換に必要なレベルまでビート信号を増幅する。
【００７２】
ＡＤＣ２３０は、増幅部２２５が増幅したビート信号をＡ／Ｄ変換する。ＢＰＦ２３５は、フリッカ雑音の雑音成分をディジタル的に除去するとともに、アナログ段階のローパスフィルタ１２０で除去し切れなかった高周波成分をディジタル的に除去する。その結果、ＢＰＦ２３５は、ビート信号の信号成分のみを取り出すことになる。
【００７３】
周波数変換部２４０は、得られたビート信号の信号成分をフーリエ変換に適した周波数に変換する。フーリエ変換部２４５は、ビート信号の信号成分から送信した発振信号と受信した反射信号との時間差を算出して探知対象までの距離を算出する演算を行う。
【００７４】
この実施形態によれば、第１〜第４の実施形態に係る信号生成回路を用いたので、低雑音で高周波数精度かつ高線形なＦＭＣＷ信号を用いたレーダー装置を実現することができる。
【００７５】
本発明のいくつかの実施形態を説明したが，これらの実施形態は，例として提示したものであり，発明の範囲を限定することは意図していない。これら新規な実施形態は，その他の様々な形態で実施されることが可能であり，発明の要旨を逸脱しない範囲で，種々の省略，置き換え，変更を行うことができる。これら実施形態やその変形は，発明の範囲や要旨に含まれるとともに，特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１…信号生成回路、５…ＶＣＯ、１０…分周器、１５…ディジタル位相検出器、２０…微分器、２５…コード生成部、３０…比較器、３５…ＬＰＦ、４０…可変利得器、４５…乗算器、５０…電流出力ＤＡＣ、５５…積分器。
【特許請求の範囲】
【請求項１】
アナログ制御信号により発振信号の周波数が制御される発振器と、
前記発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、
前記ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、
前記発振周波数を設定する周波数設定コードと前記ディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、
前記ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部と、
高周波成分が除去された前記ディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、
前記アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報を前記アナログ制御信号として出力する積分器と
を具備した信号生成回路。
【請求項２】
前記周波数設定コードを微分する第２の微分部と、
前記Ｄ／Ａ変換部に入力される情報および前記第２の微分部が微分した前記周波数設定コードの微分値情報の比を演算する利得演算部と、
高周波成分が除去された前記ディジタル周波数誤差情報に前記利得演算部の演算結果を乗算する乗算部と
をさらに具備したことを特徴とする請求項１記載の信号生成回路。
【請求項３】
前記利得演算部は、前記周波数設定コードが示す変化量の変化の前後それぞれにおける前記Ｄ／Ａ変換部に入力される情報および前記第２の微分部が微分した前記周波数設定コードの微分値情報に基づいて前記比を演算することを特徴とする請求項２記載の信号生成回路。
【請求項４】
前記周波数設定コードを生成して前記比較部に入力するコード生成部をさらに備えたことを特徴とする請求項１記載の信号生成部。
【請求項５】
請求項１ないし４のいずれか１項に記載の信号生成回路と、
前記発振信号を送信信号として送信する送信部と、
前記送信部が送信した送信信号が探知対象に反射して戻る受信信号および前記送信信号を乗算してビート信号を生成するミキサと、
前記ビート信号を演算して前記探知対象までの距離データを生成する演算部と
を具備したことを特徴とするレーダー装置。
【請求項１】
アナログ制御信号により発振信号の周波数が制御される発振器と、
前記発振信号の位相情報を検出してディジタルの位相情報を出力するディジタル位相検出部と、
前記ディジタルの位相情報を微分してディジタルの周波数情報を出力する第１の微分部と、
前記発振周波数を設定する周波数設定コードと前記ディジタルの周波数情報とを比較してディジタルの周波数誤差情報を出力する比較部と、
前記ディジタルの周波数誤差情報の高周波成分を除去するローパスフィルタ部と、
高周波成分が除去された前記ディジタルの周波数誤差情報をアナログの周波数誤差情報に変換するＤ／Ａ変換部と、
前記アナログの周波数誤差情報を積分してアナログの位相誤差情報に変換し、該アナログの位相誤差情報を前記アナログ制御信号として出力する積分器と
を具備した信号生成回路。
【請求項２】
前記周波数設定コードを微分する第２の微分部と、
前記Ｄ／Ａ変換部に入力される情報および前記第２の微分部が微分した前記周波数設定コードの微分値情報の比を演算する利得演算部と、
高周波成分が除去された前記ディジタル周波数誤差情報に前記利得演算部の演算結果を乗算する乗算部と
をさらに具備したことを特徴とする請求項１記載の信号生成回路。
【請求項３】
前記利得演算部は、前記周波数設定コードが示す変化量の変化の前後それぞれにおける前記Ｄ／Ａ変換部に入力される情報および前記第２の微分部が微分した前記周波数設定コードの微分値情報に基づいて前記比を演算することを特徴とする請求項２記載の信号生成回路。
【請求項４】
前記周波数設定コードを生成して前記比較部に入力するコード生成部をさらに備えたことを特徴とする請求項１記載の信号生成部。
【請求項５】
請求項１ないし４のいずれか１項に記載の信号生成回路と、
前記発振信号を送信信号として送信する送信部と、
前記送信部が送信した送信信号が探知対象に反射して戻る受信信号および前記送信信号を乗算してビート信号を生成するミキサと、
前記ビート信号を演算して前記探知対象までの距離データを生成する演算部と
を具備したことを特徴とするレーダー装置。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−２９４９（Ｐ２０１３−２９４９Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３４２５５（Ｐ２０１１−１３４２５５）
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]