【課題】リンギングの影響を低減し、通信の高速化を実現可能な通信システム、通信装置、通信方法及び通信パラメータ決定方法を提供する。
【解決手段】ＥＣＵ１の送信部１７が、送信データがドミナントの場合に、１ビット分の送信時間より短いパルス幅Ｔｐに亘る所定信号レベルの信号を通信線５へ出力し、その後は通信線５へ信号出力を停止してハイインピーダンス状態とすると共に、送信データがレセシブの場合に、通信線５へ信号出力をせずハイインピーダンス状態とする。またＥＣＵ１の受信部１８が、サンプリング期間Ｔｄに亘って信号線５の信号レベルをサンプリングし、サンプリングした信号レベルの平均値を算出し、算出した平均値が閾値を超えるか否かに応じてドミナント／レセシブの判定を行う。 （もっと読む）

【課題】多相シリアルデータを多相クロックでサンプリングするオーバーサンプリング回路において、遅延量制御動作に伴う消費電流を低減する。
【解決手段】シリアルデータSDATAは、データ遅延部１０２により多相シリアルデータsdata0〜sdata3とされ、オーバーサンプリング部１０３において、多相クロックck0〜ck3により、オーバーサンプリングされる。データ遅延部１０２のデータ遅延素子１０７の遅延時間は、キャリブレーションデータ発生部１０１で生成されたデータのオーバーサンプリング出力の位相差をオーバーサンプリング位相検出部１０５により検出し、その位相差が所望の値となるように、遅延量制御デジタル信号dd_cntを調整する。遅延量制御デジタル信号dd_cntをデジタルアナログ変換部１０６によりアナログの遅延量発生信号d_cntに変換し、データ遅延素子１０７に供給する。 （もっと読む）

【課題】ロック状態であるか否かを検出し、その検出結果を出力するＣＤＲ回路及びＣＤＲ方法を提供する。
【解決手段】受信データ信号をサンプリングするデータサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドデータ信号を生成するデータサンプリング回路、データサンプリングクロック信号に対して位相がずれたエッジサンプリングクロック信号に同期して、受信データ信号をサンプリングしてサンプルドエッジ信号を生成するエッジサンプリング回路、データサンプリングクロック信号に同期して、受信データ信号の振幅と基準電圧との比較結果信号を出力する振幅比較回路を備え、比較結果信号、サンプルドデータ信号およびサンプルドエッジ信号に基づいて、データサンプリングクロック信号の位相を調整する位相シフタ回路、及び受信データ信号とデータサンプリングクロック信号との位相関係を検出するロック検出回路を備える。 （もっと読む）

【課題】 伝送チップ上でのデータピン配列と、伝送チップと受信チップとの間のライン配列とが互いに異なってもクロストークを防止できる技術を提供すること。
【解決手段】伝送チップと、受信チップと、前記伝送チップから前記受信チップにデータを伝送するための複数のラインとを備え、前記伝送チップは、前記複数のラインに伝送されるデータパターンと前記複数のラインの配列情報とに応じて、前記複数のライン上で発生するクロストーク防止動作を行うことを特徴とする。 （もっと読む）

【課題】孤立パルスを確実に検出してデータ判定を実行できるデータ復元回路を提供する。
【解決手段】データ復元回路は、デジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の位置を算出すると共に、外挿により第２のデータ切り替わり点の位置を算出する位相検出器と、第１のデータ切り替わり点の平均位置と瞬時位置とに基づいてデジタルデータの列からデータ判定値の列を抽出するデータ判定部と、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、直前の２つの連続するデジタルデータの外挿直線及び直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの第２のデータ切り替わり点が位置し且つ２つの外挿直線の傾きの符号が互いに異なる場合、データ判定値の列の当該区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部を含むことを特徴とする。 （もっと読む）

【課題】併走クロックを使用する信号伝送において、併走クロックの周波数を落とすことなく、信号の長距離伝送を行うことを可能とする。
【解決手段】送信側の通信装置１と受信側の通信装置４との間で、クロック信号と併走してデータ信号の伝送を行う伝送装置である。送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。受信側の通信装置は、受信したデータの少なくとも連続する２ビットの同一データを持つデータ群の内、２ビット目以降の何れか１ビットのデータを有効なデータとして受信する。 （もっと読む）

【課題】ＣＰＵの負担を軽減し、情報を正確に受信する。
【解決手段】第１のレートで変調されたデジタル信号Ｓ０が出力されると、このデジタル信号Ｓ０と等価なデジタル信号Ｓ３について、第１のレートよりも高い第２のレートでのサンプリングを実行する。そして、サンプリングした結果に基づいて、デジタル信号Ｓ０に含まれていたデジタル情報を抽出する。これにより、デジタル信号を受信する受信レジスタ２２のサンプリングレートを設定した後は、例えばＣＰＵ等によるデジタル信号Ｓ０のビット数の変換処理等が不要になる。このため、受信されたデジタルデータを取り扱うＣＰＵや制御機器の負担が軽減され、情報の受信を効率よく行うことが可能となる。 （もっと読む）

直流電圧フリーかつ差動の、ＥＩＡ−４８５／ＥＩＡ−４２２準拠の、ＴＴＰプロトコルに従った信号伝送を備えたフィールドバスのバスライン（１０２）へのバス接続ユニット（１０１）のための結合回路であって、バス接続ユニット（１０１）の送信／受信コンポーネント（１０４）の両方の入力部／出力部（１０８、１０９）が信号発信装置（１０３）の第一のコイルと、およびバスライン（１０２）の両方の極が信号発信装置第二のコイルと、接続されており、第一のコイルが中心タップ（１０７）を備え、この中心タップ（１０７）がバス接続ユニット（１０１）のローカル規準ポテンシャルとコンデンサー（１０５）とを接続しており、このコンデンサーの容量が少なくとも発信装置（１０３）の寄生容量（１１０）の１００倍である結合回路。 （もっと読む）

【課題】伝送路上のノイズによるメイン処理の実行効率低下が発生することなく、且つ、ＣＰＵなどに通信処理のための外部割込ポートを必要としない受信装置及び通信システムを提供する。
【解決手段】ＣＰＵ１１が第１サンプリング部２１及び第２サンプリング部２２を備え、第１サンプリング部２１及び第２サンプリング部２２が、プリアンブルの各ビットのビット幅と同じサンプリング周期で、且つ、ビット幅の１／２の時間ずらしたタイミングで、入力ポート１１ａに入力される２値信号のサンプリングを行う。第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方でプリアンブルを検出した場合に、ＣＰＵ１１がデータの受信を開始することができる。リモコン３及びＵＨＦ受信ＩＣ１２等は、プリアンブルに係る誤差が許容範囲内となるようにＣＰＵ１１へ信号を送信する。 （もっと読む）

【課題】簡易な構成で、ＰＰＭ信号を確実に再生するために正確にＰＰＭ信号をサンプリングできる信号受信装置を提供する。
【解決手段】パルス位置変調信号のうち検出対象区間から任意のＨパルスの立ち上がりまたは立ち下がりエッジを開始点として設定する第１の設定手段と、前記検出対象区間における複数のＨパルスの間隔に基づいてサンプリング周期を算出する算出手段と、前記検出対象区間について、前記開始点から前記サンプリング周期の倍数を基準点とし、前記基準点からの前記複数のＨパルスの発生位置を検出する検出手段と、前記複数のＨパルスの発生位置についてヒストグラムを生成する生成手段と、前記基準点に前記ヒストグラムでピークとなる値を加えた位置を前記パルス位置変調信号における再生対象信号区間のサンプリング点と決定する決定手段と、前記サンプリング点に基づいて前記再生対象信号区間を再生する再生手段とを有する。 （もっと読む）