アクティブマトリックス表示装置用の安定な駆動スキーム
少なくとも１つのピクセル回路を有するピクセルアレイを動作させる方法及びシステムが提供される。本方法は、各フレーム周期において、該ピクセル回路をプログラミングし、該ピクセル回路を駆動し、そして次のフレーム周期の前に該ピクセル回路への応力作用を緩和することを含む、１つのピクセル回路のフレーム周期を規定するオペレーションサイクルを反復することを含む。本システムは、複数のピクセル回路と、この複数のピクセル回路の動作のための複数のラインとを備えるピクセルアレイを備える。各ピクセル回路は、発光デバイス、記憶キャパシタ、及び該発光デバイス及び記憶キャパシタに接続された駆動回路を備える。本システムは、前記複数のラインを、各オペレーションサイクルがプログラミングサイクル、駆動サイクル及び次のフレーム周期の前にピクセル回路への応力を弛緩させて応力緩和するための緩和サイクルを含むように、あるフレーム周期を有するオペレーションサイクルを繰り返すように動作させるためのドライバを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光デバイス表示装置（ディスプレイ）に関し、より詳しくはピクセル回路の駆動方法および駆動システムに関する。
【背景技術】
【０００２】
エレクトロルミナンス・ディスプレイ（表示装置）は携帯電話のような非常に多様なデバイス向けに開発されてきた。特に、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、有機、又は他の駆動用バックプレーンを用いたアクティブマトリックス型の有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、柔軟性の高いディスプレイの可能性、その低い製作コスト、高い解像度、そして広い視野角といった利点のためにより魅力的になってきている。
【０００３】
ＡＭＯＬＥＤディスプレイは、各ピクセルが有機発光ダイオード（ＯＬＥＤ）を有する複数ピクセルの横列（ロウ）及び縦列（カラム）からなるアレイと、横列及び縦列からなるアレイ状に配列されたバックプレーン電子回路部（エレクトロニクス）、とを備える。ＯＬＥＤは電流駆動型のデバイスであるので、ＡＭＯＬＥＤのピクセル回路は正確かつ一定した駆動電流を付与することができるべきである。
【０００４】
しかし、ＡＭＯＬＥＤディスプレイは、ピクセル劣化、即ち、経時的な動作使用に起因する経時劣化（例えば、閾値変動、ＯＬＥＤ経時劣化）の結果として、ピクセルごとに輝度の不均一性（ばらつき）を示す。ディスプレイの使用状況に応じて、ピクセルごとに劣化の量が異なることが起こりうる。一部のピクセルについて、輝度データにより特定された要求輝度とピクセルの実際の輝度との間の誤差は常に増大し続けることがある。その結果、ディスプレイ上に所望の画像が適正に示されないことになる。
【０００５】
従って、ピクセル回路の経時劣化（エージング）を抑制することができる方法及びシステムを提供することが求められている。
【発明の開示】
【０００６】
本発明の目的は既存システムの欠点の少なくとも１つを解消又は軽減する方法及び装置を提供することである。
本発明の１側面によると、少なくとも１つのピクセル回路を有するピクセルアレイの動作方法が提供される。この方法は、各フレーム周期において、該ピクセル回路をプログラミングし、該ピクセル回路を駆動し、そして次のフレーム周期の前に該ピクセル回路への応力作用を緩和する各工程を含む、１つのピクセル回路用のフレーム周期を規定するオペレーションサイクルを反復することを含む。
【０００７】
本発明の別の側面によると、表示システム（ディスプレイシステム）が提供される。この表示システムは、複数のピクセル回路と、この複数のピクセル回路の動作のための複数のラインとを備えるピクセルアレイを備える。各ピクセル回路は、発光デバイス、記憶キャパシタ（記憶コンデンサ）、及び該発光デバイス及び記憶キャパシタに接続された駆動回路を備える。本表示システムは、前記複数のラインを、各オペレーションサイクルがプログラミングサイクル、駆動サイクル及び次のフレーム周期の前にピクセル回路への応力を弛緩させて応力緩和するための緩和サイクルを含むように、あるフレーム周期を有するオペレーションサイクルを繰り返すように動作させるためのドライバ（駆動回路）を備える。
【０００８】
この発明の開示は、必ずしも本発明の全ての特徴を記載するものではない。
【発明を実施するための最良の形態】
【０００９】
本発明のいくつかの態様を有機発光ダイオード（ＯＬＥＤ）及び複数の薄膜トランジスタ（ＴＦＴ）を有するピクセル回路を用いて説明する。このピクセル回路は、ＯＬＥＤ以外の発光デバイスを備えたものでもよい。ピクセル回路のトランジスタは、ｎ型トランジスタ、ｐ型トランジスタ、又はその組み合わせのいずれでもよい。ピクセル回路中のトランジスタは、アモルファスシリコン、ナノ／マイクロ結晶質シリコン、ポリシリコン、有機半導体技術（例、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術、ＣＭＯＳ技術（例、ＭＯＳＦＥＴ）、又はそれらの組み合わせを用いて製作されたものでよい。このピクセル回路を有するディスプレイは、１色型、多色型、又はフルカラー型ディスプレイでよく、１又は２以上のエレクトロルミネセンス（ＥＬ）素子（例、有機ＥＬ）を備えているものでよい。このディスプレイはアクティブマトリックス発光ディスプレイ（ＡＭＯＬＥＤ）でよい。このディスプレイは、ＤＶＤ、携帯情報端末（ＰＤＡ）、コンピュータディスプレイ、又は携帯電話に使用することができる。ディスプレイはフラットパネル型のものでよい。
【００１０】
以下の記載において、「ピクセル回路」と「ピクセル」は互換可能に使用される。以下の記載において、「信号」（又は「シグナル」）と「ライン」は互換可能に使用される。以下の記載において、「ライン」と「接続点」（又は「ノード」）は、互換可能に使用される。以下の記載において、「セレクトライン」と「アドレスライン」は互換可能に使用される。以下の記載において、「接続」と「連結」は互換可能に使用され、２以上の素子が互いに直接的又は間接的に物理的又は電気的な接触状態にあることを示すために使用されうる。
【００１１】
図１は本発明の１態様に従ってピクセル回路の経時劣化（エージング）を抑制するためのタイミングスケジュールを例示する。図１のタイミングスケジュールを用いて動作される本ピクセル回路は、複数のトランジスタ及びＯＬＥＤ（例、図２の２２、２４、２６）を備える。図１において、フレーム１０は、プログラミングサイクル１２、駆動（即ち、発光）サイクル１４、及び緩和サイクル１６という３つのフェーズ（段階）に別れている。フレーム１０は、ディスプレイが１つのビデオ信号（シグナル）のフレームを示す時間間隔又は時間もしくは周期である。プログラミングサイクル１２では、ピクセル回路は所望の輝度を与えるのに必要なデータでプログラミングされる。駆動サイクル１４においては、ピクセル回路のＯＬＥＤがプログラミングデータに基づいて必要な輝度（明るさ）を発光する。最後に、緩和サイクル１６では、ピクセル回路がオフとなるか、又は駆動サイクル１４とは逆極性でバイアスがかけられる。従って、駆動サイクル１４によって引き起こされる経時劣化作用がアニーリングされる。これにより、１フレームから他のフレームへの経時劣化の蓄積作用が防止され、こうしてピクセル寿命が著しく増大する。
【００１２】
所望の平均輝度を得るには、ピクセル回路はより高い輝度に対してプログラミングされる。なぜなら、フレーム時間の一部（即ち、緩和サイクル１６）の時間の間、それがオフであるからである。所望輝度に基づくプログラミング輝度は次式により与えられる。
【００１３】
【数２】
【００１４】
式中、ＬCPは補償輝度であり、ＬNは正常輝度であり、τRは緩和時間（図１の１６）であり、τFはフレーム周期（図１の１０）である。
後述するように、ピクセル回路を各フレームの一部の時間だけ弛緩させることにより、駆動デバイス（即ち、図２のＴＦＴ２４及び２６）、ＯＬＥＤ（例えば、図１の２２）、又はそれらの組み合わせの経時劣化を包含する、ピクセルの経時劣化を抑制することができる。
【００１５】
図２は、図１のタイミングスケジュールが適用可能なピクセル回路の１例を示す。図２のピクセル回路２０は２−ＴＦＴピクセル回路である。このピクセル回路２０は、ＯＬＥＤ２２、駆動ＴＦＴ２４、スイッチＴＦＴ２６及び記憶キャパシタ２８を備える。ＴＦＴ２４及び２６はそれぞれ、ソース端子とドレイン端子とゲート端子とを有する。図２において、ＣLDはＯＬＥＤ静電容量を表す。ＴＦＴ２４及び２６はｎ型ＴＦＴである。しかし、図１に示された駆動方式はｐ型トランジスタ又はｎ型トランジスタとｐ型トランジスタの組み合わせを有する相補的なピクセル回路にも適用可能であることは当業者には認められよう。
【００１６】
駆動ＴＦＴ２４の一方の端子は電源ラインＶＤＤに接続され、駆動ＴＦＴ２４の他方の端子はＯＬＥＤ２２の一方の端子に接続されている（接続点Ｂ１）。スイッチＴＦＴ２６の一方の端子はデータラインＶＤＡＴＡに接続され、スイッチＴＦＴ２６の他方の端子は駆動ＴＦＴ２４のゲート端子に接続されている（接続点Ａ１）。スイッチＴＦＴ２６のゲート端子はセレクト（選択）ラインＳＥＬに接続されている。記憶キャパシタ２８の一方の端子は接続点Ａ１に接続され、そして記憶キャパシタ２８の他方の端子は接続点Ｂ１に接続されている。
【００１７】
図３は、図２のピクセルに適用可能な、本発明の１態様に係る補償型駆動スキームのための典型的な時間スケジュールを示す。図３において、３２はＶCP−Ｇｅｎサイクルを表し、３４はＶT−Ｇｅｎサイクルを表し、３６は図１のプログラミングサイクル１２と関連するプログラミングサイクルを表し、３８は図１の駆動サイクル１４と関連する駆動サイクルを表す。
【００１８】
図３の波形は、例えば図１のサイクル１２及び１４において使用される。ＶCP−Ｇｅｎサイクル３２では、駆動ＴＦＴ（例えば、図２の２４）のゲート−ソース電圧を横断して電圧を発生させる。ＶT−Ｇｅｎサイクル３４では、接続点Ｂ１での電圧が駆動ＴＦＴ（例、図２の２４）の−ＶTになる。ここで、ＶTは駆動ＴＦＴ（例、図２の２４）の閾値電圧である。プログラミングサイクル３６では、接続点Ａ１が(１)式のＬcpに関係するＶPに充電される。
【００１９】
図２及び３を参照すると、第１の動作サイクル（オペレーティングサイクル）３２（ＶCP−Ｇｅｎ）において、ＶＤＤは負電圧（−ＶCPB）に変化し、一方ＶＤＡＴＡは正電圧（ＶCPA）を有する。即ち、接続点Ａ１はＶCPAに充電され、接続点Ｂ１は−ＶCPBに放電される。ＶCPAはＶT0＋ＶOLED0より小さい。ここで、ＶT0は応力を受けていない駆動ＴＦＴ２４の閾値電圧であり、ＶOLED0は応力を受けていないＯＬＥＤ２２のオン電圧である。
【００２０】
第２の動作サイクル３４（ＶT−Ｇｅｎ）では、ＶＤＤが駆動サイクル３８での電圧であるＶdd2に変化する。その結果、接続点Ｂ１は駆動ＴＦＴ２４がオフになる点まで充電される。この時点で、接続点Ｂ１の電圧は（ＶCPA−ＶT）であり、ここでＶTは駆動ＴＦＴ２４の閾値電圧であり、記憶キャパシタ２８に記憶された電圧は駆動ＴＦＴ２４のＶTである。
【００２１】
第３の動作サイクル３６（プログラミングサイクル）では、ＶＤＡＴＡがプログラミング電圧のＶCPA＋ＶPに変化する。ＶＤＤは正電圧であるＶdd1になる。ＯＬＥＤキャパシタ（ＣLD）が大きいと仮定すると、接続点Ｂ１での電圧はＶCPA−ＶTのままである。従って、駆動ＴＦＴ２４のゲート−ソース電圧は理想的にはＶP＋ＶTになる。そのため、ピクセル電流は、（ΔＶT＋ΔＶOLED）とは無関係になる。ここで、ΔＶTは駆動ＴＦＴ２４の閾値電圧のシフト（量）であり、ＶOLEDはＯＬＥＤ２２のオン電圧のシフト（量）である。
【００２２】
図４は、図１のタイミングスケジュール及び図３の補償型駆動スキームを実施するための表示システムの１例を示す。この表示システム１０００は、複数のピクセル１００４を有するピクセルアレイ１００２を備える。ピクセル１００４は図２のピクセル２０に対応する。しかし、ピクセル１００４はピクセル２０とはことなる構造のものでもよい。ピクセル１００４は、横列（ロウ）と縦列（カラム）をなすように配列されている。図４では、ピクセル１００４は横２列と縦２列に配置されている。ピクセル１００４の数はシステム設計に依存して変動しうるので、４に限られるものではない。ピクセルアレイ１００２はアクティブマトリックス発光ディスプレイであり、ＡＭＯＬＥＤディスプレイを構成するものでよい。
【００２３】
ＳＥＬ[i]は、ｉ番目の横列（ｉ＝・・・ｋ，ｋ＋１，・・・）用のアドレスラインであり、図２のＳＥＬに対応する。ＶＤＤ[i]は、ｉ番目の横列（ｉ＝・・・ｋ，ｋ＋１，・・・）用の電源ラインであり、図２のＶＤＤに対応する。ＶＤＡＴＡ[j]は、ｊ番目の横列（ｊ＝・・・ｌ，ｌ＋１，・・・）用のデータラインであり、図２のＶＤＡＴＡに対応する。
【００２４】
ゲートドライバ１００６がＳＥＬ[i]及びＶＤＤ[i]を駆動する。ゲートドライバ１００６は、ＳＥＬ[i]にアドレス信号を付与するためのアドレスドライバを備える。データドライバ１００８はプログラミングデータを発生させ、ＶＤＡＴＡ[j]を駆動する。コントローラ１０１０がドライバ１００６及び１００８を制御して、ピクセル１００４を図１のタイミングスケジュール及び図３の補償型駆動スキームに基づいて駆動する。
【００２５】
図５は、従来型の駆動スキームと本発明の補償型駆動スキームにおける寿命の結果を示す。図２のピクセル回路を、従来型の駆動スキーム(４０)及び補償型駆動スキーム(４２)を用いて、フレーム周波数約６０Ｈｚで２μＡについてプログラミングする。補償型駆動スキーム(４２)は非常に安定で、総経時劣化エラーは１０％未満に低減する。これに対し、従来型の駆動スキーム(４０)では、ピクセル電流は３６時間後にその初期値の半分になる一方で、経時劣化作用によって測定期間中のピクセル電流に５０％のエラーを生ずる。ＯＬＥＤ電圧及び駆動ＴＦＴ（即ち、図２の２４）の閾値電圧の合計シフト、Δ(ＶOLED＋ＶT）は約４Ｖである。
【００２６】
図６は、図１のタイミングスケジュール及び図３の補償型駆動スキームを用いたフレームの１例を示す。
図６において、ｉはピクセルアレイにおけるｉ番目の横列を表し、ｋは該ピクセルアレイにおけるｋ番目の横列を表し、ｍは該ピクセルアレイにおけるｍ番目の縦列を表し、そしてｌ(エル)は該ピクセルアレイにおけるｌ番目の縦列を表す。図６の波形は、図４のピクセルアレイ１００２を動作させるために、図４の表示システム１０００に適用可能である。本ピクセルアレイは２以上の図２のピクセル回路２０を備えると仮定する。
【００２７】
図６において、５０はｉ番目の横列のフレームを表し（図１の１０に対応）、５２はＶCP−Ｇｅｎサイクルを表し（図３の３２に対応）、５４はＶT−Ｇｅｎサイクルを表し（図３の３４に対応）、そして５６はプログラミングサイクルを表す（図３の３６に対応）。図６において、５８は駆動サイクルを表し、図３の３８に対応する。図６において、６６は動作サイクル５６中の対応するＶＤＡＴＡラインの値を表す。
【００２８】
図６において、６０はｉ番目の横列の緩和サイクルを表し、図１の１６に対応する。緩和サイクル６０は、第１の動作サイクル６２及び第２の動作サイクル６４を含む。ｉ番目の横列用の緩和サイクル６０において、ＳＥＬ[i]は第１の動作サイクル６２では高く、その後、第２の動作サイクル６４で低くなる。フレームサイクル６２において、ｉ番目の横列の各ピクセルの接続点Ａ１は、ゼロといったある電圧に充電される。従って、これらのピクセルはフレームサイクル６４ではオフとなる。ｋ番目の横列のＶCP−Ｇｅｎサイクル５２は、ｉ番目の横列の第１動作サイクル６２と同じタイミングで生ずる。
【００２９】
ｉ番目の横列の第１動作サイクル６２と同じであるｋ番目の横列の第１動作サイクル５２では、ＳＥＬ[i]は高いので、ｉ番目の横列のピクセル回路の記憶キャパシタはＶCPAに充電される。ＶＤＡＴＡラインはＶCPAを有する。ＶCPAがＶOLED0＋ＶT0より小さいことを考慮すると、ｉ番目の横列でのピクセル回路は第２の動作サイクル６４でオフとなり、対応する駆動ＴＦＴ（図２の２４）も負にバイアスがかけられ、サイクル６４でＶTシフトの部分的なアニーリングが起こる。
【００３０】
図７及び８は、図６のタイミングサイクルを採用したピクセル回路のより長期の寿命試験の結果を示す。図７及び８のデータを得るために、２以上の図２のピクセル２０を有するピクセルアレイを使用した。
【００３１】
図７において、８０は駆動トランジスタ（即ち、図２の２４）の閾値電圧のシフトの測定結果を示す。この結果は、上記方法が９０日間の動作後も非常に安定したピクセル電流を生ずることを示している。ここでは、図２のピクセルを、緩和サイクル中に失われた輝度を補償するのが２.５μＡであるとしてプログラミングされている。Δ(ＶOLED＋ＶT）は、ピクセル動作を乱さないように長いタイミング間隔（数日）後に一旦抜き出される。ＯＬＥＤ電流が１５００時間の動作後も著しく安定であることは明らかである。これは、図７に示すように駆動ＴＦＴ（即ち、図２の２４）の経時劣化が抑制された結果である。
【００３２】
図８において、９０は該ピクセル（即ち、図２の２０）のＯＬＥＤ電流の測定結果を示す。図８に示された結果は、増強されたタイミング・ダイアグラムが経時劣化を著しく抑制し、より長い寿命を生ずることを確認するものである。ここでは、Δ(ＶOLED＋ＶT）が９０日間の動作後も１.８Ｖであるのに対し、より短い時間後に緩和サイクルを持たない補償型駆動スキームでは３.６Ｖである。
【００３３】
図９は、本発明の１態様に従ってピクセルアレイに適用された駆動スキームの１例を示す図である。図９では、ＲＯＷ(ｉ)、ＲＯＷ(ｋ)及びＲＯＷ(ｎ)は、それぞれ該ピクセルアレイの横列を示す。このピクセルアレイは、図４のピクセルアレイ１００２であってもよい。図９のフレーム１００はプログラミングサイクル１０２、駆動サイクル１０４、及び緩和サイクル１０６を含んでおり、フレーム時間τFを有する。プログラミングサイクル１０２、駆動サイクル１０４、及び緩和サイクル１０６は、それぞれ図１の動作サイクル１２、１４、及び１６に対応するものでよい。プログラミングサイクル１０２は、図３の動作サイクル３２、３４及び３６を含んでいてもよい。緩和サイクル１０６は、図６の緩和サイクル６０と類似のものでよい。
【００３４】
ｋ番目の横列のプログラミングサイクル１０２は、ｉ番目の横列の緩和サイクル１０６と同じタイミングで生ずる。ｎ番目の横列のプログラミングサイクル１０２は、ｋ番目の横列の緩和サイクル１０６と同じタイミングで生ずる。
【００３５】
図１０(ａ)は、上面発光（トップエミッション）型ピクセルを有するアレイ構造の１例を示す。図１０(ｂ)は底面発光（ボトムエミッション）型ピクセルを有するアレイ構造の１例を示す。図４のピクセルアレイは図１０(ａ)又は１０(ｂ)のアレイ構造を有していてもよい。図１０(ａ)において、２００は基板を表し、２０２はピクセル接点を表し、２０３は（上面発光型）ピクセル回路を表し、そして２０４はＯＬＥＤ上の透明上面電極を表す。図１０(ｂ)において、２１０は透明基板を表し、２１１は（底面発光型）ピクセル回路を表し、そして２１２は上面電極を表す。それぞれＴＦＴ、記憶キャパシタ、ＳＥＬ、ＶＤＡＴＡ、及びＶＤＤラインを備えた全てのピクセル回路が一体に作製される。その後、ＯＬＥＤが全ピクセル回路に対して作製される。ＯＬＥＤは図１０(ａ)及び１０(ｂ)に示すように、ビア（via、例えば、図２のＢ１）を用いて対応する駆動トランジスタに接続される。このパネルは、連続層であってもよいＯＬＥＤ上に上面電極を成膜することにより仕上げられ、こうすると設計の複雑さが低減し、これを用いてディスプレイ全体のオン／オフや輝度の調節を行うことが可能となる。
【００３６】
上の説明において、図１のタイミングスケジュール、図３の補償型駆動スケジュール、及び図６のタイミングスケジュールを実施するためのピクセル回路の１例として図２のピクセル回路２０を使用している。しかし、図１、３及び６の上記タイミングスケジュールは、図２のもの以外のピクセル回路にも、その形状や種類（タイプ）にかかわらず適用可能であることは認められよう。
【００３７】
駆動スキーム、補償兼駆動スキーム、及びピクセル／ピクセルアレイの多くの例が、G.R. Chaji及びA. Nathan著「ＡＭＯＬＥＤディスプレイ用の安定電圧プログラミングピクセル回路（Stable voltage-programmed pixel circuit for AMOLED displays）」,IEEE J. of Dislplay Technology, vol. 2、 No. 4, pp. 347-358 (2006年12月) に記載されており、この文献をここに参考のために援用する。
【００３８】
以上に現時点で好ましい１又は２以上の態様を例示として説明した。本発明の範囲を逸脱せずに多くの変更・改変をなしうることは当業者には理解されよう。
【図面の簡単な説明】
【００３９】
【図１】本発明の１態様に従って１つのピクセル回路の経時劣化を抑制するためのタイミングチャートである。
【図２】図１のタイミングスケジュールが適切に適用されるピクセル回路の１例を例示する回路図である。
【図３】本発明の１態様に従った補償型駆動スキームのための代表的なタイミングチャートである。
【図４】図１のタイミングスケジュール及び図３の補償型駆動スキームを実施するための表示システムの１例を示す図。
【図５】従来の駆動スキーム及び図３の補償型駆動スキームの測定結果を示すグラフ。
【図６】図１のタイミングスケジュール及び図３の補償型駆動スキームに基づくフレームの１例を示すタイミングチャート。
【図７】図６の補償型駆動スキームに基づく閾値電圧シフトの測定結果を示すグラフ。
【図８】図６の補償型駆動スキームに基づくＯＬＥＤ電流の測定結果を示すグラフ。
【図９】本発明の１態様に従って、ピクセルアレイに適用された駆動スキームの１例を示すグラフ。
【図１０】図１０(ａ)は図４の表示システムに適用可能な上面発光型ピクセルを有するアレイ構造の１例を示す図であり、図１０(ｂ)は図４の表示システムに適用可能な底面発光型ピクセルを有するアレイ構造の１例を示す図である。
【技術分野】
【０００１】
本発明は、発光デバイス表示装置（ディスプレイ）に関し、より詳しくはピクセル回路の駆動方法および駆動システムに関する。
【背景技術】
【０００２】
エレクトロルミナンス・ディスプレイ（表示装置）は携帯電話のような非常に多様なデバイス向けに開発されてきた。特に、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン、有機、又は他の駆動用バックプレーンを用いたアクティブマトリックス型の有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、柔軟性の高いディスプレイの可能性、その低い製作コスト、高い解像度、そして広い視野角といった利点のためにより魅力的になってきている。
【０００３】
ＡＭＯＬＥＤディスプレイは、各ピクセルが有機発光ダイオード（ＯＬＥＤ）を有する複数ピクセルの横列（ロウ）及び縦列（カラム）からなるアレイと、横列及び縦列からなるアレイ状に配列されたバックプレーン電子回路部（エレクトロニクス）、とを備える。ＯＬＥＤは電流駆動型のデバイスであるので、ＡＭＯＬＥＤのピクセル回路は正確かつ一定した駆動電流を付与することができるべきである。
【０００４】
しかし、ＡＭＯＬＥＤディスプレイは、ピクセル劣化、即ち、経時的な動作使用に起因する経時劣化（例えば、閾値変動、ＯＬＥＤ経時劣化）の結果として、ピクセルごとに輝度の不均一性（ばらつき）を示す。ディスプレイの使用状況に応じて、ピクセルごとに劣化の量が異なることが起こりうる。一部のピクセルについて、輝度データにより特定された要求輝度とピクセルの実際の輝度との間の誤差は常に増大し続けることがある。その結果、ディスプレイ上に所望の画像が適正に示されないことになる。
【０００５】
従って、ピクセル回路の経時劣化（エージング）を抑制することができる方法及びシステムを提供することが求められている。
【発明の開示】
【０００６】
本発明の目的は既存システムの欠点の少なくとも１つを解消又は軽減する方法及び装置を提供することである。
本発明の１側面によると、少なくとも１つのピクセル回路を有するピクセルアレイの動作方法が提供される。この方法は、各フレーム周期において、該ピクセル回路をプログラミングし、該ピクセル回路を駆動し、そして次のフレーム周期の前に該ピクセル回路への応力作用を緩和する各工程を含む、１つのピクセル回路用のフレーム周期を規定するオペレーションサイクルを反復することを含む。
【０００７】
本発明の別の側面によると、表示システム（ディスプレイシステム）が提供される。この表示システムは、複数のピクセル回路と、この複数のピクセル回路の動作のための複数のラインとを備えるピクセルアレイを備える。各ピクセル回路は、発光デバイス、記憶キャパシタ（記憶コンデンサ）、及び該発光デバイス及び記憶キャパシタに接続された駆動回路を備える。本表示システムは、前記複数のラインを、各オペレーションサイクルがプログラミングサイクル、駆動サイクル及び次のフレーム周期の前にピクセル回路への応力を弛緩させて応力緩和するための緩和サイクルを含むように、あるフレーム周期を有するオペレーションサイクルを繰り返すように動作させるためのドライバ（駆動回路）を備える。
【０００８】
この発明の開示は、必ずしも本発明の全ての特徴を記載するものではない。
【発明を実施するための最良の形態】
【０００９】
本発明のいくつかの態様を有機発光ダイオード（ＯＬＥＤ）及び複数の薄膜トランジスタ（ＴＦＴ）を有するピクセル回路を用いて説明する。このピクセル回路は、ＯＬＥＤ以外の発光デバイスを備えたものでもよい。ピクセル回路のトランジスタは、ｎ型トランジスタ、ｐ型トランジスタ、又はその組み合わせのいずれでもよい。ピクセル回路中のトランジスタは、アモルファスシリコン、ナノ／マイクロ結晶質シリコン、ポリシリコン、有機半導体技術（例、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術、ＣＭＯＳ技術（例、ＭＯＳＦＥＴ）、又はそれらの組み合わせを用いて製作されたものでよい。このピクセル回路を有するディスプレイは、１色型、多色型、又はフルカラー型ディスプレイでよく、１又は２以上のエレクトロルミネセンス（ＥＬ）素子（例、有機ＥＬ）を備えているものでよい。このディスプレイはアクティブマトリックス発光ディスプレイ（ＡＭＯＬＥＤ）でよい。このディスプレイは、ＤＶＤ、携帯情報端末（ＰＤＡ）、コンピュータディスプレイ、又は携帯電話に使用することができる。ディスプレイはフラットパネル型のものでよい。
【００１０】
以下の記載において、「ピクセル回路」と「ピクセル」は互換可能に使用される。以下の記載において、「信号」（又は「シグナル」）と「ライン」は互換可能に使用される。以下の記載において、「ライン」と「接続点」（又は「ノード」）は、互換可能に使用される。以下の記載において、「セレクトライン」と「アドレスライン」は互換可能に使用される。以下の記載において、「接続」と「連結」は互換可能に使用され、２以上の素子が互いに直接的又は間接的に物理的又は電気的な接触状態にあることを示すために使用されうる。
【００１１】
図１は本発明の１態様に従ってピクセル回路の経時劣化（エージング）を抑制するためのタイミングスケジュールを例示する。図１のタイミングスケジュールを用いて動作される本ピクセル回路は、複数のトランジスタ及びＯＬＥＤ（例、図２の２２、２４、２６）を備える。図１において、フレーム１０は、プログラミングサイクル１２、駆動（即ち、発光）サイクル１４、及び緩和サイクル１６という３つのフェーズ（段階）に別れている。フレーム１０は、ディスプレイが１つのビデオ信号（シグナル）のフレームを示す時間間隔又は時間もしくは周期である。プログラミングサイクル１２では、ピクセル回路は所望の輝度を与えるのに必要なデータでプログラミングされる。駆動サイクル１４においては、ピクセル回路のＯＬＥＤがプログラミングデータに基づいて必要な輝度（明るさ）を発光する。最後に、緩和サイクル１６では、ピクセル回路がオフとなるか、又は駆動サイクル１４とは逆極性でバイアスがかけられる。従って、駆動サイクル１４によって引き起こされる経時劣化作用がアニーリングされる。これにより、１フレームから他のフレームへの経時劣化の蓄積作用が防止され、こうしてピクセル寿命が著しく増大する。
【００１２】
所望の平均輝度を得るには、ピクセル回路はより高い輝度に対してプログラミングされる。なぜなら、フレーム時間の一部（即ち、緩和サイクル１６）の時間の間、それがオフであるからである。所望輝度に基づくプログラミング輝度は次式により与えられる。
【００１３】
【数２】
【００１４】
式中、ＬCPは補償輝度であり、ＬNは正常輝度であり、τRは緩和時間（図１の１６）であり、τFはフレーム周期（図１の１０）である。
後述するように、ピクセル回路を各フレームの一部の時間だけ弛緩させることにより、駆動デバイス（即ち、図２のＴＦＴ２４及び２６）、ＯＬＥＤ（例えば、図１の２２）、又はそれらの組み合わせの経時劣化を包含する、ピクセルの経時劣化を抑制することができる。
【００１５】
図２は、図１のタイミングスケジュールが適用可能なピクセル回路の１例を示す。図２のピクセル回路２０は２−ＴＦＴピクセル回路である。このピクセル回路２０は、ＯＬＥＤ２２、駆動ＴＦＴ２４、スイッチＴＦＴ２６及び記憶キャパシタ２８を備える。ＴＦＴ２４及び２６はそれぞれ、ソース端子とドレイン端子とゲート端子とを有する。図２において、ＣLDはＯＬＥＤ静電容量を表す。ＴＦＴ２４及び２６はｎ型ＴＦＴである。しかし、図１に示された駆動方式はｐ型トランジスタ又はｎ型トランジスタとｐ型トランジスタの組み合わせを有する相補的なピクセル回路にも適用可能であることは当業者には認められよう。
【００１６】
駆動ＴＦＴ２４の一方の端子は電源ラインＶＤＤに接続され、駆動ＴＦＴ２４の他方の端子はＯＬＥＤ２２の一方の端子に接続されている（接続点Ｂ１）。スイッチＴＦＴ２６の一方の端子はデータラインＶＤＡＴＡに接続され、スイッチＴＦＴ２６の他方の端子は駆動ＴＦＴ２４のゲート端子に接続されている（接続点Ａ１）。スイッチＴＦＴ２６のゲート端子はセレクト（選択）ラインＳＥＬに接続されている。記憶キャパシタ２８の一方の端子は接続点Ａ１に接続され、そして記憶キャパシタ２８の他方の端子は接続点Ｂ１に接続されている。
【００１７】
図３は、図２のピクセルに適用可能な、本発明の１態様に係る補償型駆動スキームのための典型的な時間スケジュールを示す。図３において、３２はＶCP−Ｇｅｎサイクルを表し、３４はＶT−Ｇｅｎサイクルを表し、３６は図１のプログラミングサイクル１２と関連するプログラミングサイクルを表し、３８は図１の駆動サイクル１４と関連する駆動サイクルを表す。
【００１８】
図３の波形は、例えば図１のサイクル１２及び１４において使用される。ＶCP−Ｇｅｎサイクル３２では、駆動ＴＦＴ（例えば、図２の２４）のゲート−ソース電圧を横断して電圧を発生させる。ＶT−Ｇｅｎサイクル３４では、接続点Ｂ１での電圧が駆動ＴＦＴ（例、図２の２４）の−ＶTになる。ここで、ＶTは駆動ＴＦＴ（例、図２の２４）の閾値電圧である。プログラミングサイクル３６では、接続点Ａ１が(１)式のＬcpに関係するＶPに充電される。
【００１９】
図２及び３を参照すると、第１の動作サイクル（オペレーティングサイクル）３２（ＶCP−Ｇｅｎ）において、ＶＤＤは負電圧（−ＶCPB）に変化し、一方ＶＤＡＴＡは正電圧（ＶCPA）を有する。即ち、接続点Ａ１はＶCPAに充電され、接続点Ｂ１は−ＶCPBに放電される。ＶCPAはＶT0＋ＶOLED0より小さい。ここで、ＶT0は応力を受けていない駆動ＴＦＴ２４の閾値電圧であり、ＶOLED0は応力を受けていないＯＬＥＤ２２のオン電圧である。
【００２０】
第２の動作サイクル３４（ＶT−Ｇｅｎ）では、ＶＤＤが駆動サイクル３８での電圧であるＶdd2に変化する。その結果、接続点Ｂ１は駆動ＴＦＴ２４がオフになる点まで充電される。この時点で、接続点Ｂ１の電圧は（ＶCPA−ＶT）であり、ここでＶTは駆動ＴＦＴ２４の閾値電圧であり、記憶キャパシタ２８に記憶された電圧は駆動ＴＦＴ２４のＶTである。
【００２１】
第３の動作サイクル３６（プログラミングサイクル）では、ＶＤＡＴＡがプログラミング電圧のＶCPA＋ＶPに変化する。ＶＤＤは正電圧であるＶdd1になる。ＯＬＥＤキャパシタ（ＣLD）が大きいと仮定すると、接続点Ｂ１での電圧はＶCPA−ＶTのままである。従って、駆動ＴＦＴ２４のゲート−ソース電圧は理想的にはＶP＋ＶTになる。そのため、ピクセル電流は、（ΔＶT＋ΔＶOLED）とは無関係になる。ここで、ΔＶTは駆動ＴＦＴ２４の閾値電圧のシフト（量）であり、ＶOLEDはＯＬＥＤ２２のオン電圧のシフト（量）である。
【００２２】
図４は、図１のタイミングスケジュール及び図３の補償型駆動スキームを実施するための表示システムの１例を示す。この表示システム１０００は、複数のピクセル１００４を有するピクセルアレイ１００２を備える。ピクセル１００４は図２のピクセル２０に対応する。しかし、ピクセル１００４はピクセル２０とはことなる構造のものでもよい。ピクセル１００４は、横列（ロウ）と縦列（カラム）をなすように配列されている。図４では、ピクセル１００４は横２列と縦２列に配置されている。ピクセル１００４の数はシステム設計に依存して変動しうるので、４に限られるものではない。ピクセルアレイ１００２はアクティブマトリックス発光ディスプレイであり、ＡＭＯＬＥＤディスプレイを構成するものでよい。
【００２３】
ＳＥＬ[i]は、ｉ番目の横列（ｉ＝・・・ｋ，ｋ＋１，・・・）用のアドレスラインであり、図２のＳＥＬに対応する。ＶＤＤ[i]は、ｉ番目の横列（ｉ＝・・・ｋ，ｋ＋１，・・・）用の電源ラインであり、図２のＶＤＤに対応する。ＶＤＡＴＡ[j]は、ｊ番目の横列（ｊ＝・・・ｌ，ｌ＋１，・・・）用のデータラインであり、図２のＶＤＡＴＡに対応する。
【００２４】
ゲートドライバ１００６がＳＥＬ[i]及びＶＤＤ[i]を駆動する。ゲートドライバ１００６は、ＳＥＬ[i]にアドレス信号を付与するためのアドレスドライバを備える。データドライバ１００８はプログラミングデータを発生させ、ＶＤＡＴＡ[j]を駆動する。コントローラ１０１０がドライバ１００６及び１００８を制御して、ピクセル１００４を図１のタイミングスケジュール及び図３の補償型駆動スキームに基づいて駆動する。
【００２５】
図５は、従来型の駆動スキームと本発明の補償型駆動スキームにおける寿命の結果を示す。図２のピクセル回路を、従来型の駆動スキーム(４０)及び補償型駆動スキーム(４２)を用いて、フレーム周波数約６０Ｈｚで２μＡについてプログラミングする。補償型駆動スキーム(４２)は非常に安定で、総経時劣化エラーは１０％未満に低減する。これに対し、従来型の駆動スキーム(４０)では、ピクセル電流は３６時間後にその初期値の半分になる一方で、経時劣化作用によって測定期間中のピクセル電流に５０％のエラーを生ずる。ＯＬＥＤ電圧及び駆動ＴＦＴ（即ち、図２の２４）の閾値電圧の合計シフト、Δ(ＶOLED＋ＶT）は約４Ｖである。
【００２６】
図６は、図１のタイミングスケジュール及び図３の補償型駆動スキームを用いたフレームの１例を示す。
図６において、ｉはピクセルアレイにおけるｉ番目の横列を表し、ｋは該ピクセルアレイにおけるｋ番目の横列を表し、ｍは該ピクセルアレイにおけるｍ番目の縦列を表し、そしてｌ(エル)は該ピクセルアレイにおけるｌ番目の縦列を表す。図６の波形は、図４のピクセルアレイ１００２を動作させるために、図４の表示システム１０００に適用可能である。本ピクセルアレイは２以上の図２のピクセル回路２０を備えると仮定する。
【００２７】
図６において、５０はｉ番目の横列のフレームを表し（図１の１０に対応）、５２はＶCP−Ｇｅｎサイクルを表し（図３の３２に対応）、５４はＶT−Ｇｅｎサイクルを表し（図３の３４に対応）、そして５６はプログラミングサイクルを表す（図３の３６に対応）。図６において、５８は駆動サイクルを表し、図３の３８に対応する。図６において、６６は動作サイクル５６中の対応するＶＤＡＴＡラインの値を表す。
【００２８】
図６において、６０はｉ番目の横列の緩和サイクルを表し、図１の１６に対応する。緩和サイクル６０は、第１の動作サイクル６２及び第２の動作サイクル６４を含む。ｉ番目の横列用の緩和サイクル６０において、ＳＥＬ[i]は第１の動作サイクル６２では高く、その後、第２の動作サイクル６４で低くなる。フレームサイクル６２において、ｉ番目の横列の各ピクセルの接続点Ａ１は、ゼロといったある電圧に充電される。従って、これらのピクセルはフレームサイクル６４ではオフとなる。ｋ番目の横列のＶCP−Ｇｅｎサイクル５２は、ｉ番目の横列の第１動作サイクル６２と同じタイミングで生ずる。
【００２９】
ｉ番目の横列の第１動作サイクル６２と同じであるｋ番目の横列の第１動作サイクル５２では、ＳＥＬ[i]は高いので、ｉ番目の横列のピクセル回路の記憶キャパシタはＶCPAに充電される。ＶＤＡＴＡラインはＶCPAを有する。ＶCPAがＶOLED0＋ＶT0より小さいことを考慮すると、ｉ番目の横列でのピクセル回路は第２の動作サイクル６４でオフとなり、対応する駆動ＴＦＴ（図２の２４）も負にバイアスがかけられ、サイクル６４でＶTシフトの部分的なアニーリングが起こる。
【００３０】
図７及び８は、図６のタイミングサイクルを採用したピクセル回路のより長期の寿命試験の結果を示す。図７及び８のデータを得るために、２以上の図２のピクセル２０を有するピクセルアレイを使用した。
【００３１】
図７において、８０は駆動トランジスタ（即ち、図２の２４）の閾値電圧のシフトの測定結果を示す。この結果は、上記方法が９０日間の動作後も非常に安定したピクセル電流を生ずることを示している。ここでは、図２のピクセルを、緩和サイクル中に失われた輝度を補償するのが２.５μＡであるとしてプログラミングされている。Δ(ＶOLED＋ＶT）は、ピクセル動作を乱さないように長いタイミング間隔（数日）後に一旦抜き出される。ＯＬＥＤ電流が１５００時間の動作後も著しく安定であることは明らかである。これは、図７に示すように駆動ＴＦＴ（即ち、図２の２４）の経時劣化が抑制された結果である。
【００３２】
図８において、９０は該ピクセル（即ち、図２の２０）のＯＬＥＤ電流の測定結果を示す。図８に示された結果は、増強されたタイミング・ダイアグラムが経時劣化を著しく抑制し、より長い寿命を生ずることを確認するものである。ここでは、Δ(ＶOLED＋ＶT）が９０日間の動作後も１.８Ｖであるのに対し、より短い時間後に緩和サイクルを持たない補償型駆動スキームでは３.６Ｖである。
【００３３】
図９は、本発明の１態様に従ってピクセルアレイに適用された駆動スキームの１例を示す図である。図９では、ＲＯＷ(ｉ)、ＲＯＷ(ｋ)及びＲＯＷ(ｎ)は、それぞれ該ピクセルアレイの横列を示す。このピクセルアレイは、図４のピクセルアレイ１００２であってもよい。図９のフレーム１００はプログラミングサイクル１０２、駆動サイクル１０４、及び緩和サイクル１０６を含んでおり、フレーム時間τFを有する。プログラミングサイクル１０２、駆動サイクル１０４、及び緩和サイクル１０６は、それぞれ図１の動作サイクル１２、１４、及び１６に対応するものでよい。プログラミングサイクル１０２は、図３の動作サイクル３２、３４及び３６を含んでいてもよい。緩和サイクル１０６は、図６の緩和サイクル６０と類似のものでよい。
【００３４】
ｋ番目の横列のプログラミングサイクル１０２は、ｉ番目の横列の緩和サイクル１０６と同じタイミングで生ずる。ｎ番目の横列のプログラミングサイクル１０２は、ｋ番目の横列の緩和サイクル１０６と同じタイミングで生ずる。
【００３５】
図１０(ａ)は、上面発光（トップエミッション）型ピクセルを有するアレイ構造の１例を示す。図１０(ｂ)は底面発光（ボトムエミッション）型ピクセルを有するアレイ構造の１例を示す。図４のピクセルアレイは図１０(ａ)又は１０(ｂ)のアレイ構造を有していてもよい。図１０(ａ)において、２００は基板を表し、２０２はピクセル接点を表し、２０３は（上面発光型）ピクセル回路を表し、そして２０４はＯＬＥＤ上の透明上面電極を表す。図１０(ｂ)において、２１０は透明基板を表し、２１１は（底面発光型）ピクセル回路を表し、そして２１２は上面電極を表す。それぞれＴＦＴ、記憶キャパシタ、ＳＥＬ、ＶＤＡＴＡ、及びＶＤＤラインを備えた全てのピクセル回路が一体に作製される。その後、ＯＬＥＤが全ピクセル回路に対して作製される。ＯＬＥＤは図１０(ａ)及び１０(ｂ)に示すように、ビア（via、例えば、図２のＢ１）を用いて対応する駆動トランジスタに接続される。このパネルは、連続層であってもよいＯＬＥＤ上に上面電極を成膜することにより仕上げられ、こうすると設計の複雑さが低減し、これを用いてディスプレイ全体のオン／オフや輝度の調節を行うことが可能となる。
【００３６】
上の説明において、図１のタイミングスケジュール、図３の補償型駆動スケジュール、及び図６のタイミングスケジュールを実施するためのピクセル回路の１例として図２のピクセル回路２０を使用している。しかし、図１、３及び６の上記タイミングスケジュールは、図２のもの以外のピクセル回路にも、その形状や種類（タイプ）にかかわらず適用可能であることは認められよう。
【００３７】
駆動スキーム、補償兼駆動スキーム、及びピクセル／ピクセルアレイの多くの例が、G.R. Chaji及びA. Nathan著「ＡＭＯＬＥＤディスプレイ用の安定電圧プログラミングピクセル回路（Stable voltage-programmed pixel circuit for AMOLED displays）」,IEEE J. of Dislplay Technology, vol. 2、 No. 4, pp. 347-358 (2006年12月) に記載されており、この文献をここに参考のために援用する。
【００３８】
以上に現時点で好ましい１又は２以上の態様を例示として説明した。本発明の範囲を逸脱せずに多くの変更・改変をなしうることは当業者には理解されよう。
【図面の簡単な説明】
【００３９】
【図１】本発明の１態様に従って１つのピクセル回路の経時劣化を抑制するためのタイミングチャートである。
【図２】図１のタイミングスケジュールが適切に適用されるピクセル回路の１例を例示する回路図である。
【図３】本発明の１態様に従った補償型駆動スキームのための代表的なタイミングチャートである。
【図４】図１のタイミングスケジュール及び図３の補償型駆動スキームを実施するための表示システムの１例を示す図。
【図５】従来の駆動スキーム及び図３の補償型駆動スキームの測定結果を示すグラフ。
【図６】図１のタイミングスケジュール及び図３の補償型駆動スキームに基づくフレームの１例を示すタイミングチャート。
【図７】図６の補償型駆動スキームに基づく閾値電圧シフトの測定結果を示すグラフ。
【図８】図６の補償型駆動スキームに基づくＯＬＥＤ電流の測定結果を示すグラフ。
【図９】本発明の１態様に従って、ピクセルアレイに適用された駆動スキームの１例を示すグラフ。
【図１０】図１０(ａ)は図４の表示システムに適用可能な上面発光型ピクセルを有するアレイ構造の１例を示す図であり、図１０(ｂ)は図４の表示システムに適用可能な底面発光型ピクセルを有するアレイ構造の１例を示す図である。
【特許請求の範囲】
【請求項１】
下記工程を含む、少なくとも１つのピクセル回路を有するピクセルアレイの動作方法：
各フレーム周期において下記を含む、ピクセル回路用のフレーム周期を規定するオペレーションサイクルを反復する：
該ピクセル回路をプログラミングし、
該ピクセル回路を駆動し、そして
次のフレーム周期の前に該ピクセル回路への応力作用を緩和させる。
【請求項２】
前記緩和工程が該ピクセル回路をターンオフさせることを含む、請求項１記載の方法。
【請求項３】
前記緩和工程が、前記駆動工程とは逆極性で該ピクセル回路にバイアスをかけることを含む、請求項１記載の方法。
【請求項４】
前記ピクセル回路が駆動トランジスタと、発光デバイスと、該駆動トランジスタ及び発光デバイスに接続された記憶キャパシタとを備え、そして
前記プログラミング工程が第１サイクルで駆動トランジスタのゲートソース電圧を横断する電圧を発生させることを含む、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記ピクセル回路がスイッチを備え、前記駆動トランジスタがゲート端子並びに第１及び第２の端子を備え、駆動トランジスタのゲート端子が前記スイッチを介してデータラインに接続され、駆動トランジスタの第１及び第２の端子の一方が電源ラインに接続され、そして
前記発生工程が、前記電源ラインを第１の電圧に充電し、前記データラインを第１の電圧とは逆極性の第２の電圧に充電することを含む、請求項４に記載の方法。
【請求項６】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、発光デバイス及び駆動トランジスタと記憶キャパシタとの間の接続点が駆動トランジスタの閾値電圧であるようにピクセル回路に対して動作することを含む、請求項４に記載の方法。
【請求項７】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記記憶キャパシタに記憶された電圧が駆動トランジスタの閾値電圧であるようにピクセル回路に対して動作することを含む、請求項４に記載の方法。
【請求項８】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記電源ラインを第３の電圧に充電し、この第３の電圧がピクセル回路を駆動させるための電圧と同一である、請求項４に記載の方法。
【請求項９】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記駆動トランジスタの第１及び第２端子の一方を、駆動トランジスタがターンオフする点まで充電することを含む、請求項４に記載の方法。
【請求項１０】
前記プログラミング工程が、第２サイクルに続く第３サイクルで、データラインを、プログラミングデータと関連する電圧まで充電することを含む、請求項６〜９のいずれか１項に記載の方法。
【請求項１１】
前記プログラミング工程が、第２サイクルに続く第３サイクルで、次式により規定される電圧でピクセル回路をプログラミングすることを含む、請求項６〜９のいずれか１項に記載の方法。
【数１】
式中、ＬCPは補償輝度であり、ＬNは正常輝度であり、τRは緩和工程での緩和時間であり、τFはフレーム周期である。
【請求項１２】
駆動トランジスタの第１端子が電源ラインに接続され、駆動トランジスタの第２端子が発光デバイスに接続され、記憶キャパシタの第１の端子が駆動トランジスタのゲート端子に接続され、記憶キャパシタの第２の端子が駆動トランジスタの第２の端子及び発光デバイスに接続されている、請求項４〜１１のいずれか１項に記載の方法。
【請求項１３】
各ピクセル回路が、
発光デバイス、
記憶キャパシタ、及び
該発光デバイス及び記憶キャパシタに接続された駆動回路、
を備える複数のピクセル回路と、この複数のピクセル回路の動作のための複数のラインとを備えるピクセルアレイ、ならびに
前記複数のラインを、各オペレーションサイクルがプログラミングサイクル、駆動サイクル及び次のフレーム周期の前にピクセル回路への応力を緩和するための緩和サイクルを含むように、あるフレーム周期を有するオペレーションサイクルを繰り返すように動作させるためのドライバ、
を備える表示システム。
【請求項１４】
発光デバイスが有機発光ダイオードである、請求項１３に記載の表示システム。
【請求項１５】
前記複数のトランジスタがアモルファスシリコン、ナノ／マイクロ結晶質シリコン、ポリシリコン、有機半導体技術、ＮＭＯＳ／ＰＭＯＳ技術、ＣＭＯＳ技術、又はそれらの組み合わせを用いて製作されたものである、請求項１３に記載の表示システム。
【請求項１６】
ｉ番目の横列のプログラミングサイクルがｋ番目の横列（ｉ≠ｋ）の緩和サイクルを生ずるように前記ドライバを制御するコントローラをさらに備える、請求項１３〜１５のいずれか１項に記載の表示装置。
【請求項１】
下記工程を含む、少なくとも１つのピクセル回路を有するピクセルアレイの動作方法：
各フレーム周期において下記を含む、ピクセル回路用のフレーム周期を規定するオペレーションサイクルを反復する：
該ピクセル回路をプログラミングし、
該ピクセル回路を駆動し、そして
次のフレーム周期の前に該ピクセル回路への応力作用を緩和させる。
【請求項２】
前記緩和工程が該ピクセル回路をターンオフさせることを含む、請求項１記載の方法。
【請求項３】
前記緩和工程が、前記駆動工程とは逆極性で該ピクセル回路にバイアスをかけることを含む、請求項１記載の方法。
【請求項４】
前記ピクセル回路が駆動トランジスタと、発光デバイスと、該駆動トランジスタ及び発光デバイスに接続された記憶キャパシタとを備え、そして
前記プログラミング工程が第１サイクルで駆動トランジスタのゲートソース電圧を横断する電圧を発生させることを含む、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記ピクセル回路がスイッチを備え、前記駆動トランジスタがゲート端子並びに第１及び第２の端子を備え、駆動トランジスタのゲート端子が前記スイッチを介してデータラインに接続され、駆動トランジスタの第１及び第２の端子の一方が電源ラインに接続され、そして
前記発生工程が、前記電源ラインを第１の電圧に充電し、前記データラインを第１の電圧とは逆極性の第２の電圧に充電することを含む、請求項４に記載の方法。
【請求項６】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、発光デバイス及び駆動トランジスタと記憶キャパシタとの間の接続点が駆動トランジスタの閾値電圧であるようにピクセル回路に対して動作することを含む、請求項４に記載の方法。
【請求項７】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記記憶キャパシタに記憶された電圧が駆動トランジスタの閾値電圧であるようにピクセル回路に対して動作することを含む、請求項４に記載の方法。
【請求項８】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記電源ラインを第３の電圧に充電し、この第３の電圧がピクセル回路を駆動させるための電圧と同一である、請求項４に記載の方法。
【請求項９】
前記プログラミング工程が、第１サイクルに続く第２サイクルで、前記駆動トランジスタの第１及び第２端子の一方を、駆動トランジスタがターンオフする点まで充電することを含む、請求項４に記載の方法。
【請求項１０】
前記プログラミング工程が、第２サイクルに続く第３サイクルで、データラインを、プログラミングデータと関連する電圧まで充電することを含む、請求項６〜９のいずれか１項に記載の方法。
【請求項１１】
前記プログラミング工程が、第２サイクルに続く第３サイクルで、次式により規定される電圧でピクセル回路をプログラミングすることを含む、請求項６〜９のいずれか１項に記載の方法。
【数１】
式中、ＬCPは補償輝度であり、ＬNは正常輝度であり、τRは緩和工程での緩和時間であり、τFはフレーム周期である。
【請求項１２】
駆動トランジスタの第１端子が電源ラインに接続され、駆動トランジスタの第２端子が発光デバイスに接続され、記憶キャパシタの第１の端子が駆動トランジスタのゲート端子に接続され、記憶キャパシタの第２の端子が駆動トランジスタの第２の端子及び発光デバイスに接続されている、請求項４〜１１のいずれか１項に記載の方法。
【請求項１３】
各ピクセル回路が、
発光デバイス、
記憶キャパシタ、及び
該発光デバイス及び記憶キャパシタに接続された駆動回路、
を備える複数のピクセル回路と、この複数のピクセル回路の動作のための複数のラインとを備えるピクセルアレイ、ならびに
前記複数のラインを、各オペレーションサイクルがプログラミングサイクル、駆動サイクル及び次のフレーム周期の前にピクセル回路への応力を緩和するための緩和サイクルを含むように、あるフレーム周期を有するオペレーションサイクルを繰り返すように動作させるためのドライバ、
を備える表示システム。
【請求項１４】
発光デバイスが有機発光ダイオードである、請求項１３に記載の表示システム。
【請求項１５】
前記複数のトランジスタがアモルファスシリコン、ナノ／マイクロ結晶質シリコン、ポリシリコン、有機半導体技術、ＮＭＯＳ／ＰＭＯＳ技術、ＣＭＯＳ技術、又はそれらの組み合わせを用いて製作されたものである、請求項１３に記載の表示システム。
【請求項１６】
ｉ番目の横列のプログラミングサイクルがｋ番目の横列（ｉ≠ｋ）の緩和サイクルを生ずるように前記ドライバを制御するコントローラをさらに備える、請求項１３〜１５のいずれか１項に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公表番号】特表２００９−５３３７１７（Ｐ２００９−５３３７１７Ａ）
【公表日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００９−５０５６９２（Ｐ２００９−５０５６９２）
【出願日】平成１９年４月１８日（２００７．４．１８）
【国際出願番号】ＰＣＴ／ＣＡ２００７／０００６５２
【国際公開番号】ＷＯ２００７／１１８３３２
【国際公開日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（５０８３１１９５０）イグニス・イノベーション・インコーポレイテッド (8)
【氏名又は名称原語表記】ＩＧＮＩＳ ＩＮＮＯＶＡＴＩＯＮ ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成１９年４月１８日（２００７．４．１８）
【国際出願番号】ＰＣＴ／ＣＡ２００７／０００６５２
【国際公開番号】ＷＯ２００７／１１８３３２
【国際公開日】平成１９年１０月２５日（２００７．１０．２５）
【出願人】（５０８３１１９５０）イグニス・イノベーション・インコーポレイテッド (8)
【氏名又は名称原語表記】ＩＧＮＩＳ ＩＮＮＯＶＡＴＩＯＮ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]