アクティブマトリックス表示装置
アクティブマトリックスＥＬ表示装置は画素を有している。この画素は、ＥＬ表示素子と、駆動トランジスタと、駆動トランジスタのアドレスを制御するのに使用される電圧を記憶する記憶コンデンサと、を有している。各画素は、表示素子の光出力に従って駆動トランジスタを制御するために、記憶コンデンサのディスチャージを制御する光依存デバイスも有している。記憶コンデンサが光依存デバイスの出力に応答してディスチャージされる場合に前記記憶コンデンサのディスチャージの速度を増加させるために、回路が駆動トランジスタに対応付けられている。コンデンサのディスチャージの速度を改善することによって、全てのグレーレベルに対して、経年変化の差異が確実に良好に補償される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス表示装置に関し、特に、専らではないが、各画素に関連する薄膜スイッチングトランジスタを有するアクティブマトリックス・エレクトロルミネセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント発光表示素子を使用したマトリックス表示装置が周知である。表示素子は、例えば高分子材料を用いた有機薄膜エレクトロルミネセント素子を有する場合もあれば、伝統的なＩＩＩ−Ｖ族半導体化合物を用いた発光ダイオード（ＬＥＤ）を有する場合もある。
【０００３】
この型式の表示装置は、電流アドレス型表示素子を有しており、このため、通常のアナログ駆動方式では、制御可能な電流を表示素子に供給する必要がある。画素構造の一部として電流源トランジスタを備え、この電流源トランジスタに供給されるゲート電圧により表示素子に流れる電流を決定することが知られている。記憶コンデンサは、アドレスフェーズの後において、ゲート電圧を保持する。
【０００４】
図１は、既知のアクティブマトリックス・エレクトロルミネセント表示装置を示す。この表示装置はパネルを有している。このパネルは、規則的に間隔を置いて配された画素の行および列のマトリックスアレイを有している。この画素は区画１で示されており、エレクトロルミネセント表示素子２と、表示素子に関連するスイッチング手段と、を有しており、交差する行（選択）アドレス導体４と列（データ）アドレス導体６との組の間の交差部に位置している。簡単のため、図１には数個の画素のみが示されている。実際には、数百行および数百列の画素がある。画素１は、行アドレス導体と列アドレス導体との組を介して、周辺駆動回路によりアドレスされる。この周辺駆動回路は、行ドライバ回路即ち走査ドライバ回路８と列ドライバ回路即ちデータドライバ回路９とを有しており、これら回路８および９は、対応する組の導体の端部に接続されている。
【０００５】
エレクトロルミネセント表示素子２は有機発光ダイオードを有している。この有機発光ダイオードは、ここではダイオード素子（ＬＥＤ）で表されており、一組の電極を有している。この一組の電極の間には、有機エレクトロルミネセント材料の一つ以上の層が挟まれている。マトリックスアレイの表示素子は、表示素子に関連するアクティブマトリックス回路とともに、絶縁支持体の一方の側に支持されている。表示素子のカソード又はアノードは、透明導電材料から形成されている。支持体はガラスなどの透明材料から形成されており、表示素子２の、基板に最も近い電極は、エレクトロルミネセント層が発する光がこの電極および支持体を透過し支持体の反対側にいる観察者に見えるように、ＩＴＯなどの透明導電材料から構成される。
【０００６】
図２は、電圧アドレス型動作をする最も基本的な画素と駆動回路の構造を、簡略化して模式的に示す。各画素１は、ＥＬ表示素子２と、表示素子に関連するドライバ回路と、を有している。ドライバ回路は、行導体４の行アドレスパルスによってオンになるアドレストランジスタ１６を有している。アドレストランジスタ１６がオンになると、列導体６の電圧は画素の残りの部分に送られる。特に、アドレストランジスタ１６は、列導体電圧を電流源２０に供給する。この電流源２０は、駆動トランジスタ２２と、記憶コンデンサ２４と、を有している。列電圧は駆動トランジスタ２２のゲートに供給され、このゲートは、行アドレスパルスが終了した後も、記憶コンデンサ２４によって当該列電圧に保持される。
【０００７】
この回路の駆動トランジスタ２２はｐ型ＴＦＴで実現されており、記憶コンデンサ２４は駆動トランジスタ２２のゲート−ソース電圧を固定する。これにより、一定のソース−ドレイン電流がトランジスタを流れ、したがって、画素の所望の電流源動作が得られる。
【０００８】
上記の基本的な画素回路において、ポリシリコンを用いた回路に対しては、トランジスタのチャネルでのポリシリコングレインの統計分布によって、トランジスタのしきい電圧にばらつきがある。しかし、ポリシリコントランジスタは、電流および電圧のストレスがかかっている状態においては、或る程度は安定であり、このため、しきい電圧は実質的に一定のままである。
【０００９】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の経年変化の違いもある。これは、電流ストレスを受けた後に発光材料の効率が低下するためである。ほとんどの場合、ＬＥＤに多くの電流および電荷が流れるほど、効率は低下する。
【００１０】
ＬＥＤ材料の経年変化を補償する電圧アドレス型画素回路も提案されている。例えば、画素が光検出素子を有する種々の画素回路が提案されている。この光検出素子は、表示素子の光出力に応答し、アドレス期間の間のディスプレイの光出力を制御するように、その光出力に応答して記憶コンデンサに蓄積された電荷をリークするよう動作する。
【００１１】
図３および図４は、この目的のための画素レイアウトの例を示す。このタイプの画素構造の他の例は、ＷＯ０１／２０５９１号およびＥＰ１０９６４６６号に詳述されている。
【００１２】
図３の画素回路において、フォトダイオード２７はコンデンサ２４（Ｃｄａｔａ）に記憶されたゲート電圧をディスチャージし、輝度を低下させる。ＥＬ表示素子２は、駆動トランジスタ２２（Ｔｄｒｉｖｅ）のゲート電圧がしきい電圧に到達すると、発光せず、このとき、記憶コンデンサ２４はディスチャージを停止する。電荷がフォトダイオード２７からリークする速度は、表示素子の出力の関数であり、このため、フォトダイオード２７は、光検出フィードバックデバイスとして機能する。駆動トランジスタ２２がオフに切り替ると、表示素子のアノード電圧が低下してディスチャージトランジスタ２９（Ｔｄｉｓｃｈａｒｇｅ）をオンにし、このため、記憶コンデンサ２４の残りの電荷が素早く消失され、発光がオフに切り替えられる。
【００１３】
ゲート−ソース電圧を保持するコンデンサがディスチャージされるので、表示素子の駆動電流は次第に小さくなる。したがって、輝度は小さくなる。これにより、平均光強度が小さくなる。
【００１４】
図４は、本出願人が提案した回路を示しており、この回路は、連続的に光出力を与えてこの光出力に依存した時間でオフに切り替わるものである。
【００１５】
駆動トランジスタ２２のゲート−ソース電圧は、やはり記憶コンデンサ２４（Ｃｓｔｏｒｅ）で保持される。しかし、この回路では、コンデンサ２４は、チャージライン３２から、チャージトランジスタ３４によって、一定電圧にチャージされる。したがって、表示素子が照射するときに、駆動トランジスタ２２を画素のデータ入力に依存しない一定レベルで駆動する。輝度は、デューティサイクルを変えることにって、特に、駆動トランジスタがオフになる時間を変えることによって、制御される。
【００１６】
駆動トランジスタ２２は、記憶コンデンサ２４をディスチャージするディスチャージトランジスタ３６によって、オフになる。ディスチャージトランジスタ３６がオンになると、コンデンサ２４は素早くディスチャージされ、駆動トランジスタはオフになる。
【００１７】
ディスチャージトランジスタ３６は、そのゲート電圧が十分な大きさの電圧に到達すると、オンになる。フォトダイオード２７は表示素子２により光が当てられて、やはり、表示素子２の光出力に依存した光電流を発生する。この光電流はディスチャージコンデンサ４０（Ｃｄａｔａ）をチャージし、或る時刻で、コンデンサ４０に印加される電圧は、ディスチャージトランジスタ３６のしきい電圧に到達し、これによってトランジスタ３６はオンになる。オンになる時間は、コンデンサ４０に元々蓄積されている電荷と、光電流と、に依存し、さらには、表示素子の光出力に依存する。ディスチャージコンデンサは、初めはデータ電圧を記憶しており、このため、初期データと光学フィードバックとの両方が回路のデューティサイクルに影響を与える。
【００１８】
これらの回路は両方とも、ディスチャージトランジスタのターンオン速度によって制約を受け、回路の補正能力に一定の小さな誤差を生じさせる。図３の光学フィードバック補償回路の性能も、光（グレー）レベルが低ければ、良好なものではない。これは光学フィードバックが補正を光に依存しているからであり、したがって、光がほとんどなければ、素早い補正動作が行われない。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
フレーム時間は有限であるので、画素の輝度が高い場合よりも、補正は不十分になる。
【課題を解決するための手段】
【００２０】
本発明によれば、画素のアレイを有するアクティブマトリックス表示装置が提供される。上記各画素は、
電流駆動型発光表示素子、
上記電流駆動型表示素子を流れる電流を運ぶための駆動トランジスタ、
上記駆動トランジスタのアドレッシングを制御するために使用される電圧を記憶する記憶コンデンサ、
上記表示素子の光出力に従って上記駆動トランジスタを制御するために、上記記憶コンデンサのディスチャージを制御する光依存デバイス、および
上記駆動トランジスタに関連する回路であって、上記記憶コンデンサが上記光依存デバイスの出力に応答してディスチャージされる場合に上記記憶コンデンサのディスチャージの速度を増加させるための、上記駆動トランジスタに関連する回路、
を有する。
【００２１】
したがって、本発明のアクティブマトリックス表示装置は、光学フィードバックを使用して記憶コンデンサのディスチャージを制御するが、追加の回路素子を使用してコンデンサのディスチャージの速度を改善しており、したがって、光学フィードバックシステムが駆動トランジスタをオフにするように動作する場合に駆動トランジスタのスイッチオフが改善されている。
【００２２】
本質的に、本発明は、画素内のゲインシステムを利用して、全てのグレーレベルにおいて、経年変化の差異を確実に補正する。したがって、本発明の駆動トランジスタに関連する回路は、記憶コンデンサのディスチャージが遅いことによって引き起こされる光誤差から生じる全てのグレーレベルでの回路性能を向上させる。
【００２３】
記憶コンデンサは、実現例に依存して、データ電圧用の記憶コンデンサであってもよく、固定電圧用の記憶コンデンサであってもよい。
【００２４】
アクティブマトリックス表示装置は、記憶コンデンサが徐々にディスチャージされるように動作してもよい。あるいは、上記記憶コンデンサをディスチャージするディスチャージトランジスタを備えて、これにより駆動トランジスタをオフに切り替えることができる。この動作は素早く行われ、このとき、回路は、デューティーサイクル制御システムとして機能する。
【００２５】
特に、上記光依存デバイスは、上記ディスチャージトランジスタがオフ状態からオン状態に切り替るタイミングを制御することができ、上記ディスチャージトランジスタは、このディスチャージトランジスタのゲートと定電圧ラインとの間に備えられたディスチャージコンデンサチャージ又はディスチャージする。
【００２６】
上記駆動トランジスタに関連する回路は、上記駆動トランジスタに直列接続された第２のトランジスタを有し、上記第２のトランジスタと上記駆動トランジスタとが、インバータ回路を形成し、上記インバータ回路の出力によって上記表示素子を駆動してもよい。このようにして、コンデンサのディスチャージを制御する信号にゲインが与えられ、これにより、ディスチャージの速度を増加することが可能となる。
【００２７】
上記駆動トランジスタに関連する回路がインバータ回路を有し、上記インバータ回路の出力が上記駆動トランジスタを制御してもよい。上記インバータ回路はクロック制御されるものとすることができる。
【００２８】
ディスチャージトランジスタを使用する場合、上記駆動トランジスタに関連する回路は、インバータフィードバックトランジスタを有し、上記ディスチャージトランジスタは、上記フィードバックトランジスタのゲートに接続しており、上記フィードバックトランジスタは、上記ディスチャージトランジスタのゲートに接続していてもよい。この構造は、ディスチャージトランジスタが記憶キャパシタンスをディスチャージする速度を加速させる正帰還経路を規定する。
【００２９】
好ましくは、上記光依存デバイスは、ディスチャージ・フォトダイオードを有しており、上記各画素は、データ信号ラインと上記画素の入力部との間に接続されたアドレストランジスタを更に有していてもよい。
【００３０】
本発明は、例として、添付図面を基準にして記載されている。
【発明を実施するための最良の形態】
【００３１】
図５は、本発明で取り扱われる問題を説明するために使用される図であり、図４の回路を使用したときに各曲線の内側の面積により決定される２つのグレーレベルを示している。同じ問題は図３の回路にも該当するが、図３の回路では連続的な光出力の期間はない。斜線の領域は、ディスチャージトランジスタのターンオン時間によって生じる誤差である。これは全てのグレーレベルに対して一定であり、したがって、この誤差は、グレーレベルが小さい場合はもっと深刻なものになる。したがって、このターンオン時間を小さくすることによって、画素回路の性能を向上させることができる。
【００３２】
本発明は経年変化を補償するための光学フィードバックを用いた表示装置を提供する。この表示装置は、記憶コンデンサが光依存デバイスの出力に応答してディスチャージされるときの記憶コンデンサのディスチャージの速度を増加させるために、所定の回路が画素の駆動トランジスタに関係している。本発明は、本質的には、記憶コンデンサをディスチャージするために使用される信号のためのゲインステージを画素内に備えた画素デザインを提供するものである。
【００３３】
本発明の画素回路の一般化された図が、図６に示されており、図７は、図６の回路に使用される増幅器の機能を示している。
【００３４】
図６では、光学フィードバック回路素子（フォトダイオード、およびこのフォトダイオードによりディスチャージされるコンデンサ）と表示素子との間に、一つの増幅器６０が備えられている。図６の一般化された回路では、増幅器６０が画素の駆動トランジスタを有している。
【００３５】
図７に示すように、増幅器の機能は、光学フィードバックシステムが供給する制御信号に、よりシャープなカットオフを与えるものである。
【００３６】
この回路動作において、光依存型の光電流が、フレーム時間に渡ってデータ容量を線形的にチャージする。ある時点において、ハイゲインステージが、電源ラインを素早く切り替える。したがって、回路の補正誤差は、ゲインステージが電源ラインを切り替えるのに必要な時間によって定められ、この時間は、個々のディスチャージトランジスタのターンオン時間と比較して、非常に短くすることができる。したがって、この回路は、補正の度合いを改善することが可能である。
【００３７】
図８は、増幅器８０の入力電圧Ｖｉｎを上昇させるデータ容量が光電流によってディスチャージされ、その結果、図９に示すように、出力Ｖｏｕｔがhighからlowに切り替わる反転方式を一般化された形態で示している。図８の増幅器８０は、反転ハイゲインステージを表しているが、必ずしも標準のデジタルインバータには限られない。
【００３８】
フォトダイオードとデータコンデンサとの構造は、幾つかの方法で実現することができ、上述したのは、基本的な２つの実現例だけである。一般的には、これらの回路は、線形的に増加／減少する電圧Ｖｉｎを生成し、この電圧Ｖｉｎの増加／減少の速度は、ＯＬＥＤの輝度に依存する。
【００３９】
第３の一般的な方式は、クロック制御されたハイゲインステージを使用することである。これは、図１０および図１１に示されている。
【００４０】
図１０の回路は図６の回路に対応するが、増幅器１００は追加のクロック入力部１０２を有している。
【００４１】
この方式では、ハイゲインステージは、クロック（Ｃlk）が所定の状態（ハイ（high）、ロー（low）、又は遷移）になるまで、切り替ることは許されない。したがって、入力電圧Ｖｉｎが、ゲインステージを切り替えるのに十分な高い電圧である場合、ゲインステージが切り替るには、クロックが適切な状態に到達するのを待たなければならず、このとき、システムの精度は、フィールド期間当たりのクロックサイクルの数により制限を受ける。図１０のクロック制御される回路の構成するのは容易である。
【００４２】
本発明の詳細な多数の実現例を以下に示す。
【００４３】
第１の実現例が図１２に示されている。これは、駆動トランジスタに一定の駆動電圧を与える方式であり、したがって、上記のデューティサイクル方式である。
【００４４】
図１２の回路は図４の回路に対応しているが、フィードバックトランジスタ１２０（Ｔｆｅｅｄｂａｃｋ）が追加されている。他の回路素子の動作は記載されていない。
【００４５】
フィードバックトランジスタ１２０はｎ型ＴＦＴであり、このトランジスタ１２０は、ディスチャージトランジスタ３６（Ｔｄｉｓｃｈａｒｇｅ）がオンに切り替っているときに、オンに切り替り始める。トランジスタ１２０は、正帰還によるハイゲインを、データ記憶ノードに与える（このノードは、フォトダイオードとディスチャージコンデンサ４０（Ｃｄａｔａ）との間に存在している）。したがって、このフィードバック方式は増幅段として機能し、光学フィードバックシステムが記憶コンデンサのディスチャージを誘発すると、このフィードバック方式は記憶コンデンサのディスチャージの速度を増加させる。
【００４６】
この例では、ディスチャージトランジスタは高電源レールとフィードバックトランジスタのゲートとの間に接続されており、フィードバックトランジスタは、ディスチャージトランジスタのゲートと低電源レールとの間に接続されている。
【００４７】
（ディスチャージトランジスタが導通し始めて）フィードバックトランジスタがオンになると、ディスチャージトランジスタのゲート電圧をプルダウンし、これによって、ディスチャージトランジスタのターンオンが加速する。
【００４８】
この回路を用いて良好な黒状態を達成するためには、この回路は、駆動トランジスタＴｄｒｉｖｅとＬＥＤとの間に一個のスイッチを備える必要がある。このスイッチとトランジスタＴｓｗｉｔｃｈとが相補型である場合、このスイッチのアドレスラインを、トランジスタＴｓｗｉｔｃｈ（記憶コンデンサをチャージするトランジスタ）のアドレスラインに接続することができる。
【００４９】
第２の実現例は、図１３および図１４に示されている。
【００５０】
図１３では、図３のディスチャージトランジスタＴｄｉｓｃｈａｒｇｅが、駆動トランジスタ２２に直列に接続された第２のトランジスタ１３０によって置き換えられており、第２のトランジスタ１３０と駆動トランジスタ２２とがインバータ回路を形成している。インバータ回路の出力によって表示素子が駆動される。
【００５１】
このインバータ回路は効率的にゲインを提供する。
【００５２】
図１３の回路は、図３の回路と同じ方法で、記憶コンデンサのディスチャージを段階的に行う。
【００５３】
図１４は、図４の回路に同様の修正を行ったものを示しており、したがって、図１４の回路はデューティサイクル制御回路である。ディスチャージトランジスタと追加のトランジスタ１４０とによって、一つのインバータが備えられている。
【００５４】
図１５は、図１２のフィードバック回路と図１４のインバータ回路とを組み合わせた回路を示す。したがって、図１５の回路はインバータ段１５０とフィードバック段１５２とを有しており、インバータ段１５０とフィードバック段１５２との各々は、上記のように動作する。
【００５５】
この回路では、インバータ段１５０により与えられるゲインは、ＴｄｉｓｃｈａｒｇｅとＴｆｅｅｄｂａｃｋとのフィードバックコンビネーションによって、更に増幅され、非常に大きいゲインシステムが提供される。この回路を用いて良好な黒状態を達成するためには、この回路は、駆動ＴＦＴ ＴｄｒｉｖｅとＬＥＤとの間に一個のスイッチを有する必要がある。このスイッチとトランジスタＴｓｗｉｔｃｈとが相補型である場合、このスイッチのアドレスラインを、Ｔｓｗｉｔｃｈのアドレスラインに接続することができる。
【００５６】
ＬＥＤがオフになると、インバータを流れる持続電流が発生し、これは望ましくない。
【００５７】
図１６は同じような回路を示しているが、インバータ段１６０は、インバータの静的消費電力が生じないようにするため、別々に制御される２つのトランジスタ（ＴｏｆｆおよびＴｓｗｉｔｃｈ２）に分割されている。フィードバックシステムは符号１６２で示されている。トランジスタＴｏｆｆはコンデンサＣｄａｔａが十分にチャージされるとオンになり、これによって、正帰還システムが表示素子を素早くオフに切り替える。
【００５８】
トランジスタＴｓｗｉｔｃｈ２はアドレスされている間だけオンであり、それ以外はオフであり、このため、インバータ段の静的消費電力が低減する。
【００５９】
図１７は図１６の変形例を示しており、データコンデンサがフォトダイオードによってチャージではなくディスチャージされ、インバータ１７０およびフィードバックシステム１７２の配列が変わっている。これは、各回路が多くの方法で実現できることを示している。
【００６０】
図１８および図１９は、別のハイゲインシステムの２つの変形例を示す。これらの回路には、３つのインバータ１８０ａ、１８０ｂ、１８０ｃ、および１９０ａ、１９０ｂ、１９０ｃがある。第２のインバータ段は、第２のインバータ１８０ｂ、１９０ｂの入力部と第３のインバータの出力部との間に、正帰還接続部１８４、１９４を有している。
【００６１】
これらの実現例では、良好な黒状態を得るのに、チャージスイッチＴｓｗｉｔｃｈ、別個のコンデンサ、又は駆動トランジスタとＬＥＤとの間に追加のトランジスタは必要ない。データ列の電圧が、アドレス時に、これらの機能を自動的に果たす。
【００６２】
第２のインバータ段の出力は、駆動トランジスタのゲートを一方の電圧レールに接続することによって、駆動トランジスタのゲートを一定電圧に保持し、このため、記憶コンデンサは必要ない。インバータ回路が切り替わると、駆動トランジスタのゲートは、素早く反対側の電力レールに接続される。このタイミングは、やはり、コンデンサＣｄａｔａの初期データ電圧と光学フィードバックシステムとに依存する。
【００６３】
これらの回路では、データ記憶コンデンサは、駆動トランジスタのアドレスを制御するために使用される電圧を記憶する。しかし、先の回路のように、駆動トランジスタのゲート−ソース電圧を記憶するコンデンサは必要ない。
【００６４】
フィードバックを行う第２および第３のインバータは、ＳＲＡＭセルと考えることができる。ＴＦＴは、全て最小の大きさであり、したがって、回路に８個のトランジスタが存在していても、開口を設けることができる。
【００６５】
トランジスタの数は減らすことができ、例えば、この回路が、図２０に示す２つのインバータ段２００ａ、２００ｂを有する回路になるように、図１８の最後段のインバータ１８０ｃを除去することができる。第２のインバータ段２００ｂの入力部へのフィードバックは、駆動ドランジスタとＬＥＤとの間の接続部から行われる。駆動トランジスタとＬＥＤとの組み合わせは、最後段のインバータの役割をする。
【００６６】
データ容量をチャージする光電流によって生じる図１８〜図２０の第１のインバータ１８０ａ、１９０ａ、２００ａの入力部の電圧が（フレーム時間の一部の間）線形的に増加すると、第１のインバータは、ＳＲＡＭ部が切り替わるまで電流を流す。このインバータのＴＦＴを長くすると（Ｗ／Ｌ比を小さくする）、第１のインバータが流す電流の量が低減する。
【００６７】
図２１は、図１３の回路の修正例として、クロック制御型システムを示す。一個のインバータが、駆動トランジスタ２２と追加のトランジスタ２１０によって規定されている。このインバータは、入力電圧Ｖｉｎがこのインバータを切り替えるのに十分に高い電圧に到達した場合に、クロック信号Ｃlkがhighになってから、このインバータが状態を変化させてＬＥＤをオフにすることができるように、一個のトランジスタ２１２によってクロック制御される。
【００６８】
斯かるシステムでは、１フレーム時間内のクロックサイクルの数は、グレーレベルの数の少なくとも２倍よりも大きい必要がある。
【００６９】
上記の回路は、ＯＬＥＤディスプレイの経年変化の差異を十分に補正し、幾つかの場合では、フル輝度において、ＯＬＥＤ効率が５０％劣化しても、補正は０．５％以内であることがシミュレーションによって示されている。もっと小さいグレーレベルでは、性能はほんのわずかに変化するだけである。
【００７０】
上記の全ての回路は、非常に低い電圧レベル（例えば、５Ｖ）で実現することができ、したがって、消費電力は、ＬＥＤを動作させるのに必要な電流および電圧によってほぼ決まる。したがって、本発明は、焼き付きがなく低電力が重要である用途に適している。
【００７１】
上記の回路はＴＦＴの不均一性を補償するのではないが、多くの用途では、ＴＦＴの不均一性は、経年変化の影響よりもそれほど重大なことではない。
【００７２】
上の例では、光依存素子はフォトダイオードであるが、画素回路はフォトトランジスタ又はフォトレジスタを使用して作ってもよい。本発明の回路は、いろいろなトランジスタ半導体技術を使用して実現することができる。たくさんの変形例が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン、および半導体ポリマーも可能である。これらの変形例は、全て、特許請求の範囲に記載された本発明の範囲内に存在している。
【００７３】
上記の幾つかの回路では、フォトダイオード（又は、他の光検出素子）を使用して、駆動トランジスタのゲート電圧を保持するコンデンサを直接にディスチャージしており、他のデューティサイクル制御回路では、フォトダイオードを使用して、ディスチャージトランジスタを制御する追加のコンデンサをディスチャージしている。各々の場合において、光依存デバイスは、駆動トランジスタのゲート電圧を保持する記憶コンデンサのディスチャージを直接又は間接に制御し、これによって、光依存デバイスは、表示素子の光出力に従って駆動トランジスタを制御している。したがって、上記の全ての回路の例は、記憶コンデンサのディスチャージを制御する光依存デバイスを有しており、これによって、表示素子の光出力に従って駆動トランジスタを制御している。
【００７４】
表示デバイスは、ポリマーＬＥＤデバイス、有機ＬＥＤデバイス、蛍光体を含む材料、および他の発光構造とすることができる。
【００７５】
当業者には、いろいろな他の修正例が明らかである。
【図面の簡単な説明】
【００７６】
【図１】既知のＥＬ表示装置を示す図である。
【図２】ＥＬ表示装置の画素を電流によりアドレスする既知の画素回路の簡略化した概略図である。
【図３】経年変化の差異を補償する第１の既知の画素のデザインを示す図である。
【図４】経年変化の差異を補償する第２の既知の画素のデザインを示す図である。
【図５】以前に提案された光学フィードバック回路に関連する問題を説明するために使用される図である。
【図６】本発明による画素回路の第１の一般化した例を示す図である。
【図７】図６の回路の動作説明に使用される図である。
【図８】本発明による画素回路の第２の一般化した例を示す図である。
【図９】図８の回路の動作説明に使用される図である。
【図１０】本発明による画素回路の第３の一般化した例を示す図である。
【図１１】図１０の回路の動作説明に使用される図である。
【図１２】本発明の詳細な第１の画素回路を示す図である。
【図１３】本発明の詳細な第２の画素回路を示す図である。
【図１４】本発明の詳細な第３の画素回路を示す図である。
【図１５】本発明の詳細な第４の画素回路を示す図である。
【図１６】本発明の詳細な第６の画素回路を示す図である。
【図１７】本発明の詳細な第７の画素回路を示す図である。
【図１８】本発明の詳細な第８の画素回路を示す図である。
【図１９】本発明の詳細な第９の画素回路を示す図である。
【図２０】本発明の詳細な第１０の画素回路を示す図である。
【図２１】本発明の詳細な第１１の画素回路を示す図である。
【技術分野】
【０００１】
本発明は、アクティブマトリックス表示装置に関し、特に、専らではないが、各画素に関連する薄膜スイッチングトランジスタを有するアクティブマトリックス・エレクトロルミネセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント発光表示素子を使用したマトリックス表示装置が周知である。表示素子は、例えば高分子材料を用いた有機薄膜エレクトロルミネセント素子を有する場合もあれば、伝統的なＩＩＩ−Ｖ族半導体化合物を用いた発光ダイオード（ＬＥＤ）を有する場合もある。
【０００３】
この型式の表示装置は、電流アドレス型表示素子を有しており、このため、通常のアナログ駆動方式では、制御可能な電流を表示素子に供給する必要がある。画素構造の一部として電流源トランジスタを備え、この電流源トランジスタに供給されるゲート電圧により表示素子に流れる電流を決定することが知られている。記憶コンデンサは、アドレスフェーズの後において、ゲート電圧を保持する。
【０００４】
図１は、既知のアクティブマトリックス・エレクトロルミネセント表示装置を示す。この表示装置はパネルを有している。このパネルは、規則的に間隔を置いて配された画素の行および列のマトリックスアレイを有している。この画素は区画１で示されており、エレクトロルミネセント表示素子２と、表示素子に関連するスイッチング手段と、を有しており、交差する行（選択）アドレス導体４と列（データ）アドレス導体６との組の間の交差部に位置している。簡単のため、図１には数個の画素のみが示されている。実際には、数百行および数百列の画素がある。画素１は、行アドレス導体と列アドレス導体との組を介して、周辺駆動回路によりアドレスされる。この周辺駆動回路は、行ドライバ回路即ち走査ドライバ回路８と列ドライバ回路即ちデータドライバ回路９とを有しており、これら回路８および９は、対応する組の導体の端部に接続されている。
【０００５】
エレクトロルミネセント表示素子２は有機発光ダイオードを有している。この有機発光ダイオードは、ここではダイオード素子（ＬＥＤ）で表されており、一組の電極を有している。この一組の電極の間には、有機エレクトロルミネセント材料の一つ以上の層が挟まれている。マトリックスアレイの表示素子は、表示素子に関連するアクティブマトリックス回路とともに、絶縁支持体の一方の側に支持されている。表示素子のカソード又はアノードは、透明導電材料から形成されている。支持体はガラスなどの透明材料から形成されており、表示素子２の、基板に最も近い電極は、エレクトロルミネセント層が発する光がこの電極および支持体を透過し支持体の反対側にいる観察者に見えるように、ＩＴＯなどの透明導電材料から構成される。
【０００６】
図２は、電圧アドレス型動作をする最も基本的な画素と駆動回路の構造を、簡略化して模式的に示す。各画素１は、ＥＬ表示素子２と、表示素子に関連するドライバ回路と、を有している。ドライバ回路は、行導体４の行アドレスパルスによってオンになるアドレストランジスタ１６を有している。アドレストランジスタ１６がオンになると、列導体６の電圧は画素の残りの部分に送られる。特に、アドレストランジスタ１６は、列導体電圧を電流源２０に供給する。この電流源２０は、駆動トランジスタ２２と、記憶コンデンサ２４と、を有している。列電圧は駆動トランジスタ２２のゲートに供給され、このゲートは、行アドレスパルスが終了した後も、記憶コンデンサ２４によって当該列電圧に保持される。
【０００７】
この回路の駆動トランジスタ２２はｐ型ＴＦＴで実現されており、記憶コンデンサ２４は駆動トランジスタ２２のゲート−ソース電圧を固定する。これにより、一定のソース−ドレイン電流がトランジスタを流れ、したがって、画素の所望の電流源動作が得られる。
【０００８】
上記の基本的な画素回路において、ポリシリコンを用いた回路に対しては、トランジスタのチャネルでのポリシリコングレインの統計分布によって、トランジスタのしきい電圧にばらつきがある。しかし、ポリシリコントランジスタは、電流および電圧のストレスがかかっている状態においては、或る程度は安定であり、このため、しきい電圧は実質的に一定のままである。
【０００９】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の経年変化の違いもある。これは、電流ストレスを受けた後に発光材料の効率が低下するためである。ほとんどの場合、ＬＥＤに多くの電流および電荷が流れるほど、効率は低下する。
【００１０】
ＬＥＤ材料の経年変化を補償する電圧アドレス型画素回路も提案されている。例えば、画素が光検出素子を有する種々の画素回路が提案されている。この光検出素子は、表示素子の光出力に応答し、アドレス期間の間のディスプレイの光出力を制御するように、その光出力に応答して記憶コンデンサに蓄積された電荷をリークするよう動作する。
【００１１】
図３および図４は、この目的のための画素レイアウトの例を示す。このタイプの画素構造の他の例は、ＷＯ０１／２０５９１号およびＥＰ１０９６４６６号に詳述されている。
【００１２】
図３の画素回路において、フォトダイオード２７はコンデンサ２４（Ｃｄａｔａ）に記憶されたゲート電圧をディスチャージし、輝度を低下させる。ＥＬ表示素子２は、駆動トランジスタ２２（Ｔｄｒｉｖｅ）のゲート電圧がしきい電圧に到達すると、発光せず、このとき、記憶コンデンサ２４はディスチャージを停止する。電荷がフォトダイオード２７からリークする速度は、表示素子の出力の関数であり、このため、フォトダイオード２７は、光検出フィードバックデバイスとして機能する。駆動トランジスタ２２がオフに切り替ると、表示素子のアノード電圧が低下してディスチャージトランジスタ２９（Ｔｄｉｓｃｈａｒｇｅ）をオンにし、このため、記憶コンデンサ２４の残りの電荷が素早く消失され、発光がオフに切り替えられる。
【００１３】
ゲート−ソース電圧を保持するコンデンサがディスチャージされるので、表示素子の駆動電流は次第に小さくなる。したがって、輝度は小さくなる。これにより、平均光強度が小さくなる。
【００１４】
図４は、本出願人が提案した回路を示しており、この回路は、連続的に光出力を与えてこの光出力に依存した時間でオフに切り替わるものである。
【００１５】
駆動トランジスタ２２のゲート−ソース電圧は、やはり記憶コンデンサ２４（Ｃｓｔｏｒｅ）で保持される。しかし、この回路では、コンデンサ２４は、チャージライン３２から、チャージトランジスタ３４によって、一定電圧にチャージされる。したがって、表示素子が照射するときに、駆動トランジスタ２２を画素のデータ入力に依存しない一定レベルで駆動する。輝度は、デューティサイクルを変えることにって、特に、駆動トランジスタがオフになる時間を変えることによって、制御される。
【００１６】
駆動トランジスタ２２は、記憶コンデンサ２４をディスチャージするディスチャージトランジスタ３６によって、オフになる。ディスチャージトランジスタ３６がオンになると、コンデンサ２４は素早くディスチャージされ、駆動トランジスタはオフになる。
【００１７】
ディスチャージトランジスタ３６は、そのゲート電圧が十分な大きさの電圧に到達すると、オンになる。フォトダイオード２７は表示素子２により光が当てられて、やはり、表示素子２の光出力に依存した光電流を発生する。この光電流はディスチャージコンデンサ４０（Ｃｄａｔａ）をチャージし、或る時刻で、コンデンサ４０に印加される電圧は、ディスチャージトランジスタ３６のしきい電圧に到達し、これによってトランジスタ３６はオンになる。オンになる時間は、コンデンサ４０に元々蓄積されている電荷と、光電流と、に依存し、さらには、表示素子の光出力に依存する。ディスチャージコンデンサは、初めはデータ電圧を記憶しており、このため、初期データと光学フィードバックとの両方が回路のデューティサイクルに影響を与える。
【００１８】
これらの回路は両方とも、ディスチャージトランジスタのターンオン速度によって制約を受け、回路の補正能力に一定の小さな誤差を生じさせる。図３の光学フィードバック補償回路の性能も、光（グレー）レベルが低ければ、良好なものではない。これは光学フィードバックが補正を光に依存しているからであり、したがって、光がほとんどなければ、素早い補正動作が行われない。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
フレーム時間は有限であるので、画素の輝度が高い場合よりも、補正は不十分になる。
【課題を解決するための手段】
【００２０】
本発明によれば、画素のアレイを有するアクティブマトリックス表示装置が提供される。上記各画素は、
電流駆動型発光表示素子、
上記電流駆動型表示素子を流れる電流を運ぶための駆動トランジスタ、
上記駆動トランジスタのアドレッシングを制御するために使用される電圧を記憶する記憶コンデンサ、
上記表示素子の光出力に従って上記駆動トランジスタを制御するために、上記記憶コンデンサのディスチャージを制御する光依存デバイス、および
上記駆動トランジスタに関連する回路であって、上記記憶コンデンサが上記光依存デバイスの出力に応答してディスチャージされる場合に上記記憶コンデンサのディスチャージの速度を増加させるための、上記駆動トランジスタに関連する回路、
を有する。
【００２１】
したがって、本発明のアクティブマトリックス表示装置は、光学フィードバックを使用して記憶コンデンサのディスチャージを制御するが、追加の回路素子を使用してコンデンサのディスチャージの速度を改善しており、したがって、光学フィードバックシステムが駆動トランジスタをオフにするように動作する場合に駆動トランジスタのスイッチオフが改善されている。
【００２２】
本質的に、本発明は、画素内のゲインシステムを利用して、全てのグレーレベルにおいて、経年変化の差異を確実に補正する。したがって、本発明の駆動トランジスタに関連する回路は、記憶コンデンサのディスチャージが遅いことによって引き起こされる光誤差から生じる全てのグレーレベルでの回路性能を向上させる。
【００２３】
記憶コンデンサは、実現例に依存して、データ電圧用の記憶コンデンサであってもよく、固定電圧用の記憶コンデンサであってもよい。
【００２４】
アクティブマトリックス表示装置は、記憶コンデンサが徐々にディスチャージされるように動作してもよい。あるいは、上記記憶コンデンサをディスチャージするディスチャージトランジスタを備えて、これにより駆動トランジスタをオフに切り替えることができる。この動作は素早く行われ、このとき、回路は、デューティーサイクル制御システムとして機能する。
【００２５】
特に、上記光依存デバイスは、上記ディスチャージトランジスタがオフ状態からオン状態に切り替るタイミングを制御することができ、上記ディスチャージトランジスタは、このディスチャージトランジスタのゲートと定電圧ラインとの間に備えられたディスチャージコンデンサチャージ又はディスチャージする。
【００２６】
上記駆動トランジスタに関連する回路は、上記駆動トランジスタに直列接続された第２のトランジスタを有し、上記第２のトランジスタと上記駆動トランジスタとが、インバータ回路を形成し、上記インバータ回路の出力によって上記表示素子を駆動してもよい。このようにして、コンデンサのディスチャージを制御する信号にゲインが与えられ、これにより、ディスチャージの速度を増加することが可能となる。
【００２７】
上記駆動トランジスタに関連する回路がインバータ回路を有し、上記インバータ回路の出力が上記駆動トランジスタを制御してもよい。上記インバータ回路はクロック制御されるものとすることができる。
【００２８】
ディスチャージトランジスタを使用する場合、上記駆動トランジスタに関連する回路は、インバータフィードバックトランジスタを有し、上記ディスチャージトランジスタは、上記フィードバックトランジスタのゲートに接続しており、上記フィードバックトランジスタは、上記ディスチャージトランジスタのゲートに接続していてもよい。この構造は、ディスチャージトランジスタが記憶キャパシタンスをディスチャージする速度を加速させる正帰還経路を規定する。
【００２９】
好ましくは、上記光依存デバイスは、ディスチャージ・フォトダイオードを有しており、上記各画素は、データ信号ラインと上記画素の入力部との間に接続されたアドレストランジスタを更に有していてもよい。
【００３０】
本発明は、例として、添付図面を基準にして記載されている。
【発明を実施するための最良の形態】
【００３１】
図５は、本発明で取り扱われる問題を説明するために使用される図であり、図４の回路を使用したときに各曲線の内側の面積により決定される２つのグレーレベルを示している。同じ問題は図３の回路にも該当するが、図３の回路では連続的な光出力の期間はない。斜線の領域は、ディスチャージトランジスタのターンオン時間によって生じる誤差である。これは全てのグレーレベルに対して一定であり、したがって、この誤差は、グレーレベルが小さい場合はもっと深刻なものになる。したがって、このターンオン時間を小さくすることによって、画素回路の性能を向上させることができる。
【００３２】
本発明は経年変化を補償するための光学フィードバックを用いた表示装置を提供する。この表示装置は、記憶コンデンサが光依存デバイスの出力に応答してディスチャージされるときの記憶コンデンサのディスチャージの速度を増加させるために、所定の回路が画素の駆動トランジスタに関係している。本発明は、本質的には、記憶コンデンサをディスチャージするために使用される信号のためのゲインステージを画素内に備えた画素デザインを提供するものである。
【００３３】
本発明の画素回路の一般化された図が、図６に示されており、図７は、図６の回路に使用される増幅器の機能を示している。
【００３４】
図６では、光学フィードバック回路素子（フォトダイオード、およびこのフォトダイオードによりディスチャージされるコンデンサ）と表示素子との間に、一つの増幅器６０が備えられている。図６の一般化された回路では、増幅器６０が画素の駆動トランジスタを有している。
【００３５】
図７に示すように、増幅器の機能は、光学フィードバックシステムが供給する制御信号に、よりシャープなカットオフを与えるものである。
【００３６】
この回路動作において、光依存型の光電流が、フレーム時間に渡ってデータ容量を線形的にチャージする。ある時点において、ハイゲインステージが、電源ラインを素早く切り替える。したがって、回路の補正誤差は、ゲインステージが電源ラインを切り替えるのに必要な時間によって定められ、この時間は、個々のディスチャージトランジスタのターンオン時間と比較して、非常に短くすることができる。したがって、この回路は、補正の度合いを改善することが可能である。
【００３７】
図８は、増幅器８０の入力電圧Ｖｉｎを上昇させるデータ容量が光電流によってディスチャージされ、その結果、図９に示すように、出力Ｖｏｕｔがhighからlowに切り替わる反転方式を一般化された形態で示している。図８の増幅器８０は、反転ハイゲインステージを表しているが、必ずしも標準のデジタルインバータには限られない。
【００３８】
フォトダイオードとデータコンデンサとの構造は、幾つかの方法で実現することができ、上述したのは、基本的な２つの実現例だけである。一般的には、これらの回路は、線形的に増加／減少する電圧Ｖｉｎを生成し、この電圧Ｖｉｎの増加／減少の速度は、ＯＬＥＤの輝度に依存する。
【００３９】
第３の一般的な方式は、クロック制御されたハイゲインステージを使用することである。これは、図１０および図１１に示されている。
【００４０】
図１０の回路は図６の回路に対応するが、増幅器１００は追加のクロック入力部１０２を有している。
【００４１】
この方式では、ハイゲインステージは、クロック（Ｃlk）が所定の状態（ハイ（high）、ロー（low）、又は遷移）になるまで、切り替ることは許されない。したがって、入力電圧Ｖｉｎが、ゲインステージを切り替えるのに十分な高い電圧である場合、ゲインステージが切り替るには、クロックが適切な状態に到達するのを待たなければならず、このとき、システムの精度は、フィールド期間当たりのクロックサイクルの数により制限を受ける。図１０のクロック制御される回路の構成するのは容易である。
【００４２】
本発明の詳細な多数の実現例を以下に示す。
【００４３】
第１の実現例が図１２に示されている。これは、駆動トランジスタに一定の駆動電圧を与える方式であり、したがって、上記のデューティサイクル方式である。
【００４４】
図１２の回路は図４の回路に対応しているが、フィードバックトランジスタ１２０（Ｔｆｅｅｄｂａｃｋ）が追加されている。他の回路素子の動作は記載されていない。
【００４５】
フィードバックトランジスタ１２０はｎ型ＴＦＴであり、このトランジスタ１２０は、ディスチャージトランジスタ３６（Ｔｄｉｓｃｈａｒｇｅ）がオンに切り替っているときに、オンに切り替り始める。トランジスタ１２０は、正帰還によるハイゲインを、データ記憶ノードに与える（このノードは、フォトダイオードとディスチャージコンデンサ４０（Ｃｄａｔａ）との間に存在している）。したがって、このフィードバック方式は増幅段として機能し、光学フィードバックシステムが記憶コンデンサのディスチャージを誘発すると、このフィードバック方式は記憶コンデンサのディスチャージの速度を増加させる。
【００４６】
この例では、ディスチャージトランジスタは高電源レールとフィードバックトランジスタのゲートとの間に接続されており、フィードバックトランジスタは、ディスチャージトランジスタのゲートと低電源レールとの間に接続されている。
【００４７】
（ディスチャージトランジスタが導通し始めて）フィードバックトランジスタがオンになると、ディスチャージトランジスタのゲート電圧をプルダウンし、これによって、ディスチャージトランジスタのターンオンが加速する。
【００４８】
この回路を用いて良好な黒状態を達成するためには、この回路は、駆動トランジスタＴｄｒｉｖｅとＬＥＤとの間に一個のスイッチを備える必要がある。このスイッチとトランジスタＴｓｗｉｔｃｈとが相補型である場合、このスイッチのアドレスラインを、トランジスタＴｓｗｉｔｃｈ（記憶コンデンサをチャージするトランジスタ）のアドレスラインに接続することができる。
【００４９】
第２の実現例は、図１３および図１４に示されている。
【００５０】
図１３では、図３のディスチャージトランジスタＴｄｉｓｃｈａｒｇｅが、駆動トランジスタ２２に直列に接続された第２のトランジスタ１３０によって置き換えられており、第２のトランジスタ１３０と駆動トランジスタ２２とがインバータ回路を形成している。インバータ回路の出力によって表示素子が駆動される。
【００５１】
このインバータ回路は効率的にゲインを提供する。
【００５２】
図１３の回路は、図３の回路と同じ方法で、記憶コンデンサのディスチャージを段階的に行う。
【００５３】
図１４は、図４の回路に同様の修正を行ったものを示しており、したがって、図１４の回路はデューティサイクル制御回路である。ディスチャージトランジスタと追加のトランジスタ１４０とによって、一つのインバータが備えられている。
【００５４】
図１５は、図１２のフィードバック回路と図１４のインバータ回路とを組み合わせた回路を示す。したがって、図１５の回路はインバータ段１５０とフィードバック段１５２とを有しており、インバータ段１５０とフィードバック段１５２との各々は、上記のように動作する。
【００５５】
この回路では、インバータ段１５０により与えられるゲインは、ＴｄｉｓｃｈａｒｇｅとＴｆｅｅｄｂａｃｋとのフィードバックコンビネーションによって、更に増幅され、非常に大きいゲインシステムが提供される。この回路を用いて良好な黒状態を達成するためには、この回路は、駆動ＴＦＴ ＴｄｒｉｖｅとＬＥＤとの間に一個のスイッチを有する必要がある。このスイッチとトランジスタＴｓｗｉｔｃｈとが相補型である場合、このスイッチのアドレスラインを、Ｔｓｗｉｔｃｈのアドレスラインに接続することができる。
【００５６】
ＬＥＤがオフになると、インバータを流れる持続電流が発生し、これは望ましくない。
【００５７】
図１６は同じような回路を示しているが、インバータ段１６０は、インバータの静的消費電力が生じないようにするため、別々に制御される２つのトランジスタ（ＴｏｆｆおよびＴｓｗｉｔｃｈ２）に分割されている。フィードバックシステムは符号１６２で示されている。トランジスタＴｏｆｆはコンデンサＣｄａｔａが十分にチャージされるとオンになり、これによって、正帰還システムが表示素子を素早くオフに切り替える。
【００５８】
トランジスタＴｓｗｉｔｃｈ２はアドレスされている間だけオンであり、それ以外はオフであり、このため、インバータ段の静的消費電力が低減する。
【００５９】
図１７は図１６の変形例を示しており、データコンデンサがフォトダイオードによってチャージではなくディスチャージされ、インバータ１７０およびフィードバックシステム１７２の配列が変わっている。これは、各回路が多くの方法で実現できることを示している。
【００６０】
図１８および図１９は、別のハイゲインシステムの２つの変形例を示す。これらの回路には、３つのインバータ１８０ａ、１８０ｂ、１８０ｃ、および１９０ａ、１９０ｂ、１９０ｃがある。第２のインバータ段は、第２のインバータ１８０ｂ、１９０ｂの入力部と第３のインバータの出力部との間に、正帰還接続部１８４、１９４を有している。
【００６１】
これらの実現例では、良好な黒状態を得るのに、チャージスイッチＴｓｗｉｔｃｈ、別個のコンデンサ、又は駆動トランジスタとＬＥＤとの間に追加のトランジスタは必要ない。データ列の電圧が、アドレス時に、これらの機能を自動的に果たす。
【００６２】
第２のインバータ段の出力は、駆動トランジスタのゲートを一方の電圧レールに接続することによって、駆動トランジスタのゲートを一定電圧に保持し、このため、記憶コンデンサは必要ない。インバータ回路が切り替わると、駆動トランジスタのゲートは、素早く反対側の電力レールに接続される。このタイミングは、やはり、コンデンサＣｄａｔａの初期データ電圧と光学フィードバックシステムとに依存する。
【００６３】
これらの回路では、データ記憶コンデンサは、駆動トランジスタのアドレスを制御するために使用される電圧を記憶する。しかし、先の回路のように、駆動トランジスタのゲート−ソース電圧を記憶するコンデンサは必要ない。
【００６４】
フィードバックを行う第２および第３のインバータは、ＳＲＡＭセルと考えることができる。ＴＦＴは、全て最小の大きさであり、したがって、回路に８個のトランジスタが存在していても、開口を設けることができる。
【００６５】
トランジスタの数は減らすことができ、例えば、この回路が、図２０に示す２つのインバータ段２００ａ、２００ｂを有する回路になるように、図１８の最後段のインバータ１８０ｃを除去することができる。第２のインバータ段２００ｂの入力部へのフィードバックは、駆動ドランジスタとＬＥＤとの間の接続部から行われる。駆動トランジスタとＬＥＤとの組み合わせは、最後段のインバータの役割をする。
【００６６】
データ容量をチャージする光電流によって生じる図１８〜図２０の第１のインバータ１８０ａ、１９０ａ、２００ａの入力部の電圧が（フレーム時間の一部の間）線形的に増加すると、第１のインバータは、ＳＲＡＭ部が切り替わるまで電流を流す。このインバータのＴＦＴを長くすると（Ｗ／Ｌ比を小さくする）、第１のインバータが流す電流の量が低減する。
【００６７】
図２１は、図１３の回路の修正例として、クロック制御型システムを示す。一個のインバータが、駆動トランジスタ２２と追加のトランジスタ２１０によって規定されている。このインバータは、入力電圧Ｖｉｎがこのインバータを切り替えるのに十分に高い電圧に到達した場合に、クロック信号Ｃlkがhighになってから、このインバータが状態を変化させてＬＥＤをオフにすることができるように、一個のトランジスタ２１２によってクロック制御される。
【００６８】
斯かるシステムでは、１フレーム時間内のクロックサイクルの数は、グレーレベルの数の少なくとも２倍よりも大きい必要がある。
【００６９】
上記の回路は、ＯＬＥＤディスプレイの経年変化の差異を十分に補正し、幾つかの場合では、フル輝度において、ＯＬＥＤ効率が５０％劣化しても、補正は０．５％以内であることがシミュレーションによって示されている。もっと小さいグレーレベルでは、性能はほんのわずかに変化するだけである。
【００７０】
上記の全ての回路は、非常に低い電圧レベル（例えば、５Ｖ）で実現することができ、したがって、消費電力は、ＬＥＤを動作させるのに必要な電流および電圧によってほぼ決まる。したがって、本発明は、焼き付きがなく低電力が重要である用途に適している。
【００７１】
上記の回路はＴＦＴの不均一性を補償するのではないが、多くの用途では、ＴＦＴの不均一性は、経年変化の影響よりもそれほど重大なことではない。
【００７２】
上の例では、光依存素子はフォトダイオードであるが、画素回路はフォトトランジスタ又はフォトレジスタを使用して作ってもよい。本発明の回路は、いろいろなトランジスタ半導体技術を使用して実現することができる。たくさんの変形例が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン、および半導体ポリマーも可能である。これらの変形例は、全て、特許請求の範囲に記載された本発明の範囲内に存在している。
【００７３】
上記の幾つかの回路では、フォトダイオード（又は、他の光検出素子）を使用して、駆動トランジスタのゲート電圧を保持するコンデンサを直接にディスチャージしており、他のデューティサイクル制御回路では、フォトダイオードを使用して、ディスチャージトランジスタを制御する追加のコンデンサをディスチャージしている。各々の場合において、光依存デバイスは、駆動トランジスタのゲート電圧を保持する記憶コンデンサのディスチャージを直接又は間接に制御し、これによって、光依存デバイスは、表示素子の光出力に従って駆動トランジスタを制御している。したがって、上記の全ての回路の例は、記憶コンデンサのディスチャージを制御する光依存デバイスを有しており、これによって、表示素子の光出力に従って駆動トランジスタを制御している。
【００７４】
表示デバイスは、ポリマーＬＥＤデバイス、有機ＬＥＤデバイス、蛍光体を含む材料、および他の発光構造とすることができる。
【００７５】
当業者には、いろいろな他の修正例が明らかである。
【図面の簡単な説明】
【００７６】
【図１】既知のＥＬ表示装置を示す図である。
【図２】ＥＬ表示装置の画素を電流によりアドレスする既知の画素回路の簡略化した概略図である。
【図３】経年変化の差異を補償する第１の既知の画素のデザインを示す図である。
【図４】経年変化の差異を補償する第２の既知の画素のデザインを示す図である。
【図５】以前に提案された光学フィードバック回路に関連する問題を説明するために使用される図である。
【図６】本発明による画素回路の第１の一般化した例を示す図である。
【図７】図６の回路の動作説明に使用される図である。
【図８】本発明による画素回路の第２の一般化した例を示す図である。
【図９】図８の回路の動作説明に使用される図である。
【図１０】本発明による画素回路の第３の一般化した例を示す図である。
【図１１】図１０の回路の動作説明に使用される図である。
【図１２】本発明の詳細な第１の画素回路を示す図である。
【図１３】本発明の詳細な第２の画素回路を示す図である。
【図１４】本発明の詳細な第３の画素回路を示す図である。
【図１５】本発明の詳細な第４の画素回路を示す図である。
【図１６】本発明の詳細な第６の画素回路を示す図である。
【図１７】本発明の詳細な第７の画素回路を示す図である。
【図１８】本発明の詳細な第８の画素回路を示す図である。
【図１９】本発明の詳細な第９の画素回路を示す図である。
【図２０】本発明の詳細な第１０の画素回路を示す図である。
【図２１】本発明の詳細な第１１の画素回路を示す図である。
【特許請求の範囲】
【請求項１】
画素のアレイを有するアクティブマトリックス表示装置であって、
前記各画素が、
電流駆動型発光表示素子、
前記電流駆動型表示素子を流れる電流を運ぶための駆動トランジスタ、
前記駆動トランジスタのアドレッシングを制御するために使用される電圧を記憶する記憶コンデンサ、
前記表示素子の光出力に従って前記駆動トランジスタを制御するために、前記記憶コンデンサのディスチャージを制御する光依存デバイス、および
前記駆動トランジスタに関連する回路であって、前記記憶コンデンサが前記光依存デバイスの出力に応答してディスチャージされる場合に前記記憶コンデンサのディスチャージの速度を増加させるための、前記駆動トランジスタに関連する回路、
を有する、アクティブマトリックス表示装置。
【請求項２】
前記駆動トランジスタをオフに切り替えるために、前記記憶コンデンサをディスチャージするディスチャージトランジスタを更に有する、請求項１に記載のアクティブマトリックス表示装置。
【請求項３】
前記光依存デバイスは、前記ディスチャージトランジスタがオフ状態からオン状態に切り替るタイミングを制御する、請求項２に記載のアクティブマトリックス表示装置。
【請求項４】
前記ディスチャージトランジスタのゲートと定電圧ラインとの間に、ディスチャージコンデンサが備えられており、
前記光依存デバイスは、前記ディスチャージコンデンサをチャージ又はディスチャージする、請求項２又は３に記載のアクティブマトリックス表示装置。
【請求項５】
前記駆動トランジスタに関連する回路は、前記駆動トランジスタに直列接続された第２のトランジスタを有し、前記第２のトランジスタと前記駆動トランジスタとが、インバータ回路を形成し、前記インバータ回路の出力によって前記表示素子が駆動する、請求項１に記載のアクティブマトリックス表示装置。
【請求項６】
前記駆動トランジスタに関連する回路は、インバータ回路を有し、
前記インバータ回路の出力が前記駆動トランジスタを制御する、請求項１〜４のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項７】
前記インバータ回路はクロック制御される、請求項６に記載のアクティブマトリックス表示装置。
【請求項８】
前記駆動トランジスタに関連する回路は、フィードバックトランジスタを有し、
前記ディスチャージトランジスタは、前記フィードバックトランジスタのゲートに接続しており、前記フィードバックトランジスタは、前記ディスチャージトランジスタのゲートに接続している、請求項１〜７のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項９】
前記光依存デバイスは、ディスチャージ・フォトダイオードを有する、請求項１〜８のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１０】
前記各画素は、データ信号ラインと前記画素の入力部との間に接続されたアドレストランジスタを更に有する、請求項１〜９のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１１】
前記駆動トランジスタは、電源ラインと前記表示素子との間に接続されている、請求項１〜１０のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１２】
前記記憶コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続されている、請求項１１に記載のアクティブマトリックス表示装置。
【請求項１】
画素のアレイを有するアクティブマトリックス表示装置であって、
前記各画素が、
電流駆動型発光表示素子、
前記電流駆動型表示素子を流れる電流を運ぶための駆動トランジスタ、
前記駆動トランジスタのアドレッシングを制御するために使用される電圧を記憶する記憶コンデンサ、
前記表示素子の光出力に従って前記駆動トランジスタを制御するために、前記記憶コンデンサのディスチャージを制御する光依存デバイス、および
前記駆動トランジスタに関連する回路であって、前記記憶コンデンサが前記光依存デバイスの出力に応答してディスチャージされる場合に前記記憶コンデンサのディスチャージの速度を増加させるための、前記駆動トランジスタに関連する回路、
を有する、アクティブマトリックス表示装置。
【請求項２】
前記駆動トランジスタをオフに切り替えるために、前記記憶コンデンサをディスチャージするディスチャージトランジスタを更に有する、請求項１に記載のアクティブマトリックス表示装置。
【請求項３】
前記光依存デバイスは、前記ディスチャージトランジスタがオフ状態からオン状態に切り替るタイミングを制御する、請求項２に記載のアクティブマトリックス表示装置。
【請求項４】
前記ディスチャージトランジスタのゲートと定電圧ラインとの間に、ディスチャージコンデンサが備えられており、
前記光依存デバイスは、前記ディスチャージコンデンサをチャージ又はディスチャージする、請求項２又は３に記載のアクティブマトリックス表示装置。
【請求項５】
前記駆動トランジスタに関連する回路は、前記駆動トランジスタに直列接続された第２のトランジスタを有し、前記第２のトランジスタと前記駆動トランジスタとが、インバータ回路を形成し、前記インバータ回路の出力によって前記表示素子が駆動する、請求項１に記載のアクティブマトリックス表示装置。
【請求項６】
前記駆動トランジスタに関連する回路は、インバータ回路を有し、
前記インバータ回路の出力が前記駆動トランジスタを制御する、請求項１〜４のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項７】
前記インバータ回路はクロック制御される、請求項６に記載のアクティブマトリックス表示装置。
【請求項８】
前記駆動トランジスタに関連する回路は、フィードバックトランジスタを有し、
前記ディスチャージトランジスタは、前記フィードバックトランジスタのゲートに接続しており、前記フィードバックトランジスタは、前記ディスチャージトランジスタのゲートに接続している、請求項１〜７のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項９】
前記光依存デバイスは、ディスチャージ・フォトダイオードを有する、請求項１〜８のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１０】
前記各画素は、データ信号ラインと前記画素の入力部との間に接続されたアドレストランジスタを更に有する、請求項１〜９のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１１】
前記駆動トランジスタは、電源ラインと前記表示素子との間に接続されている、請求項１〜１０のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１２】
前記記憶コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続されている、請求項１１に記載のアクティブマトリックス表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公表番号】特表２００７−５２９７７４（Ｐ２００７−５２９７７４Ａ）
【公表日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００７−５０３４４９（Ｐ２００７−５０３４４９）
【出願日】平成１７年２月２８日（２００５．２．２８）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５０７２８
【国際公開番号】ＷＯ２００５／０９１２６８
【国際公開日】平成１７年９月２９日（２００５．９．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１７年２月２８日（２００５．２．２８）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５０７２８
【国際公開番号】ＷＯ２００５／０９１２６８
【国際公開日】平成１７年９月２９日（２００５．９．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]