アレイアンテナ
【課題】従来に比べ全体の寸法や重量を小さくでき、また安価にもできる、ディジタルによるビームフォーミング方式を採用したアレイアンテナを提供することである。
【解決手段】この発明に従ったアレイアンテナは、複数のアンテナ素子１０と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路１２と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路１４と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路１６と、を備えており、前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器１６Ａと、スイッチ回路及び遅延回路１６Ｂを含む乗算回路と、を備えている、ことを特徴としている。
【解決手段】この発明に従ったアレイアンテナは、複数のアンテナ素子１０と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路１２と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路１４と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路１６と、を備えており、前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器１６Ａと、スイッチ回路及び遅延回路１６Ｂを含む乗算回路と、を備えている、ことを特徴としている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アレイアンテナに関する。
【背景技術】
【０００２】
近年、搭載用空中線装置の分野においては、レーダシステムの高性能化の要求の高まりから、高機能で高性能なディジタルによるビームフォーミング方式を採用したアレイアンテナ、即ちＤＢＦアンテナ、を採用したいという要望が高まっている。
【０００３】
しかしながら、従来のＤＢＦアンテナは、特開平１０−２０９７５０号公報（特許文献１）及び特開２００６−１７４３３３号公報（特許文献２）から知られている如く、周波数変換回路やパターン合成を行なう複素乗算回路をアンテナ素子の数だけ必要としていたのでＤＢＦアンテナの全体の寸法や重量が大きく、また非常に高価でもあったので、搭載用空中線装置としては特殊な用途の為にしか採用されていない。
【特許文献１】特開平１０−２０９７５０号公報
【特許文献２】特開２００６−１７４３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は上記事情の下でなされ、この発明の目的は、従来に比べ全体の寸法や重量を小さくでき、また安価にもできる、ディジタルによるビームフォーミング方式を採用したアレイアンテナを提供することである。
【課題を解決するための手段】
【０００５】
上述したこの発明の目的を達成する為に、この発明に従ったアレイアンテナは、複数のアンテナ素子と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路と、を備えたアレイアンテナであって、前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えている、ことを特徴としている。
【発明の効果】
【０００６】
上述した如く構成されたことを特徴とするこの発明に従ったアレイアンテナでは、複数のアンテナ素子の夫々からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えているので、従来に比べ全体の寸法や重量を小さくでき、また安価にもできる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の一実施の形態に従ったアレイアンテナについて添付の図面を参照しながら詳細に説明する。
【０００８】
図１中に図示されている如く、この発明の一実施の形態に従ったアレイアンテナは、複数のアンテナ素子１０と、アンテナ素子１０からの受信信号をディジタルに変換するアナログ・ディジタル変換回路１２と、各アンテナ素子１０からのディジタル化された受信信号を遅延する遅延回路１４と、各アンテナ素子１０からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路１６と、を備えている。
【０００９】
ここにおいて、アンテナ素子１０，アナログ・ディジタル変換回路１２，そして遅延回路１４の夫々の構成は公知である。また、シストリックとは、並列処理をすることである。
【００１０】
図２の（Ａ）中には図１中に図示されている複素乗算回路１６が拡大して図示されている。複素乗算回路１６は、複数のアンテナ素子１０からのディジタル化され遅延された複数の受信信号ａ，ｂ，ｃ，ｄに対し、１つの複素乗算器１６Ａとスイッチ回路及び遅延回路１６Ｂを含む乗算回路と、を備えている。
【００１１】
スイッチ回路は、複数の複数のアンテナ素子１０からのディジタル化され遅延された複数の受信信号ａ，ｂ，ｃ，ｄが入力される複数の入力端０，１，２，３を有する第１のスイッチＳＷ１を含む。第１のスイッチＳＷ１の１つの出力端は複素乗算器１６Ａに接続され、複素乗算器１６Ａの１つの出力端はスイッチ回路の第３のスイッチＳＷ３の１つの入力端に接続され、第３のスイッチＳＷ３の２つの出力端の一方０は遅延回路１６Ｂを介してスイッチ回路の第４のスイッチＳＷ４の１つの入力端に接続され、第４のスイッチＳＷ４の２つの出力端の一方０は第１のスイッチＳＷ１のもう１つの入力端４に接続され、第４のスイッチＳＷ４の他方の出力端１はスイッチ回路の第２のスイッチＳＷ２の２つの入力端の一方１に接続され、第２のスイッチＳＷ２の１つの出力端は複素乗算器１６Ａに接続され、第３のスイッチＳＷ３の２つの出力端の他方１はこの複素乗算回路１６の出力端となっていて、そして、第２のスイッチＳＷ２の２つの入力端の他方０は、別の複素乗算回路１６の出力端と接続可能な入力端となっている。
【００１２】
スイッチ回路のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、図２の（Ｂ）中に示されている如く機能し、複数の受信信号ａ，ｂ，ｃ，ｄを順次乗算して合成データＧを作成し、最後にこの合成データＧを複素乗算回路１６の出力端（第３のスイッチＳＷ３の２つの出力端の他方１）から出力する。そしてこの際に、この複素乗算回路１６の入力端（第２のスイッチＳＷ２の２つの入力端の他方０）に別の複素乗算回路１６の出力端からの合成データＧが入力していれば、この複素乗算回路１６の合成データＧに別の複素乗算回路１６の出力端からの合成データＧが乗算されてこの複素乗算回路１６の出力端（第３のスイッチＳＷ３の２つの出力端の他方１）から出力される。
【００１３】
この一実施の形態に従ったアレイアンテナでは、図１中に図示されている如く複数のアンテナ素子１０が複数のグループに分けられ、各グループに所属する複数のアンテナ素子１０が１つの複素乗算回路１６に接続されて１つの複素乗算回路１６が各グループに所属する複数のアンテナ素子１０から複数の受信信号ａ，ｂ，ｃ，ｄを順次乗算して合成データＧを作成して出力する。図３中に図示されている如く、各グループに所属する複数のアンテナ素子１０の複数の受信信号ａ，ｂ，ｃ，ｄからの合成データＧの作成は、各グループにおいて相互に並行に実行され、そして各グループにおいて作成された合成データＧも順次乗算されて、最後にこの一実施の形態に従ったアレイアンテナの複数のアンテナ素子１０の全体からの受信信号に基づいたこの一実施の形態に従ったアレイアンテナの全体の合成ビームが作成される。
【００１４】
この実施の形態のアレイアンテナでは、複数のアンテナ素子１０の夫々に対応して複数の複素乗算回路が接続されていて複数の複素乗算回路の１つ１つからの出力が順次合成されてアレイアンテナの全体の合成ビームが作成される従来のアレイアンテナに比べて、複数のアンテナ素子１０よりも遥かに少ない数の複素乗算回路しか必要としないので全体の寸法や重量を小さくでき、安価である。しかも、これら従来よりも遥かに少ない数の複素乗算回路が相互に並行して夫々が対応する複数のアンテナ素子１０の受信信号から合成データを作成、さらにこれら少ない数の複素乗算回路が作成した複数の合成データを順次乗算してアレイアンテナの全体の合成ビームを作成しているので、合成ビームの作成に要する時間も短い。
【００１５】
なお、アナログ・ディジタル変換回路１２の前に複数のアンテナ素子１０からの受信信号をアナログで合成するアナログ合成回路を備えることも出来る。この場合には、複数のアンテナ素子１０の夫々に対応してアナログ・ディジタル変換回路１２及び遅延回路１４を設ける必要がなくなり、この実施の形態のアレイアンテナの全体の寸法や重量をさらに小さくでき、当然さらに安価にできる。
【図面の簡単な説明】
【００１６】
【図１】この発明の一実施の形態に従ったアレイアンテナの構成を概略的に示す図である。
【図２】（Ａ）は図１中の複素演算回路の構成を拡大して示す図であり、 （Ｂ）は（Ａ）の複素演算回路の複数のスイッチの動作を説明するための図である。
【図３】図１のアレイアンテナにおける複数の複素乗算回路からデータの出力タイミングを概略的に示す図である。
【符号の説明】
【００１７】
１０…アンテナ素子、１２…アナログ・ディジタル変換回路、１４…遅延回路、１６…複素乗算回路、１６Ａ…複素乗算器、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ（スイッチ回路）、１６Ｂ遅延回路。
【技術分野】
【０００１】
この発明は、アレイアンテナに関する。
【背景技術】
【０００２】
近年、搭載用空中線装置の分野においては、レーダシステムの高性能化の要求の高まりから、高機能で高性能なディジタルによるビームフォーミング方式を採用したアレイアンテナ、即ちＤＢＦアンテナ、を採用したいという要望が高まっている。
【０００３】
しかしながら、従来のＤＢＦアンテナは、特開平１０−２０９７５０号公報（特許文献１）及び特開２００６−１７４３３３号公報（特許文献２）から知られている如く、周波数変換回路やパターン合成を行なう複素乗算回路をアンテナ素子の数だけ必要としていたのでＤＢＦアンテナの全体の寸法や重量が大きく、また非常に高価でもあったので、搭載用空中線装置としては特殊な用途の為にしか採用されていない。
【特許文献１】特開平１０−２０９７５０号公報
【特許文献２】特開２００６−１７４３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明は上記事情の下でなされ、この発明の目的は、従来に比べ全体の寸法や重量を小さくでき、また安価にもできる、ディジタルによるビームフォーミング方式を採用したアレイアンテナを提供することである。
【課題を解決するための手段】
【０００５】
上述したこの発明の目的を達成する為に、この発明に従ったアレイアンテナは、複数のアンテナ素子と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路と、を備えたアレイアンテナであって、前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えている、ことを特徴としている。
【発明の効果】
【０００６】
上述した如く構成されたことを特徴とするこの発明に従ったアレイアンテナでは、複数のアンテナ素子の夫々からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えているので、従来に比べ全体の寸法や重量を小さくでき、また安価にもできる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の一実施の形態に従ったアレイアンテナについて添付の図面を参照しながら詳細に説明する。
【０００８】
図１中に図示されている如く、この発明の一実施の形態に従ったアレイアンテナは、複数のアンテナ素子１０と、アンテナ素子１０からの受信信号をディジタルに変換するアナログ・ディジタル変換回路１２と、各アンテナ素子１０からのディジタル化された受信信号を遅延する遅延回路１４と、各アンテナ素子１０からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路１６と、を備えている。
【０００９】
ここにおいて、アンテナ素子１０，アナログ・ディジタル変換回路１２，そして遅延回路１４の夫々の構成は公知である。また、シストリックとは、並列処理をすることである。
【００１０】
図２の（Ａ）中には図１中に図示されている複素乗算回路１６が拡大して図示されている。複素乗算回路１６は、複数のアンテナ素子１０からのディジタル化され遅延された複数の受信信号ａ，ｂ，ｃ，ｄに対し、１つの複素乗算器１６Ａとスイッチ回路及び遅延回路１６Ｂを含む乗算回路と、を備えている。
【００１１】
スイッチ回路は、複数の複数のアンテナ素子１０からのディジタル化され遅延された複数の受信信号ａ，ｂ，ｃ，ｄが入力される複数の入力端０，１，２，３を有する第１のスイッチＳＷ１を含む。第１のスイッチＳＷ１の１つの出力端は複素乗算器１６Ａに接続され、複素乗算器１６Ａの１つの出力端はスイッチ回路の第３のスイッチＳＷ３の１つの入力端に接続され、第３のスイッチＳＷ３の２つの出力端の一方０は遅延回路１６Ｂを介してスイッチ回路の第４のスイッチＳＷ４の１つの入力端に接続され、第４のスイッチＳＷ４の２つの出力端の一方０は第１のスイッチＳＷ１のもう１つの入力端４に接続され、第４のスイッチＳＷ４の他方の出力端１はスイッチ回路の第２のスイッチＳＷ２の２つの入力端の一方１に接続され、第２のスイッチＳＷ２の１つの出力端は複素乗算器１６Ａに接続され、第３のスイッチＳＷ３の２つの出力端の他方１はこの複素乗算回路１６の出力端となっていて、そして、第２のスイッチＳＷ２の２つの入力端の他方０は、別の複素乗算回路１６の出力端と接続可能な入力端となっている。
【００１２】
スイッチ回路のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、図２の（Ｂ）中に示されている如く機能し、複数の受信信号ａ，ｂ，ｃ，ｄを順次乗算して合成データＧを作成し、最後にこの合成データＧを複素乗算回路１６の出力端（第３のスイッチＳＷ３の２つの出力端の他方１）から出力する。そしてこの際に、この複素乗算回路１６の入力端（第２のスイッチＳＷ２の２つの入力端の他方０）に別の複素乗算回路１６の出力端からの合成データＧが入力していれば、この複素乗算回路１６の合成データＧに別の複素乗算回路１６の出力端からの合成データＧが乗算されてこの複素乗算回路１６の出力端（第３のスイッチＳＷ３の２つの出力端の他方１）から出力される。
【００１３】
この一実施の形態に従ったアレイアンテナでは、図１中に図示されている如く複数のアンテナ素子１０が複数のグループに分けられ、各グループに所属する複数のアンテナ素子１０が１つの複素乗算回路１６に接続されて１つの複素乗算回路１６が各グループに所属する複数のアンテナ素子１０から複数の受信信号ａ，ｂ，ｃ，ｄを順次乗算して合成データＧを作成して出力する。図３中に図示されている如く、各グループに所属する複数のアンテナ素子１０の複数の受信信号ａ，ｂ，ｃ，ｄからの合成データＧの作成は、各グループにおいて相互に並行に実行され、そして各グループにおいて作成された合成データＧも順次乗算されて、最後にこの一実施の形態に従ったアレイアンテナの複数のアンテナ素子１０の全体からの受信信号に基づいたこの一実施の形態に従ったアレイアンテナの全体の合成ビームが作成される。
【００１４】
この実施の形態のアレイアンテナでは、複数のアンテナ素子１０の夫々に対応して複数の複素乗算回路が接続されていて複数の複素乗算回路の１つ１つからの出力が順次合成されてアレイアンテナの全体の合成ビームが作成される従来のアレイアンテナに比べて、複数のアンテナ素子１０よりも遥かに少ない数の複素乗算回路しか必要としないので全体の寸法や重量を小さくでき、安価である。しかも、これら従来よりも遥かに少ない数の複素乗算回路が相互に並行して夫々が対応する複数のアンテナ素子１０の受信信号から合成データを作成、さらにこれら少ない数の複素乗算回路が作成した複数の合成データを順次乗算してアレイアンテナの全体の合成ビームを作成しているので、合成ビームの作成に要する時間も短い。
【００１５】
なお、アナログ・ディジタル変換回路１２の前に複数のアンテナ素子１０からの受信信号をアナログで合成するアナログ合成回路を備えることも出来る。この場合には、複数のアンテナ素子１０の夫々に対応してアナログ・ディジタル変換回路１２及び遅延回路１４を設ける必要がなくなり、この実施の形態のアレイアンテナの全体の寸法や重量をさらに小さくでき、当然さらに安価にできる。
【図面の簡単な説明】
【００１６】
【図１】この発明の一実施の形態に従ったアレイアンテナの構成を概略的に示す図である。
【図２】（Ａ）は図１中の複素演算回路の構成を拡大して示す図であり、 （Ｂ）は（Ａ）の複素演算回路の複数のスイッチの動作を説明するための図である。
【図３】図１のアレイアンテナにおける複数の複素乗算回路からデータの出力タイミングを概略的に示す図である。
【符号の説明】
【００１７】
１０…アンテナ素子、１２…アナログ・ディジタル変換回路、１４…遅延回路、１６…複素乗算回路、１６Ａ…複素乗算器、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ（スイッチ回路）、１６Ｂ遅延回路。
【特許請求の範囲】
【請求項１】
複数のアンテナ素子と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路と、を備えたアレイアンテナであって、
前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えている、
ことを特徴とするアレイアンテナ。
【請求項２】
前記アナログ・ディジタル変換回路の前に複数のアンテナ素子からの受信信号をアナログで合成するアナログ合成回路を備えている、ことを特徴とする請求項１に従っているアレイアンテナ。
【請求項１】
複数のアンテナ素子と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路と、を備えたアレイアンテナであって、
前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、１つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えている、
ことを特徴とするアレイアンテナ。
【請求項２】
前記アナログ・ディジタル変換回路の前に複数のアンテナ素子からの受信信号をアナログで合成するアナログ合成回路を備えている、ことを特徴とする請求項１に従っているアレイアンテナ。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２４６５４７（Ｐ２００９−２４６５４７Ａ）
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願番号】特願２００８−８８６６２（Ｐ２００８−８８６６２）
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]