エレクトロルミネッセンス表示装置
アクティブマトリクスエレクトロルミネッセンス表示装置は、表示素子のアレイを有する。各々の画素において、第１スイッチは電源ラインから表示素子に電力を接続し、第２スイッチは電流測定電源ラインから表示素子に電流を流す。駆動トランジスタに供給されるゲート電圧はフィードバックシステムにより制御され、それ故、制御電圧は所望の電流を達成するように閉ループ状に制御される。制御電圧は、それ故、続く画素のアドレス指定のために用いられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス表示装置に関し、特に、各々の画素に関連付けられた薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセンス（ＥＬ）発光装置を用いるマトリクス型表示装置は周知である。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネッセンス素子、又は、従来のＩＩＩ−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有することが可能である。有機エレクトロルミネッセンス材料、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用される能力を示してきた。代表的には、それらの材料は、一対の電極間に挟まれた半導体性共役系高分子の１層又はそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホール又は電子を注入するために適する材料から成る。
【０００３】
高分子材料層は、ＣＶＤプロセスを用いて形成することができ、または可溶性共役高分子の溶液を用いるスピンコーティング技術により簡単に形成することができる。又、インクジェットプリンティング方法を用いることが可能である。有機エレクトロルミネッセンス材料は、ダイオードのようなＩ−Ｖ族半導体材料の特性を示し、それ故、それら材料は表示機能およびスイッチング機能に両方を提供することができ、受動型表示装置において用いられることができる。また、それらの材料はアクティブマトリクス表示装置のために用いることが可能であり、各々の画素は表示素子を流れる電流を制御するためのスイッチング素子と表示素子とを有する。
【０００４】
この種類の表示装置は電流アドレス型表示素子を有し、それ故、従来のアナログ駆動スキームは表示素子に制御可能な電流を供給する。電流源トランジスタを画素構成の一部として備えることが知られており、このとき、電流源トランジスタに供給されるゲート電圧は表示素子を流れる電流を決定する。保持容量はアドレスフェーズの後、ゲート電圧を維持する。
【０００５】
図１は、アクティブマトリクスアドレスエレクトロルミネッセンス表示装置のための既知の画素回路を示している。アクティブマトリクスアドレスエレクトロルミネッセンス表示装置は、行（選択）列（データ）アドレス導体４及び６の交差点の集合間のインターセクションに位置付けられた、関連するスイッチング手段と共にエレクトロルミネッセンス表示素子２を有し且つブロック１により表される、一定間隔を置いた画素の行列マトリクスアレイを有するパネルを有する。簡単化のために、図１においては、幾らかの画素のみを示している。実際には、数百の画素の行及び列が存在することが可能である。画素１は、それぞれ導体の集合の端部に接続される、走査のための行の駆動回路８と、データのための列の駆動回路９とを有する周辺駆動回路により、行及び列のアドレス導体の集合を介してアドレスされる。
【０００６】
エレクトロルミネッセンス表示素子２は、ここではダイオード素子（ＬＥＤ）として表され、１層またはそれ以上の数の層の有機エレクトロルミネッセンス材料の活性層が間に挟まれる一対の電極を有する、有機発光ダイオードを有する。アレイにおける表示素子は、絶縁基板の一方側に、関連するアクティブマトリクス回路と共に支持される。表示素子の陰極または陽極は透明導電材料を用いて形成される。基板はガラスのような透明材料から成り、基板に最も近い表示素子２の電極は透明導電材料から成り、それ故、基板の他の側から観測者が見ることができるように、エレクトロルミネッセンス層により生成される光は電極および基板を透過する。代表的には、有機エレクトロルミセセンス材料層の厚さは１００ｎｍ乃至２００ｎｍの範囲内である。エレクトロルミネッセンス表示素子２のために使用することができる、適切な有機エレクトロルミネッセンス材料の代表的な例は、周知であり、欧州特許第０７１７４４６号明細書に説明されている。国際公開第９６／３６９５９号パンフレットに説明されているような共役高分子材料が又、用いられることができる。
【０００７】
図２は、既知の画素及び駆動回路配置を簡単化した模式図に示している。各々の画素１は、ＥＬ表示素子２と関連する駆動回路とを有する。その駆動回路は、行の導体における行のアドレスパルスによりオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされるとき、列の導体６の電圧は残りの画素に加えることができる。特に、アドレストランジスタ１６は、駆動トランジスタ２２と保持容量２４を有する電流源２０に列の導体電圧を供給する。列の電圧は駆動トランジスタ２２のゲートに供給され、行のアドレスパルスが終了した後に保持容量２４によりゲートはこの電圧に保たれる。駆動トランジスタ２２は電力供給ライン２６から電流を引き出す。
【０００８】
この回路における駆動トランジスタ２２は、ＰＭＯＳ ＴＦＴとして実施され、それ故、保持容量２４は固定されたゲートソース電圧に保たれる。これにより、トランジスタを流れる固定ソースドレイン電流が得られ、それ故、画素の所望の電流源動作を提供する。
【０００９】
上記の基本的な画素回路は電圧がプログラムされた画素であり、又、駆動電流をサンプリングする電流がプログラムされた画素がある。しかしながら、全ての画素構成は、各々の画素に供給される電流を必要とする。
【００１０】
特にポリシリコン型薄膜トランジスタを用いる場合の、電圧がプログラムされた画素を用いる１つの問題点は、基板におけることなるトランジスタ特性（特に、閾値電圧）がゲート電圧とソース−ドレイン電流との間の異なる関係及び表示画像結果におけるアーチファクトを生じさせる。
【００１１】
電流がプログラムされた画素は、基板におけるトランジスタの変化の影響を低減する又は削除することができる。例えば、電流がプログラムされた画素は、所望の画素駆動電流により駆動されるサンプリングトランジスタにおいてゲート−ソース電圧をサンプリングするためにカレントミラーを用いることができる。サンプリングされたゲート−ソース電圧は駆動トランジスタをアドレス指定するために用いられる。サンプリングトラジスタ及び駆動トランジスタが基板において互いに隣接しており、互いにより正確に適合されることができるため、これは装置の均一性の問題点を緩和する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを用い、それ故、トランジスタの適合は必要でないが、付加トランジスタ及びアドレスラインが必要である。
【００１２】
ＬＥＤを用いる更なる問題点は、画素により引き出される大きな電流からもたらされる。ＬＥＤは、典型的には、アクティブマトリクス回路構成を担持する基板を通して、後方に発光する。これは、ＥＬ表示素子の所望の陰極材料が不透明であるため、好ましい配置であり、それ故、ＥＬダイオードの他の側からの発光があり、更に、アクティブマトリクス回路構成に対してこの好ましい陰極材料を設けることは好ましくない。金属の行胴体は電源ラインを規定するために形成され、これらの後方発光表示装置に対して、それらの列胴体は、不透明であるために、表示領域間の空間を占める必要がある。例えば、携帯用プロダクトとして適切である１２．５ｃｍ（対角線）の表示装置においては、行導体は、１１ｃｍの長さで２０μｍの幅であることが可能である。１．２Ω／□の典型的な金属のシート抵抗に対して、これは、１．１ｋΩの金属行導体に対するライン抵抗を与える。明るい画素は約８μＡを引き出し、引き出された電流は行に沿って分配される。かなりの行導体抵抗は行導体に沿って電圧降下を生じさせ、これらの電力供給ラインに沿った電圧変化は駆動トランジスタにおけるゲート−ソース電圧を変化させ、これにより、表示の輝度に影響を与える。更に、行における画素により引き出された電流は画像に依存するため、データ補正技術により画素駆動レベルを補正することは難しく、歪は、本質的には、異なる列における画素間のクロストークである。
【００１３】
電圧降下は、行の両方の端部から電流を引き出すことにより４分の１に減少されることができ、ＥＬ材料の効率の改善は又、引き出される電流を減少させることができる。それにも拘らず、かなりの電圧降下が尚も存在する。これらの電圧降下は又、カレントミラー画素回路における性能制限を引き起こし、薄膜トランジスタは、本質的に非理想的電流源装置である（出力電流は、実際には、ゲート−ソース電圧のみではなく、ソース電圧とドレイン電圧の両方に依存する）。
【発明の開示】
【課題を解決するための手段】
【００１４】
本発明に従って、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置であって、各々の画素は：
エレクトロルミネッセンス（ＥＬ）表示素子及び該ＥＬ表示素子を流れる電流を駆動するための駆動トランジスタ；
電源ラインからの電力がＥＬ表示素子に供給されるようにする第１スイッチ；
ＥＬ表示素子に電流測定電源ラインから電流を流すための第２スイッチであって、第１スイッチ及び第２スイッチは相補的に動作する、第２スイッチ；並びに
駆動トランジスタに供給されるゲート電圧を制御するための制御ラインであって、フィードバックシステムは電流測定電源ラインと制御ラインとの間に備えられている、制御ライン；
を有する、アクティブマトリクスエレクトロルミネッセンス表示装置を備えている。
【００１５】
このような構成は、画素プログラミングフェーズに対してのみ用いられる電流測定電源ラインと画素駆動信号が供給される標準的な制御ラインとの間のフィードバックパスを構築し、それ故、制御ライン電圧は、所望の電流を達成するように閉ループ状に制御されることができる。結果的に得られる制御電圧は、次いで、フレーム期間の残りの間に用いられることができる。それ故、所望の画素電流は入力信号として用いられ、実際に流れる電流はアドレス指定フェーズの間にフィードバック信号として用いられる。これは、駆動トランジスタ特性における差動が許容されることを可能にする。画素は、次いで、フレーム期間の残りの間にプログラムされた電圧レベルを用いて、駆動される。特に、フィードバックシステムは、ゲート電圧が駆動トランジスタを流れる所望の電流に対応して決定されることを可能にする。
【００１６】
フィードバックシステムは、好適には、表示装置の列ドライバに備えられている。
【００１７】
各々の画素は、好適には、制御ラインと駆動トランジスタのゲートとの間に接続されるアドレストランジスタを更に有する。これは、制御ライン（典型的には、列ライン）における制御信号が正確な画素行に適用されることを可能にするために用いられる。アドレストランジスタと第１及び第２スイッチとは、共有制御ラインにより各々制御されることができ、これにより、本発明の実行を簡単化することができる。アドレストランジスタ及び第２スイッチは同期して制御され、それら両方は、画素プログラミング段階の間にフィードバックループを構成し、第１スイッチはプログラミングの間に用いられないが、フレーム期間の残りの間に用いられる。
【００１８】
各々のスイッチは、勿論、トランジスタを有することが可能であり、それらのスイッチの一はＮＭＯＳ ＴＦＴであり、他はＰＭＯＳ ＴＦＴであることが可能である。
【００１９】
周辺回路構成において、フィードバックシステムは、電流測定電源ラインから引き出される電流に対応する第１電圧を供給するための電流対電圧変換部と、所望の電流を表す入力電圧と第１電圧を比較するための比較部とを有することが可能である。これらは、引き出される電流及び所望の電流との比較の測定を効果的に提供する（ただし、電圧ドメインに変換される）。駆動部は、次いで、制御ラインにおいて電圧を供給し、制御ライン電圧が所望の電流を生じる駆動トランジスタの駆動を与えるとき、フィードバックループは平衡になる。
【００２０】
アクティブマトリクスエレクトロルミネッセンス表示装置は、それ故、２つのモードであって：
所望の画素駆動電流が電流測定電源ラインから引き出され、フィードバックシステムが駆動トランジスタに対して対応するゲート電圧を生成する第１画素プログラミングモードであって、駆動トランジスタに対して対応するゲート−ソース電圧が蓄積される、第１画素プログラミングモード；並びに
蓄積されたゲート−ソース電圧を用いて、電流が駆動トランジスタ及びＥＬ表示素子により駆動される第２モード；
において動作する。
【００２１】
本発明は又、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、その表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子とＥＬ表示素子を流れる電流を駆動するための駆動トランジスタとを有する方法であり、各々の画素に対して：
表示素子を流れる電流を駆動するために駆動トランジスタに電圧を供給する段階であって、電流は電流測定電源ラインから引き出される、段階；
画素のアレイの外側においてフィードバック制御回路構成を用い及び所望の電流を表す入力を有して電流を処理する段階；
処理された電流を用いて、駆動トランジスタに対してフィードバック制御回路構成において制御電圧を生成し、これにより、その電流が所望の電流に対応するとき、平衡に達するフィードバック制御ループを構成し、画素に制御電圧を供給する段階；
画素内で、制御電圧から導き出された電圧を蓄積する段階；並びに
駆動トランジスタのゲートに蓄積された電圧を供給し、表示素子を表示するために電源ラインから電流を引き出す段階；
を有する方法を提供する。
【００２２】
この方法は、画素プログラミングの間に電流フィードバックを用いるが、それにも拘らず、電圧プログラミング画素駆動を実行する。この方法は、駆動トランジスタ特性の画素当たりの補正を提供する一方、フィードバック制御回路構成が画素のアレイの外側にあるようにすることが可能である。
【００２３】
電流を処理する段階は、電流を電圧に変換する手順と、増幅された差動出力を生成するように所望の電流を表す入力電圧とその電圧を比較する手順と、を有することが可能である。電流は、好適には、第１スイッチにより電源ラインから引き出され、電流は第２スイッチにより電流測定電源ラインから引き出され、第１スイッチ及び第２スイッチは相補的に動作され、第１スイッチは最初の画素プログラミングフェーズの後に用いられ、第２スイッチは最初の画素プログラミングフェーズの間に用いられる。
【００２４】
本発明については、以下、添付図面を参照して、例として説明する。
【発明を実施するための最良の形態】
【００２５】
本発明は、異なる画素の駆動トランジスタの特性の間の差のいずれの影響が回避されるように、画素プログラミングの間に電流フィードバックが用いられるアクティブマトリクスエレクトロルミネッセンス表示装置を提供する。
【００２６】
同様の参照番号は同様の構成要素に対して異なる図において用いられ、それらの構成要素に関する説明は繰り返さない。
【００２７】
図３は、本発明に従った第１画素構成を示している。図２の従来の画素におけるように、画素は電圧プログラミングされ、保持容量２４は、画素アドレス指定（プログラミング）フェーズの後、駆動トランジスタ２２のゲートにおいて電圧を維持する。
【００２８】
画素内に、２つの電流パスが表示素子２に対して設けられている。それらの一は従来の電源ライン２６を用いるが、付加的なトランジスタスイッチ３０が、電源ライン２６と駆動トランジスタ２２との間に設けられている。第２トランジスタスイッチ３２は、電流測定電願ライン３４から駆動トランジスタ２２への電流パスを提供する。図３においては、トランジスタ３０はＰＭＯＳ ＴＦＴであり、第２スイッチ３２はＮＭＯＳ ＴＦＴである。これらは両方とも、行導体４によりゲートにおいて制御され、結果的に、それらは相補的に動作する。
【００２９】
トランジスタ３０をオフにし、トランジスタ３２をオンにすることにより、表示素子電流は電流測定電源３４から引き出されることを確実にすることが可能である。このラインは列導体であるため、それは個々の画素に対してのみ電流を供給し（画素の１つの行のみがどの時点においてもアドレス指定されるため）、それ故、電流フィードバック回路として動作することができる。
【００３０】
フィードバックシステムは、電流測定電源ライン３４と制御ライン６との間に備えられている。制御ライン６における電圧は、表示素子２を流れる所望の電流を達成するために閉ループ状に制御される。制御電圧は、次いで、フレーム期間の残りの間に、画素の表示素子の続く駆動に対して用いられることができる。
【００３１】
フィードバックシステムは表示装置の列ドライバにおいて備えられ、図４は、列ドライバにおいて備えられている有効なフィードバックシステムの一例を示している。
【００３２】
電流測定電源ライン３４は画素プログラミングステージの間に画素に電流を供給し、その画素プログラミングステージはフィードバックシステムが用いられるときである。このステージの間に、引き出された電流はフィードバックシステムにより効果的に測定される。フィードバックシステムは、トランスミッションゲート４０により列導体６に結合されている。スイッチ３２と閉じたアドレストランジスタ１６を用いて、閉ループフィードバックパスが形成される。
【００３３】
電流対電圧変換部４２は、下の電流測定電源ライン３４から供給される電流に従って、ノード４３に電圧を供給される。電流対電圧変換部４２は、仮想接地増幅器入力に接続された電流測定電源ラインが増幅器４４の他の入力において電圧ＶＳＵＰＰＬＹに維持されるように、高開ループゲイン増幅器４４を有する。これは、電源ライン２６と同じ電源電圧である。ノード４３における電圧は、値ＲｘＩである、この電源電圧とは異なる。ここで、Ｒはフィードバック抵抗４６の抵抗値であり、Ｉは流れている電流である。それ故、出力電圧は、電流測定電源ラインから引き出された電流の関数である。
【００３４】
比較部５０は、ノード４３における電圧を所望の電流を表す入力５２における入力電圧と比較する。これらの電流対電圧変換部４２及び比較部５０は、引き出される電流の測定及び所望の電流との比較を効果的に提供する。比較部５０の増幅された出力はゲート４０を介して列導体に供給される。比較部５０は、それ故又、列導体電圧を供給するためのドライバとして機能する。
【００３５】
比較部５０は、その出力（図４においては図示せず）において積分増幅器を有することが可能である。これはフィードバックループの安定性を改善し、小さいゲインが比較器の増幅器において用いられることを可能にし、実際の実施においてより良好な閾値の比較を提供する。
【００３６】
フィードバックループは、列導体６における制御ライン電圧が所望の電流を生じる画素における駆動トランジスタ２２の駆動を与える（ノード４３における電圧が測定電流を表す同じ方法で、入力５２における入力電圧が画素電流を表す場合）とき、平衡状態にある。
【００３７】
このフィードバックシステムの動作は、所望の画素駆動電流が電流測定電源ライン３４から引き出され、フィードバックシステムが駆動トランジスタに対して対応するゲート電圧を生成する、画素プログラミングモードの間に実行される。図３を参照するに、駆動トランジスタに対するゲート−ソース電圧は容量２４に蓄積される。この電圧は、列導体６においてフィードバックシステムにより供給される電圧から導き出される。
【００３８】
画素プログラミングモードの後、トランスミッションゲート４０はオフにされ、行導体４はアドレストランジスタ１６及びトランジスタ３２をオフにするように、そしてトランジスタ３０をオンにするように動作される。トランジスタ３０は、フレーム期間の残りの間において及び行がアドレス指定される次の時点まで、オンに保たれる。表示素子に対する電流のソースは、次いで、標準的な電源ライン２６に戻される。ゲート−ソース電圧が固定されると同時に、駆動トランジスタのゲート及びソースの電位は、所定の電流に対しては表示素子において同じ電圧降下があるため、本質的に変わらないまま保たれる。更に、電流測定電源ライン３４における電位は電源電圧ＶＳＵＰＰＬＹに保たれ、その電源電圧ＶＳＵＰＰＬＹは、画素駆動フェーズの間の電源ライン２６における電圧に対応している。駆動トランジスタ２２の電気的環境は、それ故、不変であり、正確なプログラミング電流が維持される。
【００３９】
トランジスタ３０のソース−ドレイン電圧により電源ライン電圧における差が取り込まれるため、電源ライン電圧における差が存在する場合でさえ、容量２４はゲート−ソース電圧を蓄積する。その回路は、それ故、駆動トランジスタに対して、移動度のばらつきと閾値電圧のばらつきとを補償し、電源ライン電圧降下に対するある復元力を提供する。
【００４０】
フィードバックループは、実際には、プログラミングフェーズの終了の直前に、トランスミッションゲート４０により遮断され、列導体６における電圧は行寄生容量により維持される一方、行導体におけるアドレス制御信号は変化し、画素における異なるトランジスタはオン及びオフにスイッチングされる。
【００４１】
図４のフィードバック回路は、好適には、各々の列に対して備えられ、それ故、全ての列は、順にアドレス指定される各々の行と共に、従来の方式で、同時にアドレス指定されることができる。
【００４２】
ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、上記の例におけるトランジスタと反対の種類であることが可能である。同じ種類のトランジスタを全体に亘って用いて実施することが又、想定されるが、その場合、画素に付加的な制御ラインが必要となる。
【００４３】
上記の実施形態においては、アナログ式列ドライバ構成を用いている。しかしながら、本発明の画素回路は又、ディジタル式ドライバアーキテクチャに関連付けて用いられることが可能である。それ故、本発明のフィードバックシステムは、上で詳細に説明したアナログ式構成ばかりでなく、種々の方法において実行されることができる。
【００４４】
上記の実施形態においては、電流測定フィードバック動作と標準的な画素駆動動作との間のスイッチングに対するトランジスタ３０は電源ライン２６と表示素子２の陽極側との間にある。代替として、それは、大地帰路接続において表示素子２の陰極側に位置付けられることが可能である。
【００４５】
種々の他の変形が可能であることが、当業者に理解されるであろう。
【図面の簡単な説明】
【００４６】
【図１】従来のＥＬ表示装置を示す図である。
【図２】入力駆動電圧を用いて従来の画素回路の簡単化した模式図である。
【図３】本発明の表示装置のための画素配置の簡単化した模式図である。
【図４】図３の画素を用いる表示装置のための列ドライバアーキテクチャを示す図である。
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス表示装置に関し、特に、各々の画素に関連付けられた薄膜スイッチングトランジスタを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセンス（ＥＬ）発光装置を用いるマトリクス型表示装置は周知である。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネッセンス素子、又は、従来のＩＩＩ−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有することが可能である。有機エレクトロルミネッセンス材料、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用される能力を示してきた。代表的には、それらの材料は、一対の電極間に挟まれた半導体性共役系高分子の１層又はそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホール又は電子を注入するために適する材料から成る。
【０００３】
高分子材料層は、ＣＶＤプロセスを用いて形成することができ、または可溶性共役高分子の溶液を用いるスピンコーティング技術により簡単に形成することができる。又、インクジェットプリンティング方法を用いることが可能である。有機エレクトロルミネッセンス材料は、ダイオードのようなＩ−Ｖ族半導体材料の特性を示し、それ故、それら材料は表示機能およびスイッチング機能に両方を提供することができ、受動型表示装置において用いられることができる。また、それらの材料はアクティブマトリクス表示装置のために用いることが可能であり、各々の画素は表示素子を流れる電流を制御するためのスイッチング素子と表示素子とを有する。
【０００４】
この種類の表示装置は電流アドレス型表示素子を有し、それ故、従来のアナログ駆動スキームは表示素子に制御可能な電流を供給する。電流源トランジスタを画素構成の一部として備えることが知られており、このとき、電流源トランジスタに供給されるゲート電圧は表示素子を流れる電流を決定する。保持容量はアドレスフェーズの後、ゲート電圧を維持する。
【０００５】
図１は、アクティブマトリクスアドレスエレクトロルミネッセンス表示装置のための既知の画素回路を示している。アクティブマトリクスアドレスエレクトロルミネッセンス表示装置は、行（選択）列（データ）アドレス導体４及び６の交差点の集合間のインターセクションに位置付けられた、関連するスイッチング手段と共にエレクトロルミネッセンス表示素子２を有し且つブロック１により表される、一定間隔を置いた画素の行列マトリクスアレイを有するパネルを有する。簡単化のために、図１においては、幾らかの画素のみを示している。実際には、数百の画素の行及び列が存在することが可能である。画素１は、それぞれ導体の集合の端部に接続される、走査のための行の駆動回路８と、データのための列の駆動回路９とを有する周辺駆動回路により、行及び列のアドレス導体の集合を介してアドレスされる。
【０００６】
エレクトロルミネッセンス表示素子２は、ここではダイオード素子（ＬＥＤ）として表され、１層またはそれ以上の数の層の有機エレクトロルミネッセンス材料の活性層が間に挟まれる一対の電極を有する、有機発光ダイオードを有する。アレイにおける表示素子は、絶縁基板の一方側に、関連するアクティブマトリクス回路と共に支持される。表示素子の陰極または陽極は透明導電材料を用いて形成される。基板はガラスのような透明材料から成り、基板に最も近い表示素子２の電極は透明導電材料から成り、それ故、基板の他の側から観測者が見ることができるように、エレクトロルミネッセンス層により生成される光は電極および基板を透過する。代表的には、有機エレクトロルミセセンス材料層の厚さは１００ｎｍ乃至２００ｎｍの範囲内である。エレクトロルミネッセンス表示素子２のために使用することができる、適切な有機エレクトロルミネッセンス材料の代表的な例は、周知であり、欧州特許第０７１７４４６号明細書に説明されている。国際公開第９６／３６９５９号パンフレットに説明されているような共役高分子材料が又、用いられることができる。
【０００７】
図２は、既知の画素及び駆動回路配置を簡単化した模式図に示している。各々の画素１は、ＥＬ表示素子２と関連する駆動回路とを有する。その駆動回路は、行の導体における行のアドレスパルスによりオンにされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンにされるとき、列の導体６の電圧は残りの画素に加えることができる。特に、アドレストランジスタ１６は、駆動トランジスタ２２と保持容量２４を有する電流源２０に列の導体電圧を供給する。列の電圧は駆動トランジスタ２２のゲートに供給され、行のアドレスパルスが終了した後に保持容量２４によりゲートはこの電圧に保たれる。駆動トランジスタ２２は電力供給ライン２６から電流を引き出す。
【０００８】
この回路における駆動トランジスタ２２は、ＰＭＯＳ ＴＦＴとして実施され、それ故、保持容量２４は固定されたゲートソース電圧に保たれる。これにより、トランジスタを流れる固定ソースドレイン電流が得られ、それ故、画素の所望の電流源動作を提供する。
【０００９】
上記の基本的な画素回路は電圧がプログラムされた画素であり、又、駆動電流をサンプリングする電流がプログラムされた画素がある。しかしながら、全ての画素構成は、各々の画素に供給される電流を必要とする。
【００１０】
特にポリシリコン型薄膜トランジスタを用いる場合の、電圧がプログラムされた画素を用いる１つの問題点は、基板におけることなるトランジスタ特性（特に、閾値電圧）がゲート電圧とソース−ドレイン電流との間の異なる関係及び表示画像結果におけるアーチファクトを生じさせる。
【００１１】
電流がプログラムされた画素は、基板におけるトランジスタの変化の影響を低減する又は削除することができる。例えば、電流がプログラムされた画素は、所望の画素駆動電流により駆動されるサンプリングトランジスタにおいてゲート−ソース電圧をサンプリングするためにカレントミラーを用いることができる。サンプリングされたゲート−ソース電圧は駆動トランジスタをアドレス指定するために用いられる。サンプリングトラジスタ及び駆動トランジスタが基板において互いに隣接しており、互いにより正確に適合されることができるため、これは装置の均一性の問題点を緩和する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを用い、それ故、トランジスタの適合は必要でないが、付加トランジスタ及びアドレスラインが必要である。
【００１２】
ＬＥＤを用いる更なる問題点は、画素により引き出される大きな電流からもたらされる。ＬＥＤは、典型的には、アクティブマトリクス回路構成を担持する基板を通して、後方に発光する。これは、ＥＬ表示素子の所望の陰極材料が不透明であるため、好ましい配置であり、それ故、ＥＬダイオードの他の側からの発光があり、更に、アクティブマトリクス回路構成に対してこの好ましい陰極材料を設けることは好ましくない。金属の行胴体は電源ラインを規定するために形成され、これらの後方発光表示装置に対して、それらの列胴体は、不透明であるために、表示領域間の空間を占める必要がある。例えば、携帯用プロダクトとして適切である１２．５ｃｍ（対角線）の表示装置においては、行導体は、１１ｃｍの長さで２０μｍの幅であることが可能である。１．２Ω／□の典型的な金属のシート抵抗に対して、これは、１．１ｋΩの金属行導体に対するライン抵抗を与える。明るい画素は約８μＡを引き出し、引き出された電流は行に沿って分配される。かなりの行導体抵抗は行導体に沿って電圧降下を生じさせ、これらの電力供給ラインに沿った電圧変化は駆動トランジスタにおけるゲート−ソース電圧を変化させ、これにより、表示の輝度に影響を与える。更に、行における画素により引き出された電流は画像に依存するため、データ補正技術により画素駆動レベルを補正することは難しく、歪は、本質的には、異なる列における画素間のクロストークである。
【００１３】
電圧降下は、行の両方の端部から電流を引き出すことにより４分の１に減少されることができ、ＥＬ材料の効率の改善は又、引き出される電流を減少させることができる。それにも拘らず、かなりの電圧降下が尚も存在する。これらの電圧降下は又、カレントミラー画素回路における性能制限を引き起こし、薄膜トランジスタは、本質的に非理想的電流源装置である（出力電流は、実際には、ゲート−ソース電圧のみではなく、ソース電圧とドレイン電圧の両方に依存する）。
【発明の開示】
【課題を解決するための手段】
【００１４】
本発明に従って、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置であって、各々の画素は：
エレクトロルミネッセンス（ＥＬ）表示素子及び該ＥＬ表示素子を流れる電流を駆動するための駆動トランジスタ；
電源ラインからの電力がＥＬ表示素子に供給されるようにする第１スイッチ；
ＥＬ表示素子に電流測定電源ラインから電流を流すための第２スイッチであって、第１スイッチ及び第２スイッチは相補的に動作する、第２スイッチ；並びに
駆動トランジスタに供給されるゲート電圧を制御するための制御ラインであって、フィードバックシステムは電流測定電源ラインと制御ラインとの間に備えられている、制御ライン；
を有する、アクティブマトリクスエレクトロルミネッセンス表示装置を備えている。
【００１５】
このような構成は、画素プログラミングフェーズに対してのみ用いられる電流測定電源ラインと画素駆動信号が供給される標準的な制御ラインとの間のフィードバックパスを構築し、それ故、制御ライン電圧は、所望の電流を達成するように閉ループ状に制御されることができる。結果的に得られる制御電圧は、次いで、フレーム期間の残りの間に用いられることができる。それ故、所望の画素電流は入力信号として用いられ、実際に流れる電流はアドレス指定フェーズの間にフィードバック信号として用いられる。これは、駆動トランジスタ特性における差動が許容されることを可能にする。画素は、次いで、フレーム期間の残りの間にプログラムされた電圧レベルを用いて、駆動される。特に、フィードバックシステムは、ゲート電圧が駆動トランジスタを流れる所望の電流に対応して決定されることを可能にする。
【００１６】
フィードバックシステムは、好適には、表示装置の列ドライバに備えられている。
【００１７】
各々の画素は、好適には、制御ラインと駆動トランジスタのゲートとの間に接続されるアドレストランジスタを更に有する。これは、制御ライン（典型的には、列ライン）における制御信号が正確な画素行に適用されることを可能にするために用いられる。アドレストランジスタと第１及び第２スイッチとは、共有制御ラインにより各々制御されることができ、これにより、本発明の実行を簡単化することができる。アドレストランジスタ及び第２スイッチは同期して制御され、それら両方は、画素プログラミング段階の間にフィードバックループを構成し、第１スイッチはプログラミングの間に用いられないが、フレーム期間の残りの間に用いられる。
【００１８】
各々のスイッチは、勿論、トランジスタを有することが可能であり、それらのスイッチの一はＮＭＯＳ ＴＦＴであり、他はＰＭＯＳ ＴＦＴであることが可能である。
【００１９】
周辺回路構成において、フィードバックシステムは、電流測定電源ラインから引き出される電流に対応する第１電圧を供給するための電流対電圧変換部と、所望の電流を表す入力電圧と第１電圧を比較するための比較部とを有することが可能である。これらは、引き出される電流及び所望の電流との比較の測定を効果的に提供する（ただし、電圧ドメインに変換される）。駆動部は、次いで、制御ラインにおいて電圧を供給し、制御ライン電圧が所望の電流を生じる駆動トランジスタの駆動を与えるとき、フィードバックループは平衡になる。
【００２０】
アクティブマトリクスエレクトロルミネッセンス表示装置は、それ故、２つのモードであって：
所望の画素駆動電流が電流測定電源ラインから引き出され、フィードバックシステムが駆動トランジスタに対して対応するゲート電圧を生成する第１画素プログラミングモードであって、駆動トランジスタに対して対応するゲート−ソース電圧が蓄積される、第１画素プログラミングモード；並びに
蓄積されたゲート−ソース電圧を用いて、電流が駆動トランジスタ及びＥＬ表示素子により駆動される第２モード；
において動作する。
【００２１】
本発明は又、表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、その表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子とＥＬ表示素子を流れる電流を駆動するための駆動トランジスタとを有する方法であり、各々の画素に対して：
表示素子を流れる電流を駆動するために駆動トランジスタに電圧を供給する段階であって、電流は電流測定電源ラインから引き出される、段階；
画素のアレイの外側においてフィードバック制御回路構成を用い及び所望の電流を表す入力を有して電流を処理する段階；
処理された電流を用いて、駆動トランジスタに対してフィードバック制御回路構成において制御電圧を生成し、これにより、その電流が所望の電流に対応するとき、平衡に達するフィードバック制御ループを構成し、画素に制御電圧を供給する段階；
画素内で、制御電圧から導き出された電圧を蓄積する段階；並びに
駆動トランジスタのゲートに蓄積された電圧を供給し、表示素子を表示するために電源ラインから電流を引き出す段階；
を有する方法を提供する。
【００２２】
この方法は、画素プログラミングの間に電流フィードバックを用いるが、それにも拘らず、電圧プログラミング画素駆動を実行する。この方法は、駆動トランジスタ特性の画素当たりの補正を提供する一方、フィードバック制御回路構成が画素のアレイの外側にあるようにすることが可能である。
【００２３】
電流を処理する段階は、電流を電圧に変換する手順と、増幅された差動出力を生成するように所望の電流を表す入力電圧とその電圧を比較する手順と、を有することが可能である。電流は、好適には、第１スイッチにより電源ラインから引き出され、電流は第２スイッチにより電流測定電源ラインから引き出され、第１スイッチ及び第２スイッチは相補的に動作され、第１スイッチは最初の画素プログラミングフェーズの後に用いられ、第２スイッチは最初の画素プログラミングフェーズの間に用いられる。
【００２４】
本発明については、以下、添付図面を参照して、例として説明する。
【発明を実施するための最良の形態】
【００２５】
本発明は、異なる画素の駆動トランジスタの特性の間の差のいずれの影響が回避されるように、画素プログラミングの間に電流フィードバックが用いられるアクティブマトリクスエレクトロルミネッセンス表示装置を提供する。
【００２６】
同様の参照番号は同様の構成要素に対して異なる図において用いられ、それらの構成要素に関する説明は繰り返さない。
【００２７】
図３は、本発明に従った第１画素構成を示している。図２の従来の画素におけるように、画素は電圧プログラミングされ、保持容量２４は、画素アドレス指定（プログラミング）フェーズの後、駆動トランジスタ２２のゲートにおいて電圧を維持する。
【００２８】
画素内に、２つの電流パスが表示素子２に対して設けられている。それらの一は従来の電源ライン２６を用いるが、付加的なトランジスタスイッチ３０が、電源ライン２６と駆動トランジスタ２２との間に設けられている。第２トランジスタスイッチ３２は、電流測定電願ライン３４から駆動トランジスタ２２への電流パスを提供する。図３においては、トランジスタ３０はＰＭＯＳ ＴＦＴであり、第２スイッチ３２はＮＭＯＳ ＴＦＴである。これらは両方とも、行導体４によりゲートにおいて制御され、結果的に、それらは相補的に動作する。
【００２９】
トランジスタ３０をオフにし、トランジスタ３２をオンにすることにより、表示素子電流は電流測定電源３４から引き出されることを確実にすることが可能である。このラインは列導体であるため、それは個々の画素に対してのみ電流を供給し（画素の１つの行のみがどの時点においてもアドレス指定されるため）、それ故、電流フィードバック回路として動作することができる。
【００３０】
フィードバックシステムは、電流測定電源ライン３４と制御ライン６との間に備えられている。制御ライン６における電圧は、表示素子２を流れる所望の電流を達成するために閉ループ状に制御される。制御電圧は、次いで、フレーム期間の残りの間に、画素の表示素子の続く駆動に対して用いられることができる。
【００３１】
フィードバックシステムは表示装置の列ドライバにおいて備えられ、図４は、列ドライバにおいて備えられている有効なフィードバックシステムの一例を示している。
【００３２】
電流測定電源ライン３４は画素プログラミングステージの間に画素に電流を供給し、その画素プログラミングステージはフィードバックシステムが用いられるときである。このステージの間に、引き出された電流はフィードバックシステムにより効果的に測定される。フィードバックシステムは、トランスミッションゲート４０により列導体６に結合されている。スイッチ３２と閉じたアドレストランジスタ１６を用いて、閉ループフィードバックパスが形成される。
【００３３】
電流対電圧変換部４２は、下の電流測定電源ライン３４から供給される電流に従って、ノード４３に電圧を供給される。電流対電圧変換部４２は、仮想接地増幅器入力に接続された電流測定電源ラインが増幅器４４の他の入力において電圧ＶＳＵＰＰＬＹに維持されるように、高開ループゲイン増幅器４４を有する。これは、電源ライン２６と同じ電源電圧である。ノード４３における電圧は、値ＲｘＩである、この電源電圧とは異なる。ここで、Ｒはフィードバック抵抗４６の抵抗値であり、Ｉは流れている電流である。それ故、出力電圧は、電流測定電源ラインから引き出された電流の関数である。
【００３４】
比較部５０は、ノード４３における電圧を所望の電流を表す入力５２における入力電圧と比較する。これらの電流対電圧変換部４２及び比較部５０は、引き出される電流の測定及び所望の電流との比較を効果的に提供する。比較部５０の増幅された出力はゲート４０を介して列導体に供給される。比較部５０は、それ故又、列導体電圧を供給するためのドライバとして機能する。
【００３５】
比較部５０は、その出力（図４においては図示せず）において積分増幅器を有することが可能である。これはフィードバックループの安定性を改善し、小さいゲインが比較器の増幅器において用いられることを可能にし、実際の実施においてより良好な閾値の比較を提供する。
【００３６】
フィードバックループは、列導体６における制御ライン電圧が所望の電流を生じる画素における駆動トランジスタ２２の駆動を与える（ノード４３における電圧が測定電流を表す同じ方法で、入力５２における入力電圧が画素電流を表す場合）とき、平衡状態にある。
【００３７】
このフィードバックシステムの動作は、所望の画素駆動電流が電流測定電源ライン３４から引き出され、フィードバックシステムが駆動トランジスタに対して対応するゲート電圧を生成する、画素プログラミングモードの間に実行される。図３を参照するに、駆動トランジスタに対するゲート−ソース電圧は容量２４に蓄積される。この電圧は、列導体６においてフィードバックシステムにより供給される電圧から導き出される。
【００３８】
画素プログラミングモードの後、トランスミッションゲート４０はオフにされ、行導体４はアドレストランジスタ１６及びトランジスタ３２をオフにするように、そしてトランジスタ３０をオンにするように動作される。トランジスタ３０は、フレーム期間の残りの間において及び行がアドレス指定される次の時点まで、オンに保たれる。表示素子に対する電流のソースは、次いで、標準的な電源ライン２６に戻される。ゲート−ソース電圧が固定されると同時に、駆動トランジスタのゲート及びソースの電位は、所定の電流に対しては表示素子において同じ電圧降下があるため、本質的に変わらないまま保たれる。更に、電流測定電源ライン３４における電位は電源電圧ＶＳＵＰＰＬＹに保たれ、その電源電圧ＶＳＵＰＰＬＹは、画素駆動フェーズの間の電源ライン２６における電圧に対応している。駆動トランジスタ２２の電気的環境は、それ故、不変であり、正確なプログラミング電流が維持される。
【００３９】
トランジスタ３０のソース−ドレイン電圧により電源ライン電圧における差が取り込まれるため、電源ライン電圧における差が存在する場合でさえ、容量２４はゲート−ソース電圧を蓄積する。その回路は、それ故、駆動トランジスタに対して、移動度のばらつきと閾値電圧のばらつきとを補償し、電源ライン電圧降下に対するある復元力を提供する。
【００４０】
フィードバックループは、実際には、プログラミングフェーズの終了の直前に、トランスミッションゲート４０により遮断され、列導体６における電圧は行寄生容量により維持される一方、行導体におけるアドレス制御信号は変化し、画素における異なるトランジスタはオン及びオフにスイッチングされる。
【００４１】
図４のフィードバック回路は、好適には、各々の列に対して備えられ、それ故、全ての列は、順にアドレス指定される各々の行と共に、従来の方式で、同時にアドレス指定されることができる。
【００４２】
ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、上記の例におけるトランジスタと反対の種類であることが可能である。同じ種類のトランジスタを全体に亘って用いて実施することが又、想定されるが、その場合、画素に付加的な制御ラインが必要となる。
【００４３】
上記の実施形態においては、アナログ式列ドライバ構成を用いている。しかしながら、本発明の画素回路は又、ディジタル式ドライバアーキテクチャに関連付けて用いられることが可能である。それ故、本発明のフィードバックシステムは、上で詳細に説明したアナログ式構成ばかりでなく、種々の方法において実行されることができる。
【００４４】
上記の実施形態においては、電流測定フィードバック動作と標準的な画素駆動動作との間のスイッチングに対するトランジスタ３０は電源ライン２６と表示素子２の陽極側との間にある。代替として、それは、大地帰路接続において表示素子２の陰極側に位置付けられることが可能である。
【００４５】
種々の他の変形が可能であることが、当業者に理解されるであろう。
【図面の簡単な説明】
【００４６】
【図１】従来のＥＬ表示装置を示す図である。
【図２】入力駆動電圧を用いて従来の画素回路の簡単化した模式図である。
【図３】本発明の表示装置のための画素配置の簡単化した模式図である。
【図４】図３の画素を用いる表示装置のための列ドライバアーキテクチャを示す図である。
【特許請求の範囲】
【請求項１】
表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置であって、各々の画素は：
エレクトロルミネッセンス（ＥＬ）表示素子及び該ＥＬ表示素子を流れる電流を駆動するための駆動トランジスタ；
電源ラインからの電力が前記ＥＬ表示素子に供給されるようにする第１スイッチ；
前記ＥＬ表示素子に電流測定電源ラインから電流を流すための第２スイッチであって、前記第１スイッチ及び前記第２スイッチは相補的に動作する、第２スイッチ；並びに
前記駆動トランジスタに供給されるゲート電圧を制御するための制御ラインであって、フィードバックシステムは前記電流測定電源ラインと前記制御ラインとの間に備えられている、制御ライン；
を有することを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項２】
請求項１に記載のアクティブマトリクスＥＬ表示装置であって、前記フィードバックシステムは、ゲート電圧が前記駆動トランジスタを流れる所望の電流に対応して決定されるようにする、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項３】
請求項１又は２に記載のＥＬ表示装置であって、前記フィードバックシステムは前記表示装置の列ドライバに備えられている、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項４】
請求項１乃至３のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々の画素は、前記駆動トランジスタのゲート−ソース電圧を蓄積するための保持容量を更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項５】
請求項１乃至４のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々の画素は、前記制御ラインと前記駆動トランジスタのゲートとの間に接続されたアドレストランジスタを更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項６】
請求項５に記載のアクティブマトリクスＥＬ表示装置であって、前記アドレストランジスタ、前記第１スイッチ及び前記第２スイッチは共有制御ラインにより各々制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項７】
請求項６に記載のアクティブマトリクスＥＬ表示装置であって、前記アドレストランジスタ及び前記第２スイッチは同期して制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項８】
請求項１乃至７のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々のスイッチはトランジスタを有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項９】
請求項８に記載のアクティブマトリクスＥＬ表示装置であって、前記スイッチの一はＮＭＯＳ ＴＦＴであり、他はＯＭＯＳ ＴＦＴである、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１０】
請求項１乃至９のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、前記フィードバックシステムは：
電流測定電源ラインから引き出された電流に対応する第１電圧を供給するための電流−電圧変換部；
前記の所望の電流を表す入力電圧と慙愧第１電圧を比較するための比較部;及び
前記制御ラインに電圧を供給するための駆動部であって、前記制御ライン電圧が前記入力電圧に対応する電流を生じる前記駆動トランジスタの駆動を与えるとき、フィードバックループが平衡状態にある、駆動部；
を有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１１】
請求項１乃至１０のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって：
所望の画素駆動電流が前記電流測定電源ラインから引き出され、前記フィードバックシステムが前記駆動トランジスタに対して対応するゲート電圧を生成する、第１モードであって、前記駆動トランジスタに対して対応するゲート−ソース電圧が蓄積される、第１モード；並びに
前記の蓄積されたゲート−ソース電圧を用いて、電流が前記駆動トランジスタ及び前記ＥＬ表示素子により駆動される第２モード；
の２つのモードにおいて動作する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１２】
表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、その表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子とＥＬ表示素子を流れる電流を駆動するための駆動トランジスタとを有する方法であり、各々の画素に対して：
前記ＥＬ表示素子を流れる電流を駆動するために前記駆動トランジスタに電圧を供給する段階であって、前記電流は電流測定電源ラインから引き出される、段階；
前記の画素のアレイの外側においてフィードバック制御回路構成を用い及び所望の電流を表す入力を有して前記電流を処理する段階；
前記の処理された電流を用いて、前記駆動トランジスタに対して前記フィードバック制御回路構成において制御電圧を生成し、これにより、前記電流が前記の所望の電流に対応するときに平衡に達するフィードバック制御ループを構成し、前記画素に前記制御電圧を供給する段階；
画素内で、前記制御電圧から導き出された電圧を蓄積する段階；並びに
前記駆動トランジスタのゲートに前記の蓄積された電圧を供給し、前記ＥＬ表示素子を照射するために電源ラインから電流を引き出す段階；
を有することを特徴とする方法。
【請求項１３】
請求項１２に記載の方法であって、前記の電流を処理する段階は、前記の電流を電圧に変換する手順と、増幅された差動出力を生成するように前記の所望の電流を表す入力電圧とその電圧を比較する手順と、を有する、ことを特徴とする方法。
【請求項１４】
請求項１３に記載の方法であって、前記制御電圧は前記の増幅された差動出力を有する、ことを特徴とする方法。
【請求項１５】
請求項１２乃至１４のいずれ一項に記載の方法であって、電流は第１スイッチにより前記電源ラインから引き出され、電流は第２スイッチにより前記電流測定電源ラインから引き出され、前記第１スイッチ及び前記第２スイッチは相補的に動作され、前記第１スイッチは最初の画素プログラミングフェーズの後に用いられ、前記第２スイッチは最初の画素プログラミングフェーズの間に用いられる、ことを特徴とする方法。
【請求項１】
表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス（ＥＬ）表示装置であって、各々の画素は：
エレクトロルミネッセンス（ＥＬ）表示素子及び該ＥＬ表示素子を流れる電流を駆動するための駆動トランジスタ；
電源ラインからの電力が前記ＥＬ表示素子に供給されるようにする第１スイッチ；
前記ＥＬ表示素子に電流測定電源ラインから電流を流すための第２スイッチであって、前記第１スイッチ及び前記第２スイッチは相補的に動作する、第２スイッチ；並びに
前記駆動トランジスタに供給されるゲート電圧を制御するための制御ラインであって、フィードバックシステムは前記電流測定電源ラインと前記制御ラインとの間に備えられている、制御ライン；
を有することを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項２】
請求項１に記載のアクティブマトリクスＥＬ表示装置であって、前記フィードバックシステムは、ゲート電圧が前記駆動トランジスタを流れる所望の電流に対応して決定されるようにする、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項３】
請求項１又は２に記載のＥＬ表示装置であって、前記フィードバックシステムは前記表示装置の列ドライバに備えられている、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項４】
請求項１乃至３のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々の画素は、前記駆動トランジスタのゲート−ソース電圧を蓄積するための保持容量を更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項５】
請求項１乃至４のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々の画素は、前記制御ラインと前記駆動トランジスタのゲートとの間に接続されたアドレストランジスタを更に有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項６】
請求項５に記載のアクティブマトリクスＥＬ表示装置であって、前記アドレストランジスタ、前記第１スイッチ及び前記第２スイッチは共有制御ラインにより各々制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項７】
請求項６に記載のアクティブマトリクスＥＬ表示装置であって、前記アドレストランジスタ及び前記第２スイッチは同期して制御される、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項８】
請求項１乃至７のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、各々のスイッチはトランジスタを有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項９】
請求項８に記載のアクティブマトリクスＥＬ表示装置であって、前記スイッチの一はＮＭＯＳ ＴＦＴであり、他はＯＭＯＳ ＴＦＴである、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１０】
請求項１乃至９のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって、前記フィードバックシステムは：
電流測定電源ラインから引き出された電流に対応する第１電圧を供給するための電流−電圧変換部；
前記の所望の電流を表す入力電圧と慙愧第１電圧を比較するための比較部;及び
前記制御ラインに電圧を供給するための駆動部であって、前記制御ライン電圧が前記入力電圧に対応する電流を生じる前記駆動トランジスタの駆動を与えるとき、フィードバックループが平衡状態にある、駆動部；
を有する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１１】
請求項１乃至１０のいずれ一項に記載のアクティブマトリクスＥＬ表示装置であって：
所望の画素駆動電流が前記電流測定電源ラインから引き出され、前記フィードバックシステムが前記駆動トランジスタに対して対応するゲート電圧を生成する、第１モードであって、前記駆動トランジスタに対して対応するゲート−ソース電圧が蓄積される、第１モード；並びに
前記の蓄積されたゲート−ソース電圧を用いて、電流が前記駆動トランジスタ及び前記ＥＬ表示素子により駆動される第２モード；
の２つのモードにおいて動作する、ことを特徴とするアクティブマトリクスＥＬ表示装置。
【請求項１２】
表示画素のアレイを有するアクティブマトリクスエレクトロルミネッセンス表示装置をアドレス指定する方法であって、その表示画素において、各々の画素は、エレクトロルミネッセンス（ＥＬ）表示素子とＥＬ表示素子を流れる電流を駆動するための駆動トランジスタとを有する方法であり、各々の画素に対して：
前記ＥＬ表示素子を流れる電流を駆動するために前記駆動トランジスタに電圧を供給する段階であって、前記電流は電流測定電源ラインから引き出される、段階；
前記の画素のアレイの外側においてフィードバック制御回路構成を用い及び所望の電流を表す入力を有して前記電流を処理する段階；
前記の処理された電流を用いて、前記駆動トランジスタに対して前記フィードバック制御回路構成において制御電圧を生成し、これにより、前記電流が前記の所望の電流に対応するときに平衡に達するフィードバック制御ループを構成し、前記画素に前記制御電圧を供給する段階；
画素内で、前記制御電圧から導き出された電圧を蓄積する段階；並びに
前記駆動トランジスタのゲートに前記の蓄積された電圧を供給し、前記ＥＬ表示素子を照射するために電源ラインから電流を引き出す段階；
を有することを特徴とする方法。
【請求項１３】
請求項１２に記載の方法であって、前記の電流を処理する段階は、前記の電流を電圧に変換する手順と、増幅された差動出力を生成するように前記の所望の電流を表す入力電圧とその電圧を比較する手順と、を有する、ことを特徴とする方法。
【請求項１４】
請求項１３に記載の方法であって、前記制御電圧は前記の増幅された差動出力を有する、ことを特徴とする方法。
【請求項１５】
請求項１２乃至１４のいずれ一項に記載の方法であって、電流は第１スイッチにより前記電源ラインから引き出され、電流は第２スイッチにより前記電流測定電源ラインから引き出され、前記第１スイッチ及び前記第２スイッチは相補的に動作され、前記第１スイッチは最初の画素プログラミングフェーズの後に用いられ、前記第２スイッチは最初の画素プログラミングフェーズの間に用いられる、ことを特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２００６−５０２４３３（Ｐ２００６−５０２４３３Ａ）
【公表日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−５４２６９９（Ｐ２００４−５４２６９９）
【出願日】平成１５年９月１５日（２００３．９．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００３／００４１３６
【国際公開番号】ＷＯ２００４／０３４３６５
【国際公開日】平成１６年４月２２日（２００４．４．２２）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
【公表日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１５年９月１５日（２００３．９．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００３／００４１３６
【国際公開番号】ＷＯ２００４／０３４３６５
【国際公開日】平成１６年４月２２日（２００４．４．２２）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
[ Back to top ]