オフセットキャンセル回路
【課題】ホール素子のオフセットキャンセル回路において、ホール素子の中点電圧のずれによる出力信号の誤差を低減する。
【解決手段】コンデンサＣ１，Ｃ２と、ホール素子１０に流れる電流が切り替わるように外部から電圧を印加し、その状態毎にホール素子１０の出力電圧がコンデンサＣ１，Ｃ２のいずれかに印加され、コンデンサＣ１，Ｃ２が並列に接続された状態でコンデンサＣ１，Ｃ２に充電された電荷をコンデンサＣ３，Ｃ４に再分配して得られる電圧Ｖｏがオペアンプへ供給されるオフセットキャンセル回路において、コンデンサＣ３，Ｃ４へ供給され、電圧Ｖｏの基準となる基準電圧Ｖｒｅｒを発生させる基準電圧発生回２０ｂを備え、基準電圧発生回路２０ｂは、ホール素子１０の中点電圧Ｖｍに等しい基準電圧Ｖｒｅｆを発生させる。
【解決手段】コンデンサＣ１，Ｃ２と、ホール素子１０に流れる電流が切り替わるように外部から電圧を印加し、その状態毎にホール素子１０の出力電圧がコンデンサＣ１，Ｃ２のいずれかに印加され、コンデンサＣ１，Ｃ２が並列に接続された状態でコンデンサＣ１，Ｃ２に充電された電荷をコンデンサＣ３，Ｃ４に再分配して得られる電圧Ｖｏがオペアンプへ供給されるオフセットキャンセル回路において、コンデンサＣ３，Ｃ４へ供給され、電圧Ｖｏの基準となる基準電圧Ｖｒｅｒを発生させる基準電圧発生回２０ｂを備え、基準電圧発生回路２０ｂは、ホール素子１０の中点電圧Ｖｍに等しい基準電圧Ｖｒｅｆを発生させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子の出力等の調整に用いられるオフセットキャンセル回路に関する。
【背景技術】
【０００２】
近年、携帯電話やゲーム機器などに搭載されるバイブレーション機能において、振動素子の位置を検出するためにホール素子を用いた位置検出回路が用いられている。
【０００３】
ホール素子の等価回路は、図８に示すように、抵抗Ｒ１〜Ｒ４のブリッジ回路として表され、電源電圧Ｖｃｃを印加する端子や出力信号を取り出す端子の組み合わせに応じて、ホール素子の出力信号は各抵抗のバラツキの影響を受けてオフセット成分を含むことになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のオフセット成分に対応するため、図９に示すように、ホール素子１０、増幅回路１２及び平均化回路１４を含むオフセットキャンセル回路１００が用いられている。オフセットキャンセル回路１００では、スイッチング素子Ｓ１〜Ｓ１９のオン／オフを制御して、ホール素子１０に流れる電流が９０°異なるように電圧を印加し、充電時にはそれぞれの状態においてコンデンサＣ１及びＣ２を充電し、出力時にはコンデンサＣ１及びＣ２の充電電圧を加算して平均化する。ホール素子１０に流れる電流を９０°変化させると、ホール素子１０の出力電圧のオフセットは逆方向に発生するので、ホール素子１０の出力電圧のオフセット値がキャンセルされる。
【０００５】
ところで、ホール素子１０の持つ印加電圧依存性により、ホール素子１０から出力される中点電圧Ｖｍは印加電圧の１／２からやや外れる。例えば、ホール素子１０へ３Ｖの電圧を加えて用いた場合、５％／Ｖの印加電圧依存性であるなら中点電圧Ｖｍは約１．４Ｖになる。
【０００６】
ここで、図１０に示すように、コンデンサＣ１，Ｃ２に寄生容量Ｃｐがあり、ホール素子１０にオフセットがなくコンデンサＣ１，Ｃ２の両端に中点電圧Ｖｍが充電電圧として加えられるとすると、充電時に２つの寄生容量Ｃｐに蓄えられる電荷Ｑ１は
Ｑ１＝Ｖｍ×Ｃｐ×２
となる。一方、オフセットキャンセル回路１００を出力状態に切り替えたときには、電荷Ｑ１が寄生容量Ｃｐ，コンデンサＣ３，Ｃ４に再配分される。このとき、基準電圧発生回路１４ｂの発生する基準電圧Ｖｒｅｆに応じて、オペアンプ１４ａへ入力される電圧Ｖｏは、
Ｑ１＝（Ｖｏ−Ｖｒｅｆ）×Ｃ４＋Ｖｏ×Ｃｐ×２＋（Ｖｏ−Ｖｒｅｆ）×Ｃ３
を満たす値となる。ここで、寄生容量Ｃｐが０．５ｐＦ、コンデンサＣ３が１ｐＦ、コンデンサＣ４が２０ｐＦであるとし、ホール素子１０の中点電圧Ｖｍが１．４Ｖである場合に、基準電圧発生回路１４ｂの基準電圧Ｖｒｅｆが１．５Ｖであるとするとオペアンプ１４ａへ入力される電圧Ｖｏ＝１．４９５Ｖとなる。したがって、オペアンプ１４ａからは基準電圧Ｖｒｅｆと電圧Ｖｏとの差に応じた出力電圧が出力される。この差５ｍＶは、およそ１０ガウス程度の誤差となる。
【０００７】
本発明は、上記のように寄生容量Ｃｐによって生ずる出力電圧の誤差を低減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、ホール素子のオフセットキャンセル回路であって、複数のサンプリングコンデンサと、前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧を発生させる基準電圧発生回路と、を備え、前記基準電圧発生回路は、前記ホール素子の中点電圧に等しい前記第１の基準電圧を発生させることを特徴とする。
【０００９】
ここで、前記基準電圧は、前記オペアンプの入力端子の１つに供給されることが好適である。また、前記別のコンデンサは、前記オペアンプの入力端子間に接続され、その一端に前記第１の基準電圧が供給されていることが好適である。
【発明の効果】
【００１０】
本発明によれば、ホール素子の中点電圧のずれによる出力信号の誤差を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態におけるオフセットキャンセル回路の構成を示す図である。
【図２】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図３】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図４】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図５】本発明の実施の形態におけるオフセットキャンセル回路の充電状態における状態を示す図である。
【図６】本発明の実施の形態におけるオフセットキャンセル回路の出力状態における状態を示す図である。
【図７】本発明の実施の形態における基準値の変更の様子を示す図である。
【図８】ホール素子の等価回路を示す図である。
【図９】従来のオフセットキャンセル回路の構成を示す図である。
【図１０】寄生容量を有する場合のオフセットキャンセル回路の構成を示す図である。
【発明を実施するための形態】
【００１２】
図１は、ホール素子のオフセットキャンセル回路２００の基本構成を示す。ホール素子のオフセットキャンセル回路２００は、ホール素子１０、増幅回路１２及び平均化回路２０を含んで構成される。
【００１３】
ホール素子１０は、抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。抵抗Ｒ１〜Ｒ４には、抵抗Ｒ１〜Ｒ４の接続点Ａ〜Ｄを電源電圧Ｖｃｃ，接地又は出力へ切り替えるスイッチング素子Ｓ１〜Ｓ８が接続される。
【００１４】
増幅回路１２は、オペアンプ１２ａ，１２ｂを含んで構成される。オペアンプ１２ａは、非反転入力端子（＋）に入力される電圧を増幅して出力する。オペアンプ１２ｂは、非反転入力端子（＋）に入力される電圧を増幅して出力する。
【００１５】
平均化回路２０は、スイッチング素子Ｓ９〜Ｓ２２、コンデンサＣ１〜Ｃ４、オペアンプ２０ａ及び基準電圧発生回路２０ｂを含んで構成される。
【００１６】
スイッチング素子Ｓ９〜Ｓ１９は、オペアンプ１２ａ，１２ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ２０ａの入力端子のいずれかを相互に接続する。スイッチング素子Ｓ９〜Ｓ１２及びＳ１９は、コンデンサＣ１及びＣ２が並列に接続された状態でコンデンサＣ１及びＣ２に充電された電荷に応じた出力電圧が出力されるようにオン／オフ制御される。すなわち、スイッチング素子Ｓ９〜Ｓ１２及びＳ１９は、コンデンサＣ１及びＣ２を並列に接続すると共に、出力用のコンデンサＣ３に接続し、コンデンサＣ３の端子電圧がオペアンプ２０ａに入力されるようにオン／オフ制御される。スイッチング素子Ｓ１３〜Ｓ１６は、ホール素子１０に流れる電流が切り替わるように外部から電圧を印加した場合に、その状態毎にホール素子１０の出力電圧がコンデンサＣ１及びＣ２のいずれかに印加されるようにオン／オフ制御される。すなわち、スイッチング素子Ｓ１３〜Ｓ１６をオン／オフ制御することによって、ホール素子１０の出力電圧によってコンデンサＣ１及びＣ２のいずれかが充電される。スイッチング素子Ｓ１７は、コンデンサＣ３の充電電荷を放電するために用いられる。スイッチング素子Ｓ１８は、オペアンプ１４ａの入力端と出力端とを接続するために用いられる。スイッチング素子Ｓ９〜Ｓ１９は、Ｐ型及びＮ型を問わず同程度の素子容量とすることが好ましい。
【００１７】
平均化回路２０に設けられた基準電圧発生回路２０ｂは、抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８及びスイッチング素子Ｓ２０、Ｓ２１、Ｓ２２を含んで構成される。基準電圧発生回路２０ｂは、スイッチング素子Ｓ１９に接続されるコンデンサＣ３の一端を抵抗Ｒ５とＲ６の接続点の電圧Ｖｒｅｆ２または抵抗Ｒ７とＲ８の接続点の電圧Ｖｒｅｆ３を供給するとともに、コンデンサＣ３の他端にＶｒｅｆ１を供給する。オペアンプ２０ａは、基準電圧発生回路２０ｂから供給される電圧を基準として、コンデンサＣ１、Ｃ２に蓄えられていた電荷量に応じた出力電圧Ｖｏｕｔを生成する。
【００１８】
以下、オフセットキャンセル回路２００の動作について説明する。オフセットキャンセル回路２００は、以下に示す第１状態、第２状態及び出力状態を切り替えることによってホール素子１０の出力電圧のオフセット値をキャンセルして出力する。
【００１９】
まず、図２に示すように、スイッチング素子Ｓ１〜Ｓ２２をオン／オフ制御することによって、オフセットキャンセル回路２００を第１の状態とする。スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ６をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ８をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂを接地し、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ４をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ３をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄにオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１４，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ１の正端子，オペアンプ１２ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ１を充電する状態とする。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０〜Ｓ２２の状態は限定されず、どのような状態であってもよい。この状態を第１の状態とする。
【００２０】
次に、図３に示すように、スイッチング素子Ｓ１〜Ｓ１９をオン／オフ制御することによって、オフセットキャンセル回路２００を第２の状態とする。スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ１をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ２をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ７をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃを接地し、スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ５をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄに電源電圧Ｖｃｃを印加する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１５，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ２の負端子，オペアンプ１２ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ２を充電する状態とする。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０をオンし、Ｓ２１とＳ２２のうちいずれか一方をオンする。これによって、コンデンサＣ３のスイッチング素子Ｓ１９に接続される端子の電圧を、Ｖｒｅｆ２またはＶｒｅｆ３に設定する。この状態を第２の状態とする。
【００２１】
このようにホール素子１０に流す電流の方向を変えるように電圧を印加して第１及び第２の状態を切り替え、ホール素子１０の４端子について２方向（９０°）のホール電圧Ｖ１及びＶ２でコンデンサＣ１及びＣ２をそれぞれ充電する。
【００２２】
充電電圧Ｖ１は、第１の状態におけるホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆが加算された値となる。すなわち、充電電圧Ｖ１＝Ｖｈａｌｌ＋Ｖｏｆｆである。ホール素子１０に流れる電流を９０°変化させると、ホール素子１０のオフセット電圧Ｖｏｆｆは逆方向に発生するので、充電電圧Ｖ２は、第２の状態におけるホール電圧Ｖｈａｌｌからオフセット電圧Ｖｏｆｆを減算した値となる。すなわち、充電電圧Ｖ２＝Ｖｈａｌｌ−Ｖｏｆｆである。
【００２３】
出力状態では、図４に示すように、スイッチング素子Ｓ１３〜Ｓ１６はオフして、オペアンプ１２ａ，１２ｂとコンデンサＣ１及びＣ２とは遮断する。また、スイッチング素子Ｓ１１，Ｓ１２，Ｓ１９をオンし、スイッチング素子Ｓ１８をオフすることによって、コンデンサＣ４を介してコンデンサＣ１及びＣ２の正端子を共通にオペアンプ２０ａの入力端子の一端に接続する。また、スイッチング素子Ｓ９，Ｓ１０をオンすることによって、コンデンサＣ１及びＣ２の負端子を共通にオペアンプ２０ａの入力端子の他端に接続する。オペアンプ２０ａの他端は、基準電圧発生回路２０ｂによって発生させたＶｒｅｆ１とされる。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０をオフして、コンデンサＣ３に蓄えられる電荷が消去されないようにする。コンデンサＣ３のスイッチング素子Ｓ１７もオフ状態とする。
【００２４】
オフセットキャンセル回路２００を出力状態とすることによって、コンデンサＣ１及びＣ２が並列に接続され、コンデンサＣ１及びＣ２に蓄えられていた電荷がコンデンサＣ１，Ｃ２及びＣ３に再分配されて充電電圧Ｖ１及びＶ２が平均化される。これにより、ホール素子１０の出力電圧のオフセット値がキャンセルされて出力電圧Ｖｏｕｔとして出力される。
【００２５】
ここで、コンデンサＣ１，Ｃ２に寄生容量Ｃｐがある場合、第１の状態及び第２の状態は図５（ａ）及び図５（ｂ）の等価回路で表される。なお、簡易的にホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆはないものとすると、第１の状態及び第２の状態ではそれぞれコンデンサＣ１，Ｃ２の両端にホール素子１０の中点電圧Ｖｍが印加される。
【００２６】
したがって、第１の状態及び第２の状態である充電時に２つの寄生容量Ｃｐに蓄えられる合計の電荷Ｑ１は数式（１）で表される。
【００２７】
Ｑ１＝Ｖｍ×Ｃｐ×２・・・（１）
【００２８】
一方、オフセットキャンセル回路２００を出力状態に切り替えたときには、図６の等価回路で示すように、電荷Ｑ１が寄生容量Ｃｐ，コンデンサＣ３，Ｃ４に再配分される。このとき、コンデンサＣ３，Ｃ４の接続点の電圧Ｖｏ’及び基準電圧発生回路２０ｂの発生する基準電圧Ｖｒｅｆ１に応じて、オペアンプ２０ａへ入力される電圧Ｖｏは数式（２）を満たす値となる。
【００２９】
Ｑ１＝（Ｖｏ’−Ｖｏ）×Ｃ４＋Ｖｏ’×Ｃｐ×２＋（Ｖｏ’−Ｖｒｅｆ１）×Ｃ３＋（Ｖｏ’−Ｖｒｅｆ１）（Ｃ１＋Ｃ２）・・・（２）
【００３０】
本実施の形態では、基準電圧発生回路２０ｂに含まれる抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８を、基準電圧Ｖｒｅｆがホール素子１０から出力される中点電圧Ｖｍと等しくなるように設定する。例えば、ホール素子１０へ印加電圧Ｖｃｃとして３Ｖの電圧を加えて用いた場合、５％／Ｖのずれが発生するなら中点電圧Ｖｍは１．４Ｖになる。この場合、例えば、抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８は、それぞれ１３ｋΩ、３ｋΩ、３ｋΩ及び１１ｋΩとすれば基準電圧Ｖｒｅｆを１．４Ｖに設定することができる。
【００３１】
なお、抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８は、予め測定されたホール素子１０の中点電圧Ｖｍに応じて設定してもよいし、ホール素子１０の中点電圧Ｖｍに応じて抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８のいずれかを自動調整する回路を設けてもよい。
【００３２】
このように、基準電圧Ｖｒｅｆ１を中点電圧Ｖｍに一致させることによって、オペアンプ１４ａのオートゼロの動作によりＶｏ＝Ｖｏ’となることと、数式（２）の関係からオペアンプ２０ａへ入力される電圧Ｖｏ’＝Ｖｍ＝Ｖｒｅｆ１となる。したがって、オフセットキャンセル回路２００の出力電圧Ｖｏｕｔへの寄生容量Ｃｐの影響は回避され、ホール素子１０の中点電圧Ｖｍのずれによる出力電圧Ｖｏｕｔに含まれる誤差を低減することができる。
【００３３】
また、本実施の形態では、第２の状態において、コンデンサＣ３の一端の電圧を、Ｖｒｅｆ２またはＶｒｅｆ３のいずれかに設定できるように、切り替える構成を備える。スイッチング素子Ｓ２０、Ｓ２１をオンするとＶｒｅｆ２に設定され、スイッチング素子Ｓ２０、Ｓ２２をオンするとＶｒｅｆ３に設定される。この構成を備えることによって、オペアンプ２０ａの入力端子の一端に重畳させるオフセット電圧を変化させることができる。これによって、第３の状態において、２値信号で出力される出力電圧Ｖｏｕｔのハイとローの切り替わるタイミングを変更することができる。
【００３４】
例えば、ホール素子１０からサイン波の信号が出力される場合、図７の一点鎖線で示されるように、サイン波とＶｒｅｆとは交点Ｙ及びＹ’にて交差する。スイッチング素子Ｓ２１をオンしてオペアンプ２０ａの入力端子の一端にオフセット電圧を重畳させると、サイン波がシフトする。サイン波が高い値から低い値に変化する領域に注目すると、スイッチング素子Ｓ２１をオンしたサイン波（点線）は、点Ｙよりも遅れた点ＸにてＶｒｅｆと交差する。同様に、スイッチング素子２２をオンした場合、スイッチング素子Ｓ２１をオンした場合とは逆の方向にサイン波がシフトする。サイン波が高い値から低い値に変化する領域に注目すると、スイッチング素子Ｓ２２をオンしたサイン波（点線）は、点Ｙよりも進んだ点ＺにてＶｒｅｆと交差する。
【００３５】
サイン波が高い値から低い値に変化する領域において、スイッチング素子Ｓ２１をオンすることによって、元のサイン波とＶｒｅｆ１との交点を遅らせることができ、スイッチング素子Ｓ２２をオンすることによって、元のサイン波とＶｒｅｆ１との交点を進めることができる。サイン波が低い値から高い値に変化する領域においても同様に、スイッチング素子Ｓ２１をオンすることによって、元のサイン波とＶｒｅｆ１との交点を進めることができ、スイッチング素子Ｓ２２をオンすることによって、元のサイン波とＶｒｅｆ１との交点を遅らせることができる。
【００３６】
元のサイン波とＶｒｅｆ１との交点の進み量及び遅れ量は、オペアンプ２０ａの入力端子の一端に重畳させるオフセット電圧、つまり抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８の比率によって設定することができる。
【符号の説明】
【００３７】
１０ ホール素子、１２ 増幅回路、１２ａ，１２ｂ オペアンプ、１４ 平均化回路、１４ａ オペアンプ、１４ｂ 基準電圧発生回路、２０ 平均化回路、２０ａ オペアンプ、２０ｂ 基準電圧発生回路、１００，２００ オフセットキャンセル回路。
【技術分野】
【０００１】
本発明は、ホール素子の出力等の調整に用いられるオフセットキャンセル回路に関する。
【背景技術】
【０００２】
近年、携帯電話やゲーム機器などに搭載されるバイブレーション機能において、振動素子の位置を検出するためにホール素子を用いた位置検出回路が用いられている。
【０００３】
ホール素子の等価回路は、図８に示すように、抵抗Ｒ１〜Ｒ４のブリッジ回路として表され、電源電圧Ｖｃｃを印加する端子や出力信号を取り出す端子の組み合わせに応じて、ホール素子の出力信号は各抵抗のバラツキの影響を受けてオフセット成分を含むことになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のオフセット成分に対応するため、図９に示すように、ホール素子１０、増幅回路１２及び平均化回路１４を含むオフセットキャンセル回路１００が用いられている。オフセットキャンセル回路１００では、スイッチング素子Ｓ１〜Ｓ１９のオン／オフを制御して、ホール素子１０に流れる電流が９０°異なるように電圧を印加し、充電時にはそれぞれの状態においてコンデンサＣ１及びＣ２を充電し、出力時にはコンデンサＣ１及びＣ２の充電電圧を加算して平均化する。ホール素子１０に流れる電流を９０°変化させると、ホール素子１０の出力電圧のオフセットは逆方向に発生するので、ホール素子１０の出力電圧のオフセット値がキャンセルされる。
【０００５】
ところで、ホール素子１０の持つ印加電圧依存性により、ホール素子１０から出力される中点電圧Ｖｍは印加電圧の１／２からやや外れる。例えば、ホール素子１０へ３Ｖの電圧を加えて用いた場合、５％／Ｖの印加電圧依存性であるなら中点電圧Ｖｍは約１．４Ｖになる。
【０００６】
ここで、図１０に示すように、コンデンサＣ１，Ｃ２に寄生容量Ｃｐがあり、ホール素子１０にオフセットがなくコンデンサＣ１，Ｃ２の両端に中点電圧Ｖｍが充電電圧として加えられるとすると、充電時に２つの寄生容量Ｃｐに蓄えられる電荷Ｑ１は
Ｑ１＝Ｖｍ×Ｃｐ×２
となる。一方、オフセットキャンセル回路１００を出力状態に切り替えたときには、電荷Ｑ１が寄生容量Ｃｐ，コンデンサＣ３，Ｃ４に再配分される。このとき、基準電圧発生回路１４ｂの発生する基準電圧Ｖｒｅｆに応じて、オペアンプ１４ａへ入力される電圧Ｖｏは、
Ｑ１＝（Ｖｏ−Ｖｒｅｆ）×Ｃ４＋Ｖｏ×Ｃｐ×２＋（Ｖｏ−Ｖｒｅｆ）×Ｃ３
を満たす値となる。ここで、寄生容量Ｃｐが０．５ｐＦ、コンデンサＣ３が１ｐＦ、コンデンサＣ４が２０ｐＦであるとし、ホール素子１０の中点電圧Ｖｍが１．４Ｖである場合に、基準電圧発生回路１４ｂの基準電圧Ｖｒｅｆが１．５Ｖであるとするとオペアンプ１４ａへ入力される電圧Ｖｏ＝１．４９５Ｖとなる。したがって、オペアンプ１４ａからは基準電圧Ｖｒｅｆと電圧Ｖｏとの差に応じた出力電圧が出力される。この差５ｍＶは、およそ１０ガウス程度の誤差となる。
【０００７】
本発明は、上記のように寄生容量Ｃｐによって生ずる出力電圧の誤差を低減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、ホール素子のオフセットキャンセル回路であって、複数のサンプリングコンデンサと、前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧を発生させる基準電圧発生回路と、を備え、前記基準電圧発生回路は、前記ホール素子の中点電圧に等しい前記第１の基準電圧を発生させることを特徴とする。
【０００９】
ここで、前記基準電圧は、前記オペアンプの入力端子の１つに供給されることが好適である。また、前記別のコンデンサは、前記オペアンプの入力端子間に接続され、その一端に前記第１の基準電圧が供給されていることが好適である。
【発明の効果】
【００１０】
本発明によれば、ホール素子の中点電圧のずれによる出力信号の誤差を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態におけるオフセットキャンセル回路の構成を示す図である。
【図２】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図３】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図４】本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。
【図５】本発明の実施の形態におけるオフセットキャンセル回路の充電状態における状態を示す図である。
【図６】本発明の実施の形態におけるオフセットキャンセル回路の出力状態における状態を示す図である。
【図７】本発明の実施の形態における基準値の変更の様子を示す図である。
【図８】ホール素子の等価回路を示す図である。
【図９】従来のオフセットキャンセル回路の構成を示す図である。
【図１０】寄生容量を有する場合のオフセットキャンセル回路の構成を示す図である。
【発明を実施するための形態】
【００１２】
図１は、ホール素子のオフセットキャンセル回路２００の基本構成を示す。ホール素子のオフセットキャンセル回路２００は、ホール素子１０、増幅回路１２及び平均化回路２０を含んで構成される。
【００１３】
ホール素子１０は、抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。抵抗Ｒ１〜Ｒ４には、抵抗Ｒ１〜Ｒ４の接続点Ａ〜Ｄを電源電圧Ｖｃｃ，接地又は出力へ切り替えるスイッチング素子Ｓ１〜Ｓ８が接続される。
【００１４】
増幅回路１２は、オペアンプ１２ａ，１２ｂを含んで構成される。オペアンプ１２ａは、非反転入力端子（＋）に入力される電圧を増幅して出力する。オペアンプ１２ｂは、非反転入力端子（＋）に入力される電圧を増幅して出力する。
【００１５】
平均化回路２０は、スイッチング素子Ｓ９〜Ｓ２２、コンデンサＣ１〜Ｃ４、オペアンプ２０ａ及び基準電圧発生回路２０ｂを含んで構成される。
【００１６】
スイッチング素子Ｓ９〜Ｓ１９は、オペアンプ１２ａ，１２ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ２０ａの入力端子のいずれかを相互に接続する。スイッチング素子Ｓ９〜Ｓ１２及びＳ１９は、コンデンサＣ１及びＣ２が並列に接続された状態でコンデンサＣ１及びＣ２に充電された電荷に応じた出力電圧が出力されるようにオン／オフ制御される。すなわち、スイッチング素子Ｓ９〜Ｓ１２及びＳ１９は、コンデンサＣ１及びＣ２を並列に接続すると共に、出力用のコンデンサＣ３に接続し、コンデンサＣ３の端子電圧がオペアンプ２０ａに入力されるようにオン／オフ制御される。スイッチング素子Ｓ１３〜Ｓ１６は、ホール素子１０に流れる電流が切り替わるように外部から電圧を印加した場合に、その状態毎にホール素子１０の出力電圧がコンデンサＣ１及びＣ２のいずれかに印加されるようにオン／オフ制御される。すなわち、スイッチング素子Ｓ１３〜Ｓ１６をオン／オフ制御することによって、ホール素子１０の出力電圧によってコンデンサＣ１及びＣ２のいずれかが充電される。スイッチング素子Ｓ１７は、コンデンサＣ３の充電電荷を放電するために用いられる。スイッチング素子Ｓ１８は、オペアンプ１４ａの入力端と出力端とを接続するために用いられる。スイッチング素子Ｓ９〜Ｓ１９は、Ｐ型及びＮ型を問わず同程度の素子容量とすることが好ましい。
【００１７】
平均化回路２０に設けられた基準電圧発生回路２０ｂは、抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８及びスイッチング素子Ｓ２０、Ｓ２１、Ｓ２２を含んで構成される。基準電圧発生回路２０ｂは、スイッチング素子Ｓ１９に接続されるコンデンサＣ３の一端を抵抗Ｒ５とＲ６の接続点の電圧Ｖｒｅｆ２または抵抗Ｒ７とＲ８の接続点の電圧Ｖｒｅｆ３を供給するとともに、コンデンサＣ３の他端にＶｒｅｆ１を供給する。オペアンプ２０ａは、基準電圧発生回路２０ｂから供給される電圧を基準として、コンデンサＣ１、Ｃ２に蓄えられていた電荷量に応じた出力電圧Ｖｏｕｔを生成する。
【００１８】
以下、オフセットキャンセル回路２００の動作について説明する。オフセットキャンセル回路２００は、以下に示す第１状態、第２状態及び出力状態を切り替えることによってホール素子１０の出力電圧のオフセット値をキャンセルして出力する。
【００１９】
まず、図２に示すように、スイッチング素子Ｓ１〜Ｓ２２をオン／オフ制御することによって、オフセットキャンセル回路２００を第１の状態とする。スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ６をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ８をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂを接地し、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ４をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ３をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄにオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１４，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ１の正端子，オペアンプ１２ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ１を充電する状態とする。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０〜Ｓ２２の状態は限定されず、どのような状態であってもよい。この状態を第１の状態とする。
【００２０】
次に、図３に示すように、スイッチング素子Ｓ１〜Ｓ１９をオン／オフ制御することによって、オフセットキャンセル回路２００を第２の状態とする。スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ１をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ２をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ７をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃを接地し、スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ５をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄに電源電圧Ｖｃｃを印加する。また、スイッチング素子Ｓ９〜Ｓ１９のうちスイッチング素子Ｓ１５，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ２の負端子，オペアンプ１２ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ２を充電する状態とする。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０をオンし、Ｓ２１とＳ２２のうちいずれか一方をオンする。これによって、コンデンサＣ３のスイッチング素子Ｓ１９に接続される端子の電圧を、Ｖｒｅｆ２またはＶｒｅｆ３に設定する。この状態を第２の状態とする。
【００２１】
このようにホール素子１０に流す電流の方向を変えるように電圧を印加して第１及び第２の状態を切り替え、ホール素子１０の４端子について２方向（９０°）のホール電圧Ｖ１及びＶ２でコンデンサＣ１及びＣ２をそれぞれ充電する。
【００２２】
充電電圧Ｖ１は、第１の状態におけるホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆが加算された値となる。すなわち、充電電圧Ｖ１＝Ｖｈａｌｌ＋Ｖｏｆｆである。ホール素子１０に流れる電流を９０°変化させると、ホール素子１０のオフセット電圧Ｖｏｆｆは逆方向に発生するので、充電電圧Ｖ２は、第２の状態におけるホール電圧Ｖｈａｌｌからオフセット電圧Ｖｏｆｆを減算した値となる。すなわち、充電電圧Ｖ２＝Ｖｈａｌｌ−Ｖｏｆｆである。
【００２３】
出力状態では、図４に示すように、スイッチング素子Ｓ１３〜Ｓ１６はオフして、オペアンプ１２ａ，１２ｂとコンデンサＣ１及びＣ２とは遮断する。また、スイッチング素子Ｓ１１，Ｓ１２，Ｓ１９をオンし、スイッチング素子Ｓ１８をオフすることによって、コンデンサＣ４を介してコンデンサＣ１及びＣ２の正端子を共通にオペアンプ２０ａの入力端子の一端に接続する。また、スイッチング素子Ｓ９，Ｓ１０をオンすることによって、コンデンサＣ１及びＣ２の負端子を共通にオペアンプ２０ａの入力端子の他端に接続する。オペアンプ２０ａの他端は、基準電圧発生回路２０ｂによって発生させたＶｒｅｆ１とされる。このとき、基準電圧発生回路２０ｂに備えられるスイッチング素子Ｓ２０をオフして、コンデンサＣ３に蓄えられる電荷が消去されないようにする。コンデンサＣ３のスイッチング素子Ｓ１７もオフ状態とする。
【００２４】
オフセットキャンセル回路２００を出力状態とすることによって、コンデンサＣ１及びＣ２が並列に接続され、コンデンサＣ１及びＣ２に蓄えられていた電荷がコンデンサＣ１，Ｃ２及びＣ３に再分配されて充電電圧Ｖ１及びＶ２が平均化される。これにより、ホール素子１０の出力電圧のオフセット値がキャンセルされて出力電圧Ｖｏｕｔとして出力される。
【００２５】
ここで、コンデンサＣ１，Ｃ２に寄生容量Ｃｐがある場合、第１の状態及び第２の状態は図５（ａ）及び図５（ｂ）の等価回路で表される。なお、簡易的にホール電圧Ｖｈａｌｌにオフセット電圧Ｖｏｆｆはないものとすると、第１の状態及び第２の状態ではそれぞれコンデンサＣ１，Ｃ２の両端にホール素子１０の中点電圧Ｖｍが印加される。
【００２６】
したがって、第１の状態及び第２の状態である充電時に２つの寄生容量Ｃｐに蓄えられる合計の電荷Ｑ１は数式（１）で表される。
【００２７】
Ｑ１＝Ｖｍ×Ｃｐ×２・・・（１）
【００２８】
一方、オフセットキャンセル回路２００を出力状態に切り替えたときには、図６の等価回路で示すように、電荷Ｑ１が寄生容量Ｃｐ，コンデンサＣ３，Ｃ４に再配分される。このとき、コンデンサＣ３，Ｃ４の接続点の電圧Ｖｏ’及び基準電圧発生回路２０ｂの発生する基準電圧Ｖｒｅｆ１に応じて、オペアンプ２０ａへ入力される電圧Ｖｏは数式（２）を満たす値となる。
【００２９】
Ｑ１＝（Ｖｏ’−Ｖｏ）×Ｃ４＋Ｖｏ’×Ｃｐ×２＋（Ｖｏ’−Ｖｒｅｆ１）×Ｃ３＋（Ｖｏ’−Ｖｒｅｆ１）（Ｃ１＋Ｃ２）・・・（２）
【００３０】
本実施の形態では、基準電圧発生回路２０ｂに含まれる抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８を、基準電圧Ｖｒｅｆがホール素子１０から出力される中点電圧Ｖｍと等しくなるように設定する。例えば、ホール素子１０へ印加電圧Ｖｃｃとして３Ｖの電圧を加えて用いた場合、５％／Ｖのずれが発生するなら中点電圧Ｖｍは１．４Ｖになる。この場合、例えば、抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８は、それぞれ１３ｋΩ、３ｋΩ、３ｋΩ及び１１ｋΩとすれば基準電圧Ｖｒｅｆを１．４Ｖに設定することができる。
【００３１】
なお、抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８は、予め測定されたホール素子１０の中点電圧Ｖｍに応じて設定してもよいし、ホール素子１０の中点電圧Ｖｍに応じて抵抗要素Ｒ５，Ｒ６，Ｒ７及びＲ８のいずれかを自動調整する回路を設けてもよい。
【００３２】
このように、基準電圧Ｖｒｅｆ１を中点電圧Ｖｍに一致させることによって、オペアンプ１４ａのオートゼロの動作によりＶｏ＝Ｖｏ’となることと、数式（２）の関係からオペアンプ２０ａへ入力される電圧Ｖｏ’＝Ｖｍ＝Ｖｒｅｆ１となる。したがって、オフセットキャンセル回路２００の出力電圧Ｖｏｕｔへの寄生容量Ｃｐの影響は回避され、ホール素子１０の中点電圧Ｖｍのずれによる出力電圧Ｖｏｕｔに含まれる誤差を低減することができる。
【００３３】
また、本実施の形態では、第２の状態において、コンデンサＣ３の一端の電圧を、Ｖｒｅｆ２またはＶｒｅｆ３のいずれかに設定できるように、切り替える構成を備える。スイッチング素子Ｓ２０、Ｓ２１をオンするとＶｒｅｆ２に設定され、スイッチング素子Ｓ２０、Ｓ２２をオンするとＶｒｅｆ３に設定される。この構成を備えることによって、オペアンプ２０ａの入力端子の一端に重畳させるオフセット電圧を変化させることができる。これによって、第３の状態において、２値信号で出力される出力電圧Ｖｏｕｔのハイとローの切り替わるタイミングを変更することができる。
【００３４】
例えば、ホール素子１０からサイン波の信号が出力される場合、図７の一点鎖線で示されるように、サイン波とＶｒｅｆとは交点Ｙ及びＹ’にて交差する。スイッチング素子Ｓ２１をオンしてオペアンプ２０ａの入力端子の一端にオフセット電圧を重畳させると、サイン波がシフトする。サイン波が高い値から低い値に変化する領域に注目すると、スイッチング素子Ｓ２１をオンしたサイン波（点線）は、点Ｙよりも遅れた点ＸにてＶｒｅｆと交差する。同様に、スイッチング素子２２をオンした場合、スイッチング素子Ｓ２１をオンした場合とは逆の方向にサイン波がシフトする。サイン波が高い値から低い値に変化する領域に注目すると、スイッチング素子Ｓ２２をオンしたサイン波（点線）は、点Ｙよりも進んだ点ＺにてＶｒｅｆと交差する。
【００３５】
サイン波が高い値から低い値に変化する領域において、スイッチング素子Ｓ２１をオンすることによって、元のサイン波とＶｒｅｆ１との交点を遅らせることができ、スイッチング素子Ｓ２２をオンすることによって、元のサイン波とＶｒｅｆ１との交点を進めることができる。サイン波が低い値から高い値に変化する領域においても同様に、スイッチング素子Ｓ２１をオンすることによって、元のサイン波とＶｒｅｆ１との交点を進めることができ、スイッチング素子Ｓ２２をオンすることによって、元のサイン波とＶｒｅｆ１との交点を遅らせることができる。
【００３６】
元のサイン波とＶｒｅｆ１との交点の進み量及び遅れ量は、オペアンプ２０ａの入力端子の一端に重畳させるオフセット電圧、つまり抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８の比率によって設定することができる。
【符号の説明】
【００３７】
１０ ホール素子、１２ 増幅回路、１２ａ，１２ｂ オペアンプ、１４ 平均化回路、１４ａ オペアンプ、１４ｂ 基準電圧発生回路、２０ 平均化回路、２０ａ オペアンプ、２０ｂ 基準電圧発生回路、１００，２００ オフセットキャンセル回路。
【特許請求の範囲】
【請求項１】
ホール素子のオフセットキャンセル回路であって、
複数のサンプリングコンデンサと、
前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、
前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、
前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧を発生させる基準電圧発生回路と、
を備え、
前記基準電圧発生回路は、前記ホール素子の中点電圧に等しい前記第１の基準電圧を発生させることを特徴とするオフセットキャンセル回路。
【請求項２】
請求項１に記載のオフセットキャンセル回路であって、
前記第１の基準電圧は、前記オペアンプの入力端子の１つに供給されることを特徴とするオフセットキャンセル回路。
【請求項３】
請求項１又は２に記載のオフセットキャンセル回路であって、
前記別のコンデンサは、前記オペアンプの入力端子間に接続され、その一端に前記第１の基準電圧が供給されていることを特徴とするオフセットキャンセル回路。
【請求項４】
請求項３に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧とは異なる第２の基準電圧を発生させ、前記別のコンデンサの他端に前記第２の基準電圧を供給することを特徴とするオフセットキャンセル回路。
【請求項５】
請求項４に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧及び前記第２の基準電圧と異なる第３の基準電圧を生成し、前記別のコンデンサの他端に前記第２の基準電圧又は前記第３の基準電圧を選択的に供給することを特徴とするオフセットキャンセル回路。
【請求項６】
ホール素子のオフセットキャンセル回路であって、
複数のサンプリングコンデンサと、
前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、
前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、
前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧及び第２の基準電圧を発生させ、前記別のコンデンサの一端に前記第１の基準電圧を供給し、前記別のコンデンサの他端に前記第２の基準電圧を供給する基準電圧発生回路と、を備えることを特徴とするオフセットキャンセル回路。
【請求項７】
請求項６に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧及び前記第２の基準電圧と異なる第３の基準電圧を生成し、前記別のコンデンサの他端に前記第２の基準電圧又は前記第３の基準電圧を選択的に供給することを特徴とするオフセットキャンセル回路。
【請求項１】
ホール素子のオフセットキャンセル回路であって、
複数のサンプリングコンデンサと、
前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、
前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、
前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧を発生させる基準電圧発生回路と、
を備え、
前記基準電圧発生回路は、前記ホール素子の中点電圧に等しい前記第１の基準電圧を発生させることを特徴とするオフセットキャンセル回路。
【請求項２】
請求項１に記載のオフセットキャンセル回路であって、
前記第１の基準電圧は、前記オペアンプの入力端子の１つに供給されることを特徴とするオフセットキャンセル回路。
【請求項３】
請求項１又は２に記載のオフセットキャンセル回路であって、
前記別のコンデンサは、前記オペアンプの入力端子間に接続され、その一端に前記第１の基準電圧が供給されていることを特徴とするオフセットキャンセル回路。
【請求項４】
請求項３に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧とは異なる第２の基準電圧を発生させ、前記別のコンデンサの他端に前記第２の基準電圧を供給することを特徴とするオフセットキャンセル回路。
【請求項５】
請求項４に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧及び前記第２の基準電圧と異なる第３の基準電圧を生成し、前記別のコンデンサの他端に前記第２の基準電圧又は前記第３の基準電圧を選択的に供給することを特徴とするオフセットキャンセル回路。
【請求項６】
ホール素子のオフセットキャンセル回路であって、
複数のサンプリングコンデンサと、
前記ホール素子に流れる電流が切り替わるように外部から電圧を印加し、その状態毎に前記ホール素子の出力電圧が前記複数のサンプリングコンデンサのいずれかに印加されるようにオン／オフ制御される第１のスイッチング素子群と、
前記複数のサンプリングコンデンサが並列に接続された状態で前記複数のサンプリングコンデンサに充電された電荷を前記サンプリングコンデンサとは別のコンデンサに再分配して得られる出力電圧がオペアンプへ供給されるようにオン／オフ制御される第２のスイッチング素子群と、
前記別のコンデンサへ供給され、前記出力電圧の基準となる第１の基準電圧及び第２の基準電圧を発生させ、前記別のコンデンサの一端に前記第１の基準電圧を供給し、前記別のコンデンサの他端に前記第２の基準電圧を供給する基準電圧発生回路と、を備えることを特徴とするオフセットキャンセル回路。
【請求項７】
請求項６に記載のオフセットキャンセル回路であって、
前記基準電圧発生回路は、前記第１の基準電圧及び前記第２の基準電圧と異なる第３の基準電圧を生成し、前記別のコンデンサの他端に前記第２の基準電圧又は前記第３の基準電圧を選択的に供給することを特徴とするオフセットキャンセル回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−４７６３０（Ｐ２０１２−４７６３０Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１９０８７９（Ｐ２０１０−１９０８７９）
【出願日】平成２２年８月２７日（２０１０．８．２７）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２７日（２０１０．８．２７）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
[ Back to top ]