オートフォーカス用固体撮像装置とそれを用いたオートフォーカスカメラ
【課題】 低コストで高精度のオートフォーカス性能を有したオートフォーカス用固体撮像装置を実現する。
【解決手段】 位相差検出型の焦点検出を行うための基準部用リニアセンサ（Ｌ１−Ｂ〜Ｌ１０−Ｂ）と参照部用リニアセンサ（Ｌ１−Ｒ〜Ｌ１０−Ｒ）とをそれぞれ備えたリニアセンサ対（Ｌ１〜Ｌ１０）を有し、リニアセンサ対Ｌ５の基準部用リニアセンサＬ５−Ｂと参照部用リニアセンサＬ５−Ｒとの間にリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂが配置され、リニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂと参照部用リニアセンサＬ６−Ｒとの間にリニアセンサ対Ｌ５の参照部用リニアセンサＬ５−Ｒが配置されている。
【解決手段】 位相差検出型の焦点検出を行うための基準部用リニアセンサ（Ｌ１−Ｂ〜Ｌ１０−Ｂ）と参照部用リニアセンサ（Ｌ１−Ｒ〜Ｌ１０−Ｒ）とをそれぞれ備えたリニアセンサ対（Ｌ１〜Ｌ１０）を有し、リニアセンサ対Ｌ５の基準部用リニアセンサＬ５−Ｂと参照部用リニアセンサＬ５−Ｒとの間にリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂが配置され、リニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂと参照部用リニアセンサＬ６−Ｒとの間にリニアセンサ対Ｌ５の参照部用リニアセンサＬ５−Ｒが配置されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はオートフォーカス用固体撮像装置の高精度化に関し、特にTTL-SIR(Through The Lens Secondary Imaged Registration:2次結像位相差検出)型のオートフォーカスセンサとそれを用いたオートフォーカスカメラに関する。
【背景技術】
【０００２】
従来のTTL-SIR型オートフォーカスセンサとして、本出願人により非特許文献１で詳しく述べられている。図１１にこのオートフォーカス用固体撮像装置のリニアセンサ配置レイアウトを示す。中央のクロス測距を含めた7点測距を行うために、8つのリニアセンサ対131が各測距点に対応して同一半導体基板130上に配置されている。中央の測距点に対しては水平配置と垂直配置した2つのリニアセンサ対を十字状に設けたことで、縦線検知と横線検知の両方を行うクロス測距が可能である。これらの装置において、撮影レンズを通ってきた光束を２次結像光学系によってAF（オートフォーカス）センサ上の基準部用リニアセンサ132上と参照部用リニアセンサ133上の2つ位置に被写体像を再結像させ、その2つの被写体像の位相差検出を行ってデフォーカス量を求めるものである（実際には基準部の信号と参照部の信号の相関演算を行うことで、測距の分解能を上げている。）。この方式における検出精度はリニアセンサの画素ピッチPと基線長（基準部用リニアセンサと参照部用リニアセンサの光学中心間の距離）に大きく依存する。一般的には画素ピッチが狭く、基線長が大きい方が測距精度を高くできる。
【０００３】
また、ここ数年、測距点数の多点化が進んでいる。図１２は9点AFセンサのリニアセンサ配置例を示したものである。対角位置の測距を可能にするため、５番目のリニアセンサ対131-5と６番目のリニアセンサ131-6が縦方向に並べて配置されている。この場合、AGC回路134-5，134-6は図１３に示した様に、測距点毎に行われる。
【非特許文献１】”広視野7点AF対応CMOSリニア型オートフォーカスセンサ,”映情学技報, Vol.25, No.28, pp.1-6（2001）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら上記従来例において、オートフォーカス精度を向上させるためには、画素ピッチの微細化か、基線長を拡大する2通りの方法が考えられる。しかし、感度を落とさずに画素ピッチを縮小するためには、微細化プロセスを導入することが必須であるが、この微細化プロセスを立ち上げるには、長い開発期間と膨大な開発コストが必要となるため、低コストのオートフォーカス用固体撮像装置を短期間に開発することは困難となっていた。従って、従来と同じプロセスを用いての従来と同じ画素ピッチにすることが望ましい。この場合、従来以上のオートフォーカス精度を向上させるためには、先に述べたように基線長拡大を行うことが求められるが、単純な基線長拡大（例えば、図１３の基線長拡大を行うためにライン５基準部とライン５参照部との間隔、ライン６基準部とライン６参照部との間隔を拡大）では図１４に示した様にチップサイズが大きくなってしまうため、チップコストが上がるという課題を有していた。
【０００５】
本発明の目的は、低コストで高精度のオートフォーカス性能を有したオートフォーカス用固体撮像装置を実現することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明のオートフォーカス用固体撮像装置は、位相差検出型の焦点検出を行うための基準部用リニアセンサと参照部用リニアセンサとをそれぞれ備えた第１及び第２のリニアセンサ対を有し、
前記第１のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第２のリニアセンサ対の基準部用リニアセンサが配置され、前記第２のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第１のリニアセンサ対の参照部用リニアセンサが配置されていることを特徴とする。
【０００７】
上記構成において、従来と同じチップサイズで基線長を拡大できるため、チップの製造コストを上げずに高オートフォーカス精度に対応した固体撮像装置が実現できる。
【０００８】
また本発明のオートフォーカス用固体撮像装置は、基準部用リニアセンサと参照部用リニアセンサとを備えたリニアセンサ対を複数有する固体撮像装置において、
前記複数のリニアセンサ対の基準部用リニアセンサが、前記複数のリニアセンサ対についての所定の並び順で配置される基準部用リニアセンサ領域と、
前記複数のリニアセンサ対の参照部用リニアセンサが、前記所定の並び順と同じ並び順で配置される参照部用リニアセンサ領域とを有し、
それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一であることを特徴とする。
【０００９】
上記構成において、複数のリニアセンサ対が密接するように配置することにより、オートフォーカス対応範囲を広げると共にチップの集積度も高めることが出来る。
【発明の効果】
【００１０】
本発明によれば高精度でありながらもローコストであるオートフォーカス用固体撮像装置が実現することができる。また、本オートフォーカス用固体撮像装置をディジタル一眼レフカメラへ採用することにより、高精度小型低価一眼レフカメラが実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１２】
［実施形態１］
図１は本発明の特徴を最もよく表す図面であり、本発明による固体撮像装置の概略的平面レイアウト図である。同図において、1はSi半導体基板、2はリニアセンサを構成するフォトダイオードアレイ、3はAFセンサ読み出し回路、4はAFセンサブロックからの信号を増幅するための信号増幅回路、5はアナログ回路を動作させるための電源回路、6はAFセンサの蓄積時間と信号出力回路のゲインを決めるためのAGC回路、7はセンサを駆動するためのロジック回路（Ｔ／Ｇ）、8は各種のアナログ信号を選択して読み出すためのマルチプレクサ回路（ＭＰＸ）である、９は入出力回路（Ｉ／Ｏ）、１０はＡＦセンサ読み出し回路３を走査する走査回路である。
【００１３】
フォトダイオードアレイ２は基準部用リニアセンサと参照部用リニアセンサとに分かれ、基準部用リニアセンサ、参照部用リニアセンサ、読み出し回路３、走査回路１０とでリニアセンサ対を構成している。図１においては１０個のリニアセンサ対が配置され、ラインｎ−基準部はｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の基準部用リニアセンサを示し、ラインｎ−参照部はｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の参照用リニアセンサを示す。
図２は図１の固体撮像装置のフォトダイオードアレイ（リニアセンサ）のレイアウトのみを示す図である。図２において、Ｌ１〜Ｌ１０は基準部用リニアセンサと参照部用リニアセンサを含む各リニアセンサ対（読み出し回路３、走査回路１０は省略されている。）を示し、各リニアセンサ対においてＬｎ−Ｂはｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の基準部用リニアセンサを示し、Ｌｎ−Ｒはｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の参照用リニアセンサを示す。図２から明らかなように、本実施形態の５番目のリニアセンサ対Ｌ５の基準部用リニアセンサＬ５−Ｂと参照部用リニアセンサＬ５−Ｒとの間に６番目のリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂが配され、６番目のリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂと参照部用リニアセンサＬ６−Ｒとの間に５番目のリニアセンサ対Ｌ５の参照用リニアセンサＬ５−Ｒが配されている。
【００１４】
また図２の配置は、５番目及び６番目のリニアセンサ対の基準部用リニアセンサ（Ｌ５−Ｂ、Ｌ６−Ｂ）が順に配置されて基準部用リニアセンサ領域を構成し、５番目及び６番目のリニアセンサ対の参照部用リニアセンサ（Ｌ５−Ｒ、Ｌ６−Ｒ）が順に配されて参照部用リニアセンサ領域（ここでは基準部用リニアセンサ領域と参照部用リニアセンサ領域とが隣接して配されている）を構成し、それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一になる配置でもある。
【００１５】
８番目及び９番目のラインセンサ対Ｌ８、Ｌ９についても、５番目及び６番目ラインセンサ対Ｌ５、Ｌ６と同様な基準部用リニアセンサと参照部用リニアセンサの配置を行う。
【００１６】
次にフォトダイオードアレイ２とＡＦセンサ読み出し回路３からなるAFリニアセンサ回路の具体的な回路図を図３に示す。また図４は差動増幅器２９、３０の具体的な回路構成図を示す。ここに示したAFリニアセンサ回路（CMOSリニア型AFセンサ）は、以前に本出願人により特開2000-180706号等で提案した回路である。AFリニアセンサ回路は複数のAFセンサユニットから構成される。
【００１７】
図３において、２０は光電変換を行なうｐｎ接合フォトダイオード、２１はフォトダイオード２０の電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、２２は正転入力端子（＋）がフォトダイオード２０に接続され、反転入力端子（−）と出力端子とが接続される差動増幅器であり、ｐｎ接合フォトダイオード２０、リセット用ＭＯＳトランジスタ２１、差動増幅器２２によって増幅型光電変換素子を構成し、これはフォトダイオードアレイ２の画素の一つとなる。
２３はクランプ容量、２４はクランプ容量２３にクランプ電位を入力するためのＭＯＳスイッチであり、クランプ容量２３とＭＯＳスイッチ２４とでクランプ回路を構成している。２５〜２８はスイッチ用ＭＯＳトランジスタ、２９は最大値検出用差動増幅器、３０はＡＦ信号出力回路を兼ねる最小値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。差動増幅器２２の出力はクランプ回路を介して最大値検出回路に入力されるとともに、クランプ回路を介してＡＦ信号出力回路を兼ねる最小値検出回路に入力される。
【００１８】
３１は最大値出力用ＭＯＳスイッチ、３２は最小値出力用ＭＯＳスイッチ、３３はＯＲ回路、１０は走査回路、３４は定電流用ＮＭＯＳトランジスタ、３５は定電流用ＰＭＯＳトランジスタである。図４に示すように、最小値検出回路用には最終段がＰＭＯＳのソースフォロワ回路、最大値検出回路用には最終段がＮＭＯＳのソースフォロワ回路となっている。走査回路１０はＯＲ回路に入力され、各ＡＦセンサユニットからの最小値出力を順次選択的に出力させる。３６は画素からの信号又は最小値出力が出力される共通出力線である。
【００１９】
本回路の動作の詳細は特開２０００−１８０７０６号に説明されているので、ここでは概略的にその動作について説明する。
【００２０】
信号φRESによりリセット用ＭＯＳトランジスタ２１をオンしてフォトダイオードをリセットし、信号φN1とφN2によりスイッチ用ＭＯＳトランジスタ２６、２７をオンし差動増幅器２２の出力をスイッチ用ＭＯＳトランジスタ２５、最大値検出回路（最小値検出回路）、スイッチ用ＭＯＳトランジスタ２７を介してクランプ容量２３に保持する。クランプ容量に保持される信号は最大値検出回路、最小値検出回路を構成する差動増幅器のオフセット成分も含まれており、差動増幅器２２からの信号をクランプ回路に入力し、最大値検出回路、最小値検出回路を介して出力するときに差動増幅器のオフセット成分も除去されて出力することができる。φPEAKにより最大値出力用ＭＯＳスイッチ３１を全てオンすることで最大値出力をＡＧＣ回路に出力する。φＢＴＭによりＯＲ回路３３を介して最小値出力用ＭＯＳスイッチ３２を全てオンすることで最小値出力を共通出力線３６に出力する。また、走査回路によりＯＲ回路３３を介して順次最小値出力用ＭＯＳスイッチ３２を出力することでＡＦ信号を共通出力線３６に出力する（このとき最小値検出回路はＡＦ出力回路として動作させる。）。最小値検出回路３０を最小値検出回路から最小値を出力するときには図４の定電流ＭＯＳ３８をオフにし、ＡＦ出力回路として動作させるときには図４の定電流ＭＯＳ３８をオンにする。
【００２１】
本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最小値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、ＡＦセンサ信号の最小値を得ることができる。また、ＡＦセンサ信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次、出力線に接続させることにより、シリアルなＡＦセンサ信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２２】
次に５番目及び６番目のラインセンサ対Ｌ５，Ｌ６の基準部用リニアセンサと参照部用リニアセンサの配置による効果について説明する。
【００２３】
図５は、５番目のラインセンサ対と６番目のラインセンサ対とを直列に並べた比較例の配置と、図２に示すように、５番目及び６番目のラインセンサ対Ｌ５、Ｌ６の基準部用リニアセンサ、５番目及び６番目のラインセンサ対Ｌ５、Ｌ６の参照部用リニアセンサの順に並べた本実施形態の配置の基線長を説明する図である。
【００２４】
図５に示す比較例では、基線長（基準部用リニアセンサと参照部用リニアセンサの光学中心間の距離）はラインセンサ対Ｌ５とラインセンサ対Ｌ６においてそれぞれＢ（Ｂは一定距離を示す）となる。一方図５に示す本実施形態では、５番目のリニアセンサ対の基準部用リニアセンサ（ライン５基準部）と参照部用リニアセンサ（ライン５参照部）との間に６番目のリニアセンサ対の基準部用リニアセンサ（ライン６基準部）が配され、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６基準部）と参照部用リニアセンサ（ライン６参照部）との間に５番目のリニアセンサ対の参照用リニアセンサ（ライン５参照部）ので基線長Ｂ′はＢ′＝２×Ｂとなる。そして、５番目のリニアセンサ対の基線と６番目のリニアセンサ対の基線とはオーバーラップしている。
【００２５】
このように基線をオーバーラップさせると、比較例と同じ面積でありながら、基線長B’が2倍（B’＝2×B）になる。
【００２６】
AFセンサの駆動において、同じ測距点のリニアセンサに対してAGC（オートゲインコントロール）を行うときに、本実施形態のように一方のリニアセンサ対に他方のリニアセンサが入り込む形とすると、光電変換素子としてCCDを用いた場合、電荷転送路のレイアウトが複雑化することによるチップサイズの増大を引き起こす懸念がある。しかし、CMOSリニアセンサを用いることで出力線を金属配線で自由にレイアウトできるため、図６に示すように、読み出し回路とＡＧＣ回路６−５，６−６とを接続するオーバーラップ配線も簡単であるため、チップ面積の増大を引き起こさずに済むという特徴があり、CMOSリニアセンサを用いることがより好ましい。
【００２７】
一般的にはリニアセンサ対が増えると速度が遅くなる弊害があったが、本実施形態において、図６に示すようにリニアセンサ対ごとにＡＧＣ回路6-5，6-6を設け、それぞれのリニアセンサ対の蓄積時間制御（ＡＧＣ）を独立に並列駆動処理することで高速化と高精度化を同時に実現させている。ＡＧＣを独立に制御することは、例えば特開2003-107340号公報に記載されている。従ってリニアセンサの数が増えても速度低下することなく、従来と同等の高速レスポンスが可能である。蓄積時間制御はリアルタイムに制御することが望ましい。消費電流に関してもＣＭＯＳ回路であるため、問題にならない。本実施形態では光電変換素子のみでなく、全ての素子（ロジック、アナログ）がＣＭＯＳ回路で構成され、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置を構成する（必ずしもすべての構成部をＣＭＯＳ回路で構成しなくともよい。）。
【００２８】
リニアセンサを構成するフォトダイオードアレイ２は全て同じ画素サイズ（レイアウトピッチ）とすることが望ましく、同じ画素サイズとすることで、開発負荷の削減、開発期間の削減、開発コストの削減に繋がる。また、光電変換特性も揃うことになるため、補正システム（感度ばらつき、シェーディング等）も簡単になる。
【００２９】
本実施形態において、従来と同じ製造プロセス、デザインルールを用いながらも、高精度のオートフォーカス能力を有するオートフォーカス用固体撮像装置が実現できた。また、チップサイズ拡大を必要としないため、低コスト化に対しても有利である。
【００３０】
本発明はVMIS(Threshold Voltage Modulation Image Sensor)、BCAST(Buried Charge Accumulator and Sensing Transistor array)、LBCAST(Lateral Buried Charge Accumulator and Sensing Transistor array)等にも当然のことながら応用可能である。とくにBCASTやLBCASTに対しては増幅用MOSトランジスタをJFETトランジスタに置き換えることで、本質的な変更を伴わずに実現できる。
【００３１】
［実施形態２］
図７に本発明を施した第2の実施形態における平面レイアウトを示す。図７において、図１と同一構成部材については同一符号を付して説明を省略する。本実施形態においては、基線オーバーラップ配置したリニアセンサ間にもダミー画素のフォトダイオードを隙間なく配置した。図７に示すように、基準部用リニアセンサと参照部用リニアセンサ対との間（ライン６−基準部とライン５−参照部）、基準部用リニアセンサどうし間（ライン５−基準部とライン６−基準部）及び参照部用リニアセンサ間（ライン５−参照部とライン６−参照部）にダミー画素が設けられている。ダミー画素はライン６−基準部とライン５−参照部との間、ライン５−基準部とライン６−基準部との間、ライン５−参照部とライン６−参照部との間のいずれかに設けられる場合もある。８番目と９番目のラインセンサ対についても、５番眼と６番目のラインセンサ対と同様にダミー画素が設けられている。
【００３２】
実施形態1では各フォトダイオードアレイ間は素子分離領域（例えばLOCOS領域）であったが、本実施形態ではダミー画素１１を設けている。ダミー画素１１を設けることで、レイアウトパターンが均一（配線密度やアクティブ領域が揃う。）になり、プロセスの加工精度が良くなるため、歩留まりが向上する。本実施形態によって、歩留まりが向上したオートフォーカス用固体撮像装置が可能となった。
【００３３】
［実施形態３］
図８に本発明を施した第3の実施形態における平面レイアウトを示す。図８において、図１と同一構成部材については同一符号を付して説明を省略する。本実施形態において、3つのリニアセンサの基線オーバーラップ配置を施した例ついて示す。
【００３４】
図８から明らかなように、本実施形態の５番目から７番目のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの配置は、ライン５−基準部、ライン６−基準部、ライン７−基準部、ライン５−参照部、ライン６−参照部、ライン７−参照部の順に行われる。
【００３５】
本実施形態では、５番目のリニアセンサ対の基準部用リニアセンサ（ライン５−基準部）と参照部用リニアセンサ（ライン５−参照部）との間に６番目及び７番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部、ライン７−基準部）が配され、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部）と参照部用リニアセンサ（ライン６−参照部）との間に７番目のリニアセンサ対の基準部用リニアセンサ（リニア７−基準部）と５番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部）とが配され、７番目のリニアセンサ対の基準部用リニアセンサ（ライン７−基準部）と参照部用リニアセンサ（ライン７−参照部）との間に５番目及び６番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部、ライン６−参照部）が配されている。
【００３６】
また図８の配置は、第５〜第７番目のリニアセンサ対の基準部用リニアセンサ（ライン５−基準部、ライン６−基準部、ライン７−基準部）が順に配置されて基準部用リニアセンサ領域を構成し、第５〜第７番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部、ライン６−参照部、ライン７−参照部）が順に配されて参照部用リニアセンサ領域（ここでは基準部用リニアセンサ領域と参照部用リニアセンサ領域とが隣接して配されている）を構成し、それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一になる配置でもある。
【００３７】
１０番目〜１２番目のラインセンサ対についても、５番目〜７番目のラインセンサ対と同様な基準部用リニアセンサと参照部用リニアセンサの配置を行う。
【００３８】
本実施形態において、3つのオーバーラップにより基線長は従来の3倍にすることが可能となった。当然のことながら、4つ以上のリニアセンサをオーバーラップさせても良い。また、図９に示した様に、リニアセンサが同一ライン上になくても良い。ここでは、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部）と参照部用リニアセンサ（ライン６−参照部）、９番目のリニアセンサ対の基準部用リニアセンサ（ライン９−基準部）と参照部用リニアセンサ（ライン９−参照部）、が同一ラインからはずれて設けられている。本実施形態において、オートフォーカス精度の更なる高精度が可能となった。
【００３９】
［実施形態４］
図１０は本発明を用いるTTL-SIR型オートフォーカスシステムを搭載した一眼レフカメラの光学系概略図を示している。同図において、40は被写体像をフィルム上やイメージセンサ上に一時結像させるための撮影レンズ、41はファインダースクリーン42へ光を反射させるためのクイックリターンミラーであり、光を数10％透過するハーフミラーとなっている。43はAF系へ光を導くためのサブミラー、44はオートフォーカス用固体撮像装置のAFセンサ、45はAFセンサ44上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、46はAFセンサ44へ光を導く反射ミラー、47はフォーカルプレーンシャッター、48はフィルム又はイメージセンサ、49は光線の主軸を示している。
【００４０】
本実施形態において、実施形態1から実施形態3に記載のオートフォーカス用固体撮像装置を用いることで、従来以上のオートフォーカス精度を有する一眼レフカメラを、コストアップせずに実現することが可能となった。また、アナログカメラ、デジタルカメラを問わず、TTL-SIR型AFカメラであれば、本発明が適用できることは明らかである。
【産業上の利用可能性】
【００４１】
本発明はＴＴＬ−ＳＩＲ（Through The Lens Secondary Imaged Registration：２次結像位相差検出）型のオートフォーカスセンサを搭載した装置、例えばオートフォーカスカメラ等に用いることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第1実施形態の平面レイアウト図である。
【図２】図１の固体撮像装置のフォトダイオードアレイ（リニアセンサ）のレイアウト図である。
【図３】本発明の第1実施形態のAF回路構成図である。
【図４】差動増幅器２９、３０の具体的な回路構成を示す図である。
【図５】本発明の第1実施形態の効果を説明する図である。
【図６】本発明の第1実施形態のAGCを説明する図である。
【図７】本発明の第2実施形態の平面レイアウト図である。
【図８】本発明の第3実施形態の平面レイアウト図である。
【図９】本発明の第3実施形態の別形態を説明する図である。
【図１０】本発明の第4実施形態のカメラシステム図である。
【図１１】従来のAFセンサのリニアセンサ配置図である。
【図１２】従来のAFセンサの平面レイアウト図である。
【図１３】従来のAFセンサのAGCを説明する図である。
【図１４】従来のAFセンサの問題点を説明する図である。
【符号の説明】
【００４３】
1 Si基板
2 フォトダイオードアレイ
3 AF読み出し回路
4 信号処理回路
5 電源回路
6 AGC回路
7 ロジック回路
8 マルチプレクサ
９ Ｉ／Ｏ回路
１０ 走査回路
１１ ダミー画素
40 撮影レンズ
41 クイックリターンミラー
42 ファインダースクリーン
43 サブミラー
44 オートフォーカス用固体撮像装置
45 二次結像レンズ
46 反射ミラー
47 フォーカルプレーンシャッター
48 イメージセンサ
49 主光線軸
【技術分野】
【０００１】
本発明はオートフォーカス用固体撮像装置の高精度化に関し、特にTTL-SIR(Through The Lens Secondary Imaged Registration:2次結像位相差検出)型のオートフォーカスセンサとそれを用いたオートフォーカスカメラに関する。
【背景技術】
【０００２】
従来のTTL-SIR型オートフォーカスセンサとして、本出願人により非特許文献１で詳しく述べられている。図１１にこのオートフォーカス用固体撮像装置のリニアセンサ配置レイアウトを示す。中央のクロス測距を含めた7点測距を行うために、8つのリニアセンサ対131が各測距点に対応して同一半導体基板130上に配置されている。中央の測距点に対しては水平配置と垂直配置した2つのリニアセンサ対を十字状に設けたことで、縦線検知と横線検知の両方を行うクロス測距が可能である。これらの装置において、撮影レンズを通ってきた光束を２次結像光学系によってAF（オートフォーカス）センサ上の基準部用リニアセンサ132上と参照部用リニアセンサ133上の2つ位置に被写体像を再結像させ、その2つの被写体像の位相差検出を行ってデフォーカス量を求めるものである（実際には基準部の信号と参照部の信号の相関演算を行うことで、測距の分解能を上げている。）。この方式における検出精度はリニアセンサの画素ピッチPと基線長（基準部用リニアセンサと参照部用リニアセンサの光学中心間の距離）に大きく依存する。一般的には画素ピッチが狭く、基線長が大きい方が測距精度を高くできる。
【０００３】
また、ここ数年、測距点数の多点化が進んでいる。図１２は9点AFセンサのリニアセンサ配置例を示したものである。対角位置の測距を可能にするため、５番目のリニアセンサ対131-5と６番目のリニアセンサ131-6が縦方向に並べて配置されている。この場合、AGC回路134-5，134-6は図１３に示した様に、測距点毎に行われる。
【非特許文献１】”広視野7点AF対応CMOSリニア型オートフォーカスセンサ,”映情学技報, Vol.25, No.28, pp.1-6（2001）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら上記従来例において、オートフォーカス精度を向上させるためには、画素ピッチの微細化か、基線長を拡大する2通りの方法が考えられる。しかし、感度を落とさずに画素ピッチを縮小するためには、微細化プロセスを導入することが必須であるが、この微細化プロセスを立ち上げるには、長い開発期間と膨大な開発コストが必要となるため、低コストのオートフォーカス用固体撮像装置を短期間に開発することは困難となっていた。従って、従来と同じプロセスを用いての従来と同じ画素ピッチにすることが望ましい。この場合、従来以上のオートフォーカス精度を向上させるためには、先に述べたように基線長拡大を行うことが求められるが、単純な基線長拡大（例えば、図１３の基線長拡大を行うためにライン５基準部とライン５参照部との間隔、ライン６基準部とライン６参照部との間隔を拡大）では図１４に示した様にチップサイズが大きくなってしまうため、チップコストが上がるという課題を有していた。
【０００５】
本発明の目的は、低コストで高精度のオートフォーカス性能を有したオートフォーカス用固体撮像装置を実現することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明のオートフォーカス用固体撮像装置は、位相差検出型の焦点検出を行うための基準部用リニアセンサと参照部用リニアセンサとをそれぞれ備えた第１及び第２のリニアセンサ対を有し、
前記第１のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第２のリニアセンサ対の基準部用リニアセンサが配置され、前記第２のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第１のリニアセンサ対の参照部用リニアセンサが配置されていることを特徴とする。
【０００７】
上記構成において、従来と同じチップサイズで基線長を拡大できるため、チップの製造コストを上げずに高オートフォーカス精度に対応した固体撮像装置が実現できる。
【０００８】
また本発明のオートフォーカス用固体撮像装置は、基準部用リニアセンサと参照部用リニアセンサとを備えたリニアセンサ対を複数有する固体撮像装置において、
前記複数のリニアセンサ対の基準部用リニアセンサが、前記複数のリニアセンサ対についての所定の並び順で配置される基準部用リニアセンサ領域と、
前記複数のリニアセンサ対の参照部用リニアセンサが、前記所定の並び順と同じ並び順で配置される参照部用リニアセンサ領域とを有し、
それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一であることを特徴とする。
【０００９】
上記構成において、複数のリニアセンサ対が密接するように配置することにより、オートフォーカス対応範囲を広げると共にチップの集積度も高めることが出来る。
【発明の効果】
【００１０】
本発明によれば高精度でありながらもローコストであるオートフォーカス用固体撮像装置が実現することができる。また、本オートフォーカス用固体撮像装置をディジタル一眼レフカメラへ採用することにより、高精度小型低価一眼レフカメラが実現できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１２】
［実施形態１］
図１は本発明の特徴を最もよく表す図面であり、本発明による固体撮像装置の概略的平面レイアウト図である。同図において、1はSi半導体基板、2はリニアセンサを構成するフォトダイオードアレイ、3はAFセンサ読み出し回路、4はAFセンサブロックからの信号を増幅するための信号増幅回路、5はアナログ回路を動作させるための電源回路、6はAFセンサの蓄積時間と信号出力回路のゲインを決めるためのAGC回路、7はセンサを駆動するためのロジック回路（Ｔ／Ｇ）、8は各種のアナログ信号を選択して読み出すためのマルチプレクサ回路（ＭＰＸ）である、９は入出力回路（Ｉ／Ｏ）、１０はＡＦセンサ読み出し回路３を走査する走査回路である。
【００１３】
フォトダイオードアレイ２は基準部用リニアセンサと参照部用リニアセンサとに分かれ、基準部用リニアセンサ、参照部用リニアセンサ、読み出し回路３、走査回路１０とでリニアセンサ対を構成している。図１においては１０個のリニアセンサ対が配置され、ラインｎ−基準部はｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の基準部用リニアセンサを示し、ラインｎ−参照部はｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の参照用リニアセンサを示す。
図２は図１の固体撮像装置のフォトダイオードアレイ（リニアセンサ）のレイアウトのみを示す図である。図２において、Ｌ１〜Ｌ１０は基準部用リニアセンサと参照部用リニアセンサを含む各リニアセンサ対（読み出し回路３、走査回路１０は省略されている。）を示し、各リニアセンサ対においてＬｎ−Ｂはｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の基準部用リニアセンサを示し、Ｌｎ−Ｒはｎ（ｎ＝１，２，・・・，１０）番目のリニアセンサ対の参照用リニアセンサを示す。図２から明らかなように、本実施形態の５番目のリニアセンサ対Ｌ５の基準部用リニアセンサＬ５−Ｂと参照部用リニアセンサＬ５−Ｒとの間に６番目のリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂが配され、６番目のリニアセンサ対Ｌ６の基準部用リニアセンサＬ６−Ｂと参照部用リニアセンサＬ６−Ｒとの間に５番目のリニアセンサ対Ｌ５の参照用リニアセンサＬ５−Ｒが配されている。
【００１４】
また図２の配置は、５番目及び６番目のリニアセンサ対の基準部用リニアセンサ（Ｌ５−Ｂ、Ｌ６−Ｂ）が順に配置されて基準部用リニアセンサ領域を構成し、５番目及び６番目のリニアセンサ対の参照部用リニアセンサ（Ｌ５−Ｒ、Ｌ６−Ｒ）が順に配されて参照部用リニアセンサ領域（ここでは基準部用リニアセンサ領域と参照部用リニアセンサ領域とが隣接して配されている）を構成し、それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一になる配置でもある。
【００１５】
８番目及び９番目のラインセンサ対Ｌ８、Ｌ９についても、５番目及び６番目ラインセンサ対Ｌ５、Ｌ６と同様な基準部用リニアセンサと参照部用リニアセンサの配置を行う。
【００１６】
次にフォトダイオードアレイ２とＡＦセンサ読み出し回路３からなるAFリニアセンサ回路の具体的な回路図を図３に示す。また図４は差動増幅器２９、３０の具体的な回路構成図を示す。ここに示したAFリニアセンサ回路（CMOSリニア型AFセンサ）は、以前に本出願人により特開2000-180706号等で提案した回路である。AFリニアセンサ回路は複数のAFセンサユニットから構成される。
【００１７】
図３において、２０は光電変換を行なうｐｎ接合フォトダイオード、２１はフォトダイオード２０の電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、２２は正転入力端子（＋）がフォトダイオード２０に接続され、反転入力端子（−）と出力端子とが接続される差動増幅器であり、ｐｎ接合フォトダイオード２０、リセット用ＭＯＳトランジスタ２１、差動増幅器２２によって増幅型光電変換素子を構成し、これはフォトダイオードアレイ２の画素の一つとなる。
２３はクランプ容量、２４はクランプ容量２３にクランプ電位を入力するためのＭＯＳスイッチであり、クランプ容量２３とＭＯＳスイッチ２４とでクランプ回路を構成している。２５〜２８はスイッチ用ＭＯＳトランジスタ、２９は最大値検出用差動増幅器、３０はＡＦ信号出力回路を兼ねる最小値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。差動増幅器２２の出力はクランプ回路を介して最大値検出回路に入力されるとともに、クランプ回路を介してＡＦ信号出力回路を兼ねる最小値検出回路に入力される。
【００１８】
３１は最大値出力用ＭＯＳスイッチ、３２は最小値出力用ＭＯＳスイッチ、３３はＯＲ回路、１０は走査回路、３４は定電流用ＮＭＯＳトランジスタ、３５は定電流用ＰＭＯＳトランジスタである。図４に示すように、最小値検出回路用には最終段がＰＭＯＳのソースフォロワ回路、最大値検出回路用には最終段がＮＭＯＳのソースフォロワ回路となっている。走査回路１０はＯＲ回路に入力され、各ＡＦセンサユニットからの最小値出力を順次選択的に出力させる。３６は画素からの信号又は最小値出力が出力される共通出力線である。
【００１９】
本回路の動作の詳細は特開２０００−１８０７０６号に説明されているので、ここでは概略的にその動作について説明する。
【００２０】
信号φRESによりリセット用ＭＯＳトランジスタ２１をオンしてフォトダイオードをリセットし、信号φN1とφN2によりスイッチ用ＭＯＳトランジスタ２６、２７をオンし差動増幅器２２の出力をスイッチ用ＭＯＳトランジスタ２５、最大値検出回路（最小値検出回路）、スイッチ用ＭＯＳトランジスタ２７を介してクランプ容量２３に保持する。クランプ容量に保持される信号は最大値検出回路、最小値検出回路を構成する差動増幅器のオフセット成分も含まれており、差動増幅器２２からの信号をクランプ回路に入力し、最大値検出回路、最小値検出回路を介して出力するときに差動増幅器のオフセット成分も除去されて出力することができる。φPEAKにより最大値出力用ＭＯＳスイッチ３１を全てオンすることで最大値出力をＡＧＣ回路に出力する。φＢＴＭによりＯＲ回路３３を介して最小値出力用ＭＯＳスイッチ３２を全てオンすることで最小値出力を共通出力線３６に出力する。また、走査回路によりＯＲ回路３３を介して順次最小値出力用ＭＯＳスイッチ３２を出力することでＡＦ信号を共通出力線３６に出力する（このとき最小値検出回路はＡＦ出力回路として動作させる。）。最小値検出回路３０を最小値検出回路から最小値を出力するときには図４の定電流ＭＯＳ３８をオフにし、ＡＦ出力回路として動作させるときには図４の定電流ＭＯＳ３８をオンにする。
【００２１】
本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最小値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、ＡＦセンサ信号の最小値を得ることができる。また、ＡＦセンサ信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次、出力線に接続させることにより、シリアルなＡＦセンサ信号を得ることができる。この動作により、最小値検出回路と信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２２】
次に５番目及び６番目のラインセンサ対Ｌ５，Ｌ６の基準部用リニアセンサと参照部用リニアセンサの配置による効果について説明する。
【００２３】
図５は、５番目のラインセンサ対と６番目のラインセンサ対とを直列に並べた比較例の配置と、図２に示すように、５番目及び６番目のラインセンサ対Ｌ５、Ｌ６の基準部用リニアセンサ、５番目及び６番目のラインセンサ対Ｌ５、Ｌ６の参照部用リニアセンサの順に並べた本実施形態の配置の基線長を説明する図である。
【００２４】
図５に示す比較例では、基線長（基準部用リニアセンサと参照部用リニアセンサの光学中心間の距離）はラインセンサ対Ｌ５とラインセンサ対Ｌ６においてそれぞれＢ（Ｂは一定距離を示す）となる。一方図５に示す本実施形態では、５番目のリニアセンサ対の基準部用リニアセンサ（ライン５基準部）と参照部用リニアセンサ（ライン５参照部）との間に６番目のリニアセンサ対の基準部用リニアセンサ（ライン６基準部）が配され、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６基準部）と参照部用リニアセンサ（ライン６参照部）との間に５番目のリニアセンサ対の参照用リニアセンサ（ライン５参照部）ので基線長Ｂ′はＢ′＝２×Ｂとなる。そして、５番目のリニアセンサ対の基線と６番目のリニアセンサ対の基線とはオーバーラップしている。
【００２５】
このように基線をオーバーラップさせると、比較例と同じ面積でありながら、基線長B’が2倍（B’＝2×B）になる。
【００２６】
AFセンサの駆動において、同じ測距点のリニアセンサに対してAGC（オートゲインコントロール）を行うときに、本実施形態のように一方のリニアセンサ対に他方のリニアセンサが入り込む形とすると、光電変換素子としてCCDを用いた場合、電荷転送路のレイアウトが複雑化することによるチップサイズの増大を引き起こす懸念がある。しかし、CMOSリニアセンサを用いることで出力線を金属配線で自由にレイアウトできるため、図６に示すように、読み出し回路とＡＧＣ回路６−５，６−６とを接続するオーバーラップ配線も簡単であるため、チップ面積の増大を引き起こさずに済むという特徴があり、CMOSリニアセンサを用いることがより好ましい。
【００２７】
一般的にはリニアセンサ対が増えると速度が遅くなる弊害があったが、本実施形態において、図６に示すようにリニアセンサ対ごとにＡＧＣ回路6-5，6-6を設け、それぞれのリニアセンサ対の蓄積時間制御（ＡＧＣ）を独立に並列駆動処理することで高速化と高精度化を同時に実現させている。ＡＧＣを独立に制御することは、例えば特開2003-107340号公報に記載されている。従ってリニアセンサの数が増えても速度低下することなく、従来と同等の高速レスポンスが可能である。蓄積時間制御はリアルタイムに制御することが望ましい。消費電流に関してもＣＭＯＳ回路であるため、問題にならない。本実施形態では光電変換素子のみでなく、全ての素子（ロジック、アナログ）がＣＭＯＳ回路で構成され、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置を構成する（必ずしもすべての構成部をＣＭＯＳ回路で構成しなくともよい。）。
【００２８】
リニアセンサを構成するフォトダイオードアレイ２は全て同じ画素サイズ（レイアウトピッチ）とすることが望ましく、同じ画素サイズとすることで、開発負荷の削減、開発期間の削減、開発コストの削減に繋がる。また、光電変換特性も揃うことになるため、補正システム（感度ばらつき、シェーディング等）も簡単になる。
【００２９】
本実施形態において、従来と同じ製造プロセス、デザインルールを用いながらも、高精度のオートフォーカス能力を有するオートフォーカス用固体撮像装置が実現できた。また、チップサイズ拡大を必要としないため、低コスト化に対しても有利である。
【００３０】
本発明はVMIS(Threshold Voltage Modulation Image Sensor)、BCAST(Buried Charge Accumulator and Sensing Transistor array)、LBCAST(Lateral Buried Charge Accumulator and Sensing Transistor array)等にも当然のことながら応用可能である。とくにBCASTやLBCASTに対しては増幅用MOSトランジスタをJFETトランジスタに置き換えることで、本質的な変更を伴わずに実現できる。
【００３１】
［実施形態２］
図７に本発明を施した第2の実施形態における平面レイアウトを示す。図７において、図１と同一構成部材については同一符号を付して説明を省略する。本実施形態においては、基線オーバーラップ配置したリニアセンサ間にもダミー画素のフォトダイオードを隙間なく配置した。図７に示すように、基準部用リニアセンサと参照部用リニアセンサ対との間（ライン６−基準部とライン５−参照部）、基準部用リニアセンサどうし間（ライン５−基準部とライン６−基準部）及び参照部用リニアセンサ間（ライン５−参照部とライン６−参照部）にダミー画素が設けられている。ダミー画素はライン６−基準部とライン５−参照部との間、ライン５−基準部とライン６−基準部との間、ライン５−参照部とライン６−参照部との間のいずれかに設けられる場合もある。８番目と９番目のラインセンサ対についても、５番眼と６番目のラインセンサ対と同様にダミー画素が設けられている。
【００３２】
実施形態1では各フォトダイオードアレイ間は素子分離領域（例えばLOCOS領域）であったが、本実施形態ではダミー画素１１を設けている。ダミー画素１１を設けることで、レイアウトパターンが均一（配線密度やアクティブ領域が揃う。）になり、プロセスの加工精度が良くなるため、歩留まりが向上する。本実施形態によって、歩留まりが向上したオートフォーカス用固体撮像装置が可能となった。
【００３３】
［実施形態３］
図８に本発明を施した第3の実施形態における平面レイアウトを示す。図８において、図１と同一構成部材については同一符号を付して説明を省略する。本実施形態において、3つのリニアセンサの基線オーバーラップ配置を施した例ついて示す。
【００３４】
図８から明らかなように、本実施形態の５番目から７番目のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの配置は、ライン５−基準部、ライン６−基準部、ライン７−基準部、ライン５−参照部、ライン６−参照部、ライン７−参照部の順に行われる。
【００３５】
本実施形態では、５番目のリニアセンサ対の基準部用リニアセンサ（ライン５−基準部）と参照部用リニアセンサ（ライン５−参照部）との間に６番目及び７番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部、ライン７−基準部）が配され、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部）と参照部用リニアセンサ（ライン６−参照部）との間に７番目のリニアセンサ対の基準部用リニアセンサ（リニア７−基準部）と５番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部）とが配され、７番目のリニアセンサ対の基準部用リニアセンサ（ライン７−基準部）と参照部用リニアセンサ（ライン７−参照部）との間に５番目及び６番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部、ライン６−参照部）が配されている。
【００３６】
また図８の配置は、第５〜第７番目のリニアセンサ対の基準部用リニアセンサ（ライン５−基準部、ライン６−基準部、ライン７−基準部）が順に配置されて基準部用リニアセンサ領域を構成し、第５〜第７番目のリニアセンサ対の参照部用リニアセンサ（ライン５−参照部、ライン６−参照部、ライン７−参照部）が順に配されて参照部用リニアセンサ領域（ここでは基準部用リニアセンサ領域と参照部用リニアセンサ領域とが隣接して配されている）を構成し、それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一になる配置でもある。
【００３７】
１０番目〜１２番目のラインセンサ対についても、５番目〜７番目のラインセンサ対と同様な基準部用リニアセンサと参照部用リニアセンサの配置を行う。
【００３８】
本実施形態において、3つのオーバーラップにより基線長は従来の3倍にすることが可能となった。当然のことながら、4つ以上のリニアセンサをオーバーラップさせても良い。また、図９に示した様に、リニアセンサが同一ライン上になくても良い。ここでは、６番目のリニアセンサ対の基準部用リニアセンサ（ライン６−基準部）と参照部用リニアセンサ（ライン６−参照部）、９番目のリニアセンサ対の基準部用リニアセンサ（ライン９−基準部）と参照部用リニアセンサ（ライン９−参照部）、が同一ラインからはずれて設けられている。本実施形態において、オートフォーカス精度の更なる高精度が可能となった。
【００３９】
［実施形態４］
図１０は本発明を用いるTTL-SIR型オートフォーカスシステムを搭載した一眼レフカメラの光学系概略図を示している。同図において、40は被写体像をフィルム上やイメージセンサ上に一時結像させるための撮影レンズ、41はファインダースクリーン42へ光を反射させるためのクイックリターンミラーであり、光を数10％透過するハーフミラーとなっている。43はAF系へ光を導くためのサブミラー、44はオートフォーカス用固体撮像装置のAFセンサ、45はAFセンサ44上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、46はAFセンサ44へ光を導く反射ミラー、47はフォーカルプレーンシャッター、48はフィルム又はイメージセンサ、49は光線の主軸を示している。
【００４０】
本実施形態において、実施形態1から実施形態3に記載のオートフォーカス用固体撮像装置を用いることで、従来以上のオートフォーカス精度を有する一眼レフカメラを、コストアップせずに実現することが可能となった。また、アナログカメラ、デジタルカメラを問わず、TTL-SIR型AFカメラであれば、本発明が適用できることは明らかである。
【産業上の利用可能性】
【００４１】
本発明はＴＴＬ−ＳＩＲ（Through The Lens Secondary Imaged Registration：２次結像位相差検出）型のオートフォーカスセンサを搭載した装置、例えばオートフォーカスカメラ等に用いることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第1実施形態の平面レイアウト図である。
【図２】図１の固体撮像装置のフォトダイオードアレイ（リニアセンサ）のレイアウト図である。
【図３】本発明の第1実施形態のAF回路構成図である。
【図４】差動増幅器２９、３０の具体的な回路構成を示す図である。
【図５】本発明の第1実施形態の効果を説明する図である。
【図６】本発明の第1実施形態のAGCを説明する図である。
【図７】本発明の第2実施形態の平面レイアウト図である。
【図８】本発明の第3実施形態の平面レイアウト図である。
【図９】本発明の第3実施形態の別形態を説明する図である。
【図１０】本発明の第4実施形態のカメラシステム図である。
【図１１】従来のAFセンサのリニアセンサ配置図である。
【図１２】従来のAFセンサの平面レイアウト図である。
【図１３】従来のAFセンサのAGCを説明する図である。
【図１４】従来のAFセンサの問題点を説明する図である。
【符号の説明】
【００４３】
1 Si基板
2 フォトダイオードアレイ
3 AF読み出し回路
4 信号処理回路
5 電源回路
6 AGC回路
7 ロジック回路
8 マルチプレクサ
９ Ｉ／Ｏ回路
１０ 走査回路
１１ ダミー画素
40 撮影レンズ
41 クイックリターンミラー
42 ファインダースクリーン
43 サブミラー
44 オートフォーカス用固体撮像装置
45 二次結像レンズ
46 反射ミラー
47 フォーカルプレーンシャッター
48 イメージセンサ
49 主光線軸
【特許請求の範囲】
【請求項１】
位相差検出型の焦点検出を行うための基準部用リニアセンサと参照部用リニアセンサとをそれぞれ備えた第１及び第２のリニアセンサ対を有し、
前記第１のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第２のリニアセンサ対の基準部用リニアセンサが配置され、前記第２のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第１のリニアセンサ対の参照部用リニアセンサが配置されていることを特徴とするオートフォーカス用固体撮像装置。
【請求項２】
基準部用リニアセンサと参照部用リニアセンサとを備えたリニアセンサ対を複数有する固体撮像装置において、
前記複数のリニアセンサ対の基準部用リニアセンサが、前記複数のリニアセンサ対についての所定の並び順で配置される基準部用リニアセンサ領域と、
前記複数のリニアセンサ対の参照部用リニアセンサが、前記所定の並び順と同じ並び順で配置される参照部用リニアセンサ領域とを有し、
それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一であることを特徴とするオートフォーカス用固体撮像装置。
【請求項３】
請求項２記載のオートフォーカス用固体撮像装置において、前記複数のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとは同一直線上に配置されていることを特徴とするオートフォーカス用固体撮像装置。
【請求項４】
請求項２又は請求項３に記載のオートフォーカス用固体撮像装置において、前記基準部用リニアセンサ領域と前記参照部用リニアセンサ領域が隣接していることを特徴とするオートフォーカス用固体撮像装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載のオートフォーカス用固体撮像装置において、前記基準部用リニアセンサと前記参照部用リニアセンサ対との間、前記基準部用リニアセンサどうし間又は前記参照部用リニアセンサどうし間にダミー画素が設けられていることを特徴とするオートフォーカス用固体撮像装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載のオートフォーカス用固体撮像装置において、全てのリニアセンサが同一の画素サイズであることを特徴とするオートフォーカス用固体撮像装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載のオートフォーカス用固体撮像装置において、前記第１及び第２のリニアセンサ対、又は複数のリニアセンサ対は独立して光電変換素子の光電荷の蓄積時間が制御されることを特徴とするオートフォーカス用固体撮像装置。
【請求項８】
請求項７に記載のオートフォーカス用固体撮像装置において、前記光電変換素子は増幅型光電変換素子であって、該増幅型光電変換素子を用いてリアルタイムに蓄積時間制御を行うことを特徴とするオートフォーカス用固体撮像装置。
【請求項９】
請求項８に記載のオートフォーカス用固体撮像装置は、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置であることを特徴とするオートフォーカス用固体撮像装置。
【請求項１０】
請求項１から請求項９のいずれか１項に記載のオートフォーカス用固体撮像装置を搭載したことを特徴とするオートフォーカスカメラ。
【請求項１】
位相差検出型の焦点検出を行うための基準部用リニアセンサと参照部用リニアセンサとをそれぞれ備えた第１及び第２のリニアセンサ対を有し、
前記第１のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第２のリニアセンサ対の基準部用リニアセンサが配置され、前記第２のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとの間に前記第１のリニアセンサ対の参照部用リニアセンサが配置されていることを特徴とするオートフォーカス用固体撮像装置。
【請求項２】
基準部用リニアセンサと参照部用リニアセンサとを備えたリニアセンサ対を複数有する固体撮像装置において、
前記複数のリニアセンサ対の基準部用リニアセンサが、前記複数のリニアセンサ対についての所定の並び順で配置される基準部用リニアセンサ領域と、
前記複数のリニアセンサ対の参照部用リニアセンサが、前記所定の並び順と同じ並び順で配置される参照部用リニアセンサ領域とを有し、
それぞれのリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサの間隔が同一であることを特徴とするオートフォーカス用固体撮像装置。
【請求項３】
請求項２記載のオートフォーカス用固体撮像装置において、前記複数のリニアセンサ対の基準部用リニアセンサと参照部用リニアセンサとは同一直線上に配置されていることを特徴とするオートフォーカス用固体撮像装置。
【請求項４】
請求項２又は請求項３に記載のオートフォーカス用固体撮像装置において、前記基準部用リニアセンサ領域と前記参照部用リニアセンサ領域が隣接していることを特徴とするオートフォーカス用固体撮像装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載のオートフォーカス用固体撮像装置において、前記基準部用リニアセンサと前記参照部用リニアセンサ対との間、前記基準部用リニアセンサどうし間又は前記参照部用リニアセンサどうし間にダミー画素が設けられていることを特徴とするオートフォーカス用固体撮像装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載のオートフォーカス用固体撮像装置において、全てのリニアセンサが同一の画素サイズであることを特徴とするオートフォーカス用固体撮像装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載のオートフォーカス用固体撮像装置において、前記第１及び第２のリニアセンサ対、又は複数のリニアセンサ対は独立して光電変換素子の光電荷の蓄積時間が制御されることを特徴とするオートフォーカス用固体撮像装置。
【請求項８】
請求項７に記載のオートフォーカス用固体撮像装置において、前記光電変換素子は増幅型光電変換素子であって、該増幅型光電変換素子を用いてリアルタイムに蓄積時間制御を行うことを特徴とするオートフォーカス用固体撮像装置。
【請求項９】
請求項８に記載のオートフォーカス用固体撮像装置は、ＣＭＯＳプロセスで製造可能なＣＭＯＳ型固体撮像装置であることを特徴とするオートフォーカス用固体撮像装置。
【請求項１０】
請求項１から請求項９のいずれか１項に記載のオートフォーカス用固体撮像装置を搭載したことを特徴とするオートフォーカスカメラ。
【図１４】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−６４９５６（Ｐ２００６−６４９５６Ａ）
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願番号】特願２００４−２４６７９７（Ｐ２００４−２４６７９７）
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]