クロック供給装置及びそれを用いた伝送装置
【課題】クロック供給装置において、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができることを目的とする。
【解決手段】ＩＰ網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、位相変動検出手段で同期フレームパケットの周波数変化を検出したときに内部発振手段の発振周波数を制御する発振周波数制御手段とを有する。
【解決手段】ＩＰ網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、位相変動検出手段で同期フレームパケットの周波数変化を検出したときに内部発振手段の発振周波数を制御する発振周波数制御手段とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期フレームパケットに同期したクロックを供給するクロック供給装置及びそれを用いた伝送装置に関する。
【背景技術】
【０００２】
近年、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）又はＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）等の同期網の伝送装置を非同期伝送網であるＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）網を介して接続することが行われている。この場合、ＩＰ網を介して接続した伝送装置の装置クロックを同期化することが要求される。
【０００３】
図１は、従来の伝送装置とクロック供給装置の概要を説明するための図を示す。同図中、Ａ局のＳＤＨ伝送装置１１Ａと、Ｂ局のＳＤＨ伝送装置１１Ｂは同期網であるＳＤＨ網１５を介して接続されている。Ａ局内のクロック供給装置１２Ａはクロックを生成してＡ局内のＳＤＨ伝送装置１１Ａ，装置１３Ａ，１４Ａに供給している。
【０００４】
ＳＤＨ伝送装置１１Ａは、クロック供給装置１２Ａから供給されるクロックを用いてデータの送受信を行う。クロック供給装置１２Ａは、セシウム発振器等の精度の高いクロックを出力し、ＳＤＨ同期網全体のマスタクロックと位置づけられる。
【０００５】
ＳＤＨ伝送装置１１Ｂは、ＳＤＨ伝送装置１１Ａから受信したデータからクロック成分を抽出しクロック供給装置１２Ｂに供給する。クロック供給装置１２Ｂは受信したクロックからジッタ成分等のゆらぎ分を除去し、この受信クロックに同期したクロックを生成し装置クロックとしてＢ局内のＳＤＨ伝送装置１１Ｂ，装置１３Ｂ，１４Ｂそれぞれに供給する。これにより、Ｂ局内の装置が全て同じクロックで動作することになり、Ａ局内の装置とＢ局内の装置が全て同期している状態となる。
【０００６】
近年のＩＰネットワーク化が進み、ＳＤＨデータのＩＰパケット化による伝送、例えばＩＰ伝送が行われている。ＩＰネットワーク経由のＳＤＨ伝送装置の同期化方式としては、アダプティブ同期方式がある（例えば特許文献１参照）。アダプティブ同期方式では、ＳＤＨ伝送装置１１ＡとＳＤＨ伝送装置１１Ｂのクロック周波数の差分を通知し、周波数を補正することで同期を確立する。
【０００７】
図２は、アダプティブ同期方式の概要を説明するための図を示す。同図中、ＩＰ伝送装置２０Ａは、クロック供給装置２１からマスタクロックを供給されて動作する。ＩＰ伝送装置２０ＢはＩＰ伝送装置２０Ａから送信されたクロック制御データを受信し、クロック制御データで制御されたクロックで動作する。
【０００８】
ＩＰ伝送装置２０Ａは、ＩＰ伝送装置２０ＢからＩＰ網２２を通して受信した受信データとマスタクロックを比較し、受信データのマスタクロックに対する周波数の差分を検出し、ＩＰ伝送装置２０Ｂに送信するクロック制御信号に反映させる。
【０００９】
もし、受信データがマスタクロックより遅い場合にはＩＰ伝送装置２０Ａは周波数を上げるクロック制御データを生成してＩＰ伝送装置２０Ｂに送信し、また受信データがマスタクロックより速い場合にはＩＰ伝送装置２０Ａは周波数を下げるクロック制御データを生成してＩＰ伝送装置２０Ｂに送信する。
【００１０】
ＩＰ伝送装置２０Ｂでは、受信したクロック制御データにしたがってクロックを生成し、自装置内の装置クロックとして使用する。
【００１１】
しかしながら、このアダプティブ同期方式では周波数の上げ下げによる調節を行っているので周波数の変動幅も大きく、また、ＩＰ網による伝送遅延のばらつき（ゆらぎ）やパケットの欠落等により不安定となる問題点もある。
【００１２】
伝送遅延のばらつき（ゆらぎ）の一例として、ＩＰ網内におけるルート変更が挙げられる。図３にＩＰ網内におけるルート変更の概略図を示す。ＩＰ網は多数のルータ（ＳＷ）で構成されている。ＩＰ伝送装置２０ＡとＩＰ伝送装置２０Ｂを繋ぐ場合、太実線の矢印で示すようにルータＳＷ１，ＳＷ５，ＳＷ１２を経由している。この状態で固定している場合の伝送路遅延は安定しているが、ＩＰ網の輻輳具合や、稀にルータの故障等の理由で破線の矢印で示すようにルータＳＷ１，ＳＷ３，ＳＷ７，ＳＷ６，ＳＷ５，ＳＷ１０，ＳＷ１２を経由するようにルート変更されると、伝送路遅延が変化してばらつくこととなる。
【００１３】
アダプティブ同期方式では定期的なクロック制御が必要となるため、伝送路遅延のばらつきは著しくクロック周波数品質を悪化させる原因となる。このため、周波数変動幅が大きく、ＩＰ伝送装置２０Ａ，２０ＢをＳＤＨ伝送装置と考えた場合、図１のようにＳＤＨ網の局全体を同期化することは困難となる。
【００１４】
これを解決するため、マスタクロックに同期した同期フレームパケットを定期的に送信し、その同期フレームを受信した装置側で統計処理を行うことでマスタクロックに同期したクロックを特定する同期フレーム方式がある。
【００１５】
図４は、同期フレーム方式の概要を説明するための図を示す。同図中、ＩＰ伝送装置２５Ａは、ＣＬＫ供給装置２６からマスタクロックを供給されて動作する。ＩＰ伝送装置２５ＡはＩＰ伝送装置２５Ｂに対し、例えば８ｋＨｚ周期で同期フレームと呼ばれるバケットを送信する。
【００１６】
ＩＰ伝送装置２５Ｂは、その同期フレームパケットを受信する。クロック周波数制御部２７は、自装置内にある電圧制御型発振器（ＶＣＸＯ）２８から出力されるクロックを使用して同期フレームの周期をカウントし、ある程度のサンプル数を受信したところで平均化処理（統計処理）を行って送信側のクロック周波数を特定し、電圧制御型発振器２８を送信側クロック周波数に制御する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−２３５２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、ＩＰ網の伝送路の輻輳具合やルート変更等により、図５に示すような同期フレームパケットのゆらぎや欠落（破線の丸印で示す）が生じた場合、図６に示すように、受信側再生クロックの立ち上がり及び立ち下がりは送信側クロックに対して変動し（立ち上がり，立ち下がりを複数の縦線で示す）、図１に示すＳＤＨ網の同期化のようにゆらぎや欠落を完全に吸収し、ジッタ等の位相変動の少ない同期クロックを再生させることは困難であった。
【００１９】
上記の問題の起こる原因として、次の２点が挙げられる。第１に、ルート変更等による遅延ばらつきの吸収が困難であるという点、第２に許容偏差の大きいＶＣＸＯ２８を使用しているという点である。
【００２０】
ＩＰ網伝送路のルート変更による遅延ばらつきがあると、同期フレームパケット送信側のクロック周波数は変更されていないのに遅延時間が変動するため、本当にクロック周波数が変動している場合との区別がつかず、結果的にはジッタ成分の多いクロック出力となってしまう。また、ＩＰ網伝送路のゆらぎの影響をなくすためには、大量のサンプル数（データ量）が必要となる。しかし、大量のサンプル数を得るためには長時間が必要となる。
【００２１】
同期フレーム方式では、平均化処理結果をＶＣＸＯ２８の制御信号に反映させているので、周波数変動量の大きいＶＣＸＯ２８を使用すると、取得中のサンプルデータの精度が落ち、ＶＣＸＯ２８の出力クロックで取得したサンプルデータでは、送信側クロックの位相との差分が大きくなるという問題が発生する。逆に、サンプルデータ取得間隔を短くしてＶＣＸＯ２８の制御電圧に反映させると、ＩＰ網の伝送路のゆらぎや欠落の影響を受け、ジッタ成分を多く含んだクロックとなる。
【００２２】
ここで、ＰＬＬ回路について説明する。ＰＬＬ（Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）は、同期化したいクロック入力の位相とＶＣＸＯの出力位相を比較し、同位相となるよう制御を掛け、入力位相と出力位相をロックするという回路方式である。
【００２３】
図７にＰＬＬのブロック図を示す。同図中、クロック入力部３１から同期化したいクロック（例えば周波数８ｋＨｚ）と、ＶＣＸＯ３４の周波数を分周回路３５で分周して８ｋＨｚに合わせたクロックを、位相比較部３２で比較を行う。通常、位相比較の場合、各パルスの論理和（オア演算）をとり、周波数が一致している場合はその演算結果はデューティ比５０％のパルスとなる。次段のフィルタ部３３はローパスフィルタで構成され、演算結果のパルスから直流電圧を取り出し、その電圧を制御電圧としてＶＣＸＯ３４を制御する。デューティ比５０％のパルス時に制御電圧＝（電源電圧／２）となるよう回路を設計し、デューティ比の変動分、つまりフィルタ部３３の直流電圧値で、ＶＣＸＯ３４の出力周波数を変動させ、クロック入力と同位相となるよう調整する。
【００２４】
ＰＬＬの場合、入力クロック周波数を特定して、その周波数を合わせるのではなく、入力クロックの位相との差分を常時モニタしてＶＣＸＯ３４の出力周波数を調整（周波数の上げ下げ）している。
【００２５】
このため、制御方法が適切でないと大きなジッタ成分が発生することとなる。この方法を同期フレーム方式に当てはめると、ＩＰ網の伝送路のゆらぎは、入力クロック周波数が変動することであり、位相比較部３２でのデューティ比が大きく変動し、ＶＣＸＯ３４の制御電圧（直流電圧）が急激に変化することでジッタが発生する。そして、ＩＰ伝送路のゆらぎを最小化するため、サンプル数を大きくして長い平均化時間が必要となると、ＶＣＸＯ３４の周波数を小刻みに制御することができなくなってしまい、結果的には精度の低いクロックを出力することとなる。
【００２６】
また、ＩＰ網内のルート変更による遅延ばらつきが発生した場合、遅延時間は最大で数１０ｍｓｅｃずれる。これはマスタ局の周波数に変化がない状況での位相の大きな変動を意味しており、平均化処理で積上げたデータに大きな誤差が発生し、クロック周波数が誤って変動することとなる。
【００２７】
つまり、同期フレーム方式の問題点はＩＰ伝送路のゆらぎ、特にルート変更による遅延ばらつきを抑圧することができず、結果的に位相の変動量が大きくなり、ジッタ成分が大きくなることであった。
【００２８】
開示のクロック供給装置は、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができることを目的とする。
【課題を解決するための手段】
【００２９】
開示の一実施形態によるクロック供給装置は、非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段とを有する。
【発明の効果】
【００３０】
本実施形態によれば、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができる。
【図面の簡単な説明】
【００３１】
【図１】従来の伝送装置とクロック供給装置の概要を説明するための図である。
【図２】アダプティブ同期方式の概要を説明するための図である。
【図３】ＩＰ網内におけるルート変更の概略図である。
【図４】同期フレーム方式の概要を説明するための図である。
【図５】同期フレームパケットのゆらぎや欠落を示す図である。
【図６】受信側再生クロックの立ち上がり及び立ち下がりの変動を示す図である。
【図７】ＰＬＬのブロック図である。
【図８】クロック供給装置の第１実施形態のブロック図である。
【図９】同期フレームパケットの一実施形態のフォーマットである。
【図１０】統計処理部の一実施形態のブロック図である。
【図１１】図８の各部の信号タイミングチャートである。
【図１２】変動量の増加が持続した場合の位相変動検出の概念図である。
【図１３】変動量の増加が持続した場合の信号タイミングチャートである。
【図１４】変動量の増加が急激な場合の位相変動検出の概念図である。
【図１５】変動量の増加が急激な場合の信号タイミングチャートである。
【図１６】統計及び制御処理のフローチャートである。
【図１７】クロック供給装置を用いたＩＰ伝送装置の第２実施形態のブロック図である。
【図１８】クロック供給装置の第３実施形態のブロック図である。
【図１９】統計処理部の一実施形態のブロック図である。
【図２０】クロック供給装置を用いたＩＰ伝送装置の第４実施形態のブロック図である。
【発明を実施するための形態】
【００３２】
以下、図面に基づいて実施形態を説明する。
【００３３】
＜第１実施形態＞
図８は、クロック供給装置の第１実施形態のブロック図を示す。同図中、クロック供給装置４０は、非同期伝送網であるＩＰ網４１から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００３４】
ＩＰ伝送装置（送信側）５０の同期フレームパケット送信部５１は、同期フレームパケットを生成してＩＰ網４１に送出する。同期フレームパケットは例えば８ｋＨｚ周期で送信される通常のＩＰパケットである。
【００３５】
図９に同期フレームパケットの一実施形態のフォーマットを示す。同図中、プリアンブル、宛先アドレス、送信元アドレス、タイプ／レングスに続いてユーザデータが設けられ、最後に誤り訂正用のＦＣＳ（Ｆｌａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）が設けられている。上記ユーザデータとして、同期フレームを表すＩＤ（識別子）と（１）、送信時刻（２）と、同期フレームの順番を表す追番号（３）と、例えば同期フレーム送信周期の制御等を行うための制御データ（４）が設定される。
【００３６】
クロック供給装置４０内の受信部４３では同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する。位相比較部４４では８ｋＨｚ周期のタイミング信号と、ルビジウム発振器４７出力を分周器４８で１／ｎ分周したクロックとのオア演算結果を統計処理部４５に供給する。
【００３７】
図１０は、統計処理部４５の一実施形態のブロック図を示す。同図中、受信カウンタ５５は、位相比較結果（オア演算結果）のハイレベル（又はローレベル）である期間（パルス幅）を例えば１００ＭＨｚのカウンタ用クロック（内部高速クロック）でカウントし、カウント値（ＣＴｎ）を平均値計算部５６に供給する。平均値計算部５６は、例えば１０ｓｅｃ等の単位時間毎に、受信カウンタ５５が８ｋＨｚ周期で出力するカウント値の平均値（ＡＣＴｍ）つまり位相差データを算出する。位相変動検出部５７は、前回の単位時間における平均値と今回の単位時間における平均値との差分である位相差データの変動量（ΔＡＣＴｍ）を算出する。
【００３８】
そして、制御信号生成部４６では、単位時間当たりの位相差データの変動量（ΔＡＣＴｍ）を閾値と比較して変動していること（ΔＡＣＴｍ≧閾値）を検出した場合、変動量が０となる方向にルビジウム発振器４７の発振周波数を制御する制御信号を生成し、ルビジウム発振器４８に供給する。変動量が閾値内に収まっている場合（ΔＡＣＴｍ＜閾値）には、ルビジウム発振器４８の発振周波数は、その周波数で固定される。
【００３９】
ここで、図１１に、受信部４３が同期フレームパケットを受信して出力する８ｋＨｚ周期のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果と、カウンタ用クロックそれぞれの信号タイミングチャートを示す。
【００４０】
ここで、カウンタ値（ＣＴｎ）は、位相比較部４４からの位相差データを高速クロック（例えば１００ＭＨｚのクロック）でカウントする。この場合、±１０ｎｓｅｃの偏差でカウント値が得られる。このカウント値（ＣＴｎ）を平均値計算部５６で単位時間毎の平均値（ＡＣＴｍ）として格納する。単位時間が１０秒の場合、８ｋＨｚ（１２５μｓｅｃ）毎の計算となるので、８００００サンプルの平均値となる。この平均値の変動差を変動値ΔＡＣＴｍ［＝ＡＣＴｍ−１ − ＡＣＴｍ］として格納する。なお、上記、ｍ，ｎはパケット受信順を表す任意の整数である。
【００４１】
ところで、同期処理の初期状態の場合、大きな位相差が算出されることが予想されるため、単位時間は１秒等に短くすることにより、早急な周波数同期が期待できる。
【００４２】
＜遅延時間変動の検出＞
次に、位相変動検出部５７で行う遅延時間変動の検出について図１２乃至図１５を用いて説明する。
【００４３】
図１２、図１４において、横軸は経過時間ｔ、縦軸は位相差データの変動量（ΔＡＣＴｍ）である。図中の点（ドット）はカウンタ値（ＣＴｎ）を表し、太実線の矢印は平均値（ＡＣＴｍ）を表している。
【００４４】
図１２では、単位時間の区間を区間ａ〜区間ｌとしたとき、区間ｄと区間ｅの間で変動量（ΔＡＣＴｍ）が増加を開始しており、変動量（ΔＡＣＴｍ）が増加した状態が区間ｅ〜区間ｌで持続していることは、ＩＰ伝送装置５０におけるマスタクロック周波数の変動を表している。
【００４５】
図１３に、変動量（ΔＡＣＴｍ）の増加が持続した場合の受信部４３出力のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果（位相差）それぞれの信号タイミングチャートを示す。
【００４６】
一方、図１４では、単位時間の区間を区間ａ〜区間ｌとしたとき、区間ｇにおいて急激に変動量（ΔＡＣＴｍ）が増加したことを表しており、変動量（ΔＡＣＴｍ）の増加が区間ｇだけであることは、ルート変更等による遅延時間の変動を表し、ＩＰ伝送装置５０におけるマスタクロック周波数の変動はないことを表している。
【００４７】
図１５に、変動量（ΔＡＣＴｍ）の増加が１つの区間だけの場合の受信部４３出力のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果（位相差）それぞれの信号タイミングチャートを示す。
【００４８】
位相変動検出部５７では、図１２と図１４の変動量の傾向の違いを検出する。図１２に示す場合は区間ｅから区間ｌの変動量の増加を認識し、ルビジウム発振器４７の周波数を変化させる動作を行う。図１４に示す場合は区間ｇでの急激な変動を無視してルビジウム発振器４７の周波数を変動させない動作を行う。
【００４９】
位相変動検出部５７で変動傾向の違いを認識する方法としては、例えば、図１２に前回の区間内平均値と今回の区間内平均値との変動量（ΔＡＣＴｍ）を数値で表示しているが、この変動量（ΔＡＣＴｍ）がない状態を「０」で表し、変動量が緩やかな状態を表す数値として「＋２」で表した場合、区間内変動差が「＋２」の状態が例えば３区間持続した場合に、ルビジウム発振器４７の周波数を変動させる制御を開始する。
【００５０】
なお、周波数制御の仕様の一例としては、閾値を「±０．５」として、変動量（ΔＡＣＴｍ）が±０．５未満では毎単位時間監視を行い、周波数は安定しているためルビジウム発振器４７の周波数は現状維持とする。変動量（ΔＡＣＴｍ）が±０．５以上では３単位時間連続監視を行い、３単位時間連続して変動量（ΔＡＣＴｍ）が±０．５以上の場合は周波数変動があるとしてルビジウム発振器４７の周波数制御を行う。
【００５１】
図１４の場合は、変動量（ΔＡＣＴｍ）が急激な状態を表す数値として「＋２０」で表し、この区間内変動が１区間であるため、ルート変更等による遅延時間の変動による差分と判断し、ルビジウム発振器４７の周波数制御は行わない動作とする。
【００５２】
なお、ルビジウム発振器を用いたＰＬＬでは、周波数可変幅が１０−８程度の実用例もあり、平均化処理時間の周期つまり単位時間を長くすることができる。不充分なサンプル数で平均化処理を行って周波数を変動させることは、ルビジウム発振器４７が出力するクロックに含まれるジッタ成分の増加に繋がる。
【００５３】
マスタ局（ＩＰ伝送装置５０）のクロックが、セシウム発振器等のように周波数偏差が１０−１２程度の高精度発振器の場合、周波数偏差は少なく安定していると考えられる。このため、平均化処理では大量のサンプル数から伝送路遅延の平均値を求め、マスタ局のクロック周波数に同期させる。
【００５４】
＜統計及び制御処理＞
図１６は、統計処理部４５及び制御信号生成部４６が実行する統計及び制御処理のフローチャートを示す。ここで、判定回数Ｘと閾値Ｙは、ＮＭＳ（Ｎｅｔｗｏｒｋ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）等の図示しない上位装置から設定される。なお、判定回数Ｘと閾値Ｙは固定値であっても良い。
【００５５】
ステップＳ１で受信カウンタ５５は位相比較部４４からの位相比較結果を内部高速クロックでカウントしてカウント値（ＣＴｎ）を得る。
【００５６】
ステップＳ２で平均値計算部５６は単位時間毎に８ｋＨｚ周期のカウント値の平均値（ＡＣＴｍ）を求め、位相変動検出部５７は位相差データの変動量（ΔＡＣＴｍ）を求める。
【００５７】
次に、ステップＳ３で制御信号生成部４６は変動量（ΔＡＣＴｍ）が＋Ｙ以内であるか否かを判別し、＋Ｙ以上であればステップＳ４でＸ回連続しているか否かを判別し、Ｘ回連続している場合にはステップＳ７に進む。これと同時に、ステップＳ５で制御信号生成部４６は変動量（ΔＡＣＴｍ）が−Ｙ以内であるか否かを判別し、−Ｙ以下であればステップＳ６でＸ回連続しているか否かを判別し、Ｘ回連続している場合にはステップＳ７に進む。
【００５８】
ステップＳ７で制御信号生成部４６は、変動量（ΔＡＣＴｍ）が＋Ｙ以上のときルビジウム発振器４８の発振周波数を所定量だけ増加させる制御信号を生成し、変動量（ΔＡＣＴｍ）が−Ｙ以下のときルビジウム発振器４８の発振周波数を所定量だけ減少させる制御信号を生成する。
【００５９】
ステップＳ８で制御信号生成部４６は、生成した制御信号をルビジウム発振器４８に供給し、これによりルビジウム発振器４８の発振周波数が可変される。
【００６０】
この実施形態では、ＩＰ網伝送路のルート変更による遅延ばらつきがあってもルビジウム発振器４８の発振周波数を変化させないため、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができる。また、安定した周波数偏差が出力できるルビジウム発振器４８を使用することで、ＩＰ網伝送路のゆらぎや欠落の影響を受けないクロックを出力することができる。
【００６１】
＜第２実施形態＞
図１７は、クロック供給装置を用いたＩＰ伝送装置の第２実施形態のブロック図を示す。同図中、ＩＰ伝送装置６０内のＰＨＹ部６１は、ＩＰ網からＥｔｈｅｒｎｅｔ（登録商標）等の伝送信号の送受信を行う。受信パケット処理部６２は受信したパケット情報を確認する。カプセル分離処理部６３は受信パケットを分解してＳＤＨデータ（同期網データ）を取り出す。ＳＤＨ処理部６４はＳＤＨデータの処理を行う。カプセル化処理部６５はＳＤＨデータのカプセル化（パケット化）を行って送信パケットを形成する。送信パケット処理部６６は送信パケットの送信処理を行ってＰＨＹ部６１に供給する。
【００６２】
同期フレームパケット抽出部６７は、受信パケット処理部６２から供給される受信パケットから同期フレームパケットを抽出してクロック供給装置４０に供給する。
【００６３】
クロック供給装置４０は図８と同一構成であり、同期フレームパケット抽出部６７から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００６４】
この実施形態では、ＩＰ伝送装置６０内にクロック供給装置４０を具備する。つまり、ＩＰデータ送受信中に定期的（８ｋＨｚ，１２５μｓｅｃ周期）に同期フレームパケットを受信し、同期フレームパケット抽出部６７で同期フレームパケットを抽出してクロック供給装置４０にて同期クロックの再生を行う。そして、この同期クロックをＩＰ伝送装置６０内のＳＤＨ処理部６４等に供給する。
【００６５】
＜第３実施形態＞
この実施形態では第１実施形態に対して位相比較部を削除し、受信同期フレームパケットの周期を直接ルビジウム発振器の出力クロックでカウントし、そのカウント値の平均値の統計処理を行う。
【００６６】
図１８は、クロック供給装置の第３実施形態のブロック図を示す。同図中、クロック供給装置７０は、ＩＰ網４１から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部７１、受信部７１から出力されるタイミング信号をルビジウム発振器７４の出力するクロックでカウントし、カウント値の平均化を行う統計処理部７２、統計処理の結果からルビジウム発振器７４の制御信号を生成する制御信号生成部７３、制御信号にしたがって発振を行うルビジウム発振器７４を有している。
【００６７】
ＩＰ伝送装置（送信側）５０の同期フレームパケット送信部５１は、同期フレームパケットを生成してＩＰ網４１に送出する。同期フレームパケットは例えば８ｋＨｚ周期で送信される通常のＩＰパケットである。
【００６８】
図１９は、統計処理部７２の一実施形態のブロック図を示す。同図中、受信カウンタ７５には、受信部７１で同期フレームパケットを受信して生成した８ｋＨｚ周期のタイミング信号が供給される。受信カウンタ７５は、８ｋＨｚ周期のタイミング信号をルビジウム発振器７４の出力クロックでカウントし、カウント値（ＣＴｎ）を平均値計算部７６に供給する。平均値計算部７６は、例えば１０ｓｅｃ等の単位時間毎に、受信カウンタ７５が８ｋＨｚ周期で出力するカウント値の平均値（ＡＣＴｍ）を算出する。位相変動検出部７７は、前回の単位時間における平均値と今回の単位時間における平均値との差分であるフレーム周期の変動量（ΔＡＣＴｍ）を算出する。
【００６９】
そして、制御信号生成部７３では、単位時間当たりのフレーム周期の変動量（ΔＡＣＴｍ）を閾値と比較して変動していること（ΔＡＣＴｍ≧閾値）を検出した場合、変動量が０となる方向にルビジウム発振器７４の発振周波数を制御する制御信号を生成し、ルビジウム発振器７４に供給する。変動量が閾値内に収まっている場合（ΔＡＣＴｍ＜閾値）には、ルビジウム発振器７４の発振周波数は、その周波数で固定される。
【００７０】
＜第４実施形態＞
図２０は、クロック供給装置を用いたＩＰ伝送装置の第４実施形態のブロック図を示す。同図中、図１７と同一部分には同一符号を付す。ＩＰ伝送装置６０内のＰＨＹ部６１は、ＩＰ網からＥｔｈｅｒｎｅｔ（登録商標）等の伝送信号の送受信を行って物理レイヤの処理を行う。受信パケット処理部６２は受信したパケット情報を確認する。カプセル分離処理部６３は受信パケットを分解してＳＤＨデータを取り出す。ＳＤＨ処理部６４はＳＤＨデータの処理を行う。カプセル化処理部６５はＳＤＨデータのカプセル化を行って送信パケットを形成する。送信パケット処理部６６は送信パケットの送信処理を行ってＰＨＹ部６１に供給する。
【００７１】
同期フレームパケット抽出部６７は、受信パケット処理部６２から供給される受信パケットから同期フレームパケットを抽出してクロック供給装置４０に供給する。
【００７２】
クロック供給装置４０は図８と同様の構成であり、同期フレームパケット抽出部６７から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００７３】
この実施形態では、統計処理部４５で得た位相差データの変動量（ΔＡＣＴｍ）は送信周期自動制御部７０に供給される。送信周期自動制御部７０は変動量（ΔＡＣＴｍ）が例えば数分〜数１０分程度の所定期間一定で安定している場合に、同期フレームパケット生成部７１に送信周期延長を要求する。
【００７４】
同期フレームパケット生成部７１は、この送信周期延長要求を受けると、図９に示す同期フレームパケットの制御データに同期フレーム送信周期の延長を要求する制御情報を設定して生成し送信パケット処理部６６に供給する。この同期フレーム送信周期の延長を要求する同期フレームパケットは送信側のＩＰ伝送装置に対して送信される。これにより、送信側のＩＰ伝送装置は同期フレームパケットを要求に応じて、同期フレーム送信周期の延長を８ｋＨｚ周期から例えば８０Ｈｚ周期等に延長することができる。
【００７５】
なお、統計処理部４５で得た位相差データの変動量（ΔＡＣＴｍ）を外部モニタ端末７２に供給して保守者に対し表示等の提示を行い、保守者が変動量（ΔＡＣＴｍ）の安定を確認したときにマニュアルで同期フレームパケット生成部７１に送信周期延長要求を出しても良い。
【００７６】
このようにして、ＩＰ網等の非同期伝送網を介してマスタクロックを持つクロック供給装置と同期した状態でクロックを供給することが可能となり、ＩＰ網を介して接続したＳＤＨ網の同期が可能となり、フレキシブルな運用形態を提供できる。特に、現状で局内に存在するＳＤＨ装置は、局間をＳＤＨ網で接続して網同期をとっているが、局間インターフェースをＩＰ網化した場合でも、クロック供給装置を用いて網同期の確立が可能となる。
【００７７】
なお、図１７，図２０において、クロック供給装置４０の代りに、図１８に示すクロック供給装置７０を用いても良い。
（付記１）
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有することを特徴とするクロック供給装置。
（付記２）
付記１記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
（付記３）
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
付記１又は２記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
（付記４）
付記３記載のクロック供給装置において、
前記変動量が安定しているとき送信周期の延長を要求する要求手段と、
前記送信周期の延長を要求する情報を設定した同期フレームパケットを生成して前記非同期伝送網に送出するパケット生成手段と、
を有することを特徴とする伝送装置。
（付記５）
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号を内部発振手段で生成したクロックでカウントするカウント手段と、
前記カウント手段のカウント値の統計処理を行って得たフレーム周期の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有するクロック供給装置。
（付記６）
付記５記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
（付記７）
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
付記５又は６記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
【符号の説明】
【００７８】
４０ クロック供給装置
４１ ＩＰ網
４３ 受信部
４４ 位相比較部
４５ 統計処理部
４６ 制御信号生成部
４７ ルビジウム発振器
４８ 分周器
５０ ＩＰ伝送装置
５１ 同期フレームパケット送信部
５５ 受信カウンタ
５６ 平均値計算部
５７ 位相変動検出部
【技術分野】
【０００１】
本発明は、同期フレームパケットに同期したクロックを供給するクロック供給装置及びそれを用いた伝送装置に関する。
【背景技術】
【０００２】
近年、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）又はＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）等の同期網の伝送装置を非同期伝送網であるＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）網を介して接続することが行われている。この場合、ＩＰ網を介して接続した伝送装置の装置クロックを同期化することが要求される。
【０００３】
図１は、従来の伝送装置とクロック供給装置の概要を説明するための図を示す。同図中、Ａ局のＳＤＨ伝送装置１１Ａと、Ｂ局のＳＤＨ伝送装置１１Ｂは同期網であるＳＤＨ網１５を介して接続されている。Ａ局内のクロック供給装置１２Ａはクロックを生成してＡ局内のＳＤＨ伝送装置１１Ａ，装置１３Ａ，１４Ａに供給している。
【０００４】
ＳＤＨ伝送装置１１Ａは、クロック供給装置１２Ａから供給されるクロックを用いてデータの送受信を行う。クロック供給装置１２Ａは、セシウム発振器等の精度の高いクロックを出力し、ＳＤＨ同期網全体のマスタクロックと位置づけられる。
【０００５】
ＳＤＨ伝送装置１１Ｂは、ＳＤＨ伝送装置１１Ａから受信したデータからクロック成分を抽出しクロック供給装置１２Ｂに供給する。クロック供給装置１２Ｂは受信したクロックからジッタ成分等のゆらぎ分を除去し、この受信クロックに同期したクロックを生成し装置クロックとしてＢ局内のＳＤＨ伝送装置１１Ｂ，装置１３Ｂ，１４Ｂそれぞれに供給する。これにより、Ｂ局内の装置が全て同じクロックで動作することになり、Ａ局内の装置とＢ局内の装置が全て同期している状態となる。
【０００６】
近年のＩＰネットワーク化が進み、ＳＤＨデータのＩＰパケット化による伝送、例えばＩＰ伝送が行われている。ＩＰネットワーク経由のＳＤＨ伝送装置の同期化方式としては、アダプティブ同期方式がある（例えば特許文献１参照）。アダプティブ同期方式では、ＳＤＨ伝送装置１１ＡとＳＤＨ伝送装置１１Ｂのクロック周波数の差分を通知し、周波数を補正することで同期を確立する。
【０００７】
図２は、アダプティブ同期方式の概要を説明するための図を示す。同図中、ＩＰ伝送装置２０Ａは、クロック供給装置２１からマスタクロックを供給されて動作する。ＩＰ伝送装置２０ＢはＩＰ伝送装置２０Ａから送信されたクロック制御データを受信し、クロック制御データで制御されたクロックで動作する。
【０００８】
ＩＰ伝送装置２０Ａは、ＩＰ伝送装置２０ＢからＩＰ網２２を通して受信した受信データとマスタクロックを比較し、受信データのマスタクロックに対する周波数の差分を検出し、ＩＰ伝送装置２０Ｂに送信するクロック制御信号に反映させる。
【０００９】
もし、受信データがマスタクロックより遅い場合にはＩＰ伝送装置２０Ａは周波数を上げるクロック制御データを生成してＩＰ伝送装置２０Ｂに送信し、また受信データがマスタクロックより速い場合にはＩＰ伝送装置２０Ａは周波数を下げるクロック制御データを生成してＩＰ伝送装置２０Ｂに送信する。
【００１０】
ＩＰ伝送装置２０Ｂでは、受信したクロック制御データにしたがってクロックを生成し、自装置内の装置クロックとして使用する。
【００１１】
しかしながら、このアダプティブ同期方式では周波数の上げ下げによる調節を行っているので周波数の変動幅も大きく、また、ＩＰ網による伝送遅延のばらつき（ゆらぎ）やパケットの欠落等により不安定となる問題点もある。
【００１２】
伝送遅延のばらつき（ゆらぎ）の一例として、ＩＰ網内におけるルート変更が挙げられる。図３にＩＰ網内におけるルート変更の概略図を示す。ＩＰ網は多数のルータ（ＳＷ）で構成されている。ＩＰ伝送装置２０ＡとＩＰ伝送装置２０Ｂを繋ぐ場合、太実線の矢印で示すようにルータＳＷ１，ＳＷ５，ＳＷ１２を経由している。この状態で固定している場合の伝送路遅延は安定しているが、ＩＰ網の輻輳具合や、稀にルータの故障等の理由で破線の矢印で示すようにルータＳＷ１，ＳＷ３，ＳＷ７，ＳＷ６，ＳＷ５，ＳＷ１０，ＳＷ１２を経由するようにルート変更されると、伝送路遅延が変化してばらつくこととなる。
【００１３】
アダプティブ同期方式では定期的なクロック制御が必要となるため、伝送路遅延のばらつきは著しくクロック周波数品質を悪化させる原因となる。このため、周波数変動幅が大きく、ＩＰ伝送装置２０Ａ，２０ＢをＳＤＨ伝送装置と考えた場合、図１のようにＳＤＨ網の局全体を同期化することは困難となる。
【００１４】
これを解決するため、マスタクロックに同期した同期フレームパケットを定期的に送信し、その同期フレームを受信した装置側で統計処理を行うことでマスタクロックに同期したクロックを特定する同期フレーム方式がある。
【００１５】
図４は、同期フレーム方式の概要を説明するための図を示す。同図中、ＩＰ伝送装置２５Ａは、ＣＬＫ供給装置２６からマスタクロックを供給されて動作する。ＩＰ伝送装置２５ＡはＩＰ伝送装置２５Ｂに対し、例えば８ｋＨｚ周期で同期フレームと呼ばれるバケットを送信する。
【００１６】
ＩＰ伝送装置２５Ｂは、その同期フレームパケットを受信する。クロック周波数制御部２７は、自装置内にある電圧制御型発振器（ＶＣＸＯ）２８から出力されるクロックを使用して同期フレームの周期をカウントし、ある程度のサンプル数を受信したところで平均化処理（統計処理）を行って送信側のクロック周波数を特定し、電圧制御型発振器２８を送信側クロック周波数に制御する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−２３５２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、ＩＰ網の伝送路の輻輳具合やルート変更等により、図５に示すような同期フレームパケットのゆらぎや欠落（破線の丸印で示す）が生じた場合、図６に示すように、受信側再生クロックの立ち上がり及び立ち下がりは送信側クロックに対して変動し（立ち上がり，立ち下がりを複数の縦線で示す）、図１に示すＳＤＨ網の同期化のようにゆらぎや欠落を完全に吸収し、ジッタ等の位相変動の少ない同期クロックを再生させることは困難であった。
【００１９】
上記の問題の起こる原因として、次の２点が挙げられる。第１に、ルート変更等による遅延ばらつきの吸収が困難であるという点、第２に許容偏差の大きいＶＣＸＯ２８を使用しているという点である。
【００２０】
ＩＰ網伝送路のルート変更による遅延ばらつきがあると、同期フレームパケット送信側のクロック周波数は変更されていないのに遅延時間が変動するため、本当にクロック周波数が変動している場合との区別がつかず、結果的にはジッタ成分の多いクロック出力となってしまう。また、ＩＰ網伝送路のゆらぎの影響をなくすためには、大量のサンプル数（データ量）が必要となる。しかし、大量のサンプル数を得るためには長時間が必要となる。
【００２１】
同期フレーム方式では、平均化処理結果をＶＣＸＯ２８の制御信号に反映させているので、周波数変動量の大きいＶＣＸＯ２８を使用すると、取得中のサンプルデータの精度が落ち、ＶＣＸＯ２８の出力クロックで取得したサンプルデータでは、送信側クロックの位相との差分が大きくなるという問題が発生する。逆に、サンプルデータ取得間隔を短くしてＶＣＸＯ２８の制御電圧に反映させると、ＩＰ網の伝送路のゆらぎや欠落の影響を受け、ジッタ成分を多く含んだクロックとなる。
【００２２】
ここで、ＰＬＬ回路について説明する。ＰＬＬ（Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）は、同期化したいクロック入力の位相とＶＣＸＯの出力位相を比較し、同位相となるよう制御を掛け、入力位相と出力位相をロックするという回路方式である。
【００２３】
図７にＰＬＬのブロック図を示す。同図中、クロック入力部３１から同期化したいクロック（例えば周波数８ｋＨｚ）と、ＶＣＸＯ３４の周波数を分周回路３５で分周して８ｋＨｚに合わせたクロックを、位相比較部３２で比較を行う。通常、位相比較の場合、各パルスの論理和（オア演算）をとり、周波数が一致している場合はその演算結果はデューティ比５０％のパルスとなる。次段のフィルタ部３３はローパスフィルタで構成され、演算結果のパルスから直流電圧を取り出し、その電圧を制御電圧としてＶＣＸＯ３４を制御する。デューティ比５０％のパルス時に制御電圧＝（電源電圧／２）となるよう回路を設計し、デューティ比の変動分、つまりフィルタ部３３の直流電圧値で、ＶＣＸＯ３４の出力周波数を変動させ、クロック入力と同位相となるよう調整する。
【００２４】
ＰＬＬの場合、入力クロック周波数を特定して、その周波数を合わせるのではなく、入力クロックの位相との差分を常時モニタしてＶＣＸＯ３４の出力周波数を調整（周波数の上げ下げ）している。
【００２５】
このため、制御方法が適切でないと大きなジッタ成分が発生することとなる。この方法を同期フレーム方式に当てはめると、ＩＰ網の伝送路のゆらぎは、入力クロック周波数が変動することであり、位相比較部３２でのデューティ比が大きく変動し、ＶＣＸＯ３４の制御電圧（直流電圧）が急激に変化することでジッタが発生する。そして、ＩＰ伝送路のゆらぎを最小化するため、サンプル数を大きくして長い平均化時間が必要となると、ＶＣＸＯ３４の周波数を小刻みに制御することができなくなってしまい、結果的には精度の低いクロックを出力することとなる。
【００２６】
また、ＩＰ網内のルート変更による遅延ばらつきが発生した場合、遅延時間は最大で数１０ｍｓｅｃずれる。これはマスタ局の周波数に変化がない状況での位相の大きな変動を意味しており、平均化処理で積上げたデータに大きな誤差が発生し、クロック周波数が誤って変動することとなる。
【００２７】
つまり、同期フレーム方式の問題点はＩＰ伝送路のゆらぎ、特にルート変更による遅延ばらつきを抑圧することができず、結果的に位相の変動量が大きくなり、ジッタ成分が大きくなることであった。
【００２８】
開示のクロック供給装置は、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができることを目的とする。
【課題を解決するための手段】
【００２９】
開示の一実施形態によるクロック供給装置は、非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段とを有する。
【発明の効果】
【００３０】
本実施形態によれば、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができる。
【図面の簡単な説明】
【００３１】
【図１】従来の伝送装置とクロック供給装置の概要を説明するための図である。
【図２】アダプティブ同期方式の概要を説明するための図である。
【図３】ＩＰ網内におけるルート変更の概略図である。
【図４】同期フレーム方式の概要を説明するための図である。
【図５】同期フレームパケットのゆらぎや欠落を示す図である。
【図６】受信側再生クロックの立ち上がり及び立ち下がりの変動を示す図である。
【図７】ＰＬＬのブロック図である。
【図８】クロック供給装置の第１実施形態のブロック図である。
【図９】同期フレームパケットの一実施形態のフォーマットである。
【図１０】統計処理部の一実施形態のブロック図である。
【図１１】図８の各部の信号タイミングチャートである。
【図１２】変動量の増加が持続した場合の位相変動検出の概念図である。
【図１３】変動量の増加が持続した場合の信号タイミングチャートである。
【図１４】変動量の増加が急激な場合の位相変動検出の概念図である。
【図１５】変動量の増加が急激な場合の信号タイミングチャートである。
【図１６】統計及び制御処理のフローチャートである。
【図１７】クロック供給装置を用いたＩＰ伝送装置の第２実施形態のブロック図である。
【図１８】クロック供給装置の第３実施形態のブロック図である。
【図１９】統計処理部の一実施形態のブロック図である。
【図２０】クロック供給装置を用いたＩＰ伝送装置の第４実施形態のブロック図である。
【発明を実施するための形態】
【００３２】
以下、図面に基づいて実施形態を説明する。
【００３３】
＜第１実施形態＞
図８は、クロック供給装置の第１実施形態のブロック図を示す。同図中、クロック供給装置４０は、非同期伝送網であるＩＰ網４１から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００３４】
ＩＰ伝送装置（送信側）５０の同期フレームパケット送信部５１は、同期フレームパケットを生成してＩＰ網４１に送出する。同期フレームパケットは例えば８ｋＨｚ周期で送信される通常のＩＰパケットである。
【００３５】
図９に同期フレームパケットの一実施形態のフォーマットを示す。同図中、プリアンブル、宛先アドレス、送信元アドレス、タイプ／レングスに続いてユーザデータが設けられ、最後に誤り訂正用のＦＣＳ（Ｆｌａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）が設けられている。上記ユーザデータとして、同期フレームを表すＩＤ（識別子）と（１）、送信時刻（２）と、同期フレームの順番を表す追番号（３）と、例えば同期フレーム送信周期の制御等を行うための制御データ（４）が設定される。
【００３６】
クロック供給装置４０内の受信部４３では同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する。位相比較部４４では８ｋＨｚ周期のタイミング信号と、ルビジウム発振器４７出力を分周器４８で１／ｎ分周したクロックとのオア演算結果を統計処理部４５に供給する。
【００３７】
図１０は、統計処理部４５の一実施形態のブロック図を示す。同図中、受信カウンタ５５は、位相比較結果（オア演算結果）のハイレベル（又はローレベル）である期間（パルス幅）を例えば１００ＭＨｚのカウンタ用クロック（内部高速クロック）でカウントし、カウント値（ＣＴｎ）を平均値計算部５６に供給する。平均値計算部５６は、例えば１０ｓｅｃ等の単位時間毎に、受信カウンタ５５が８ｋＨｚ周期で出力するカウント値の平均値（ＡＣＴｍ）つまり位相差データを算出する。位相変動検出部５７は、前回の単位時間における平均値と今回の単位時間における平均値との差分である位相差データの変動量（ΔＡＣＴｍ）を算出する。
【００３８】
そして、制御信号生成部４６では、単位時間当たりの位相差データの変動量（ΔＡＣＴｍ）を閾値と比較して変動していること（ΔＡＣＴｍ≧閾値）を検出した場合、変動量が０となる方向にルビジウム発振器４７の発振周波数を制御する制御信号を生成し、ルビジウム発振器４８に供給する。変動量が閾値内に収まっている場合（ΔＡＣＴｍ＜閾値）には、ルビジウム発振器４８の発振周波数は、その周波数で固定される。
【００３９】
ここで、図１１に、受信部４３が同期フレームパケットを受信して出力する８ｋＨｚ周期のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果と、カウンタ用クロックそれぞれの信号タイミングチャートを示す。
【００４０】
ここで、カウンタ値（ＣＴｎ）は、位相比較部４４からの位相差データを高速クロック（例えば１００ＭＨｚのクロック）でカウントする。この場合、±１０ｎｓｅｃの偏差でカウント値が得られる。このカウント値（ＣＴｎ）を平均値計算部５６で単位時間毎の平均値（ＡＣＴｍ）として格納する。単位時間が１０秒の場合、８ｋＨｚ（１２５μｓｅｃ）毎の計算となるので、８００００サンプルの平均値となる。この平均値の変動差を変動値ΔＡＣＴｍ［＝ＡＣＴｍ−１ − ＡＣＴｍ］として格納する。なお、上記、ｍ，ｎはパケット受信順を表す任意の整数である。
【００４１】
ところで、同期処理の初期状態の場合、大きな位相差が算出されることが予想されるため、単位時間は１秒等に短くすることにより、早急な周波数同期が期待できる。
【００４２】
＜遅延時間変動の検出＞
次に、位相変動検出部５７で行う遅延時間変動の検出について図１２乃至図１５を用いて説明する。
【００４３】
図１２、図１４において、横軸は経過時間ｔ、縦軸は位相差データの変動量（ΔＡＣＴｍ）である。図中の点（ドット）はカウンタ値（ＣＴｎ）を表し、太実線の矢印は平均値（ＡＣＴｍ）を表している。
【００４４】
図１２では、単位時間の区間を区間ａ〜区間ｌとしたとき、区間ｄと区間ｅの間で変動量（ΔＡＣＴｍ）が増加を開始しており、変動量（ΔＡＣＴｍ）が増加した状態が区間ｅ〜区間ｌで持続していることは、ＩＰ伝送装置５０におけるマスタクロック周波数の変動を表している。
【００４５】
図１３に、変動量（ΔＡＣＴｍ）の増加が持続した場合の受信部４３出力のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果（位相差）それぞれの信号タイミングチャートを示す。
【００４６】
一方、図１４では、単位時間の区間を区間ａ〜区間ｌとしたとき、区間ｇにおいて急激に変動量（ΔＡＣＴｍ）が増加したことを表しており、変動量（ΔＡＣＴｍ）の増加が区間ｇだけであることは、ルート変更等による遅延時間の変動を表し、ＩＰ伝送装置５０におけるマスタクロック周波数の変動はないことを表している。
【００４７】
図１５に、変動量（ΔＡＣＴｍ）の増加が１つの区間だけの場合の受信部４３出力のタイミング信号と、分周器４８出力と、位相比較部４４の出力する位相比較結果（位相差）それぞれの信号タイミングチャートを示す。
【００４８】
位相変動検出部５７では、図１２と図１４の変動量の傾向の違いを検出する。図１２に示す場合は区間ｅから区間ｌの変動量の増加を認識し、ルビジウム発振器４７の周波数を変化させる動作を行う。図１４に示す場合は区間ｇでの急激な変動を無視してルビジウム発振器４７の周波数を変動させない動作を行う。
【００４９】
位相変動検出部５７で変動傾向の違いを認識する方法としては、例えば、図１２に前回の区間内平均値と今回の区間内平均値との変動量（ΔＡＣＴｍ）を数値で表示しているが、この変動量（ΔＡＣＴｍ）がない状態を「０」で表し、変動量が緩やかな状態を表す数値として「＋２」で表した場合、区間内変動差が「＋２」の状態が例えば３区間持続した場合に、ルビジウム発振器４７の周波数を変動させる制御を開始する。
【００５０】
なお、周波数制御の仕様の一例としては、閾値を「±０．５」として、変動量（ΔＡＣＴｍ）が±０．５未満では毎単位時間監視を行い、周波数は安定しているためルビジウム発振器４７の周波数は現状維持とする。変動量（ΔＡＣＴｍ）が±０．５以上では３単位時間連続監視を行い、３単位時間連続して変動量（ΔＡＣＴｍ）が±０．５以上の場合は周波数変動があるとしてルビジウム発振器４７の周波数制御を行う。
【００５１】
図１４の場合は、変動量（ΔＡＣＴｍ）が急激な状態を表す数値として「＋２０」で表し、この区間内変動が１区間であるため、ルート変更等による遅延時間の変動による差分と判断し、ルビジウム発振器４７の周波数制御は行わない動作とする。
【００５２】
なお、ルビジウム発振器を用いたＰＬＬでは、周波数可変幅が１０−８程度の実用例もあり、平均化処理時間の周期つまり単位時間を長くすることができる。不充分なサンプル数で平均化処理を行って周波数を変動させることは、ルビジウム発振器４７が出力するクロックに含まれるジッタ成分の増加に繋がる。
【００５３】
マスタ局（ＩＰ伝送装置５０）のクロックが、セシウム発振器等のように周波数偏差が１０−１２程度の高精度発振器の場合、周波数偏差は少なく安定していると考えられる。このため、平均化処理では大量のサンプル数から伝送路遅延の平均値を求め、マスタ局のクロック周波数に同期させる。
【００５４】
＜統計及び制御処理＞
図１６は、統計処理部４５及び制御信号生成部４６が実行する統計及び制御処理のフローチャートを示す。ここで、判定回数Ｘと閾値Ｙは、ＮＭＳ（Ｎｅｔｗｏｒｋ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）等の図示しない上位装置から設定される。なお、判定回数Ｘと閾値Ｙは固定値であっても良い。
【００５５】
ステップＳ１で受信カウンタ５５は位相比較部４４からの位相比較結果を内部高速クロックでカウントしてカウント値（ＣＴｎ）を得る。
【００５６】
ステップＳ２で平均値計算部５６は単位時間毎に８ｋＨｚ周期のカウント値の平均値（ＡＣＴｍ）を求め、位相変動検出部５７は位相差データの変動量（ΔＡＣＴｍ）を求める。
【００５７】
次に、ステップＳ３で制御信号生成部４６は変動量（ΔＡＣＴｍ）が＋Ｙ以内であるか否かを判別し、＋Ｙ以上であればステップＳ４でＸ回連続しているか否かを判別し、Ｘ回連続している場合にはステップＳ７に進む。これと同時に、ステップＳ５で制御信号生成部４６は変動量（ΔＡＣＴｍ）が−Ｙ以内であるか否かを判別し、−Ｙ以下であればステップＳ６でＸ回連続しているか否かを判別し、Ｘ回連続している場合にはステップＳ７に進む。
【００５８】
ステップＳ７で制御信号生成部４６は、変動量（ΔＡＣＴｍ）が＋Ｙ以上のときルビジウム発振器４８の発振周波数を所定量だけ増加させる制御信号を生成し、変動量（ΔＡＣＴｍ）が−Ｙ以下のときルビジウム発振器４８の発振周波数を所定量だけ減少させる制御信号を生成する。
【００５９】
ステップＳ８で制御信号生成部４６は、生成した制御信号をルビジウム発振器４８に供給し、これによりルビジウム発振器４８の発振周波数が可変される。
【００６０】
この実施形態では、ＩＰ網伝送路のルート変更による遅延ばらつきがあってもルビジウム発振器４８の発振周波数を変化させないため、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができる。また、安定した周波数偏差が出力できるルビジウム発振器４８を使用することで、ＩＰ網伝送路のゆらぎや欠落の影響を受けないクロックを出力することができる。
【００６１】
＜第２実施形態＞
図１７は、クロック供給装置を用いたＩＰ伝送装置の第２実施形態のブロック図を示す。同図中、ＩＰ伝送装置６０内のＰＨＹ部６１は、ＩＰ網からＥｔｈｅｒｎｅｔ（登録商標）等の伝送信号の送受信を行う。受信パケット処理部６２は受信したパケット情報を確認する。カプセル分離処理部６３は受信パケットを分解してＳＤＨデータ（同期網データ）を取り出す。ＳＤＨ処理部６４はＳＤＨデータの処理を行う。カプセル化処理部６５はＳＤＨデータのカプセル化（パケット化）を行って送信パケットを形成する。送信パケット処理部６６は送信パケットの送信処理を行ってＰＨＹ部６１に供給する。
【００６２】
同期フレームパケット抽出部６７は、受信パケット処理部６２から供給される受信パケットから同期フレームパケットを抽出してクロック供給装置４０に供給する。
【００６３】
クロック供給装置４０は図８と同一構成であり、同期フレームパケット抽出部６７から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００６４】
この実施形態では、ＩＰ伝送装置６０内にクロック供給装置４０を具備する。つまり、ＩＰデータ送受信中に定期的（８ｋＨｚ，１２５μｓｅｃ周期）に同期フレームパケットを受信し、同期フレームパケット抽出部６７で同期フレームパケットを抽出してクロック供給装置４０にて同期クロックの再生を行う。そして、この同期クロックをＩＰ伝送装置６０内のＳＤＨ処理部６４等に供給する。
【００６５】
＜第３実施形態＞
この実施形態では第１実施形態に対して位相比較部を削除し、受信同期フレームパケットの周期を直接ルビジウム発振器の出力クロックでカウントし、そのカウント値の平均値の統計処理を行う。
【００６６】
図１８は、クロック供給装置の第３実施形態のブロック図を示す。同図中、クロック供給装置７０は、ＩＰ網４１から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部７１、受信部７１から出力されるタイミング信号をルビジウム発振器７４の出力するクロックでカウントし、カウント値の平均化を行う統計処理部７２、統計処理の結果からルビジウム発振器７４の制御信号を生成する制御信号生成部７３、制御信号にしたがって発振を行うルビジウム発振器７４を有している。
【００６７】
ＩＰ伝送装置（送信側）５０の同期フレームパケット送信部５１は、同期フレームパケットを生成してＩＰ網４１に送出する。同期フレームパケットは例えば８ｋＨｚ周期で送信される通常のＩＰパケットである。
【００６８】
図１９は、統計処理部７２の一実施形態のブロック図を示す。同図中、受信カウンタ７５には、受信部７１で同期フレームパケットを受信して生成した８ｋＨｚ周期のタイミング信号が供給される。受信カウンタ７５は、８ｋＨｚ周期のタイミング信号をルビジウム発振器７４の出力クロックでカウントし、カウント値（ＣＴｎ）を平均値計算部７６に供給する。平均値計算部７６は、例えば１０ｓｅｃ等の単位時間毎に、受信カウンタ７５が８ｋＨｚ周期で出力するカウント値の平均値（ＡＣＴｍ）を算出する。位相変動検出部７７は、前回の単位時間における平均値と今回の単位時間における平均値との差分であるフレーム周期の変動量（ΔＡＣＴｍ）を算出する。
【００６９】
そして、制御信号生成部７３では、単位時間当たりのフレーム周期の変動量（ΔＡＣＴｍ）を閾値と比較して変動していること（ΔＡＣＴｍ≧閾値）を検出した場合、変動量が０となる方向にルビジウム発振器７４の発振周波数を制御する制御信号を生成し、ルビジウム発振器７４に供給する。変動量が閾値内に収まっている場合（ΔＡＣＴｍ＜閾値）には、ルビジウム発振器７４の発振周波数は、その周波数で固定される。
【００７０】
＜第４実施形態＞
図２０は、クロック供給装置を用いたＩＰ伝送装置の第４実施形態のブロック図を示す。同図中、図１７と同一部分には同一符号を付す。ＩＰ伝送装置６０内のＰＨＹ部６１は、ＩＰ網からＥｔｈｅｒｎｅｔ（登録商標）等の伝送信号の送受信を行って物理レイヤの処理を行う。受信パケット処理部６２は受信したパケット情報を確認する。カプセル分離処理部６３は受信パケットを分解してＳＤＨデータを取り出す。ＳＤＨ処理部６４はＳＤＨデータの処理を行う。カプセル化処理部６５はＳＤＨデータのカプセル化を行って送信パケットを形成する。送信パケット処理部６６は送信パケットの送信処理を行ってＰＨＹ部６１に供給する。
【００７１】
同期フレームパケット抽出部６７は、受信パケット処理部６２から供給される受信パケットから同期フレームパケットを抽出してクロック供給装置４０に供給する。
【００７２】
クロック供給装置４０は図８と同様の構成であり、同期フレームパケット抽出部６７から供給される同期フレームパケットを受信して８ｋＨｚ周期のタイミング信号を生成する受信部４３、受信部４３から出力されるタイミング信号とルビジウム発振器４７の出力クロックを分周器４８で１／ｎ分周したクロックの位相を比較する位相比較部４４、位相比較結果から統計処理による平均化を行う統計処理部４５、統計処理の結果からルビジウム発振器４７の制御信号を生成する制御信号生成部４６、制御信号にしたがって発振を行うルビジウム発振器４７、分周器４８を有している。
【００７３】
この実施形態では、統計処理部４５で得た位相差データの変動量（ΔＡＣＴｍ）は送信周期自動制御部７０に供給される。送信周期自動制御部７０は変動量（ΔＡＣＴｍ）が例えば数分〜数１０分程度の所定期間一定で安定している場合に、同期フレームパケット生成部７１に送信周期延長を要求する。
【００７４】
同期フレームパケット生成部７１は、この送信周期延長要求を受けると、図９に示す同期フレームパケットの制御データに同期フレーム送信周期の延長を要求する制御情報を設定して生成し送信パケット処理部６６に供給する。この同期フレーム送信周期の延長を要求する同期フレームパケットは送信側のＩＰ伝送装置に対して送信される。これにより、送信側のＩＰ伝送装置は同期フレームパケットを要求に応じて、同期フレーム送信周期の延長を８ｋＨｚ周期から例えば８０Ｈｚ周期等に延長することができる。
【００７５】
なお、統計処理部４５で得た位相差データの変動量（ΔＡＣＴｍ）を外部モニタ端末７２に供給して保守者に対し表示等の提示を行い、保守者が変動量（ΔＡＣＴｍ）の安定を確認したときにマニュアルで同期フレームパケット生成部７１に送信周期延長要求を出しても良い。
【００７６】
このようにして、ＩＰ網等の非同期伝送網を介してマスタクロックを持つクロック供給装置と同期した状態でクロックを供給することが可能となり、ＩＰ網を介して接続したＳＤＨ網の同期が可能となり、フレキシブルな運用形態を提供できる。特に、現状で局内に存在するＳＤＨ装置は、局間をＳＤＨ網で接続して網同期をとっているが、局間インターフェースをＩＰ網化した場合でも、クロック供給装置を用いて網同期の確立が可能となる。
【００７７】
なお、図１７，図２０において、クロック供給装置４０の代りに、図１８に示すクロック供給装置７０を用いても良い。
（付記１）
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有することを特徴とするクロック供給装置。
（付記２）
付記１記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
（付記３）
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
付記１又は２記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
（付記４）
付記３記載のクロック供給装置において、
前記変動量が安定しているとき送信周期の延長を要求する要求手段と、
前記送信周期の延長を要求する情報を設定した同期フレームパケットを生成して前記非同期伝送網に送出するパケット生成手段と、
を有することを特徴とする伝送装置。
（付記５）
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号を内部発振手段で生成したクロックでカウントするカウント手段と、
前記カウント手段のカウント値の統計処理を行って得たフレーム周期の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有するクロック供給装置。
（付記６）
付記５記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
（付記７）
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
付記５又は６記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
【符号の説明】
【００７８】
４０ クロック供給装置
４１ ＩＰ網
４３ 受信部
４４ 位相比較部
４５ 統計処理部
４６ 制御信号生成部
４７ ルビジウム発振器
４８ 分周器
５０ ＩＰ伝送装置
５１ 同期フレームパケット送信部
５５ 受信カウンタ
５６ 平均値計算部
５７ 位相変動検出部
【特許請求の範囲】
【請求項１】
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有することを特徴とするクロック供給装置。
【請求項２】
請求項１記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
【請求項３】
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
請求項１又は２記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
【請求項４】
請求項３記載のクロック供給装置において、
前記変動量が安定しているとき送信周期の延長を要求する要求手段と、
前記送信周期の延長を要求する情報を設定した同期フレームパケットを生成して前記非同期伝送網に送出するパケット生成手段と、
を有することを特徴とする伝送装置。
【請求項５】
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号を内部発振手段で生成したクロックでカウントするカウント手段と、
前記カウント手段のカウント値の統計処理を行って得たフレーム周期の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有するクロック供給装置。
【請求項１】
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、
位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有することを特徴とするクロック供給装置。
【請求項２】
請求項１記載のクロック供給装置において、
前記内部発振手段は、ルビジウム発振器であることを特徴とするクロック供給装置。
【請求項３】
非同期伝送網から受信したパケットから同期網データを取り出してデータ処理を行い、データ処理した同期網データをパケット化して前記非同期伝送網に送出する伝送装置であって、
請求項１又は２記載のクロック供給装置を有し、
前記クロック供給装置の内部発振手段で生成したクロックを用いて前記データ処理を行うことを特徴とする伝送装置。
【請求項４】
請求項３記載のクロック供給装置において、
前記変動量が安定しているとき送信周期の延長を要求する要求手段と、
前記送信周期の延長を要求する情報を設定した同期フレームパケットを生成して前記非同期伝送網に送出するパケット生成手段と、
を有することを特徴とする伝送装置。
【請求項５】
非同期伝送網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、
前記受信手段で生成したタイミング信号を内部発振手段で生成したクロックでカウントするカウント手段と、
前記カウント手段のカウント値の統計処理を行って得たフレーム周期の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、
前記位相変動検出手段で同期フレームパケットの周波数変化を検出したときに前記内部発振手段の発振周波数を制御する発振周波数制御手段と、
を有するクロック供給装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−１７７７７８（Ｐ２０１０−１７７７７８Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−１５５３３（Ｐ２００９−１５５３３）
【出願日】平成２１年１月２７日（２００９．１．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月２７日（２００９．１．２７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]