ゲート駆動回路及びこれを利用した有機電界発光表示装置
【課題】ゲート駆動回路及びこれを利用した有機電界発光表示装置を提供すること。
【解決手段】第１フレーム開始パルスに応答して出力する第１シフトレジスタと、第２フレーム開始パルスに応答して出力する第２シフトレジスタと、第１反転制御信号によって、第１シフトレジスタ出力を反転させて出力するか、そのまま出力する第１インバータと、第２反転制御信号によって、第２シフトレジスタ出力を反転させて出力するか、そのまま出力する第２インバータと、を備え、第１シフトレジスタ及び第２シフトレジスタは相互独立して動作し、第１インバータ及び第２インバータは相互独立して動作し、第１シフトレジスタ及び第１インバータを通じて第１グループゲート駆動信号が出力され、第２シフトレジスタ及び第２インバータを通じて第２グループゲート駆動信号が出力されるゲート駆動回路が提供される。
【解決手段】第１フレーム開始パルスに応答して出力する第１シフトレジスタと、第２フレーム開始パルスに応答して出力する第２シフトレジスタと、第１反転制御信号によって、第１シフトレジスタ出力を反転させて出力するか、そのまま出力する第１インバータと、第２反転制御信号によって、第２シフトレジスタ出力を反転させて出力するか、そのまま出力する第２インバータと、を備え、第１シフトレジスタ及び第２シフトレジスタは相互独立して動作し、第１インバータ及び第２インバータは相互独立して動作し、第１シフトレジスタ及び第１インバータを通じて第１グループゲート駆動信号が出力され、第２シフトレジスタ及び第２インバータを通じて第２グループゲート駆動信号が出力されるゲート駆動回路が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動回路及びこれを利用した有機電界発光表示装置に関する。
【背景技術】
【０００２】
発光表示装置は、入力データに対応するデータ信号を複数の画素回路に印加して各画素の輝度を調節することによって、入力データを画像に変換してユーザに提供する。発光表示装置は、それ自体が発光する素子（以下、自発光素子）を利用して具現されうる。自発光素子としては、例えば、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などがある。自発光素子を駆動する場合、データ信号が入力される画素を選択する走査信号と、発光素子の発光を制御する発光制御信号とが生成され、各画素に出力されうる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】大韓民国特許公報第１９９９−００１８７３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題の一つは、Ｎ型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号だけでなく、Ｐ型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号も生成できるゲート駆動回路を提供することである。
【０００５】
また、本発明が解決しようとする課題の一つは、一つのゲート駆動回路で走査信号と発光制御信号とを共に生成して出力できるゲート駆動回路を提供することである。
【０００６】
また、本発明が解決しようとする課題の一つは、走査信号及び発光制御信号のようなゲート駆動信号のパルス幅の調節が可能なゲート駆動回路を提供することである。
【０００７】
また、本発明が解決しようとする課題の一つは、発光表示装置の画素を同時に発光させる、発光制御信号を生成できるゲート駆動回路を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、次のような発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、第１フレーム開始パルスに応答して、第１シフトレジスタ出力を出力する第１シフトレジスタと、第２フレーム開始パルスに応答して、第２シフトレジスタ出力を出力する第２シフトレジスタと、第１反転制御信号によって、前記第１シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第１インバータと、第２反転制御信号によって、前記第２シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第２インバータと、を備える。また、前記第１シフトレジスタ及び前記第２シフトレジスタは、相互独立して動作する。さらに、前記第１インバータ及び前記第２インバータは、相互独立して動作し、前記第１シフトレジスタ及び前記第１インバータを通じて、第１グループゲート駆動信号が出力され、前記第２シフトレジスタ及び前記第２インバータを通じて、第２グループゲート駆動信号が出力される。
【０００９】
また、前記ゲート駆動回路は、前記第１インバータの出力及び前記第２インバータの出力の電圧レベルを調節するレベルシフタと、前記レベルシフタの出力を臨時保存して前記第１及び第２グループゲート駆動信号として出力する出力バッファと、をさらに備えていてもよい。
【００１０】
また、前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作してもよい。そして、前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作してもよい。
【００１１】
また、前記第１シフトレジスタは、第１パルス幅制御信号に応答して、前記第１グループゲート駆動信号のパルス幅を調節し、前記第２シフトレジスタは、第２パルス幅制御信号に応答して、前記第２グループゲート駆動信号のパルス幅を調節する。さらに詳細に説明すれば、前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作し、前記第１シフトレジスタは、前記第１パルス幅制御信号によって、前記第１フレーム開始パルスが活性化される間、前記少なくとも一つの第１シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第１シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、前記第２シフトレジスタは、前記第２パルス幅制御信号によって、前記第２フレーム開始パルスが活性化される間、前記少なくとも一つの第２シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第２シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作する。
【００１２】
また、前記第１グループゲート駆動信号のパルス幅を調節する場合、前記第１パルス幅制御信号を活性化させ、前記第１グループゲート駆動信号のパルス幅に対応するように、前記第１フレーム開始パルスのパルス幅に調節し、前記第２グループゲート駆動信号のパルス幅を調節する場合、前記第２パルス幅制御信号を活性化させ、前記第２グループゲート駆動信号のパルス幅に対応するように、前記第２フレーム開始パルスのパルス幅に調節しうる。
【００１３】
また、前記ゲート駆動回路は、出力チャネル選択信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネル数又は出力チャネルの組み合わせを選択しうる。
【００１４】
また、前記ゲート駆動回路は、走査方向制御信号によって、前記第１及び第２グループゲート駆動信号出力チャネルの出力順序を制御しうる。
【００１５】
また、前記ゲート駆動回路は、同時発光制御信号によって、前記第１及び第２グループゲート駆動信号を順次に出力させるか、又は同時に出力させうる。
【００１６】
また、前記第１又は第２グループゲート駆動信号がＰ型トランジスタで具現された画素回路に供給される信号である場合、前記第１又は第２反転制御信号が活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタ出力が反転されて出力される。
【００１７】
また、前記第１又は第２グループゲート駆動信号がＮ型トランジスタで具現された画素回路に供給される信号である場合、前記第１又は第２反転制御信号が非活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタ出力がそのまま伝達されて出力される。
【００１８】
また、前記第１グループゲート駆動信号は、走査信号又は発光制御信号であってもよく、前記第２グループゲート駆動信号は、走査信号又は発光制御信号であってもよい。すなわち、第１グループゲート駆動信号と第２グループゲート駆動信号とは、異なる種類のゲート駆動信号（例えば、第１グループゲート駆動信号は、走査信号であり、第２グループゲート駆動信号は、発光制御信号である）であってもよい。
【００１９】
また、前記発光表示装置は、有機電界発光表示装置であってもよい。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、次のような有機電界発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、Ｐ型トランジスタ用ゲート駆動信号とＮ型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当てて、走査信号と発光制御信号とを相互独立して生成して出力しうる。
【００２１】
また、各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動されるように構成されていてもよい。
【００２２】
また、上記回路は、パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅を調節するように構成されていてもよい。
【００２３】
また、上記回路は、同時発光制御信号を利用して、前記複数のグループのゲート駆動信号を同時に出力させるように構成されていてもよい。
【００２４】
また、上記課題を解決するために、本発明の別の観点によれば、データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、を備え、前記ゲート駆動部は、前述したゲート駆動回路を備える有機電界発光表示装置が提供される。
【発明の効果】
【００２５】
以上説明したように本発明によれば、Ｎ型トランジスタに画素回路が具現された発光表示装置用ゲート駆動信号だけでなく、Ｐ型トランジスタで画素回路が具現された発光表示装置用ゲート駆動信号も生成できるゲート駆動回路が提供される。
【００２６】
また、制御信号を利用して、第１グループゲート駆動信号及び第２グループゲート駆動信号を相互独立して駆動することによって、走査信号と発光制御信号とを単一ゲート駆動回路で生成して出力できるゲート駆動回路が提供される。
【００２７】
また、ゲート駆動信号のパルス幅を調節できるゲート駆動回路が提供される。さらに、同時発光制御機能を備え、発光表示装置の画素を同時に発光させるように駆動できるゲート駆動回路が提供される。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る発光表示装置の構造を示す図面である。
【図２】本発明の一実施形態に係るゲート駆動回路の構造を示すブロック図である。
【図３】本発明の一実施形態に係るゲート駆動回路が配されたゲート駆動部の構造を示す図面である。
【図４】本発明の一実施形態に係るゲート駆動回路が配されたゲート駆動部の構造を示す図面である。
【図５】Ｎ型トランジスタを駆動する駆動信号を生成するための動作を示すタイミング図である。
【図６】Ｐ型トランジスタを駆動する駆動信号を生成するための動作を示すタイミング図である。
【図７】本発明の一実施形態に関する、走査信号と発光制御信号とを独立して生成して出力する動作を示すタイミング図である。
【図８】エッジラッチ動作を示すタイミング図である。
【図９】レベルラッチ動作を示すタイミング図である。
【図１０】本発明の一実施形態に係る同時発光動作を示すタイミング図である。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
図１は、本発明の一実施形態に係る発光表示装置１００の構造を示した図面である。
【００３１】
図１を参照すれば、本発明の一実施形態に係る発光表示装置１００は、データ駆動部１２０及びゲート駆動部１３０ａを制御するためのタイミング制御部１１０、入力画像に対応するデータ信号を、データラインＤ１〜Ｄｍを通じて、複数の画素Ｐ１１〜Ｐｎｍのそれぞれに出力するデータ駆動部１２０、複数の画素Ｐ１１〜Ｐｎｍのそれぞれに走査ラインＳ１〜Ｓｎを通じて走査信号を出力し、発光制御ラインＥ１〜Ｅｎを通じて発光制御信号を出力するゲート駆動部１３０ａ、及び走査ラインＳ１〜Ｓｎ、発光制御ラインＥ１〜Ｅｎ及びデータラインＤ１〜Ｄｍと接続される画素Ｐ１１〜Ｐｎｍを含む画素部１４０を備える。
【００３２】
画素部１４０は、走査ラインＳ１〜Ｓｎ、発光制御ラインＥ１〜Ｅｎ及びデータラインＤ１〜Ｄｍの交差部に位置する画素Ｐ１１〜Ｐｎｍを備える。各画素Ｐ１１〜Ｐｎｍは、図１に示したように、ｍ＊ｎ行列状に配列されうる。各画素Ｐ１１〜Ｐｎｍは、発光素子を含み、画素Ｐ１１〜Ｐｎｍには、外部から発光素子を発光させるための第１電圧Ｖｄ及び第２電圧Ｖｓを供給される。また、各画素Ｐ１１〜Ｐｎｍは、前記発光素子に駆動電流又は電圧を供給して、前記発光素子をデータ信号に対応する輝度で発光させる。なお、前記発光素子の種類は、発光表示装置１００の種類によって変わってもよい。例えば、本発明の実施形態に係る発光表示装置１００は、有機電界発光表示装置であってもよい。この場合、前記発光素子は、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）でありうる。
【００３３】
各画素Ｐ１１〜Ｐｎｍは、データラインＤ１〜Ｄｍを通じて伝達されるデータ信号に対応して、第１電源電圧Ｖｄから有機発光ダイオード（ＯＬＥＤ）を経由して、第２電源電圧Ｖｓに供給される電流量を制御する。そして、発光制御ラインＥ１〜Ｅｎを通じて伝達された発光制御信号によって、前記データ信号に対応する輝度の光を有機発光ダイオード（ＯＬＥＤ）が発光する。
【００３４】
タイミング制御部１１０は、ＲＧＢデータＤａｔａ、データ駆動部制御信号ＤＣＳを生成してデータ駆動部１２０に出力し、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２を生成してゲート駆動部１３０ａに出力する。ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２は、本発明の実施形態に係るゲート駆動回路２００を制御するための信号であり、それぞれの詳細な機能については、後述する。
【００３５】
データ駆動部１２０は、ＲＧＢデータＤａｔａからデータ信号を生成し、データラインＤ１〜Ｄｍを通じて複数の画素Ｐ１１〜Ｐｎｍに出力する。データ駆動部１２０は、ガンマフィルタ、デジタル−アナログ変換回路を利用して、ＲＧＢデータＤａｔａからデータ信号を生成できる。データ信号は、一水平周期の間、同じ行に位置した複数の画素にそれぞれ出力されうる。また、データ信号を伝達する複数のデータラインＤ１〜Ｄｍのそれぞれは、同じ列に位置した複数の画素に連結されうる。
【００３６】
ゲート駆動部１３０ａは、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２から走査信号及び発光制御信号を生成し、走査ラインＳ１〜Ｓｎ及び発光制御ラインＥ１〜Ｅｎを通じて各画素Ｐ１１〜Ｐｎｍに出力する。走査ラインＳ１〜Ｓｎのそれぞれは、そして、発光制御ラインＥ１〜Ｅｎのそれぞれは、同じ行に位置した複数の画素に連結されうる。走査ラインＳ１〜Ｓｎと発光制御ラインＥ１〜Ｅｎとは、行を単位として順次に、又は同時にそれぞれ走査信号と発光制御信号とを出力しうる。発光表示装置１００の具現例によって、ゲート駆動部１３０ａは、追加的な駆動信号を生成して各画素Ｐ１１〜Ｐｎｍに出力しうる。
【００３７】
ゲート駆動部１３０ａに含まれた従来のゲート駆動回路は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を駆動するために開発されたため、ゲート駆動部１３０ａの出力が液晶表示装置のＮＭＯＳ薄膜トランジスタのゲート端子を駆動することを基本としている。そして、このようなゲート駆動部１３０ａの各チャネル別出力は、クロック信号に同期化して同じパルス幅を維持しつつ、上チャネルから下チャネルに、又は下チャネルから上チャネルに、順次に出力される。
【００３８】
しかし、有機電界発光表示装置では、各画素Ｐ１１〜Ｐｎｍの画素回路がＮＭＯＳだけでなく、ＰＭＯＳにも具現されうるため、液晶表示装置を基本としたゲート駆動部１３０ａは、Ｐ型トランジスタで具現された画素回路を備える有機電界発光表示装置の駆動に不適切である。
【００３９】
また、有機電界発光表示装置の駆動のためには、データ信号を読み取るための走査信号以外に、有機発光ダイオード（ＯＬＥＤ）の発光に使われる発光制御信号も必要である。また、発光制御信号のパルス幅を調節して有機発光ダイオード（ＯＬＥＤ）の発光時間を調節する駆動技術も必要である。これは、有機発光ダイオードの寿命延長のための駆動技術である。
【００４０】
さらに、有機電界発光表示装置の発光方法によって、ゲート駆動部１３０ａのすべてのチャネルから発光制御信号を出力して、有機発光ダイオードを同時発光させる技術が必要である。
【００４１】
しかし、液晶表示装置に使われたゲート駆動回路は、前述した出力駆動技術を備えていないため、有機電界発光表示装置を駆動するための新たな構造のゲート駆動回路が必要である。
【００４２】
本発明の実施形態は、自発光素子を備えた発光表示装置、例えば、有機電界発光表示装置の駆動に必要な機能を提供するゲート駆動回路を提案するものである。
【００４３】
図２は、本発明の一実施形態に係るゲート駆動回路２００の構造を示したブロック図である。
【００４４】
本発明の一実施形態に係るゲート駆動部１３０ａは、少なくとも一つのゲート駆動回路２００を備える。本実施形態に係るゲート駆動回路２００は、次のような機能を行える。
【００４５】
・Ｐ型トランジスタを駆動する駆動信号とＮ型トランジスタを駆動する駆動信号とをそれぞれ生成する機能
・走査信号と発光制御信号とを選択的に出力する機能
・ゲート駆動信号のパルス幅を調節して出力する機能
・ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能
【００４６】
本実施形態に係るゲート駆動回路２００は、第１シフトレジスタ２１０、第２シフトレジスタ２２０、第１インバータ２３０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を備える。
【００４７】
本実施形態に係るゲート駆動回路２００には、タイミング制御部１１０からゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２が入力されて前記機能を実現する。タイミング制御部１１０は、ゲート駆動回路２００が特定機能を行うように、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２を調節してゲート駆動回路２００に出力しうる。
【００４８】
また、本実施形態に係るゲート駆動回路２００は、複数のグループのゲート駆動信号を出力しうる。例えば、ゲート駆動回路２００の出力チャネルを奇数チャネルと偶数チャネルとに分けて、独立して駆動しうる。以下、ゲート駆動回路２００が第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１と第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎとを相互独立して駆動する場合を例として説明する。なお、第１グループゲート駆動信号は奇数のインデックスで表現し、第２グループゲート駆動信号は偶数のインデックスで表現した。
【００４９】
第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１は、第１シフトレジスタ２１０、第１インバータ２３０、レベルシフタ２５０、及び出力バッファ２６０を通じて出力される。第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎは、第２シフトレジスタ２２０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を通じて出力される。
【００５０】
第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、それぞれ第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１及び第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎを独立して制御できるように、相互独立して駆動するように設計される。第１シフトレジスタ２１０には、第１フレーム開始パルス入力端子ＤＩＯ１と第１フレーム開始パルス出力端子ＤＯＩ１とが備えられる。第２シフトレジスタ２２０には、第２フレーム開始パルス入力端子ＤＩＯ２と第２フレーム開始パルス出力端子ＤＯＩ２とが備えられる。また、第１シフトレジスタ２１０には、少なくとも一つの第１シフトレジスタクロック端子が備えられ、第２シフトレジスタ２２０には、少なくとも一つの第２シフトレジスタクロック端子が備えられる。
【００５１】
このような構成によって、第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、別個のフレーム開始パルス及びクロック信号によって独立して動作する。本明細書では、第１シフトレジスタ２１０の第１シフトレジスタクロック端子に第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２が入力され、第２シフトレジスタ２２０の第２シフトレジスタクロック端子に第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４が入力される場合を例として説明する。各シフトレジスタ２１０，２２０に入力されるクロック信号の数は、具現例によって変わりうる。
【００５２】
本実施形態によれば、フレーム開始パルスが第１シフトレジスタ２１０及び第２シフトレジスタ２２０にそれぞれ独立して印加されることによって、第１フレーム開始パルスＤＩＯ１及び第２フレーム開始パルスＤＩＯ２が活性化される時点とフレーム開始パルスのパルス幅とをそれぞれ独立して制御しうる。
【００５３】
また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０にクロック信号が独立して印加されることによって、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のタイミング、すなわち、クロック信号のパルス幅と位相とを独立して制御しうる。このような構成によって、第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１及び第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎが互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０には、それぞれ複数のクロック信号が印加されうるが、このような構成によって、一つのグループ内のゲート駆動信号（例えば、Ｇ１，Ｇ３，…，Ｇｎ−１）が互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。
【００５４】
また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のクロック信号とフレーム開始パルスとをそれぞれ独立して制御し、各シフトレジスタが異なる種類のゲート駆動信号、例えば、それぞれ走査信号及び発光制御信号を生成するように駆動しうる。
【００５５】
第１シフトレジスタ２１０は、第１フレーム開始パルスＤＩＯ１、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２によって、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］を生成して第１インバータ２３０に出力する。第２シフトレジスタ２２０は、第２フレーム開始パルスＤＩＯ２、及び第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４によって、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］を生成して第２インバータ２４０に出力する。
【００５６】
第１インバータ２３０及び第２インバータ２４０は、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２に応答して、相互独立して動作する。第１インバータ２３０は、第１反転制御信号ＩＮＶ１が活性化されれば、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］を反転してレベルシフタ２５０に出力し、第１反転制御信号ＩＮＶ１が非活性化されれば、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］をそのままレベルシフタ２５０に伝達する。第２インバータ２４０は、第２反転制御信号ＩＮＶ２が活性化されれば、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］を反転してレベルシフタ２５０に出力し、第２反転制御信号ＩＮＶ２が非活性化されれば、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］をそのままレベルシフタ２５０に伝達する。
【００５７】
レベルシフタ２５０は、第１インバータ２３０及び第２インバータ２４０から出力された入力信号ＩＶｏｄｄ［ｎ／２：１］及びＩＶｅｖｅｎ［ｎ／２：１］の電圧レベルをゲートオン電圧ＶＧＨ及びゲートオフ電圧ＶＧＬによって調節して出力バッファ２６０に伝達する。
【００５８】
出力バッファ２６０は、レベルシフタ２５０から出力された入力信号ＬＳ［ｎ：１］を臨時保存し、第１及び第２グループゲート駆動信号Ｇ１〜Ｇｎとしてゲート駆動信号出力チャネルを通じて出力する。第１及び第２グループゲート駆動信号Ｇ１〜Ｇｎは、具現例によって、画素部１４０に連結された走査ラインＳ１〜Ｓｎ又は発光制御ラインＥ１〜Ｅｎに出力される。
【００５９】
出力チャネル選択信号ＳＥＬは、ゲート駆動回路２００で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。図３は、本発明の一実施形態に係るゲート駆動回路２００が配されたゲート駆動部１３０ａの構造を示した図面である。
【００６０】
図３に示したように、ゲート駆動部１３０ａは、パネル３１０の一側面に配された複数のゲート駆動回路２００ａ〜２００ｄを備え、各ゲート駆動回路２００ａ〜２００ｄは、複数の走査ラインＳ１〜Ｓｎ及び／又は複数の発光制御ラインＥ１〜Ｅｎを区域別に分けて駆動しうる。また、複数のゲート駆動回路２００ａ〜２００ｄのゲート駆動信号出力チャネルの数は、発光表示装置１００の解像度によって決定されうる。しかし、解像度によってゲート駆動回路２００をゲート駆動部１３０ａに配すれば、ゲート駆動回路２００のゲート駆動信号出力チャネルが余る場合があるが、このような場合、一部のゲート駆動信号出力チャネルを非活性化させねばならない。このために、出力チャネル選択信号ＳＥＬは、ゲート駆動回路２００で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。出力チャネル選択信号ＳＥＬは、複数のビットを含み、出力チャネル数又は出力チャネル組み合わせを多様に決定しうる。
【００６１】
走査方向制御信号ＵＤは、ゲート駆動回路２００のゲート駆動信号出力チャネルからゲート駆動信号が出力される順序を制御する。図４は、本発明の一実施形態に係るゲート駆動回路２００が配されたゲート駆動部１３０ａ，１３０ｂの構造を示した図面である。
【００６２】
図４に示したように、ゲート駆動回路２００は、パネル３１０の一側面のみに配されず、両側面に配されうる。大型発光表示装置１００を駆動する場合、ゲート駆動回路２００が駆動する走査ラインＳ１〜Ｓｎ及び発光制御ラインＥ１〜Ｅｎの長さが長くなり、ロードが大きくなり、１水平周期が長くなる。これにより、ゲート駆動回路２００と遠く離隔された画素では、駆動信号が歪曲されて画質が低下する恐れがある。これを防止するために、図４に示したように、ゲート駆動回路２００ｅ，２００ｆをパネル３１０の両側面に配置し、両側のゲート駆動回路２００を同期化させて駆動しうる。このとき、左側に配されたゲート駆動部１３０ａに含まれたゲート駆動回路２００ｅは、第１ゲート駆動信号Ｇ１出力チャネルから第ｎゲート駆動信号Ｇｎ出力チャネル方向にゲート駆動信号が順次に出力される。一方、右側に配されたゲート駆動部１３０ｂに含まれたゲート駆動回路２００ｆは、第ｎゲート駆動信号Ｇｎ出力チャネルから第１ゲート駆動信号Ｇ１出力チャネル方向にゲート駆動信号が順次に出力される。
【００６３】
すなわち、左側に配されたゲート駆動回路２００ｅと右側に配されたゲート駆動回路２００ｆとの走査方向が変わる。このように、ゲート駆動回路２００の走査方向を制御するために、走査方向制御信号ＵＤを利用する。走査方向は、制御信号ＵＤレベルによって決定されうる。例えば、走査方向制御信号ＵＤがハイレベルである場合、第１ゲート駆動信号Ｇ１の出力チャネルから第ｎゲート駆動信号Ｇｎの出力チャネル方向にゲート駆動信号が順次に出力され、走査方向制御信号ＵＤがローレベルである場合、第ｎゲート駆動信号Ｇｎの出力チャネルから第１ゲート駆動信号Ｇ１の出力チャネル方向にゲート駆動信号が順次に出力されうる。
【００６４】
また、ゲート駆動回路２００に電源電圧の役割を行う第１電源電圧Ｖｄｄ及び第２電源電圧Ｖｓｓが供給される（図２を参照）。
【００６５】
以下、本実施形態に係るゲート駆動回路の前記機能を詳細に説明する。
【００６６】
第一に、Ｐ型トランジスタを駆動する駆動信号とＮ型トランジスタを駆動する駆動信号とをそれぞれ生成する機能について説明する。
【００６７】
図５は、Ｎ型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。以下のタイミング図では、説明の便宜上、二つの第１グループ駆動信号Ｇ１及びＧ３及び二つの第２グループ駆動信号Ｇ２及びＧ４のみを示した。また、各駆動信号を第１ゲート駆動信号Ｇ１、第２ゲート駆動信号Ｇ２、第３ゲート駆動信号Ｇ３、及び第４ゲート駆動信号Ｇ４と称す。
【００６８】
本実施形態に係るゲート駆動回路２００は、Ｎ型トランジスタを基本として、ゲート駆動信号Ｇ１〜Ｇｎを生成できる。すなわち、第１インバータ２３０及び第２インバータ２４０で、Ｎ型トランジスタ用駆動信号を生成する場合は、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を反転せずにそのまま伝達し、Ｐ型トランジスタ用駆動信号を生成する場合は、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を反転して出力する。
【００６９】
しかし、これは本発明の一実施形態であり、ゲート駆動回路２００を、Ｐ型トランジスタを基本として具現することも可能である。以下、Ｎ型トランジスタを基本として、ゲート駆動信号Ｇ１〜Ｇｎを生成するゲート駆動回路２００を例として説明する。
【００７０】
第１及び第２グループゲート駆動信号Ｇ１〜ＧｎがＮ型トランジスタを駆動するゲート駆動信号である場合、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を非活性化させ、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を、第１インバータ２３０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を通じてそのまま出力する。
【００７１】
図５に示したように、Ｎ型トランジスタに対する駆動信号を生成するために、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２は、ローレベルに非活性化され、第１〜第４ゲート駆動信号Ｇ１〜Ｇ４出力チャネルを通じて、Ｎ型トランジスタのための駆動信号が出力される。第１〜第４駆動信号Ｇ１〜Ｇ４は、該当走査ライン（例えば、Ｓ１〜Ｓ４）に出力される。
【００７２】
図５を利用して、例示的な駆動例を説明する。第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がハイレベルに活性化され（ａ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がハイレベルに活性化される（ａ２）。第２フレーム開始パルスＤＩＯ２が活性化されるＴ２区間の間、第３クロック信号ＣＰＶ３のパルスに応答して、第２駆動信号Ｇ２がハイレベルに活性化され（ａ３）、第４クロック信号ＣＰＶ４のパルスに応答して、第４駆動信号Ｇ４がハイレベルに活性化される（ａ４）。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号ＳＥＬ１及びＳＥＬ２は、ローレベルに非活性化され、走査方向制御信号ＵＤは、第１方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ＡＬＬがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第１パルス幅制御信号ＥＤＣ１及び第２パルス幅制御信号ＥＤＣ２は、ローレベルに非活性化された。
【００７３】
図６は、Ｐ型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。
【００７４】
第１及び第２グループゲート駆動信号Ｇ１〜ＧｎがＰ型トランジスタを駆動する駆動信号である場合、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を活性化させて、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を第１インバータ２３０及び第２インバータ２４０で反転し、レベルシフタ２５０及び出力バッファ２６０を通じて出力する。
【００７５】
図６に示したように、Ｐ型トランジスタに対する駆動信号を生成するために、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２は、ハイレベルに活性化され、第１〜第４ゲート駆動信号Ｇ１〜Ｇ４の出力チャネルを通じてＰ型トランジスタのための駆動信号が出力される。第１〜第４駆動信号Ｇ１〜Ｇ４は、該当走査ライン（例えば、Ｓ１〜Ｓ４）に出力される。
【００７６】
図６を利用して、例示的な駆動例を説明する。第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がローレベルに活性化され（ｂ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がローレベルに活性化される（ｂ２）。第２フレーム開始パルスＤＩＯ２が活性化されるＴ２区間の間、第３クロック信号ＣＰＶ３のパルスに応答して、第２駆動信号Ｇ２がローレベルに活性化され（ｂ３）、第４クロック信号ＣＰＶ４のパルスに応答して、第４駆動信号Ｇ４がローレベルに活性化される（ｂ４）。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号ＳＥＬ１及びＳＥＬ２は、ローレベルに非活性化され、走査方向制御信号ＵＤは、第１方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ＡＬＬがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第１パルス幅制御信号ＥＤＣ１及び第２パルス幅制御信号ＥＤＣ２は、ローレベルに非活性化された。
【００７７】
第二に、走査信号と発光制御信号とを選択的に出力する機能と、ゲート駆動信号のパルス幅を調節して出力する機能とについて説明する。
【００７８】
本実施形態に係るゲート駆動回路２００は、第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１は、走査信号として駆動し、第２グループゲート駆動回路Ｇ２，Ｇ４，…，Ｇｎは、発光制御信号として駆動しうる。第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、それぞれ独立して動作するように設計されるため、第１シフトレジスタ２１０及び第２シフトレジスタ２２０に入力されるクロック信号ＣＰＶ１〜ＣＰＶ４、フレーム開始パルスＤＩＯ１，ＤＩＯ２、及びパルス幅制御信号ＥＤＣ１，ＥＤＣ２をそれぞれ調節して、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のうち一つは、走査信号駆動用として利用し、他の一つは、発光制御信号駆動用として利用しうる。また、走査信号又は発光制御信号を生成するために、第１インバータ２３０及び第２インバータ２４０に入力される第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を制御しうる。
【００７９】
図７は、本発明の一実施形態によって、走査信号と発光制御信号とを独立して生成して出力する動作を示したタイミング図である。図７では、第１グループゲート駆動信号Ｇ１及びＧ３は、Ｐ型トランジスタ用走査信号として駆動し、第２グループゲート駆動信号Ｇ２及びＧ４は、Ｐ型トランジスタ用発光制御信号として駆動した例を示す。
【００８０】
第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がローレベルに活性化され（ｃ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がローレベルに活性化される（ｃ２）。第１グループ走査信号Ｇ１及びＧ３は、Ｐ型トランジスタ用走査信号として駆動されるため、第１反転制御信号ＩＮＶ１は、ハイレベルに活性化される。また、本実施形態では、走査信号の駆動時にパルス幅調節機能を利用しないため、第１パルス幅制御信号ＥＤＣ１は、ローレベルに非活性化される。
【００８１】
第２シフトレジスタ２２０は、活性化されたパルス幅制御信号ＥＤＣ２を入力され、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４の立ち上がりエッジ又は立ち下がりエッジをラッチするエッジラッチとして動作する。レベルラッチ及びエッジラッチについて、図８及び図９を利用して説明する。
【００８２】
第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、第１パルス幅制御信号ＥＤＣ１又は第２パルス幅制御信号ＥＤＣ２によってエッジラッチやレベルラッチとして動作しうる。
【００８３】
図８に示したように、第１シフトレジスタ２１０又は第２シフトレジスタ２２０がエッジラッチとして動作する場合、フレーム開始パルスＤＩＯが活性化された区間の間、立ち上がりエッジ又は立ち下がりエッジに同期化されてゲート駆動信号Ｇ１〜Ｇ４が出力される。図８は、立ち上がりエッジに同期されてエッジラッチされる場合を示す。第１シフトレジスタ２１０又は第２シフトレジスタ２２０が立ち上がりエッジに同期してエッジラッチとして動作する場合、各ゲート駆動信号Ｇ１〜Ｇ４のパルス幅は、フレーム開始パルスＤＩＯの幅内に入るクロック信号ＣＰＶの周期数ほどの幅に出力される。
【００８４】
図９に示したように、第１シフトレジスタ２１０又は第２シフトレジスタ２２０がレベルラッチとして動作する場合、フレーム開始パルスＤＩＯが活性化された区間の間、クロック信号ＣＰＶのパルス幅と同じレベルに同期化されてゲート駆動信号Ｇ１〜Ｇ４が出力される。
【００８５】
本発明の実施形態では、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を利用して、エッジラッチ機能及びレベルラッチ機能を選択的に活性化させる。例えば、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を非活性化させて、シフトレジスタ２１０，２２０をレベルラッチとして利用し、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を活性化させて、シフトレジスタ２１０，２２０をエッジラッチとして利用する。特に、本発明の実施形態では、シフトレジスタ２１０，２２０をエッジラッチとして利用して、ゲート駆動信号Ｇ１〜Ｇｎのパルス幅を調節しうる。
【００８６】
図７に戻って、発光制御信号駆動及びパルス幅制御についてさらに詳細に説明する。
【００８７】
図７に示した具現例で、第２グループゲート駆動信号Ｇ２及びＧ４は、発光制御信号として駆動され、第２シフトレジスタ２２０及び第２インバータ２４０は、発光制御信号駆動用として利用される。発光制御信号は、非活性化される区間、すなわち、発光素子が発光しない区間のタイミングが制御されるため、第２反転制御信号ＩＮＶ２を非活性化させて、発光制御信号が非活性化される区間、すなわち、ハイレベルの区間を制御する。
【００８８】
また、第２シフトレジスタ２２０をエッジラッチとして利用するために、第２パルス幅制御信号ＥＤＣ２がハイレベルに活性化される。パルス幅は、第２フレーム開始パルスＤＩＯ２が活性化される区間の幅によって決定される。図７の例で、第２フレーム開始パルスＤＩＯ２は、Ｔ３区間の間に活性化され、第２フレーム開始パルスＤＩＯ２のパルス幅によって、第２ゲート駆動信号Ｇ２のパルス幅Ｔ４及び第４ゲート駆動信号Ｇ４のパルス幅Ｔ５が決定される。すなわち、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間の間、第３クロック信号ＣＰＶ３の立ち上がりエッジに同期化されて、第２ゲート駆動信号Ｇ２がハイレベルに活性化され（ｃ３）、第２ゲート駆動信号Ｇ２のハイレベルのパルス幅は、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間内に入る第３クロック信号ＣＰＶ３の周期数ほどの幅Ｔ４となる。
【００８９】
また、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間の間、第４クロック信号ＣＰＶ４の立ち上がりエッジに同期化されて、第４ゲート駆動信号Ｇ４がハイレベルに活性化され（ｃ４）、第４ゲート駆動信号Ｇ４のハイレベルのパルス幅は、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間内に入る第４クロック信号ＣＰＶ４の周期数ほどの幅Ｔ５となる。
【００９０】
本実施形態では、発光制御信号のパルス幅を調節する構成について説明したが、走査信号のパルス幅を調節する構成も可能である。走査信号のパルス幅は、オーバーラップ駆動のために調節され、本実施形態は、このような走査信号パルス幅調節機能を提供する。
【００９１】
第三に、ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能について説明する。
【００９２】
アクティブマトリックス（ＡＭ：Ａｃｔｉｖｅ Ｍａｔｒｉｘ）方式発光表示装置１００では、各画素Ｐ１１〜Ｐｎｍで保存キャパシタを備え、保存キャパシタにデータ信号に対応する電圧を保存し、各画素Ｐ１１〜Ｐｎｍの発光素子を駆動しうる。しかし、多様な表示方式が要求されつつ、すべての画素Ｐ１１〜Ｐｎｍを同時に発光する表示方式も要求されている。このために、すべての画素Ｐ１１〜Ｐｎｍの保存キャパシタにそれぞれのデータ信号に当たる電圧を保存し、すべての画素Ｐ１１〜Ｐｎｍに対する発光制御信号を同時に活性化させて、すべての画素Ｐ１１〜Ｐｎｍを同時に発光しうる。本実施形態は、このような同時発光表示方式のための同時発光機能を提供する。例えば、同時発光制御信号ＡＬＬが非活性化されれば、ゲート駆動信号Ｇ１〜Ｇｎを順次に出力し、同時発光制御信号ＡＬＬが活性化されれば、ゲート駆動信号Ｇ１〜Ｇｎを同時に活性化させて出力しうる。また、同時発光制御信号ＡＬＬは、パルス幅制御信号ＥＤＣ１及びＥＤＣ２と連動して、表１に表現されたロジックとして動作しうる。
【００９３】
【表１】
【００９４】
このようなロジックは、所定の論理回路を利用して具現しうる。
【００９５】
図１０は、本発明の一実施形態に係る同時発光動作を示したタイミング図である。
【００９６】
同時発光のために、同時発光制御信号ＡＬＬがローレベルに活性化される。また、第１及び第２パルス幅制御信号ＥＤＣ１及びＥＤＣ２がいずれもハイレベルに活性化されたので、表１に示したように、すべてのゲート駆動信号が同時発光動作を行う。
【００９７】
また、第１シフトレジスタ２１０は、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２に応答して、エッジラッチとして動作し、第１ゲート駆動信号Ｇ１及び第３ゲート駆動信号Ｇ３を生成して出力する（ｄ１，ｄ２）。第２シフトレジスタ２２０は、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４に応答して、エッジラッチとして動作し、第２ゲート駆動信号Ｇ２及び第４ゲート駆動信号Ｇ４を生成して出力する（ｄ３，ｄ４）。
【００９８】
第１ゲート駆動信号Ｇ１及び第２ゲート駆動信号Ｇ２のパルス幅Ｔ７、第３ゲート駆動信号Ｇ３及び第４ゲート駆動信号Ｇ４のパルス幅Ｔ８は、第１フレーム開始パルスＤＩＯ１及び第２フレーム開始パルスＤＩＯ２の幅Ｔ６の区間内に入る第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４の周期数ほどの幅によって決定される。
【００９９】
前述した実施形態で、ＳＥＬ１、ＳＥＬ２、ＩＮＶ１、ＩＮＶ２、ＥＤＣ１、ＥＤＣ２は、ハイレベルを活性化されたレベルと記述し、ローレベルを非活性化されたレベルと記述し、ＡＬＬは、ハイレベルを非活性化されたレベルと記述し、ローレベルを活性化されたレベルと記述したが、このような信号の活性化レベルと非活性化レベルとは、設計者によって任意に決定されうる。
【０１００】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１０１】
１００ 装置
２００ ゲート駆動回路
２１０ 第１シフトレジスタ
２２０ 第２シフトレジスタ
２３０ 第１インバータ
２４０ 第２インバータ
２５０ レベルシフタ
２６０ 出力バッファ
【技術分野】
【０００１】
本発明は、ゲート駆動回路及びこれを利用した有機電界発光表示装置に関する。
【背景技術】
【０００２】
発光表示装置は、入力データに対応するデータ信号を複数の画素回路に印加して各画素の輝度を調節することによって、入力データを画像に変換してユーザに提供する。発光表示装置は、それ自体が発光する素子（以下、自発光素子）を利用して具現されうる。自発光素子としては、例えば、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などがある。自発光素子を駆動する場合、データ信号が入力される画素を選択する走査信号と、発光素子の発光を制御する発光制御信号とが生成され、各画素に出力されうる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】大韓民国特許公報第１９９９−００１８７３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題の一つは、Ｎ型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号だけでなく、Ｐ型トランジスタで画素回路が具現された発光表示装置用走査信号及び発光制御信号も生成できるゲート駆動回路を提供することである。
【０００５】
また、本発明が解決しようとする課題の一つは、一つのゲート駆動回路で走査信号と発光制御信号とを共に生成して出力できるゲート駆動回路を提供することである。
【０００６】
また、本発明が解決しようとする課題の一つは、走査信号及び発光制御信号のようなゲート駆動信号のパルス幅の調節が可能なゲート駆動回路を提供することである。
【０００７】
また、本発明が解決しようとする課題の一つは、発光表示装置の画素を同時に発光させる、発光制御信号を生成できるゲート駆動回路を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、次のような発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、第１フレーム開始パルスに応答して、第１シフトレジスタ出力を出力する第１シフトレジスタと、第２フレーム開始パルスに応答して、第２シフトレジスタ出力を出力する第２シフトレジスタと、第１反転制御信号によって、前記第１シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第１インバータと、第２反転制御信号によって、前記第２シフトレジスタ出力を反転させて出力するか、あるいはそのまま出力する第２インバータと、を備える。また、前記第１シフトレジスタ及び前記第２シフトレジスタは、相互独立して動作する。さらに、前記第１インバータ及び前記第２インバータは、相互独立して動作し、前記第１シフトレジスタ及び前記第１インバータを通じて、第１グループゲート駆動信号が出力され、前記第２シフトレジスタ及び前記第２インバータを通じて、第２グループゲート駆動信号が出力される。
【０００９】
また、前記ゲート駆動回路は、前記第１インバータの出力及び前記第２インバータの出力の電圧レベルを調節するレベルシフタと、前記レベルシフタの出力を臨時保存して前記第１及び第２グループゲート駆動信号として出力する出力バッファと、をさらに備えていてもよい。
【００１０】
また、前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作してもよい。そして、前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作してもよい。
【００１１】
また、前記第１シフトレジスタは、第１パルス幅制御信号に応答して、前記第１グループゲート駆動信号のパルス幅を調節し、前記第２シフトレジスタは、第２パルス幅制御信号に応答して、前記第２グループゲート駆動信号のパルス幅を調節する。さらに詳細に説明すれば、前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作し、前記第１シフトレジスタは、前記第１パルス幅制御信号によって、前記第１フレーム開始パルスが活性化される間、前記少なくとも一つの第１シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第１シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、前記第２シフトレジスタは、前記第２パルス幅制御信号によって、前記第２フレーム開始パルスが活性化される間、前記少なくとも一つの第２シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第２シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作する。
【００１２】
また、前記第１グループゲート駆動信号のパルス幅を調節する場合、前記第１パルス幅制御信号を活性化させ、前記第１グループゲート駆動信号のパルス幅に対応するように、前記第１フレーム開始パルスのパルス幅に調節し、前記第２グループゲート駆動信号のパルス幅を調節する場合、前記第２パルス幅制御信号を活性化させ、前記第２グループゲート駆動信号のパルス幅に対応するように、前記第２フレーム開始パルスのパルス幅に調節しうる。
【００１３】
また、前記ゲート駆動回路は、出力チャネル選択信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネル数又は出力チャネルの組み合わせを選択しうる。
【００１４】
また、前記ゲート駆動回路は、走査方向制御信号によって、前記第１及び第２グループゲート駆動信号出力チャネルの出力順序を制御しうる。
【００１５】
また、前記ゲート駆動回路は、同時発光制御信号によって、前記第１及び第２グループゲート駆動信号を順次に出力させるか、又は同時に出力させうる。
【００１６】
また、前記第１又は第２グループゲート駆動信号がＰ型トランジスタで具現された画素回路に供給される信号である場合、前記第１又は第２反転制御信号が活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタ出力が反転されて出力される。
【００１７】
また、前記第１又は第２グループゲート駆動信号がＮ型トランジスタで具現された画素回路に供給される信号である場合、前記第１又は第２反転制御信号が非活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタ出力がそのまま伝達されて出力される。
【００１８】
また、前記第１グループゲート駆動信号は、走査信号又は発光制御信号であってもよく、前記第２グループゲート駆動信号は、走査信号又は発光制御信号であってもよい。すなわち、第１グループゲート駆動信号と第２グループゲート駆動信号とは、異なる種類のゲート駆動信号（例えば、第１グループゲート駆動信号は、走査信号であり、第２グループゲート駆動信号は、発光制御信号である）であってもよい。
【００１９】
また、前記発光表示装置は、有機電界発光表示装置であってもよい。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、次のような有機電界発光表示装置を駆動するゲート駆動回路が提供される。このゲート駆動回路は、複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、Ｐ型トランジスタ用ゲート駆動信号とＮ型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当てて、走査信号と発光制御信号とを相互独立して生成して出力しうる。
【００２１】
また、各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動されるように構成されていてもよい。
【００２２】
また、上記回路は、パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅を調節するように構成されていてもよい。
【００２３】
また、上記回路は、同時発光制御信号を利用して、前記複数のグループのゲート駆動信号を同時に出力させるように構成されていてもよい。
【００２４】
また、上記課題を解決するために、本発明の別の観点によれば、データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、を備え、前記ゲート駆動部は、前述したゲート駆動回路を備える有機電界発光表示装置が提供される。
【発明の効果】
【００２５】
以上説明したように本発明によれば、Ｎ型トランジスタに画素回路が具現された発光表示装置用ゲート駆動信号だけでなく、Ｐ型トランジスタで画素回路が具現された発光表示装置用ゲート駆動信号も生成できるゲート駆動回路が提供される。
【００２６】
また、制御信号を利用して、第１グループゲート駆動信号及び第２グループゲート駆動信号を相互独立して駆動することによって、走査信号と発光制御信号とを単一ゲート駆動回路で生成して出力できるゲート駆動回路が提供される。
【００２７】
また、ゲート駆動信号のパルス幅を調節できるゲート駆動回路が提供される。さらに、同時発光制御機能を備え、発光表示装置の画素を同時に発光させるように駆動できるゲート駆動回路が提供される。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る発光表示装置の構造を示す図面である。
【図２】本発明の一実施形態に係るゲート駆動回路の構造を示すブロック図である。
【図３】本発明の一実施形態に係るゲート駆動回路が配されたゲート駆動部の構造を示す図面である。
【図４】本発明の一実施形態に係るゲート駆動回路が配されたゲート駆動部の構造を示す図面である。
【図５】Ｎ型トランジスタを駆動する駆動信号を生成するための動作を示すタイミング図である。
【図６】Ｐ型トランジスタを駆動する駆動信号を生成するための動作を示すタイミング図である。
【図７】本発明の一実施形態に関する、走査信号と発光制御信号とを独立して生成して出力する動作を示すタイミング図である。
【図８】エッジラッチ動作を示すタイミング図である。
【図９】レベルラッチ動作を示すタイミング図である。
【図１０】本発明の一実施形態に係る同時発光動作を示すタイミング図である。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
図１は、本発明の一実施形態に係る発光表示装置１００の構造を示した図面である。
【００３１】
図１を参照すれば、本発明の一実施形態に係る発光表示装置１００は、データ駆動部１２０及びゲート駆動部１３０ａを制御するためのタイミング制御部１１０、入力画像に対応するデータ信号を、データラインＤ１〜Ｄｍを通じて、複数の画素Ｐ１１〜Ｐｎｍのそれぞれに出力するデータ駆動部１２０、複数の画素Ｐ１１〜Ｐｎｍのそれぞれに走査ラインＳ１〜Ｓｎを通じて走査信号を出力し、発光制御ラインＥ１〜Ｅｎを通じて発光制御信号を出力するゲート駆動部１３０ａ、及び走査ラインＳ１〜Ｓｎ、発光制御ラインＥ１〜Ｅｎ及びデータラインＤ１〜Ｄｍと接続される画素Ｐ１１〜Ｐｎｍを含む画素部１４０を備える。
【００３２】
画素部１４０は、走査ラインＳ１〜Ｓｎ、発光制御ラインＥ１〜Ｅｎ及びデータラインＤ１〜Ｄｍの交差部に位置する画素Ｐ１１〜Ｐｎｍを備える。各画素Ｐ１１〜Ｐｎｍは、図１に示したように、ｍ＊ｎ行列状に配列されうる。各画素Ｐ１１〜Ｐｎｍは、発光素子を含み、画素Ｐ１１〜Ｐｎｍには、外部から発光素子を発光させるための第１電圧Ｖｄ及び第２電圧Ｖｓを供給される。また、各画素Ｐ１１〜Ｐｎｍは、前記発光素子に駆動電流又は電圧を供給して、前記発光素子をデータ信号に対応する輝度で発光させる。なお、前記発光素子の種類は、発光表示装置１００の種類によって変わってもよい。例えば、本発明の実施形態に係る発光表示装置１００は、有機電界発光表示装置であってもよい。この場合、前記発光素子は、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）でありうる。
【００３３】
各画素Ｐ１１〜Ｐｎｍは、データラインＤ１〜Ｄｍを通じて伝達されるデータ信号に対応して、第１電源電圧Ｖｄから有機発光ダイオード（ＯＬＥＤ）を経由して、第２電源電圧Ｖｓに供給される電流量を制御する。そして、発光制御ラインＥ１〜Ｅｎを通じて伝達された発光制御信号によって、前記データ信号に対応する輝度の光を有機発光ダイオード（ＯＬＥＤ）が発光する。
【００３４】
タイミング制御部１１０は、ＲＧＢデータＤａｔａ、データ駆動部制御信号ＤＣＳを生成してデータ駆動部１２０に出力し、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２を生成してゲート駆動部１３０ａに出力する。ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２は、本発明の実施形態に係るゲート駆動回路２００を制御するための信号であり、それぞれの詳細な機能については、後述する。
【００３５】
データ駆動部１２０は、ＲＧＢデータＤａｔａからデータ信号を生成し、データラインＤ１〜Ｄｍを通じて複数の画素Ｐ１１〜Ｐｎｍに出力する。データ駆動部１２０は、ガンマフィルタ、デジタル−アナログ変換回路を利用して、ＲＧＢデータＤａｔａからデータ信号を生成できる。データ信号は、一水平周期の間、同じ行に位置した複数の画素にそれぞれ出力されうる。また、データ信号を伝達する複数のデータラインＤ１〜Ｄｍのそれぞれは、同じ列に位置した複数の画素に連結されうる。
【００３６】
ゲート駆動部１３０ａは、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２から走査信号及び発光制御信号を生成し、走査ラインＳ１〜Ｓｎ及び発光制御ラインＥ１〜Ｅｎを通じて各画素Ｐ１１〜Ｐｎｍに出力する。走査ラインＳ１〜Ｓｎのそれぞれは、そして、発光制御ラインＥ１〜Ｅｎのそれぞれは、同じ行に位置した複数の画素に連結されうる。走査ラインＳ１〜Ｓｎと発光制御ラインＥ１〜Ｅｎとは、行を単位として順次に、又は同時にそれぞれ走査信号と発光制御信号とを出力しうる。発光表示装置１００の具現例によって、ゲート駆動部１３０ａは、追加的な駆動信号を生成して各画素Ｐ１１〜Ｐｎｍに出力しうる。
【００３７】
ゲート駆動部１３０ａに含まれた従来のゲート駆動回路は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を駆動するために開発されたため、ゲート駆動部１３０ａの出力が液晶表示装置のＮＭＯＳ薄膜トランジスタのゲート端子を駆動することを基本としている。そして、このようなゲート駆動部１３０ａの各チャネル別出力は、クロック信号に同期化して同じパルス幅を維持しつつ、上チャネルから下チャネルに、又は下チャネルから上チャネルに、順次に出力される。
【００３８】
しかし、有機電界発光表示装置では、各画素Ｐ１１〜Ｐｎｍの画素回路がＮＭＯＳだけでなく、ＰＭＯＳにも具現されうるため、液晶表示装置を基本としたゲート駆動部１３０ａは、Ｐ型トランジスタで具現された画素回路を備える有機電界発光表示装置の駆動に不適切である。
【００３９】
また、有機電界発光表示装置の駆動のためには、データ信号を読み取るための走査信号以外に、有機発光ダイオード（ＯＬＥＤ）の発光に使われる発光制御信号も必要である。また、発光制御信号のパルス幅を調節して有機発光ダイオード（ＯＬＥＤ）の発光時間を調節する駆動技術も必要である。これは、有機発光ダイオードの寿命延長のための駆動技術である。
【００４０】
さらに、有機電界発光表示装置の発光方法によって、ゲート駆動部１３０ａのすべてのチャネルから発光制御信号を出力して、有機発光ダイオードを同時発光させる技術が必要である。
【００４１】
しかし、液晶表示装置に使われたゲート駆動回路は、前述した出力駆動技術を備えていないため、有機電界発光表示装置を駆動するための新たな構造のゲート駆動回路が必要である。
【００４２】
本発明の実施形態は、自発光素子を備えた発光表示装置、例えば、有機電界発光表示装置の駆動に必要な機能を提供するゲート駆動回路を提案するものである。
【００４３】
図２は、本発明の一実施形態に係るゲート駆動回路２００の構造を示したブロック図である。
【００４４】
本発明の一実施形態に係るゲート駆動部１３０ａは、少なくとも一つのゲート駆動回路２００を備える。本実施形態に係るゲート駆動回路２００は、次のような機能を行える。
【００４５】
・Ｐ型トランジスタを駆動する駆動信号とＮ型トランジスタを駆動する駆動信号とをそれぞれ生成する機能
・走査信号と発光制御信号とを選択的に出力する機能
・ゲート駆動信号のパルス幅を調節して出力する機能
・ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能
【００４６】
本実施形態に係るゲート駆動回路２００は、第１シフトレジスタ２１０、第２シフトレジスタ２２０、第１インバータ２３０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を備える。
【００４７】
本実施形態に係るゲート駆動回路２００には、タイミング制御部１１０からゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２が入力されて前記機能を実現する。タイミング制御部１１０は、ゲート駆動回路２００が特定機能を行うように、ゲート駆動部制御信号ＤＩＯ１〜２，ＣＰＶ１〜４，ＥＤＣ１〜２，ＳＥＬ，ＵＤ，ＡＬＬ，ＩＮＶ１〜２を調節してゲート駆動回路２００に出力しうる。
【００４８】
また、本実施形態に係るゲート駆動回路２００は、複数のグループのゲート駆動信号を出力しうる。例えば、ゲート駆動回路２００の出力チャネルを奇数チャネルと偶数チャネルとに分けて、独立して駆動しうる。以下、ゲート駆動回路２００が第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１と第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎとを相互独立して駆動する場合を例として説明する。なお、第１グループゲート駆動信号は奇数のインデックスで表現し、第２グループゲート駆動信号は偶数のインデックスで表現した。
【００４９】
第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１は、第１シフトレジスタ２１０、第１インバータ２３０、レベルシフタ２５０、及び出力バッファ２６０を通じて出力される。第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎは、第２シフトレジスタ２２０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を通じて出力される。
【００５０】
第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、それぞれ第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１及び第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎを独立して制御できるように、相互独立して駆動するように設計される。第１シフトレジスタ２１０には、第１フレーム開始パルス入力端子ＤＩＯ１と第１フレーム開始パルス出力端子ＤＯＩ１とが備えられる。第２シフトレジスタ２２０には、第２フレーム開始パルス入力端子ＤＩＯ２と第２フレーム開始パルス出力端子ＤＯＩ２とが備えられる。また、第１シフトレジスタ２１０には、少なくとも一つの第１シフトレジスタクロック端子が備えられ、第２シフトレジスタ２２０には、少なくとも一つの第２シフトレジスタクロック端子が備えられる。
【００５１】
このような構成によって、第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、別個のフレーム開始パルス及びクロック信号によって独立して動作する。本明細書では、第１シフトレジスタ２１０の第１シフトレジスタクロック端子に第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２が入力され、第２シフトレジスタ２２０の第２シフトレジスタクロック端子に第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４が入力される場合を例として説明する。各シフトレジスタ２１０，２２０に入力されるクロック信号の数は、具現例によって変わりうる。
【００５２】
本実施形態によれば、フレーム開始パルスが第１シフトレジスタ２１０及び第２シフトレジスタ２２０にそれぞれ独立して印加されることによって、第１フレーム開始パルスＤＩＯ１及び第２フレーム開始パルスＤＩＯ２が活性化される時点とフレーム開始パルスのパルス幅とをそれぞれ独立して制御しうる。
【００５３】
また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０にクロック信号が独立して印加されることによって、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のタイミング、すなわち、クロック信号のパルス幅と位相とを独立して制御しうる。このような構成によって、第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１及び第２グループゲート駆動信号Ｇ２，Ｇ４，…，Ｇｎが互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０には、それぞれ複数のクロック信号が印加されうるが、このような構成によって、一つのグループ内のゲート駆動信号（例えば、Ｇ１，Ｇ３，…，Ｇｎ−１）が互いにオーバーラップを有するように駆動するか、又は互いに位相差を有するように駆動しうる。
【００５４】
また、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のクロック信号とフレーム開始パルスとをそれぞれ独立して制御し、各シフトレジスタが異なる種類のゲート駆動信号、例えば、それぞれ走査信号及び発光制御信号を生成するように駆動しうる。
【００５５】
第１シフトレジスタ２１０は、第１フレーム開始パルスＤＩＯ１、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２によって、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］を生成して第１インバータ２３０に出力する。第２シフトレジスタ２２０は、第２フレーム開始パルスＤＩＯ２、及び第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４によって、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］を生成して第２インバータ２４０に出力する。
【００５６】
第１インバータ２３０及び第２インバータ２４０は、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２に応答して、相互独立して動作する。第１インバータ２３０は、第１反転制御信号ＩＮＶ１が活性化されれば、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］を反転してレベルシフタ２５０に出力し、第１反転制御信号ＩＮＶ１が非活性化されれば、第１シフトレジスタ出力ＳＲｏｄｄ［ｎ／２：１］をそのままレベルシフタ２５０に伝達する。第２インバータ２４０は、第２反転制御信号ＩＮＶ２が活性化されれば、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］を反転してレベルシフタ２５０に出力し、第２反転制御信号ＩＮＶ２が非活性化されれば、第２シフトレジスタ出力ＳＲｅｖｅｎ［ｎ／２：１］をそのままレベルシフタ２５０に伝達する。
【００５７】
レベルシフタ２５０は、第１インバータ２３０及び第２インバータ２４０から出力された入力信号ＩＶｏｄｄ［ｎ／２：１］及びＩＶｅｖｅｎ［ｎ／２：１］の電圧レベルをゲートオン電圧ＶＧＨ及びゲートオフ電圧ＶＧＬによって調節して出力バッファ２６０に伝達する。
【００５８】
出力バッファ２６０は、レベルシフタ２５０から出力された入力信号ＬＳ［ｎ：１］を臨時保存し、第１及び第２グループゲート駆動信号Ｇ１〜Ｇｎとしてゲート駆動信号出力チャネルを通じて出力する。第１及び第２グループゲート駆動信号Ｇ１〜Ｇｎは、具現例によって、画素部１４０に連結された走査ラインＳ１〜Ｓｎ又は発光制御ラインＥ１〜Ｅｎに出力される。
【００５９】
出力チャネル選択信号ＳＥＬは、ゲート駆動回路２００で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。図３は、本発明の一実施形態に係るゲート駆動回路２００が配されたゲート駆動部１３０ａの構造を示した図面である。
【００６０】
図３に示したように、ゲート駆動部１３０ａは、パネル３１０の一側面に配された複数のゲート駆動回路２００ａ〜２００ｄを備え、各ゲート駆動回路２００ａ〜２００ｄは、複数の走査ラインＳ１〜Ｓｎ及び／又は複数の発光制御ラインＥ１〜Ｅｎを区域別に分けて駆動しうる。また、複数のゲート駆動回路２００ａ〜２００ｄのゲート駆動信号出力チャネルの数は、発光表示装置１００の解像度によって決定されうる。しかし、解像度によってゲート駆動回路２００をゲート駆動部１３０ａに配すれば、ゲート駆動回路２００のゲート駆動信号出力チャネルが余る場合があるが、このような場合、一部のゲート駆動信号出力チャネルを非活性化させねばならない。このために、出力チャネル選択信号ＳＥＬは、ゲート駆動回路２００で活性化される出力チャネル数又は出力チャネル組み合わせを決定する。出力チャネル選択信号ＳＥＬは、複数のビットを含み、出力チャネル数又は出力チャネル組み合わせを多様に決定しうる。
【００６１】
走査方向制御信号ＵＤは、ゲート駆動回路２００のゲート駆動信号出力チャネルからゲート駆動信号が出力される順序を制御する。図４は、本発明の一実施形態に係るゲート駆動回路２００が配されたゲート駆動部１３０ａ，１３０ｂの構造を示した図面である。
【００６２】
図４に示したように、ゲート駆動回路２００は、パネル３１０の一側面のみに配されず、両側面に配されうる。大型発光表示装置１００を駆動する場合、ゲート駆動回路２００が駆動する走査ラインＳ１〜Ｓｎ及び発光制御ラインＥ１〜Ｅｎの長さが長くなり、ロードが大きくなり、１水平周期が長くなる。これにより、ゲート駆動回路２００と遠く離隔された画素では、駆動信号が歪曲されて画質が低下する恐れがある。これを防止するために、図４に示したように、ゲート駆動回路２００ｅ，２００ｆをパネル３１０の両側面に配置し、両側のゲート駆動回路２００を同期化させて駆動しうる。このとき、左側に配されたゲート駆動部１３０ａに含まれたゲート駆動回路２００ｅは、第１ゲート駆動信号Ｇ１出力チャネルから第ｎゲート駆動信号Ｇｎ出力チャネル方向にゲート駆動信号が順次に出力される。一方、右側に配されたゲート駆動部１３０ｂに含まれたゲート駆動回路２００ｆは、第ｎゲート駆動信号Ｇｎ出力チャネルから第１ゲート駆動信号Ｇ１出力チャネル方向にゲート駆動信号が順次に出力される。
【００６３】
すなわち、左側に配されたゲート駆動回路２００ｅと右側に配されたゲート駆動回路２００ｆとの走査方向が変わる。このように、ゲート駆動回路２００の走査方向を制御するために、走査方向制御信号ＵＤを利用する。走査方向は、制御信号ＵＤレベルによって決定されうる。例えば、走査方向制御信号ＵＤがハイレベルである場合、第１ゲート駆動信号Ｇ１の出力チャネルから第ｎゲート駆動信号Ｇｎの出力チャネル方向にゲート駆動信号が順次に出力され、走査方向制御信号ＵＤがローレベルである場合、第ｎゲート駆動信号Ｇｎの出力チャネルから第１ゲート駆動信号Ｇ１の出力チャネル方向にゲート駆動信号が順次に出力されうる。
【００６４】
また、ゲート駆動回路２００に電源電圧の役割を行う第１電源電圧Ｖｄｄ及び第２電源電圧Ｖｓｓが供給される（図２を参照）。
【００６５】
以下、本実施形態に係るゲート駆動回路の前記機能を詳細に説明する。
【００６６】
第一に、Ｐ型トランジスタを駆動する駆動信号とＮ型トランジスタを駆動する駆動信号とをそれぞれ生成する機能について説明する。
【００６７】
図５は、Ｎ型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。以下のタイミング図では、説明の便宜上、二つの第１グループ駆動信号Ｇ１及びＧ３及び二つの第２グループ駆動信号Ｇ２及びＧ４のみを示した。また、各駆動信号を第１ゲート駆動信号Ｇ１、第２ゲート駆動信号Ｇ２、第３ゲート駆動信号Ｇ３、及び第４ゲート駆動信号Ｇ４と称す。
【００６８】
本実施形態に係るゲート駆動回路２００は、Ｎ型トランジスタを基本として、ゲート駆動信号Ｇ１〜Ｇｎを生成できる。すなわち、第１インバータ２３０及び第２インバータ２４０で、Ｎ型トランジスタ用駆動信号を生成する場合は、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を反転せずにそのまま伝達し、Ｐ型トランジスタ用駆動信号を生成する場合は、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を反転して出力する。
【００６９】
しかし、これは本発明の一実施形態であり、ゲート駆動回路２００を、Ｐ型トランジスタを基本として具現することも可能である。以下、Ｎ型トランジスタを基本として、ゲート駆動信号Ｇ１〜Ｇｎを生成するゲート駆動回路２００を例として説明する。
【００７０】
第１及び第２グループゲート駆動信号Ｇ１〜ＧｎがＮ型トランジスタを駆動するゲート駆動信号である場合、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を非活性化させ、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を、第１インバータ２３０、第２インバータ２４０、レベルシフタ２５０、及び出力バッファ２６０を通じてそのまま出力する。
【００７１】
図５に示したように、Ｎ型トランジスタに対する駆動信号を生成するために、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２は、ローレベルに非活性化され、第１〜第４ゲート駆動信号Ｇ１〜Ｇ４出力チャネルを通じて、Ｎ型トランジスタのための駆動信号が出力される。第１〜第４駆動信号Ｇ１〜Ｇ４は、該当走査ライン（例えば、Ｓ１〜Ｓ４）に出力される。
【００７２】
図５を利用して、例示的な駆動例を説明する。第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がハイレベルに活性化され（ａ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がハイレベルに活性化される（ａ２）。第２フレーム開始パルスＤＩＯ２が活性化されるＴ２区間の間、第３クロック信号ＣＰＶ３のパルスに応答して、第２駆動信号Ｇ２がハイレベルに活性化され（ａ３）、第４クロック信号ＣＰＶ４のパルスに応答して、第４駆動信号Ｇ４がハイレベルに活性化される（ａ４）。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号ＳＥＬ１及びＳＥＬ２は、ローレベルに非活性化され、走査方向制御信号ＵＤは、第１方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ＡＬＬがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第１パルス幅制御信号ＥＤＣ１及び第２パルス幅制御信号ＥＤＣ２は、ローレベルに非活性化された。
【００７３】
図６は、Ｐ型トランジスタを駆動する駆動信号を生成するための動作を示したタイミング図である。
【００７４】
第１及び第２グループゲート駆動信号Ｇ１〜ＧｎがＰ型トランジスタを駆動する駆動信号である場合、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を活性化させて、第１シフトレジスタ２１０及び第２シフトレジスタ２２０の出力ＳＲｏｄｄ［ｎ／２：１］及びＳＲｅｖｅｎ［ｎ／２：１］を第１インバータ２３０及び第２インバータ２４０で反転し、レベルシフタ２５０及び出力バッファ２６０を通じて出力する。
【００７５】
図６に示したように、Ｐ型トランジスタに対する駆動信号を生成するために、第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２は、ハイレベルに活性化され、第１〜第４ゲート駆動信号Ｇ１〜Ｇ４の出力チャネルを通じてＰ型トランジスタのための駆動信号が出力される。第１〜第４駆動信号Ｇ１〜Ｇ４は、該当走査ライン（例えば、Ｓ１〜Ｓ４）に出力される。
【００７６】
図６を利用して、例示的な駆動例を説明する。第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がローレベルに活性化され（ｂ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がローレベルに活性化される（ｂ２）。第２フレーム開始パルスＤＩＯ２が活性化されるＴ２区間の間、第３クロック信号ＣＰＶ３のパルスに応答して、第２駆動信号Ｇ２がローレベルに活性化され（ｂ３）、第４クロック信号ＣＰＶ４のパルスに応答して、第４駆動信号Ｇ４がローレベルに活性化される（ｂ４）。また、出力チャネル選択機能は、活性化されず、出力チャネル選択信号ＳＥＬ１及びＳＥＬ２は、ローレベルに非活性化され、走査方向制御信号ＵＤは、第１方向に当たるハイレベルに設定され、同時発光制御機能は非活性化されて、同時発光制御信号ＡＬＬがハイレベルに非活性化された。パルス幅制御機能は非活性化されて、第１パルス幅制御信号ＥＤＣ１及び第２パルス幅制御信号ＥＤＣ２は、ローレベルに非活性化された。
【００７７】
第二に、走査信号と発光制御信号とを選択的に出力する機能と、ゲート駆動信号のパルス幅を調節して出力する機能とについて説明する。
【００７８】
本実施形態に係るゲート駆動回路２００は、第１グループゲート駆動信号Ｇ１，Ｇ３，…，Ｇｎ−１は、走査信号として駆動し、第２グループゲート駆動回路Ｇ２，Ｇ４，…，Ｇｎは、発光制御信号として駆動しうる。第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、それぞれ独立して動作するように設計されるため、第１シフトレジスタ２１０及び第２シフトレジスタ２２０に入力されるクロック信号ＣＰＶ１〜ＣＰＶ４、フレーム開始パルスＤＩＯ１，ＤＩＯ２、及びパルス幅制御信号ＥＤＣ１，ＥＤＣ２をそれぞれ調節して、第１シフトレジスタ２１０及び第２シフトレジスタ２２０のうち一つは、走査信号駆動用として利用し、他の一つは、発光制御信号駆動用として利用しうる。また、走査信号又は発光制御信号を生成するために、第１インバータ２３０及び第２インバータ２４０に入力される第１反転制御信号ＩＮＶ１及び第２反転制御信号ＩＮＶ２を制御しうる。
【００７９】
図７は、本発明の一実施形態によって、走査信号と発光制御信号とを独立して生成して出力する動作を示したタイミング図である。図７では、第１グループゲート駆動信号Ｇ１及びＧ３は、Ｐ型トランジスタ用走査信号として駆動し、第２グループゲート駆動信号Ｇ２及びＧ４は、Ｐ型トランジスタ用発光制御信号として駆動した例を示す。
【００８０】
第１フレーム開始パルスＤＩＯ１が活性化されるＴ１区間の間、第１クロック信号ＣＰＶ１のパルスに応答して、第１駆動信号Ｇ１がローレベルに活性化され（ｃ１）、第２クロック信号ＣＰＶ２のパルスに応答して、第３駆動信号Ｇ３がローレベルに活性化される（ｃ２）。第１グループ走査信号Ｇ１及びＧ３は、Ｐ型トランジスタ用走査信号として駆動されるため、第１反転制御信号ＩＮＶ１は、ハイレベルに活性化される。また、本実施形態では、走査信号の駆動時にパルス幅調節機能を利用しないため、第１パルス幅制御信号ＥＤＣ１は、ローレベルに非活性化される。
【００８１】
第２シフトレジスタ２２０は、活性化されたパルス幅制御信号ＥＤＣ２を入力され、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４の立ち上がりエッジ又は立ち下がりエッジをラッチするエッジラッチとして動作する。レベルラッチ及びエッジラッチについて、図８及び図９を利用して説明する。
【００８２】
第１シフトレジスタ２１０及び第２シフトレジスタ２２０は、第１パルス幅制御信号ＥＤＣ１又は第２パルス幅制御信号ＥＤＣ２によってエッジラッチやレベルラッチとして動作しうる。
【００８３】
図８に示したように、第１シフトレジスタ２１０又は第２シフトレジスタ２２０がエッジラッチとして動作する場合、フレーム開始パルスＤＩＯが活性化された区間の間、立ち上がりエッジ又は立ち下がりエッジに同期化されてゲート駆動信号Ｇ１〜Ｇ４が出力される。図８は、立ち上がりエッジに同期されてエッジラッチされる場合を示す。第１シフトレジスタ２１０又は第２シフトレジスタ２２０が立ち上がりエッジに同期してエッジラッチとして動作する場合、各ゲート駆動信号Ｇ１〜Ｇ４のパルス幅は、フレーム開始パルスＤＩＯの幅内に入るクロック信号ＣＰＶの周期数ほどの幅に出力される。
【００８４】
図９に示したように、第１シフトレジスタ２１０又は第２シフトレジスタ２２０がレベルラッチとして動作する場合、フレーム開始パルスＤＩＯが活性化された区間の間、クロック信号ＣＰＶのパルス幅と同じレベルに同期化されてゲート駆動信号Ｇ１〜Ｇ４が出力される。
【００８５】
本発明の実施形態では、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を利用して、エッジラッチ機能及びレベルラッチ機能を選択的に活性化させる。例えば、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を非活性化させて、シフトレジスタ２１０，２２０をレベルラッチとして利用し、パルス幅制御信号ＥＤＣ１及びＥＤＣ２を活性化させて、シフトレジスタ２１０，２２０をエッジラッチとして利用する。特に、本発明の実施形態では、シフトレジスタ２１０，２２０をエッジラッチとして利用して、ゲート駆動信号Ｇ１〜Ｇｎのパルス幅を調節しうる。
【００８６】
図７に戻って、発光制御信号駆動及びパルス幅制御についてさらに詳細に説明する。
【００８７】
図７に示した具現例で、第２グループゲート駆動信号Ｇ２及びＧ４は、発光制御信号として駆動され、第２シフトレジスタ２２０及び第２インバータ２４０は、発光制御信号駆動用として利用される。発光制御信号は、非活性化される区間、すなわち、発光素子が発光しない区間のタイミングが制御されるため、第２反転制御信号ＩＮＶ２を非活性化させて、発光制御信号が非活性化される区間、すなわち、ハイレベルの区間を制御する。
【００８８】
また、第２シフトレジスタ２２０をエッジラッチとして利用するために、第２パルス幅制御信号ＥＤＣ２がハイレベルに活性化される。パルス幅は、第２フレーム開始パルスＤＩＯ２が活性化される区間の幅によって決定される。図７の例で、第２フレーム開始パルスＤＩＯ２は、Ｔ３区間の間に活性化され、第２フレーム開始パルスＤＩＯ２のパルス幅によって、第２ゲート駆動信号Ｇ２のパルス幅Ｔ４及び第４ゲート駆動信号Ｇ４のパルス幅Ｔ５が決定される。すなわち、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間の間、第３クロック信号ＣＰＶ３の立ち上がりエッジに同期化されて、第２ゲート駆動信号Ｇ２がハイレベルに活性化され（ｃ３）、第２ゲート駆動信号Ｇ２のハイレベルのパルス幅は、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間内に入る第３クロック信号ＣＰＶ３の周期数ほどの幅Ｔ４となる。
【００８９】
また、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間の間、第４クロック信号ＣＰＶ４の立ち上がりエッジに同期化されて、第４ゲート駆動信号Ｇ４がハイレベルに活性化され（ｃ４）、第４ゲート駆動信号Ｇ４のハイレベルのパルス幅は、第２フレーム開始パルスＤＩＯ２が活性化されたＴ３区間内に入る第４クロック信号ＣＰＶ４の周期数ほどの幅Ｔ５となる。
【００９０】
本実施形態では、発光制御信号のパルス幅を調節する構成について説明したが、走査信号のパルス幅を調節する構成も可能である。走査信号のパルス幅は、オーバーラップ駆動のために調節され、本実施形態は、このような走査信号パルス幅調節機能を提供する。
【００９１】
第三に、ゲート駆動回路のすべての出力チャネルからゲート駆動信号を同時に出力する機能について説明する。
【００９２】
アクティブマトリックス（ＡＭ：Ａｃｔｉｖｅ Ｍａｔｒｉｘ）方式発光表示装置１００では、各画素Ｐ１１〜Ｐｎｍで保存キャパシタを備え、保存キャパシタにデータ信号に対応する電圧を保存し、各画素Ｐ１１〜Ｐｎｍの発光素子を駆動しうる。しかし、多様な表示方式が要求されつつ、すべての画素Ｐ１１〜Ｐｎｍを同時に発光する表示方式も要求されている。このために、すべての画素Ｐ１１〜Ｐｎｍの保存キャパシタにそれぞれのデータ信号に当たる電圧を保存し、すべての画素Ｐ１１〜Ｐｎｍに対する発光制御信号を同時に活性化させて、すべての画素Ｐ１１〜Ｐｎｍを同時に発光しうる。本実施形態は、このような同時発光表示方式のための同時発光機能を提供する。例えば、同時発光制御信号ＡＬＬが非活性化されれば、ゲート駆動信号Ｇ１〜Ｇｎを順次に出力し、同時発光制御信号ＡＬＬが活性化されれば、ゲート駆動信号Ｇ１〜Ｇｎを同時に活性化させて出力しうる。また、同時発光制御信号ＡＬＬは、パルス幅制御信号ＥＤＣ１及びＥＤＣ２と連動して、表１に表現されたロジックとして動作しうる。
【００９３】
【表１】
【００９４】
このようなロジックは、所定の論理回路を利用して具現しうる。
【００９５】
図１０は、本発明の一実施形態に係る同時発光動作を示したタイミング図である。
【００９６】
同時発光のために、同時発光制御信号ＡＬＬがローレベルに活性化される。また、第１及び第２パルス幅制御信号ＥＤＣ１及びＥＤＣ２がいずれもハイレベルに活性化されたので、表１に示したように、すべてのゲート駆動信号が同時発光動作を行う。
【００９７】
また、第１シフトレジスタ２１０は、第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２に応答して、エッジラッチとして動作し、第１ゲート駆動信号Ｇ１及び第３ゲート駆動信号Ｇ３を生成して出力する（ｄ１，ｄ２）。第２シフトレジスタ２２０は、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４に応答して、エッジラッチとして動作し、第２ゲート駆動信号Ｇ２及び第４ゲート駆動信号Ｇ４を生成して出力する（ｄ３，ｄ４）。
【００９８】
第１ゲート駆動信号Ｇ１及び第２ゲート駆動信号Ｇ２のパルス幅Ｔ７、第３ゲート駆動信号Ｇ３及び第４ゲート駆動信号Ｇ４のパルス幅Ｔ８は、第１フレーム開始パルスＤＩＯ１及び第２フレーム開始パルスＤＩＯ２の幅Ｔ６の区間内に入る第１クロック信号ＣＰＶ１及び第２クロック信号ＣＰＶ２、第３クロック信号ＣＰＶ３及び第４クロック信号ＣＰＶ４の周期数ほどの幅によって決定される。
【００９９】
前述した実施形態で、ＳＥＬ１、ＳＥＬ２、ＩＮＶ１、ＩＮＶ２、ＥＤＣ１、ＥＤＣ２は、ハイレベルを活性化されたレベルと記述し、ローレベルを非活性化されたレベルと記述し、ＡＬＬは、ハイレベルを非活性化されたレベルと記述し、ローレベルを活性化されたレベルと記述したが、このような信号の活性化レベルと非活性化レベルとは、設計者によって任意に決定されうる。
【０１００】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１０１】
１００ 装置
２００ ゲート駆動回路
２１０ 第１シフトレジスタ
２２０ 第２シフトレジスタ
２３０ 第１インバータ
２４０ 第２インバータ
２５０ レベルシフタ
２６０ 出力バッファ
【特許請求の範囲】
【請求項１】
発光表示装置を駆動するゲート駆動回路において、
第１フレーム開始パルスに応答して、第１シフトレジスタ出力を出力する第１シフトレジスタと、
第２フレーム開始パルスに応答して、第２シフトレジスタ出力を出力する第２シフトレジスタと、
第１反転制御信号によって、前記第１シフトレジスタ出力を反転させて出力するか、又は前記第１シフトレジスタ出力を反転させずに出力する第１インバータと、
第２反転制御信号によって、前記第２シフトレジスタ出力を反転させて出力するか、又は前記第２シフトレジスタ出力を反転させずに出力する第２インバータと、
を備え、
前記第１シフトレジスタ及び前記第２シフトレジスタは、相互独立して動作し、
前記第１インバータ及び前記第２インバータは、相互独立して動作し、
前記第１シフトレジスタ及び前記第１インバータを通じて第１グループゲート駆動信号が出力され、
前記第２シフトレジスタ及び前記第２インバータを通じて第２グループゲート駆動信号が出力される
ことを特徴とする、ゲート駆動回路。
【請求項２】
前記第１インバータの出力及び前記第２インバータの出力の電圧レベルを調節するレベルシフタと、
前記レベルシフタの出力を一時的に保存して前記第１及び第２グループゲート駆動信号として出力する出力バッファと、
をさらに備える
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項３】
前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、
前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項４】
前記第１シフトレジスタは、第１パルス幅制御信号に応答して、前記第１グループゲート駆動信号のパルス幅を調節し、
前記第２シフトレジスタは、第２パルス幅制御信号に応答して、前記第２グループゲート駆動信号のパルス幅を調節する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項５】
前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、
前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作し、
前記第１シフトレジスタは、前記第１パルス幅制御信号によって、前記第１フレーム開始パルスが活性化される間、前記少なくとも一つの第１シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第１シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、
前記第２シフトレジスタは、前記第２パルス幅制御信号によって、前記第２フレーム開始パルスが活性化される間、前記少なくとも一つの第２シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第２シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作する
ことを特徴とする、請求項４に記載のゲート駆動回路。
【請求項６】
前記第１グループゲート駆動信号のパルス幅を調節する場合、前記第１シフトレジスタは、前記第１パルス幅制御信号を活性化させ、前記第１グループゲート駆動信号のパルス幅に対応するように、前記第１フレーム開始パルスのパルス幅に調節し、
前記第２グループゲート駆動信号のパルス幅を調節する場合、前記第２シフトレジスタは、前記第２パルス幅制御信号を活性化させ、前記第２グループゲート駆動信号のパルス幅に対応するように、前記第２フレーム開始パルスのパルス幅に調節する
ことを特徴とする、請求項５に記載のゲート駆動回路。
【請求項７】
前記ゲート駆動回路は、出力チャネル選択信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネルの数又は出力チャネルの組み合わせを選択する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項８】
前記ゲート駆動回路は、走査方向制御信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルの出力順序を制御する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項９】
前記ゲート駆動回路は、同時発光制御信号によって、前記第１及び第２グループゲート駆動信号を順次に出力させるか、又は同時に出力させる
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１０】
前記第１又は第２グループゲート駆動信号がＰ型トランジスタで具現された画素回路に供給される信号である場合、
前記第１又は第２反転制御信号が活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタの出力が反転されて出力される
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１１】
前記第１又は第２グループゲート駆動信号がＮ型トランジスタで具現された画素回路に供給される信号である場合、
前記第１又は第２反転制御信号が非活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタの出力が反転されずに伝達されて出力される
ことを特徴とする、請求項１に記載の、ゲート駆動回路。
【請求項１２】
前記第１グループゲート駆動信号は、走査信号であり、
前記第２グループゲート駆動信号は、発光制御信号である
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１３】
前記発光表示装置は、有機電界発光表示装置である
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１４】
有機電界発光表示装置を駆動するゲート駆動回路において、
複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、Ｐ型トランジスタ用ゲート駆動信号とＮ型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当て、走査信号と発光制御信号とを相互独立して生成して出力しうる
ことを特徴とする、ゲート駆動回路。
【請求項１５】
各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１６】
パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅が調節される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１７】
同時発光制御信号を利用して、前記複数のグループのゲート駆動信号が同時に出力される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１８】
データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、
前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、
入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、
を備え、
前記ゲート駆動部は、請求項１〜１２、１４〜１７のいずれか１項に記載のゲート駆動回路を備える
ことを特徴とする、有機電界発光表示装置。
【請求項１】
発光表示装置を駆動するゲート駆動回路において、
第１フレーム開始パルスに応答して、第１シフトレジスタ出力を出力する第１シフトレジスタと、
第２フレーム開始パルスに応答して、第２シフトレジスタ出力を出力する第２シフトレジスタと、
第１反転制御信号によって、前記第１シフトレジスタ出力を反転させて出力するか、又は前記第１シフトレジスタ出力を反転させずに出力する第１インバータと、
第２反転制御信号によって、前記第２シフトレジスタ出力を反転させて出力するか、又は前記第２シフトレジスタ出力を反転させずに出力する第２インバータと、
を備え、
前記第１シフトレジスタ及び前記第２シフトレジスタは、相互独立して動作し、
前記第１インバータ及び前記第２インバータは、相互独立して動作し、
前記第１シフトレジスタ及び前記第１インバータを通じて第１グループゲート駆動信号が出力され、
前記第２シフトレジスタ及び前記第２インバータを通じて第２グループゲート駆動信号が出力される
ことを特徴とする、ゲート駆動回路。
【請求項２】
前記第１インバータの出力及び前記第２インバータの出力の電圧レベルを調節するレベルシフタと、
前記レベルシフタの出力を一時的に保存して前記第１及び第２グループゲート駆動信号として出力する出力バッファと、
をさらに備える
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項３】
前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、
前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項４】
前記第１シフトレジスタは、第１パルス幅制御信号に応答して、前記第１グループゲート駆動信号のパルス幅を調節し、
前記第２シフトレジスタは、第２パルス幅制御信号に応答して、前記第２グループゲート駆動信号のパルス幅を調節する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項５】
前記第１シフトレジスタは、少なくとも一つの第１シフトレジスタクロック信号に応答して動作し、
前記第２シフトレジスタは、少なくとも一つの第２シフトレジスタクロック信号に応答して動作し、
前記第１シフトレジスタは、前記第１パルス幅制御信号によって、前記第１フレーム開始パルスが活性化される間、前記少なくとも一つの第１シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第１シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作し、
前記第２シフトレジスタは、前記第２パルス幅制御信号によって、前記第２フレーム開始パルスが活性化される間、前記少なくとも一つの第２シフトレジスタクロック信号のレベルに同期化されて動作するか、又は前記少なくとも一つの第２シフトレジスタクロック信号の立ち上がりエッジ又は立ち下がりエッジをラッチするように動作する
ことを特徴とする、請求項４に記載のゲート駆動回路。
【請求項６】
前記第１グループゲート駆動信号のパルス幅を調節する場合、前記第１シフトレジスタは、前記第１パルス幅制御信号を活性化させ、前記第１グループゲート駆動信号のパルス幅に対応するように、前記第１フレーム開始パルスのパルス幅に調節し、
前記第２グループゲート駆動信号のパルス幅を調節する場合、前記第２シフトレジスタは、前記第２パルス幅制御信号を活性化させ、前記第２グループゲート駆動信号のパルス幅に対応するように、前記第２フレーム開始パルスのパルス幅に調節する
ことを特徴とする、請求項５に記載のゲート駆動回路。
【請求項７】
前記ゲート駆動回路は、出力チャネル選択信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルのうち、活性化される出力チャネルの数又は出力チャネルの組み合わせを選択する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項８】
前記ゲート駆動回路は、走査方向制御信号によって、前記第１及び第２グループゲート駆動信号の出力チャネルの出力順序を制御する
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項９】
前記ゲート駆動回路は、同時発光制御信号によって、前記第１及び第２グループゲート駆動信号を順次に出力させるか、又は同時に出力させる
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１０】
前記第１又は第２グループゲート駆動信号がＰ型トランジスタで具現された画素回路に供給される信号である場合、
前記第１又は第２反転制御信号が活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタの出力が反転されて出力される
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１１】
前記第１又は第２グループゲート駆動信号がＮ型トランジスタで具現された画素回路に供給される信号である場合、
前記第１又は第２反転制御信号が非活性化されて、前記第１又は第２インバータで前記第１又は第２シフトレジスタの出力が反転されずに伝達されて出力される
ことを特徴とする、請求項１に記載の、ゲート駆動回路。
【請求項１２】
前記第１グループゲート駆動信号は、走査信号であり、
前記第２グループゲート駆動信号は、発光制御信号である
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１３】
前記発光表示装置は、有機電界発光表示装置である
ことを特徴とする、請求項１に記載のゲート駆動回路。
【請求項１４】
有機電界発光表示装置を駆動するゲート駆動回路において、
複数のグループのゲート駆動信号を出力し、各グループのゲート駆動信号を独立駆動し、Ｐ型トランジスタ用ゲート駆動信号とＮ型トランジスタ用ゲート駆動信号とを生成でき、ゲート駆動信号のグループを走査信号用グループと発光制御信号用グループとに割り当て、走査信号と発光制御信号とを相互独立して生成して出力しうる
ことを特徴とする、ゲート駆動回路。
【請求項１５】
各グループのゲート駆動信号を生成するそれぞれの回路は、相互独立して構成され、別個の制御信号によって駆動される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１６】
パルス幅制御信号及びフレーム開始パルスを利用して、ゲート駆動信号グループのパルス幅が調節される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１７】
同時発光制御信号を利用して、前記複数のグループのゲート駆動信号が同時に出力される
ことを特徴とする、請求項１４に記載のゲート駆動回路。
【請求項１８】
データライン及び走査ラインの交差部に配され、自発光素子を含む複数の画素と、
前記複数の画素のそれぞれに前記走査ラインを通じて走査信号を出力し、発光制御ラインを通じて発光制御信号を出力するゲート駆動部と、
入力画像に対応するデータ信号を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、
を備え、
前記ゲート駆動部は、請求項１〜１２、１４〜１７のいずれか１項に記載のゲート駆動回路を備える
ことを特徴とする、有機電界発光表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２３７７６３（Ｐ２０１１−２３７７６３Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１１−３９９８（Ｐ２０１１−３９９８）
【出願日】平成２３年１月１２日（２０１１．１．１２）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２３年１月１２日（２０１１．１．１２）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]