コネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法
【課題】対応するコネクタ同士以外の誤接続を防止でき、製造の簡素化を図ることが可能なコネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法を提供する。
【解決手段】第１コネクタ２０は、第１の基板２１が延出する第１の面を有し、その面には複数の第１の孔２３が形成されている。第２コネクタ４０は、第１の基板２１を挿入可能な挿入口４１が形成された第２の面を有し、その面には第１の孔２３に対応する位置に複数の第２の孔４３が形成されている。誤挿入防止ピン２５は、複数の第１の孔２３又は第２の孔４３の一方の孔の一部に設けられ、孔を塞いでいる。埋込ピン４５は、複数の第１の孔又は第２の孔の他方の孔のうち、塞がれていない一方の孔に対応する孔に設けられ、第１コネクタ２０と第２コネクタ４０とが接続されるときに一方の孔に入り込む。
【解決手段】第１コネクタ２０は、第１の基板２１が延出する第１の面を有し、その面には複数の第１の孔２３が形成されている。第２コネクタ４０は、第１の基板２１を挿入可能な挿入口４１が形成された第２の面を有し、その面には第１の孔２３に対応する位置に複数の第２の孔４３が形成されている。誤挿入防止ピン２５は、複数の第１の孔２３又は第２の孔４３の一方の孔の一部に設けられ、孔を塞いでいる。埋込ピン４５は、複数の第１の孔又は第２の孔の他方の孔のうち、塞がれていない一方の孔に対応する孔に設けられ、第１コネクタ２０と第２コネクタ４０とが接続されるときに一方の孔に入り込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コネクタアセンブリ及びそれを備えた電子機器に関する。
【背景技術】
【０００２】
従来から、回路基板の端部にカードエッジコネクタを設け、そのカードエッジコネクタをマザー基板に設けられたスロットに接続している。そして、カードエッジコネクタが、マザー基板に設けられた特定のスロット以外のスロットに接続しないようにするため、種々の手段がとられている。
【０００３】
例えば、回路基板の端部にピンの位置を回路基板毎に異ならせることができる部品を備えると共に、マザー基板に当該ピンを挿入可能な孔を形成することが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−３９９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の回路基板の接続構造では、回路基板毎に、マザー基板に形成する孔の位置を異ならせる必要があるため、製造が複雑となる。
【０００６】
本発明は、このような問題点に着目してなされたもので、対応するコネクタ同士以外の誤接続を防止でき、製造の簡素化を図ることが可能なコネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の観点に係るコネクタアセンブリは、
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とする。
【０００８】
また、本発明の第２の観点に係る電子機器は、
本発明の第１の観点に係るコネクタアセンブリ、を備えることを特徴とする。
【０００９】
また、本発明の第３の観点に係るコネクタアセンブリの製造方法は、
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、対応するコネクタ同士以外の誤接続を防止でき、製造の簡素化を図ることが可能なコネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、本発明の実施形態に係るカードユニットをラックに収容した状態を示す正面図であり、（ｂ）は、（ａ）のＡ部を拡大して示す図であり、（ｃ）は、（ａ）のＢ部を拡大して示す図である。
【図２】（ａ）は、本発明の実施形態に係る第１コネクタの正面図であり、（ｂ）は、その右側面図であり、（ｃ）は、第１コネクタに形成されている孔に嵌入される誤挿入防止ピンの正面図であり、（ｄ）は、その左側面図である。
【図３】（ａ）は、本発明の実施形態に係る第２コネクタの左側面図であり、（ｂ）は、その正面図であり、（ｃ）は、第２コネクタに形成されている孔に嵌入される埋込ピンの正面図であり、（ｄ）は、その左側面図である。
【図４】（ａ）は、本発明の実施形態に係る誤挿入防止ピンが取り付けられた第１コネクタと、埋込ピンが取り付けられた第２コネクタとが、対になっている状態を示す模式図であり、（ｂ）は、対になっていない状態を示す模式図である。
【図５】（ａ）は、本発明の実施形態に係る誤挿入防止ピンが取り付けられた第１コネクタと、埋込ピンが取り付けられた第２コネクタとが、対になっている状態を示す他の例の模式図であり、（ｂ）は、対になっていない状態を示す他の例の模式図である。
【発明を実施するための形態】
【００１２】
（実施形態）
以下、本発明の実施の形態に係るコネクタアセンブリ及びそれを備えた電子機器を、図面を参照して説明する。尚、図１（ａ）に示す第１コネクタ２０及び第２コネクタ４０の、紙面左側を「左側」、紙面右側を「右側」、として以下説明する。
【００１３】
本発明の実施形態に係る電子機器は、例えば、マイクロプロセッサを中心とした周知のコンピュータとして構成される。当該電子機器は、図１（ａ）に示すように、第１コネクタ２０、誤挿入防止ピン２５、第２コネクタ４０、埋込ピン４５、を備えるコネクタアセンブリにより、ラック３０に支持されたマザーボード３１に回路基板１１が接続されて構成される。回路基板１１は、電子回路が配線され、種々の半導体素子（図示せず）を搭載する基板である。例えば、回路基板１１が機能を拡張する基板であり、ラック３０に支持されるマザーボード３１が電子通信装置である場合には、当該電子通信装置は機能が拡張される。
【００１４】
図１（ａ）に示すように、第１コネクタ２０は、回路基板１１の配線に電気的に接続された雄型のコネクタであり、回路基板１１の端部に設けられている。
【００１５】
詳しくは、第１コネクタ２０は、図２（ａ）に示すように、基板部２１と、基板支持部２２と、を備えている。
【００１６】
基板部２１は、多数の電極が設けられた基板である。基板部２１は、薄い略直方体状であって、ポリブチレンテレフタラートなどの耐熱性が高い樹脂から形成された基板支持部２２の右側面、すなわち、回路基板１１がラック３０に収容されたときに第２コネクタ４０と対向する側面に、垂直に配設されている（図１（ａ）参照）。
【００１７】
図２（ｂ）に示すように、基板支持部２２の右側面には、複数の孔２３（２３ａ〜２３ｆ）が形成されている。詳しくは、基板部２１を挟んで、３個の孔２３ａ〜２３ｃと、３個の孔２３ｄ〜２３ｆが、形成されている。各孔は、例えば、直径が０．８ｍｍ、深さが３ｍｍであり、各孔には、必要に応じて、各孔を塞ぐための誤挿入防止ピン２５が嵌入される。
【００１８】
図２（ｃ）及び（ｄ）に示すように、誤挿入防止ピン２５は、円錐台状に形成されている。また、図１（ｂ）に示すように、誤挿入防止ピン２５は、孔２３ａ〜２３ｆに圧入しても脱落しないように、大径側の直径が、孔２３ａ〜２３ｆの直径と略同一に形成されている。また、誤挿入防止ピン２５は、孔に取り付けられた状態で、基板支持部２２の右側面から突出しないように、孔の深さと同じく、長さが３ｍｍで形成されている。
【００１９】
次に、以上のように構成された第１コネクタ２０を備える回路基板１１が収容されるラック３０について説明する。ラック３０は、図１（ａ）に示すように、中空の箱状に形成されており、多数の回路基板１１を収容することができる。
【００２０】
上述のとおり、ラック３０の背面板は、マザーボード３１により構成されている。また、マザーボード３１上（図１（ａ）ではマザーボード３１の左側）には、雌型の第２コネクタ４０が設けられている。
【００２１】
図３（ａ）及び（ｂ）に示すように、第２コネクタ４０は、薄い略直方体状であって、ポリブチレンテレフタラートなどの耐熱性が高い樹脂から形成されている。第２コネクタ４０は、左側面、すなわち、第１コネクタ２０を備える回路基板１１がラック３０に収容されたときに第１コネクタ２０と対向する側面に、基板挿入部４１を有している（図１（ａ）参照）。
【００２２】
基板挿入部４１は、凹状に形成されており、内側面に電極を有している。
【００２３】
図３（ａ）に示すように、第２コネクタ４０の左側面には、複数の孔４３（４３ａ〜４３ｆ）が形成されている。詳しくは、基板挿入部４１を挟んで、３個の孔４３ｄ〜４３ｆと、３個の孔４３ａ〜４３ｃが、形成されている。また、孔４３ａ〜４３ｆ（図３（ａ）参照）は、第１コネクタ２０を備える回路基板１１がラック３０に収容されたときに、第１コネクタ２０の孔２３ａ〜２３ｆと対応する位置に形成されている。各孔は、例えば、直径が０．８ｍｍ、深さが３ｍｍであり、各孔には、必要に応じて埋込ピン４５が挿入される。
【００２４】
図３（ｃ）及び（ｄ）に示すように、埋込ピン４５は、円柱状に形成されている。また、図１（ｃ）に示すように、埋込ピン４５は、孔に挿入された状態で、第２コネクタ４０の左側面から突出するように、孔４３ａ〜４３ｆの深さより長い、例えば長さ５ｍｍで形成されている。
【００２５】
次に、第１コネクタ２０、誤挿入防止ピン２５、第２コネクタ４０、埋込ピン４５、を備えるコネクタアセンブリの製造方法について説明する。
【００２６】
まず、第１コネクタ２０と、複数の誤挿入防止ピン２５と、を準備する。そして、第１コネクタ２０に形成された孔２３ａ〜２３ｆの所定の位置に、誤挿入防止ピン２５を嵌入する。
【００２７】
次に、第２コネクタ４０と、複数の埋込ピン４５と、を準備する。そして、第２コネクタ４０に形成された孔４３ａ〜４３ｆのうち、第１コネクタ２０の閉塞されていない孔２３に対応する孔４３に埋込ピン４５を嵌入する。
【００２８】
以上で、第１コネクタ２０と第２コネクタ４０とが、対をなしているコネクタアセンブリが製造される。尚、第１コネクタ２０と第２コネクタ４０の誤挿入防止の観点から、第１コネクタ２０及び第２コネクタ４０に形成されている孔の数と、誤挿入防止ピン２５と埋込ピン４５の本数の合計は、同一であることが望ましい。例えば、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されている場合、誤挿入防止ピン２５と埋込ピン４５の本数の合計も、６本であることが望ましい。
【００２９】
次に、上述の第１コネクタ２０及び第２コネクタ４０の接続について説明する。以下、１組の第１コネクタ２０と第２コネクタ４０とを接続する場合について説明するが、ラック３０に複数の第２コネクタ４０を設けることにより、複数の回路基板１１を収容することができる。
【００３０】
まず、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されており、第１コネクタ２０に５本の誤挿入防止ピン２５を設け、第２コネクタ４０に１本の埋込ピン４５を設けた場合について説明する。
【００３１】
図４（ａ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしている場合を示している。図４（ａ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｅには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｅは閉塞されている。一方、図４（ａ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されていない孔２３ｆに対応する孔４３ｆに、埋込ピン４５（黒丸参照）が嵌入されている。すなわち、第１コネクタ２０と第２コネクタ４０とは、対をなしている。
【００３２】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入されると共に、第１コネクタ２０の孔２３ｆに、第２コネクタ４０の孔４３ｆに嵌入された埋込ピン４５が挿入される。そして、回路基板１１をラック３０内にさらに押し込むことにより、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合されて、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００３３】
図４（ｂ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしていない場合を示している。図４（ｂ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｅには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｅは閉塞されている。一方、図４（ｂ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されている孔２３ａに対応する孔４３ａに、埋込ピン４５（黒丸参照）が嵌入されている。
【００３４】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入しようとするとき、孔４３ａに嵌入された埋込ピン４５が、孔２３ａに嵌入されている誤挿入防止ピン２５とぶつかる。そのため、回路基板１１をラック３０内に押し込むことができないので、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合することがない。
【００３５】
以上のように、回路基板１１に設けられた第１コネクタ２０と、ラック３０に設けられた第２コネクタ４０とが対をなしているときだけ、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合して、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００３６】
尚、誤挿入防止ピン２５を５本、埋込ピン４５を１本使用した場合に、第１コネクタ２０と第２コネクタ４０とが対となる組み合わせの数は、６通り（６Ｃ１）である。
【００３７】
次に、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されており、第１コネクタ２０に４本の誤挿入防止ピン２５を設け、第２コネクタ４０に２本の埋込ピン４５を設けた場合について説明する。
【００３８】
図５（ａ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしている場合を示している。図５（ａ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｄには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｄは閉塞されている。一方、図５（ａ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されていない孔２３ｅ、２３ｆに対応する孔４３ｅ、４３ｆに、埋込ピン４５（黒丸参照）が嵌入されている。すなわち、第１コネクタ２０と第２コネクタ４０とが、対をなしている。
【００３９】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入されると共に、第１コネクタ２０の孔２３ｅ及び２３ｆに、第２コネクタ４０の孔４３ｅ及び４３ｆに嵌入された埋込ピン４５が挿入される。そして、回路基板１１をラック３０内にさらに押し込むことにより、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合されて、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００４０】
図５（ｂ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしていない場合を示している。図５（ｂ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｄには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｄは閉塞されている。一方、図５（ｂ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されている孔２３ａ、２３ｂに対応する孔４３ａ、４３ｂに、埋込ピン４５（黒丸参照）が嵌入されている。
【００４１】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入しようとするとき、孔４３ａ、４３ｂに嵌入された埋込ピン４５が、孔２３ａ及び２３ｂに嵌入されている誤挿入防止ピン２５とぶつかる。そのため、回路基板１１をラック３０内に押し込むことができないので、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合することがない。
【００４２】
以上のように、回路基板１１に設けられた第１コネクタ２０と、ラック３０に設けられた第２コネクタ４０とが対をなしているときだけ、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合して、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００４３】
尚、誤挿入防止ピン２５を４本、埋込ピン４５を２本使用した場合に、第１コネクタ２０と第２コネクタ４０とが対となる組み合わせの数は、１５通り（６Ｃ２）である。
【００４４】
以上説明したように、本実施形態のコネクタアセンブリによれば、第２コネクタ４０に孔が形成されているので、マザー基板に、孔を形成する必要がない。これにより、製造の簡素化を図ることができる。
【００４５】
また、複数の同一の第１コネクタ２０と複数の同一の第２コネクタ４０とを製造し、誤挿入防止ピン２５及び埋込ピン４５を設ける場所を変更するだけで、第１コネクタ２０と第２コネクタ４０とが対をなすコネクタアセンブリを形成することができるので、製造の簡素化を図ることができる。
【００４６】
また、誤挿入防止ピン２５を第１のコネクタ２０の孔２３ａ〜２３ｆの一部に設け、埋込ピン４５を、第２コネクタ４０の孔４３ａ〜４３ｆのうち、第１コネクタ２０の塞がれていない孔２３に対応するすべての孔４３に設けているので、対応するコネクタ同士以外が接続することを防止することができる。
【００４７】
なお、本発明は上記の実施形態に限定されるものではなく、種々の変形が可能である。
【００４８】
例えば、上記の実施形態では、第１コネクタ２０に５本の誤挿入防止ピン２５を使用し、第２コネクタ４０に１本の埋込ピン４５を使用した場合、及び第１コネクタ２０に４本の誤挿入防止ピン２５を使用し、第２コネクタ４０に２本の埋込ピン４５を使用した場合を説明した。しかし、誤挿入防止ピン２５と埋込ピン４５の本数は、これに限定されるものではない。
【００４９】
例えば、第１コネクタ２０に３本の誤挿入防止ピン２５を使用し、第２コネクタ４０に３本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、２０通り（６Ｃ３）である。また、第１コネクタ２０に２本の誤挿入防止ピン２５を使用し、第２コネクタ４０に４本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、１５通り（６Ｃ４）である。また、第１コネクタ２０に１本の誤挿入防止ピン２５を使用し、第２コネクタ４０に５本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、６通り（６Ｃ５）である。
【００５０】
また、上記の実施形態では、誤挿入防止ピン２５を円錐台状とし、第１コネクタ２０の孔２３に圧入していたが、これに限定されるものではない。誤挿入防止ピン２５を円柱状とし外周面に雄ネジを形成すると共に、孔２３の内側面に雌ネジを形成して、誤挿入防止ピン２５を孔に螺合させてもよい。
【００５１】
また、上記の実施形態では、埋込ピン４５を円柱状とし、第２コネクタ４０の孔４３に圧入していたが、これに限定されるものではない。埋込ピン４５の外周面に雄ネジを形成すると共に、孔４３の内側面に雌ネジを形成して、埋込ピン４５を孔に螺合させてもよい。
【００５２】
また、上記の実施形態では、第１コネクタ２０及び第２コネクタ４０の孔をそれぞれ６個ずつとしたが、これに限定されるものではない。孔の数を増やすことにより、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数を増やすことができる。
【００５３】
また、上記の実施形態では、第１コネクタ２０に、基板支持部２２の右側面から突出しない誤挿入防止ピン２５が取り付けられており、第２コネクタ４０に、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていた。しかし、これに限定されるものではない。第１コネクタ２０に、基板支持部２２の右側面から突出する埋込ピン４５が取り付けられ、第２コネクタ４０に、第２コネクタ４０の左側面から突出しない誤挿入防止ピン２５が取り付けられていてもよい。
【００５４】
また、上記の実施形態では、第１コネクタ２０に、基板支持部２２の右側面から突出しない誤挿入防止ピン２５が取り付けられており、第２コネクタ４０に、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていた。しかし、これに限定されるものではない。第１コネクタ２０に、基板支持部２２の右側面から突出する埋込ピン４５が取り付けられ、さらに、第２コネクタ４０にも、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていてもよい。
【００５５】
なお、各種の電子機器に本発明を適用することができる。すなわち、上述の実施形態は説明のためのものであり、本発明の範囲を制限するものではない。したがって、当業者であればこれらの各要素又は全要素をこれと均等なものに置換した実施形態を採用することが可能であるが、これらの実施形態も本発明の範囲に含まれる。
【００５６】
上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００５７】
（付記１）
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とするコネクタアセンブリ。
【００５８】
（付記２）
前記第１コネクタは第２の基板に取り付けられ、
塞がれている前記複数の第１の孔の組み合わせは、前記第２の基板毎に異なることを特徴とする付記１に記載のコネクタアセンブリ。
【００５９】
（付記３）
前記第１ピンの外周面には雄ネジが形成されており、前記第１の孔の内周面には雌ネジが形成されていることを特徴とする付記１又は２に記載のコネクタアセンブリ。
【００６０】
（付記４）
前記第２ピンの外周面には雄ネジが形成されており、前記第２の孔の内周面には雌ネジが形成されていることを特徴とする付記１乃至３のいずれか１つに記載のコネクタアセンブリ。
【００６１】
（付記５）
付記１乃至４のいずれか１つに記載のコネクタアセンブリを備える電子機器。
【００６２】
（付記６）
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とするコネクタアセンブリの製造方法。
【符号の説明】
【００６３】
１１ 回路基板
２０ 第１コネクタ
２１ 基板部
２２ 基板支持部
２３（２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆ） 孔
２５ 誤挿入防止ピン
３０ ラック
３１ マザーボード
４０ 第２コネクタ
４１ 基板挿入部
４３（４３ａ、４３ｂ、４３ｃ、４３ｄ、４３ｅ、４３ｆ） 孔
４５ 埋込ピン
【技術分野】
【０００１】
本発明は、コネクタアセンブリ及びそれを備えた電子機器に関する。
【背景技術】
【０００２】
従来から、回路基板の端部にカードエッジコネクタを設け、そのカードエッジコネクタをマザー基板に設けられたスロットに接続している。そして、カードエッジコネクタが、マザー基板に設けられた特定のスロット以外のスロットに接続しないようにするため、種々の手段がとられている。
【０００３】
例えば、回路基板の端部にピンの位置を回路基板毎に異ならせることができる部品を備えると共に、マザー基板に当該ピンを挿入可能な孔を形成することが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−３９９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の回路基板の接続構造では、回路基板毎に、マザー基板に形成する孔の位置を異ならせる必要があるため、製造が複雑となる。
【０００６】
本発明は、このような問題点に着目してなされたもので、対応するコネクタ同士以外の誤接続を防止でき、製造の簡素化を図ることが可能なコネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の観点に係るコネクタアセンブリは、
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とする。
【０００８】
また、本発明の第２の観点に係る電子機器は、
本発明の第１の観点に係るコネクタアセンブリ、を備えることを特徴とする。
【０００９】
また、本発明の第３の観点に係るコネクタアセンブリの製造方法は、
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、対応するコネクタ同士以外の誤接続を防止でき、製造の簡素化を図ることが可能なコネクタアセンブリ、コネクタアセンブリを備えた電子機器及びコネクタアセンブリの製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、本発明の実施形態に係るカードユニットをラックに収容した状態を示す正面図であり、（ｂ）は、（ａ）のＡ部を拡大して示す図であり、（ｃ）は、（ａ）のＢ部を拡大して示す図である。
【図２】（ａ）は、本発明の実施形態に係る第１コネクタの正面図であり、（ｂ）は、その右側面図であり、（ｃ）は、第１コネクタに形成されている孔に嵌入される誤挿入防止ピンの正面図であり、（ｄ）は、その左側面図である。
【図３】（ａ）は、本発明の実施形態に係る第２コネクタの左側面図であり、（ｂ）は、その正面図であり、（ｃ）は、第２コネクタに形成されている孔に嵌入される埋込ピンの正面図であり、（ｄ）は、その左側面図である。
【図４】（ａ）は、本発明の実施形態に係る誤挿入防止ピンが取り付けられた第１コネクタと、埋込ピンが取り付けられた第２コネクタとが、対になっている状態を示す模式図であり、（ｂ）は、対になっていない状態を示す模式図である。
【図５】（ａ）は、本発明の実施形態に係る誤挿入防止ピンが取り付けられた第１コネクタと、埋込ピンが取り付けられた第２コネクタとが、対になっている状態を示す他の例の模式図であり、（ｂ）は、対になっていない状態を示す他の例の模式図である。
【発明を実施するための形態】
【００１２】
（実施形態）
以下、本発明の実施の形態に係るコネクタアセンブリ及びそれを備えた電子機器を、図面を参照して説明する。尚、図１（ａ）に示す第１コネクタ２０及び第２コネクタ４０の、紙面左側を「左側」、紙面右側を「右側」、として以下説明する。
【００１３】
本発明の実施形態に係る電子機器は、例えば、マイクロプロセッサを中心とした周知のコンピュータとして構成される。当該電子機器は、図１（ａ）に示すように、第１コネクタ２０、誤挿入防止ピン２５、第２コネクタ４０、埋込ピン４５、を備えるコネクタアセンブリにより、ラック３０に支持されたマザーボード３１に回路基板１１が接続されて構成される。回路基板１１は、電子回路が配線され、種々の半導体素子（図示せず）を搭載する基板である。例えば、回路基板１１が機能を拡張する基板であり、ラック３０に支持されるマザーボード３１が電子通信装置である場合には、当該電子通信装置は機能が拡張される。
【００１４】
図１（ａ）に示すように、第１コネクタ２０は、回路基板１１の配線に電気的に接続された雄型のコネクタであり、回路基板１１の端部に設けられている。
【００１５】
詳しくは、第１コネクタ２０は、図２（ａ）に示すように、基板部２１と、基板支持部２２と、を備えている。
【００１６】
基板部２１は、多数の電極が設けられた基板である。基板部２１は、薄い略直方体状であって、ポリブチレンテレフタラートなどの耐熱性が高い樹脂から形成された基板支持部２２の右側面、すなわち、回路基板１１がラック３０に収容されたときに第２コネクタ４０と対向する側面に、垂直に配設されている（図１（ａ）参照）。
【００１７】
図２（ｂ）に示すように、基板支持部２２の右側面には、複数の孔２３（２３ａ〜２３ｆ）が形成されている。詳しくは、基板部２１を挟んで、３個の孔２３ａ〜２３ｃと、３個の孔２３ｄ〜２３ｆが、形成されている。各孔は、例えば、直径が０．８ｍｍ、深さが３ｍｍであり、各孔には、必要に応じて、各孔を塞ぐための誤挿入防止ピン２５が嵌入される。
【００１８】
図２（ｃ）及び（ｄ）に示すように、誤挿入防止ピン２５は、円錐台状に形成されている。また、図１（ｂ）に示すように、誤挿入防止ピン２５は、孔２３ａ〜２３ｆに圧入しても脱落しないように、大径側の直径が、孔２３ａ〜２３ｆの直径と略同一に形成されている。また、誤挿入防止ピン２５は、孔に取り付けられた状態で、基板支持部２２の右側面から突出しないように、孔の深さと同じく、長さが３ｍｍで形成されている。
【００１９】
次に、以上のように構成された第１コネクタ２０を備える回路基板１１が収容されるラック３０について説明する。ラック３０は、図１（ａ）に示すように、中空の箱状に形成されており、多数の回路基板１１を収容することができる。
【００２０】
上述のとおり、ラック３０の背面板は、マザーボード３１により構成されている。また、マザーボード３１上（図１（ａ）ではマザーボード３１の左側）には、雌型の第２コネクタ４０が設けられている。
【００２１】
図３（ａ）及び（ｂ）に示すように、第２コネクタ４０は、薄い略直方体状であって、ポリブチレンテレフタラートなどの耐熱性が高い樹脂から形成されている。第２コネクタ４０は、左側面、すなわち、第１コネクタ２０を備える回路基板１１がラック３０に収容されたときに第１コネクタ２０と対向する側面に、基板挿入部４１を有している（図１（ａ）参照）。
【００２２】
基板挿入部４１は、凹状に形成されており、内側面に電極を有している。
【００２３】
図３（ａ）に示すように、第２コネクタ４０の左側面には、複数の孔４３（４３ａ〜４３ｆ）が形成されている。詳しくは、基板挿入部４１を挟んで、３個の孔４３ｄ〜４３ｆと、３個の孔４３ａ〜４３ｃが、形成されている。また、孔４３ａ〜４３ｆ（図３（ａ）参照）は、第１コネクタ２０を備える回路基板１１がラック３０に収容されたときに、第１コネクタ２０の孔２３ａ〜２３ｆと対応する位置に形成されている。各孔は、例えば、直径が０．８ｍｍ、深さが３ｍｍであり、各孔には、必要に応じて埋込ピン４５が挿入される。
【００２４】
図３（ｃ）及び（ｄ）に示すように、埋込ピン４５は、円柱状に形成されている。また、図１（ｃ）に示すように、埋込ピン４５は、孔に挿入された状態で、第２コネクタ４０の左側面から突出するように、孔４３ａ〜４３ｆの深さより長い、例えば長さ５ｍｍで形成されている。
【００２５】
次に、第１コネクタ２０、誤挿入防止ピン２５、第２コネクタ４０、埋込ピン４５、を備えるコネクタアセンブリの製造方法について説明する。
【００２６】
まず、第１コネクタ２０と、複数の誤挿入防止ピン２５と、を準備する。そして、第１コネクタ２０に形成された孔２３ａ〜２３ｆの所定の位置に、誤挿入防止ピン２５を嵌入する。
【００２７】
次に、第２コネクタ４０と、複数の埋込ピン４５と、を準備する。そして、第２コネクタ４０に形成された孔４３ａ〜４３ｆのうち、第１コネクタ２０の閉塞されていない孔２３に対応する孔４３に埋込ピン４５を嵌入する。
【００２８】
以上で、第１コネクタ２０と第２コネクタ４０とが、対をなしているコネクタアセンブリが製造される。尚、第１コネクタ２０と第２コネクタ４０の誤挿入防止の観点から、第１コネクタ２０及び第２コネクタ４０に形成されている孔の数と、誤挿入防止ピン２５と埋込ピン４５の本数の合計は、同一であることが望ましい。例えば、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されている場合、誤挿入防止ピン２５と埋込ピン４５の本数の合計も、６本であることが望ましい。
【００２９】
次に、上述の第１コネクタ２０及び第２コネクタ４０の接続について説明する。以下、１組の第１コネクタ２０と第２コネクタ４０とを接続する場合について説明するが、ラック３０に複数の第２コネクタ４０を設けることにより、複数の回路基板１１を収容することができる。
【００３０】
まず、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されており、第１コネクタ２０に５本の誤挿入防止ピン２５を設け、第２コネクタ４０に１本の埋込ピン４５を設けた場合について説明する。
【００３１】
図４（ａ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしている場合を示している。図４（ａ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｅには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｅは閉塞されている。一方、図４（ａ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されていない孔２３ｆに対応する孔４３ｆに、埋込ピン４５（黒丸参照）が嵌入されている。すなわち、第１コネクタ２０と第２コネクタ４０とは、対をなしている。
【００３２】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入されると共に、第１コネクタ２０の孔２３ｆに、第２コネクタ４０の孔４３ｆに嵌入された埋込ピン４５が挿入される。そして、回路基板１１をラック３０内にさらに押し込むことにより、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合されて、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００３３】
図４（ｂ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしていない場合を示している。図４（ｂ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｅには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｅは閉塞されている。一方、図４（ｂ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されている孔２３ａに対応する孔４３ａに、埋込ピン４５（黒丸参照）が嵌入されている。
【００３４】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入しようとするとき、孔４３ａに嵌入された埋込ピン４５が、孔２３ａに嵌入されている誤挿入防止ピン２５とぶつかる。そのため、回路基板１１をラック３０内に押し込むことができないので、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合することがない。
【００３５】
以上のように、回路基板１１に設けられた第１コネクタ２０と、ラック３０に設けられた第２コネクタ４０とが対をなしているときだけ、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合して、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００３６】
尚、誤挿入防止ピン２５を５本、埋込ピン４５を１本使用した場合に、第１コネクタ２０と第２コネクタ４０とが対となる組み合わせの数は、６通り（６Ｃ１）である。
【００３７】
次に、第１コネクタ２０及び第２コネクタ４０に孔が６個ずつ形成されており、第１コネクタ２０に４本の誤挿入防止ピン２５を設け、第２コネクタ４０に２本の埋込ピン４５を設けた場合について説明する。
【００３８】
図５（ａ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしている場合を示している。図５（ａ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｄには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｄは閉塞されている。一方、図５（ａ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されていない孔２３ｅ、２３ｆに対応する孔４３ｅ、４３ｆに、埋込ピン４５（黒丸参照）が嵌入されている。すなわち、第１コネクタ２０と第２コネクタ４０とが、対をなしている。
【００３９】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入されると共に、第１コネクタ２０の孔２３ｅ及び２３ｆに、第２コネクタ４０の孔４３ｅ及び４３ｆに嵌入された埋込ピン４５が挿入される。そして、回路基板１１をラック３０内にさらに押し込むことにより、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合されて、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００４０】
図５（ｂ）は、第１コネクタ２０と第２コネクタ４０とが、対をなしていない場合を示している。図５（ｂ）左図に示すように、第１コネクタ２０の孔２３ａ〜２３ｄには、誤挿入防止ピン２５（黒丸参照）が嵌入されて、孔２３ａ〜２３ｄは閉塞されている。一方、図５（ｂ）右図に示すように、第２コネクタ４０では、第１コネクタ２０の閉塞されている孔２３ａ、２３ｂに対応する孔４３ａ、４３ｂに、埋込ピン４５（黒丸参照）が嵌入されている。
【００４１】
上記の第１コネクタ２０を備えた回路基板１１を、ラック３０の上記の第２コネクタ４０を備えた位置に収容する。すると、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に挿入しようとするとき、孔４３ａ、４３ｂに嵌入された埋込ピン４５が、孔２３ａ及び２３ｂに嵌入されている誤挿入防止ピン２５とぶつかる。そのため、回路基板１１をラック３０内に押し込むことができないので、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合することがない。
【００４２】
以上のように、回路基板１１に設けられた第１コネクタ２０と、ラック３０に設けられた第２コネクタ４０とが対をなしているときだけ、第１コネクタ２０の基板部２１が、第２コネクタ４０の基板挿入部４１に嵌合して、第１コネクタ２０と第２コネクタ４０とが、電気的に接続される。
【００４３】
尚、誤挿入防止ピン２５を４本、埋込ピン４５を２本使用した場合に、第１コネクタ２０と第２コネクタ４０とが対となる組み合わせの数は、１５通り（６Ｃ２）である。
【００４４】
以上説明したように、本実施形態のコネクタアセンブリによれば、第２コネクタ４０に孔が形成されているので、マザー基板に、孔を形成する必要がない。これにより、製造の簡素化を図ることができる。
【００４５】
また、複数の同一の第１コネクタ２０と複数の同一の第２コネクタ４０とを製造し、誤挿入防止ピン２５及び埋込ピン４５を設ける場所を変更するだけで、第１コネクタ２０と第２コネクタ４０とが対をなすコネクタアセンブリを形成することができるので、製造の簡素化を図ることができる。
【００４６】
また、誤挿入防止ピン２５を第１のコネクタ２０の孔２３ａ〜２３ｆの一部に設け、埋込ピン４５を、第２コネクタ４０の孔４３ａ〜４３ｆのうち、第１コネクタ２０の塞がれていない孔２３に対応するすべての孔４３に設けているので、対応するコネクタ同士以外が接続することを防止することができる。
【００４７】
なお、本発明は上記の実施形態に限定されるものではなく、種々の変形が可能である。
【００４８】
例えば、上記の実施形態では、第１コネクタ２０に５本の誤挿入防止ピン２５を使用し、第２コネクタ４０に１本の埋込ピン４５を使用した場合、及び第１コネクタ２０に４本の誤挿入防止ピン２５を使用し、第２コネクタ４０に２本の埋込ピン４５を使用した場合を説明した。しかし、誤挿入防止ピン２５と埋込ピン４５の本数は、これに限定されるものではない。
【００４９】
例えば、第１コネクタ２０に３本の誤挿入防止ピン２５を使用し、第２コネクタ４０に３本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、２０通り（６Ｃ３）である。また、第１コネクタ２０に２本の誤挿入防止ピン２５を使用し、第２コネクタ４０に４本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、１５通り（６Ｃ４）である。また、第１コネクタ２０に１本の誤挿入防止ピン２５を使用し、第２コネクタ４０に５本の埋込ピン４５を使用してもよい。その場合、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数は、６通り（６Ｃ５）である。
【００５０】
また、上記の実施形態では、誤挿入防止ピン２５を円錐台状とし、第１コネクタ２０の孔２３に圧入していたが、これに限定されるものではない。誤挿入防止ピン２５を円柱状とし外周面に雄ネジを形成すると共に、孔２３の内側面に雌ネジを形成して、誤挿入防止ピン２５を孔に螺合させてもよい。
【００５１】
また、上記の実施形態では、埋込ピン４５を円柱状とし、第２コネクタ４０の孔４３に圧入していたが、これに限定されるものではない。埋込ピン４５の外周面に雄ネジを形成すると共に、孔４３の内側面に雌ネジを形成して、埋込ピン４５を孔に螺合させてもよい。
【００５２】
また、上記の実施形態では、第１コネクタ２０及び第２コネクタ４０の孔をそれぞれ６個ずつとしたが、これに限定されるものではない。孔の数を増やすことにより、第１コネクタ２０と第２コネクタ４０とが接続される組み合わせの数を増やすことができる。
【００５３】
また、上記の実施形態では、第１コネクタ２０に、基板支持部２２の右側面から突出しない誤挿入防止ピン２５が取り付けられており、第２コネクタ４０に、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていた。しかし、これに限定されるものではない。第１コネクタ２０に、基板支持部２２の右側面から突出する埋込ピン４５が取り付けられ、第２コネクタ４０に、第２コネクタ４０の左側面から突出しない誤挿入防止ピン２５が取り付けられていてもよい。
【００５４】
また、上記の実施形態では、第１コネクタ２０に、基板支持部２２の右側面から突出しない誤挿入防止ピン２５が取り付けられており、第２コネクタ４０に、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていた。しかし、これに限定されるものではない。第１コネクタ２０に、基板支持部２２の右側面から突出する埋込ピン４５が取り付けられ、さらに、第２コネクタ４０にも、第２コネクタ４０の左側面から突出する埋込ピン４５が取り付けられていてもよい。
【００５５】
なお、各種の電子機器に本発明を適用することができる。すなわち、上述の実施形態は説明のためのものであり、本発明の範囲を制限するものではない。したがって、当業者であればこれらの各要素又は全要素をこれと均等なものに置換した実施形態を採用することが可能であるが、これらの実施形態も本発明の範囲に含まれる。
【００５６】
上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００５７】
（付記１）
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とするコネクタアセンブリ。
【００５８】
（付記２）
前記第１コネクタは第２の基板に取り付けられ、
塞がれている前記複数の第１の孔の組み合わせは、前記第２の基板毎に異なることを特徴とする付記１に記載のコネクタアセンブリ。
【００５９】
（付記３）
前記第１ピンの外周面には雄ネジが形成されており、前記第１の孔の内周面には雌ネジが形成されていることを特徴とする付記１又は２に記載のコネクタアセンブリ。
【００６０】
（付記４）
前記第２ピンの外周面には雄ネジが形成されており、前記第２の孔の内周面には雌ネジが形成されていることを特徴とする付記１乃至３のいずれか１つに記載のコネクタアセンブリ。
【００６１】
（付記５）
付記１乃至４のいずれか１つに記載のコネクタアセンブリを備える電子機器。
【００６２】
（付記６）
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とするコネクタアセンブリの製造方法。
【符号の説明】
【００６３】
１１ 回路基板
２０ 第１コネクタ
２１ 基板部
２２ 基板支持部
２３（２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆ） 孔
２５ 誤挿入防止ピン
３０ ラック
３１ マザーボード
４０ 第２コネクタ
４１ 基板挿入部
４３（４３ａ、４３ｂ、４３ｃ、４３ｄ、４３ｅ、４３ｆ） 孔
４５ 埋込ピン
【特許請求の範囲】
【請求項１】
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とするコネクタアセンブリ。
【請求項２】
前記第１コネクタは第２の基板に取り付けられ、
塞がれている前記複数の第１の孔の組み合わせは、前記第２の基板毎に異なることを特徴とする請求項１に記載のコネクタアセンブリ。
【請求項３】
前記第１ピンの外周面には雄ネジが形成されており、前記第１の孔の内周面には雌ネジが形成されていることを特徴とする請求項１又は２に記載のコネクタアセンブリ。
【請求項４】
前記第２ピンの外周面には雄ネジが形成されており、前記第２の孔の内周面には雌ネジが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のコネクタアセンブリ。
【請求項５】
請求項１乃至４のいずれか１項に記載のコネクタアセンブリを備える電子機器。
【請求項６】
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とするコネクタアセンブリの製造方法。
【請求項１】
電極を有する第１の基板が垂直に延出する第１の面を有し、前記第１の面には複数の第１の孔が形成された第１コネクタと、
前記第１の基板を挿入可能な挿入口が形成された第２の面を有し、前記第２の面には前記第１の孔に対応する位置に複数の第２の孔が形成された第２コネクタと、
前記複数の第１の孔又は前記複数の第２の孔の一方の孔の一部に設けられ、該一方の孔を塞ぐ第１ピンと、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に設けられ、前記第１のコネクタと前記第２のコネクタとが接続されるときに前記一方の孔に入り込む第２ピンと、
を備えることを特徴とするコネクタアセンブリ。
【請求項２】
前記第１コネクタは第２の基板に取り付けられ、
塞がれている前記複数の第１の孔の組み合わせは、前記第２の基板毎に異なることを特徴とする請求項１に記載のコネクタアセンブリ。
【請求項３】
前記第１ピンの外周面には雄ネジが形成されており、前記第１の孔の内周面には雌ネジが形成されていることを特徴とする請求項１又は２に記載のコネクタアセンブリ。
【請求項４】
前記第２ピンの外周面には雄ネジが形成されており、前記第２の孔の内周面には雌ネジが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のコネクタアセンブリ。
【請求項５】
請求項１乃至４のいずれか１項に記載のコネクタアセンブリを備える電子機器。
【請求項６】
電極を有する第１の基板が垂直に延出する第１の面を備えた第１コネクタの、前記第１の面に形成された複数の第１の孔、又は、前記第１の基板を挿入可能な挿入口が形成された第２の面を備えた第２コネクタの、前記第２の面の前記第１の孔に対応する位置に形成された複数の第２の孔、の一方の孔の一部に第１ピンを設ける工程と、
前記複数の第１の孔又は前記複数の第２の孔の他方の孔のうち、塞がれていない前記一方の孔に対応する孔に第２ピンを設ける工程と、
を含むことを特徴とするコネクタアセンブリの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２０９１０２（Ｐ２０１２−２０９１０２Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７３２０７（Ｐ２０１１−７３２０７）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
[ Back to top ]