スイッチング電源回路及びスイッチング電源回路の制御方法
【課題】軽負荷時における効率低下を抑制すること。
【解決手段】スイッチ制御回路１６は、クロック信号Ｓｃと、コンパレータ１４の出力信号Ｓｐに基づいて、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２を相補的にオンオフする。そして、スイッチ制御回路１６は、同期整流側のスイッチ回路１２に接続されたゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、スイッチ回路１２にゼロクロスが発生するとき、即ち軽負荷時にメイン側のスイッチ回路１１に含まれる主スイッチＳＷ１をオフ固定し、副スイッチＳＷ１ａのみをオンオフ制御する。
【解決手段】スイッチ制御回路１６は、クロック信号Ｓｃと、コンパレータ１４の出力信号Ｓｐに基づいて、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２を相補的にオンオフする。そして、スイッチ制御回路１６は、同期整流側のスイッチ回路１２に接続されたゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、スイッチ回路１２にゼロクロスが発生するとき、即ち軽負荷時にメイン側のスイッチ回路１１に含まれる主スイッチＳＷ１をオフ固定し、副スイッチＳＷ１ａのみをオンオフ制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
スイッチング電源回路及びスイッチング電源回路の制御方法に関する。
【背景技術】
【０００２】
従来、パーソナルコンピュータ等の電子機器には、スイッチング電源回路が含まれる。スイッチング電源回路は、ＡＣアダプタや電池から供給される直流入力電圧を、内部回路の動作に適した電圧に変換する。
【０００３】
スイッチング電源回路は、主スイッチをオンオフ制御して直流入力電圧を昇圧・降圧して出力電圧を生成するとともに、負荷に供給する上記出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。フィードバック制御には、電圧モード制御と電流モード制御がある。電圧モード制御は、電圧帰還ループを有し、電圧変動を誤差増幅器（エラーアンプ）にて検出し、その検出結果に応じて主スイッチのオン時間（又はオフ時間）を制御するものである。電流モードは、電圧帰還ループと電流帰還ループとを有し、上記誤差増幅器の出力信号と、電流を検出するための電流センスアンプの出力信号とに応じて主スイッチのオン時間（又はオフ時間）を制御するものである。
【０００４】
主スイッチは、例えばＭＯＳトランジスタであり、その駆動能力等の電気的特性は、負荷に供給する電流の最大値に応じて設定されている。一方、電子機器は、その動作状態に応じて、負荷にて消費する電流量が変化する。この電流量の変化に応じて、スイッチング電源の出力電流量が変化する。このため、負荷が軽い、即ち負荷が必要な電流量が少ない場合、主スイッチのゲート容量を駆動する損失により、効率が低下する。
【０００５】
効率の低下を抑える一つの方法は、検出した電流値が一定値以下のときに主スイッチをオンするまでの期間（オフ期間）の長さを変更するものである。この方式のスイッチング電源回路には、例えばＰＦＭ方式のＤＣ−ＤＣコンバータ、負荷に応じてＰＷＭ方式とＰＦＭ方式とを切り替えるＤＣ−ＤＣコンバータ等がある。効率の低下を抑える別の方法は、オン抵抗値の異なる２つのスイッチを互いに並列に接続して主スイッチを構成し、検出した電流値に応じて制御するスイッチを切り替えるものである（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２９６１８６号公報
【特許文献２】米国特許第５７３１７３１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電流を検出する方法には、平均電流を検出する方法、コイルに流れる電流のピークを検出する方法、がある。平均電流は、コイルの出力側にセンス用の抵抗を接続し、その抵抗の両端子間の電位差により検出することができる。コイル電流は、コイルの入力側の抵抗成分（例えば、降圧型のスイッチング電源回路の主スイッチのオン抵抗）の両端子間の電位差により検出することができる。
【０００８】
なお、誤差増幅器の出力電圧レベルにより電流を検出することもできる。この検出方法では、比較的大きな遅延が許されるため、誤差増幅器の出力電圧と基準電圧を比較するコンパレータに低速なコンパレータを用いることができるが、電流検出の精度が低いという問題がある。
【０００９】
また、平均電流を検出する方法では、センス用抵抗による損失がある。損失を低減するために抵抗値を小さくすると、両端子間の電位差が小さくなるため、検出精度が高いコンパレータが必要となり、占有面積が大きく、消費電流が多くなる。また、コイル電流のピークを検出する方法では、スイッチング周期毎にコイル電流と基準電圧とを比較するため、高速な検出回路及びコンパレータが必要であり、高速なコンパレータは占有面積が大きく消費電流が多い。
【００１０】
このスイッチング電源回路で、電流検出の回路を追加することなく、軽負荷を検出し、この時の効率低下を抑制することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、互いに並列接続された主スイッチ及び副スイッチを含み、入力電圧が印加される端子とコイルとの間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、前記第１のスイッチ回路をオンオフ制御し、前記コイルと基準電位の端子との間に接続された第２のスイッチ回路を相補的にオンオフ制御する第１の制御回路と、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態を固定する第２の制御回路と、を有する。
【発明の効果】
【００１２】
本発明の一観点によれば、追加的な電流検出回路を設けることなく、実質的に簡単な論理回路の追加のみで、軽負荷における効率低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】第一実施形態のスイッチング電源回路の回路図である。
【図２】スイッチ制御回路の回路図である。
【図３】（ａ）（ｂ）はスイッチ回路の説明図である。
【図４】電流センスアンプの回路図である。
【図５】（ａ）（ｂ）はスイッチング電源回路の動作波形図である。
【図６】第二実施形態のスイッチング電源回路の回路図である。
【図７】第三実施形態のスイッチング電源回路の回路図である。
【図８】第四実施形態のスイッチング電源回路の回路図である。
【図９】別のスイッチ制御回路の回路図である。
【発明を実施するための形態】
【００１４】
（第一実施形態）
以下、第一実施形態を説明する。
図１に示すように、スイッチング電源回路は、入力端子Ｐｉ（同図左端）に入力される電圧Ｖｉｎより生成した電圧Ｖｏｕｔを出力端子Ｐｏ（同図右端）から出力する。このスイッチング電源回路は同期整流方式の降圧型スイッチング電源回路であり、メイン側のスイッチ回路（第１のスイッチ回路）１１と同期整流側のスイッチ回路（第２のスイッチ回路）１２を有している。
【００１５】
両スイッチ回路１１，１２は、入力端子Ｐｉと、入力電圧Ｖｉｎより低い電圧を供給するための電源線との間に直列に接続されている。本実施形態では、電源線はグランドであり、０Ｖ（ゼロボルト）の電圧を供給する。両スイッチ回路１１，１２の間のノードＮ１にはコイルＬ１の第１端子が接続され、コイルＬ１の第２端子は出力電圧Ｖｏｕｔを出力する出力端子Ｐｏに接続されている。そして、出力端子Ｐｏとグランドとの間には平滑用のコンデンサＣ１が接続されている。
【００１６】
スイッチング電源回路は、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２とを相補的にオンオフ駆動する。メイン側のスイッチ回路１１がオンし同期整流側のスイッチ回路１２がオフすると、コイルＬ１に入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に応じてコイル電流ＩＬが増加し、コイルＬ１にエネルギー（電力）が蓄積される。メイン側のスイッチ回路１１がオフし同期整流側のスイッチ回路１２がオンすると、コイルＬ１は蓄えたエネルギーを放出し、誘導電流（コイル電流ＩＬ）が減少する。このようにして、スイッチング電源回路は、スイッチ回路１１，１２のオンオフ期間に応じた出力電圧Ｖｏｕｔを出力する。
【００１７】
メイン側のスイッチ回路１１は、互いに並列接続された２つのスイッチＳＷ１，ＳＷ１ａを含む。第１のスイッチＳＷ１は入力端子ＰｉとノードＮ１との間に接続され、供給される駆動信号ＤＲ１に応答してオンオフする。第２のスイッチＳＷ１ａは第１のスイッチＳＷ１に並列接続され、供給される駆動信号ＤＲ１ａに応答してオンオフする。
【００１８】
第１のスイッチＳＷ１は例えばＰチャネルＭＯＳトランジスタであり、Ｌレベルの駆動信号ＤＲ１に応答してオンし、Ｈレベルの駆動信号ＤＲ１に応答してオフする。第２のスイッチＳＷ１ａは例えばＰチャネルＭＯＳトランジスタであり、Ｌレベルの駆動信号ＤＲ１ａに応答してオンし、Ｈレベルの駆動信号ＤＲ１ａに応答してオフする。
【００１９】
メイン側のスイッチ回路１１には、負荷に供給する電流が流れる。このため、メイン側のスイッチ回路１１の電気的特性の１つである負荷駆動能力の最大値は、このスイッチ回路１１が流すことが可能な電流量の最大値であり、この値は、負荷に供給する電流の最大値に応じて設定されている。
【００２０】
両駆動信号ＤＲ１，ＤＲ１ａは、通常、互いに同期して変化するため、両スイッチＳＷ１，ＳＷ１ａが同時にオンオフする。従って、両スイッチＳＷ１，ＳＷ１ａのそれぞれに流れる電流量の合計値が、負荷に供給する電流の最大値となるように設定されている。
【００２１】
スイッチ回路１１に含まれるスイッチＳＷ１，ＳＷ１ａは、スイッチＳＷ１を主たるスイッチとしたとき、スイッチＳＷ１ａはおおむねスイッチＳＷ１の半分以下の素子サイズに設計される。例えば、スイッチＳＷ１ａのサイズをスイッチＳＷ１の１／４とすると、スイッチＳＷ１をオフ固定した場合、スイッチＳＷ１ａのみのオンオフ制御で駆動できる電流は、両スイッチＳＷ１，ＳＷ１ａを同時にオンオフ制御したときに駆動できる電流のおおむね１／５となる。
【００２２】
この時、２つのスイッチＳＷ１，ＳＷ１ａをオンオフする場合の電力と比べて、スイッチＳＷ１ａのみをオンオフする場合に必要な電力は、両スイッチＳＷ１，ＳＷ１ａをともにオンオフする場合に必要な電力の１／５と少なくなり、スイッチの駆動時におけるスイッチング損失が少なくなる。
【００２３】
ＭＯＳトランジスタの駆動能力は、ゲート幅（Ｗ）とゲート長（Ｌ）に対応する。ＭＯＳトランジスタが流す電流量を多くするとき、複数のＭＯＳトランジスタを互いに並列接続し、各ＭＯＳトランジスタのゲートに同一の信号を供給することで、実効的なゲート幅を広くすることが行われる。
【００２４】
上記のスイッチＳＷ１，ＳＷ１ａの構成例では、例えば図３（ａ）に示すように、４：１の素子サイズ比を、図３（ｂ）の素子配置図の通り実現しており、主樽電流をになう第１のスイッチＳＷ１を主スイッチと呼び、駆動能力を小さく設計された第２のスイッチＳＷ１ａを副スイッチと呼ぶ。
【００２５】
図１に示すように、同期整流側のスイッチ回路１２は、互いに並列接続された２つのスイッチＳＷ２，ＳＷ２ａを含む。第１のスイッチＳＷ２はノードＮ１とグランドとの間に接続され、供給される駆動信号ＤＲ２に応答してオンオフする。第２のスイッチＳＷ２ａは第１のスイッチＳＷ２に並列接続され、供給される駆動信号ＤＲ２ａに応答してオンオフする。
【００２６】
第１のスイッチＳＷ２は例えばＮチャネルＭＯＳトランジスタであり、Ｈレベルの駆動信号ＤＲ２に応答してオンし、Ｌレベルの駆動信号ＤＲ２に応答してオフする。第２のスイッチＳＷ２ａは例えばＮチャネルＭＯＳトランジスタであり、Ｈレベルの駆動信号ＤＲ２ａに応答してオンし、Ｌレベルの駆動信号ＤＲ２ａに応答してオフする。
【００２７】
同期整流側のスイッチ回路１２には、負荷に応じた電流が流れる。このため、このスイッチ回路１２は、メイン側のスイッチ回路１１と同様に構成されている。このため、スイッチ回路１１に含まれる第１のスイッチＳＷ２を主スイッチと呼び、第２のスイッチＳＷ２ａを副スイッチと呼ぶ。なお、スイッチ回路１２は、スイッチ回路１１と同様であるため、構成例を示す図面及び説明を省略する。
【００２８】
メイン側のスイッチ回路１１の両端子は、電流センスアンプ１３の入力端子にそれぞれ接続されている。詳しくは、電流センスアンプ１３の非反転入力端子はスイッチ回路１１の入力端子Ｐｉに接続され、電流センスアンプ１３の反転入力端子は、スイッチ回路１１の出力側端子Ｎ１に接続される。
【００２９】
電流センスアンプ１３は、スイッチ回路１１（スイッチＳＷ１，ＳＷ１ａ）のオン抵抗値と、コイルＬ１に流れる電流量に応じた電圧を増幅した検出電圧Ｖｓを出力する。
電流センスアンプ１３から出力される検出電圧Ｖｓは、ＰＷＭコンパレータ１４の非反転入力端子に入力される。ＰＷＭコンパレータ１４の反転入力端子には、誤差増幅器１５から出力される誤差電圧Ｖｅが入力される。誤差増幅器１５の反転入力端子は出力端子Ｐｏに接続され、出力電圧Ｖｏｕｔが入力される。誤差増幅器１５の非反転入力端子は基準電源Ｅ１に接続され、基準電圧Ｖｒ１が入力される。
【００３０】
誤差増幅器１５は、基準電圧Ｖｒ１と出力電圧Ｖｏｕｔの差電圧を増幅した電圧（誤差電圧）Ｖｅを出力する。この基準電圧Ｖｒ１は、出力電圧Ｖｏｕｔを制御する目標に応じた電圧である。つまり、スイッチング電源回路は、出力電圧Ｖｏｕｔを目標電圧である基準電圧Ｖｒ１に近づけるように動作する。
【００３１】
ＰＷＭコンパレータ１４は、検出電圧Ｖｓと誤差電圧Ｖｅとを比較し、その比較結果に応じたレベルの制御信号Ｓｐをスイッチ制御回路１６に出力する。本実施形態において、ＰＷＭコンパレータ１４は、検出電圧Ｖｓが誤差電圧Ｖｅより高い場合にＨレベルの制御信号Ｓｐを出力し、検出電圧Ｖｓが誤差電圧Ｖｅより低い場合にＬレベルの制御信号Ｓｐを出力する。
【００３２】
スイッチ回路１２の両端子は、ゼロクロスコンパレータ１７の入力端子にそれぞれ接続されている。詳しくは、ゼロクロスコンパレータ１７の非反転入力端子はスイッチ回路１２の高電位側の端子、つまりノードＮ１の電圧が入力される。ゼロクロスコンパレータ１７の反転入力端子はスイッチ回路１２の低電位側の端子、つまりグランドに接続されている。
【００３３】
ゼロクロスコンパレータ１７は、スイッチ回路１２の両端子電圧を互いに比較し、その比較結果に応じた検出信号Ｓ０ｘをスイッチ制御回路１６に出力する。詳しくは、ゼロクロスコンパレータ１７は、ノードＮ１の電位がグランドレベルより高いときにＨレベルの検出信号Ｓ０ｘを出力し、ノードＮ１の電位がグランドレベルより低いときにＬレベルの検出信号Ｓ０ｘを出力する。
【００３４】
コイルＬ１の入力側端子における電圧、即ちノードＮ１の電圧ＶN1は、メイン側のスイッチ回路１１及び同期整流側のスイッチ回路１２の状態と、負荷に流れる電流量に応じて変化する。
【００３５】
メイン側のスイッチ回路１１がオンしているとき、ノードＮ１の電圧ＶN1は、入力電圧Ｖｉｎに近い電圧となっている。
メイン側のスイッチ回路１１がオフされ、同期整流側のスイッチ回路１２がオンされると、ノードＮ１の電圧ＶN1はグランドレベルより低くなり、コイルＬ１に蓄積されたエネルギーの減少に従って上昇し、コイル電流ＩＬが減少する。
【００３６】
負荷に供給する電流量が少ないとき、例えば、発振器１８のクロック信号（発振信号）Ｓｃが入力され、次のクロック信号Ｓｃが入力されるまでコイル電流が流れている状態において、コイル電流ＩＬの最大振幅値（Peak to Peak value：Ｐ−Ｐ値）の半分（１／２）よりも負荷電流が少ないときを軽負荷時とし、負荷電流が最大振幅値の半分以上のときを通常動作時とする。
【００３７】
通常動作時では、負荷に電流が継続的に供給され、同期整流側のスイッチ回路１２がオンしているとき、ノードＮ１の電圧ＶN1はグランドレベルより低い。
一方、軽負荷時では、コイル電流ＩＬが０（ゼロ）よりも小さくなる、即ち逆流が発生するため、ノードＮ１の電圧ＶN1は、同期整流側のスイッチ回路１２がオンしている期間に、グランドレベル（０Ｖ）よりも高くなる。即ち、ノードＮ１の電圧波形が、グランドレベルを示す電圧波形と交差（クロス）する。この交差することをゼロクロス（０クロス）と呼ぶ。
【００３８】
スイッチ制御回路１６は、上記の制御信号Ｓｐと検出信号Ｓ０ｘが入力されるとともに、発振器１８からクロック信号Ｓｃが入力される。発振器１８は、一定の周期でＨレベルとなるパルス信号をクロック信号Ｓｃとして出力する。スイッチ制御回路１６は、各信号Ｓｐ，Ｓ０ｘ，Ｓｃに基づいて、メイン側のスイッチ回路１１のスイッチＳＷ１，ＳＷ１ａと同期整流側のスイッチ回路１２のスイッチＳＷ２，ＳＷ２ａをそれぞれ駆動する駆動信号ＤＲ１，ＤＲ１ａ，ＤＲ２，ＤＲ２ａを生成する。
【００３９】
また、電流センスアンプ１３から出力される検出電圧Ｖｓは、過電流検出コンパレータ１９の非反転入力端子に入力される。コンパレータ１９の反転入力端子には、基準電源Ｅ２が接続され、基準電圧Ｖｒ２が入力される。基準電圧Ｖｒ２は、コイルＬ１に流すことが可能な最大電流（規定値）に応じて設定されている。過電流検出コンパレータ１９は、検出電圧Ｖｓと基準電圧Ｖｒ２とを比較し、その比較結果に応じた過電流検出信号Ｓｏｖを出力する。本実施形態の過電流検出コンパレータ１９は、検出電圧Ｖｓが基準電圧Ｖｒ２より高いときにＨレベルの検出信号Ｓｏｖを出力し、検出電圧Ｖｓが基準電圧Ｖｒ２より低いときにＬレベルの検出信号Ｓｏｖを出力する。
【００４０】
図２に示すように、スイッチ制御回路１６は、ＯＲ回路２１，２２、フリップフロップ回路（ＦＦ回路）２３〜２５、ＡＮＤ回路２６〜２９、インバータ回路３０を含む。
上記の制御信号ＳｐはＯＲ回路２１に入力される。このＯＲ回路２１には、信号Ｓ２１が入力される。ＯＲ回路２１は、制御信号Ｓｐと信号Ｓ２１に基づく信号Ｓ２２をＦＦ回路２３に出力する。
【００４１】
ＦＦ回路２３はＲＳ−ＦＦであり、リセット端子Ｒに信号Ｓ２２が入力され、セット端子Ｓにクロック信号Ｓｃが入力され、反転出力端子ＸＱから信号Ｓ２３ｘを出力する。ＦＦ回路２３は、Ｈレベルのクロック信号Ｓｃに応答してＬレベルの信号Ｓ２３ｘを出力し、Ｈレベルの信号Ｓ２２に応答してＨレベルの信号Ｓ２３ｘを出力する。この信号Ｓ２３ｘは、駆動信号ＤＲ１ａとして出力される。また信号Ｓ２３ｘは、ＯＲ回路２２とＡＮＤ回路２６〜２８に入力される。駆動信号ＤＲ１ａは、メイン側スイッチ回路１１の副スイッチＳＷ１ａ（図１参照）に供給される。
【００４２】
上記の検出信号Ｓ０ｘはＡＮＤ回路２６に入力される。ＡＮＤ回路２６は、信号Ｓ２３ｘと検出信号Ｓ０ｘに基づく信号Ｓ２４をＦＦ回路２４に出力する。
ＦＦ回路２４はＲＳ−ＦＦであり、リセット端子Ｒにクロック信号Ｓｃが入力され、セット端子Ｓに信号Ｓ２４が入力され、出力端子Ｑから信号Ｓ２５をＦＦ回路２５に出力する。ＦＦ回路２５は、Ｈレベルのクロック信号Ｓｃに応答してＬレベルの信号Ｓ２５を出力し、Ｈレベルの信号Ｓ２４に応答してＨレベルの信号Ｓ２５を出力する。
【００４３】
ＦＦ回路２５はＤ−ＦＦであり、入力端子Ｄに信号Ｓ２５が入力され、クロック端子ＣＫにクロック信号Ｓｃが入力される。ＦＦ回路２５は、クロック信号Ｓｃの立上がりエッジに同期して信号Ｓ２５のレベルと等しいレベルの信号Ｓ２６を出力端子Ｑから出力するとともに、信号Ｓ２６と相補な信号Ｓ２６ｘを反転出力端子ＸＱから出力する。
【００４４】
ＦＦ回路２５の出力信号Ｓ２６はＯＲ回路２２に入力される。ＯＲ回路２２は、ＦＦ回路２３から出力される信号Ｓ２３ｘと信号Ｓ２６に応じたレベルの駆動信号ＤＲ１を出力する。この駆動信号ＤＲ１は、メイン側スイッチ回路１１の主スイッチＳＷ１（図１参照）に供給される。
【００４５】
ＦＦ回路２５の出力信号Ｓ２６ｘはＡＮＤ回路２７に入力される。ＡＮＤ回路２７にはインバータ回路３０の出力信号Ｓ２７が入力される。インバータ回路３０は、検出信号Ｓ０ｘを論理反転したレベルの信号Ｓ２７を出力する。ＡＮＤ回路２７は、信号Ｓ２７と、ＦＦ回路２３の出力信号Ｓ２３ｘと、ＦＦ回路２５の出力信号Ｓ２６ｘとに応じたレベルの駆動信号ＤＲ２を出力する。この駆動信号ＤＲ２は、同期整流側スイッチ回路１２の主スイッチＳＷ２（図１参照）に供給される。
【００４６】
インバータ回路３０の出力信号Ｓ２７はＡＮＤ回路２８に入力される。ＡＮＤ回路２８は、信号Ｓ２７と、ＦＦ回路２３の出力信号Ｓ２３ｘとに応じたレベルの駆動信号ＤＲ２ａを出力する。この駆動信号ＤＲ２ａは、同期整流側スイッチ回路１２の副スイッチＳＷ２ａ（図１参照）に供給される。
【００４７】
また、ＦＦ回路２５の出力信号Ｓ２６ｘはＡＮＤ回路２９に入力される。このＡＮＤ回路２９には、過電流検出信号Ｓｏｖが入力される。ＡＮＤ回路２９は、信号Ｓ２６ｘと過電流検出信号Ｓｏｖに応じた信号Ｓ２１をＯＲ回路２１に出力する。
【００４８】
次に、上記のように構成されたスイッチ制御回路１６の動作を説明する。
先ず、通常動作を説明する。
スイッチ制御回路１６は、クロック信号ＳｃによりＦＦ回路２３はＬレベルの信号Ｓ２３ｘを出力する。この信号Ｓ２３ｘが駆動信号ＤＲ１ａとして図１に示す副スイッチＳＷ１ａに供給され、副スイッチＳＷ１ａがオンする。このとき、ＦＦ回路２５はＬレベルの信号Ｓ２６を出力するとともにＨレベルの信号Ｓ２６ｘを出力する。従って、ＯＲ回路２２からＨレベルの駆動信号ＤＲ１が図１に示す主スイッチＳＷ１に供給され、主スイッチＳＷ１がオンする。つまり、メイン側のスイッチ回路１１がオンする。
【００４９】
更に、Ｌレベルの信号Ｓ２３ｘに基づいてＡＮＤ回路２７，２８からＬレベルの駆動信号ＤＲ２，ＤＲ２ａが図１に示すスイッチＳＷ２，ＳＷ２ａにそれぞれ供給され、両スイッチＳＷ２，ＳＷ２ａがオフする。つまり、同期整流側のスイッチ回路１２がオフする。
【００５０】
次に、制御信号ＳｐによりＦＦ回路２３はＨレベルの信号Ｓ２３ｘを出力する。従って、図１の副スイッチＳＷ１ａはオフする。また、ＯＲ回路２２はＨレベルの駆動信号ＤＲ１を出力し、図１の主スイッチＳＷ１がオフする。つまり、メイン側のスイッチ回路１１がオフする。
【００５１】
すると、ノードＮ１の電圧ＶN1がグランドレベルより低くなるため、ゼロクロスコンパレータ１７はＬレベルの検出信号Ｓ０ｘを出力する。そして、図２のＦＦ回路２５はＨレベルの信号Ｓ２６ｘを出力している。従って、ＡＮＤ回路２７，２８からＨレベルの駆動信号ＤＲ２，ＤＲ２ａが図１のスイッチＳＷ２，ＳＷ２ａにそれぞれ供給され、両スイッチＳＷ２，ＳＷ２ａがオンする。つまり、同期整流側のスイッチ回路１２がオンする。
【００５２】
上記のクロック信号Ｓｃは、図１の発振器１８から一定の周期毎に出力される。そして、クロック信号Ｓｃに基づいて、メイン側のスイッチ回路１１がオンし、同期整流側のスイッチ回路１２がオフする。即ち、メイン側のスイッチ回路１１は、クロック信号Ｓｃの周期（サイクル）でオンする。そして、スイッチ回路１１をオンしてから次にスイッチ回路をオンするまでの期間が１つのスイッチングサイクルである。
【００５３】
次に、軽負荷時の動作を説明する。
今、図に示す同期整流側のスイッチ回路１２がオンしている。つまり、図１に示すメイン側のスイッチＳＷ１，ＳＷ１ａはＨレベルの駆動信号ＤＲ１，ＤＲ１ａに応答してオフしている。また、ＡＮＤ回路２７，２８は、Ｈレベルの駆動信号ＤＲ２，ＤＲ２ａをそれぞれ出力している。
【００５４】
このとき、コイル電流ＩＬが減少し、ほぼ０となるゼロクロスを検出すると、図１のゼロクロスコンパレータ１７はＨレベルの検出信号Ｓ０ｘを出力する。すると、図２のインバータ回路３０からＬレベルの信号Ｓ２７がＡＮＤ回路２７，２８に入力され、ＡＮＤ回路２７，２８はＬレベルの駆動信号ＤＲ２，ＤＲ２ａをそれぞれ出力する。その結果、主スイッチＳＷ２及び副スイッチＳＷ２ａが直ちにオフし、逆流を阻止する。そして、図２のＦＦ回路２３はＨレベルの信号Ｓ２３ｘを出力しているため、ＡＮＤ回路２６はＨレベルの信号Ｓ２４を出力し、ＦＦ回路２４はＨレベルの信号Ｓ２５を出力する。
【００５５】
次にクロック信号Ｓｃが入力されると、ＦＦ回路２３からＬレベルの信号Ｓ２３ｘ、つまり駆動信号ＤＲ１ａが図１の副スイッチＳＷ１ａに供給される。このとき、ＦＦ回路２５は入力端子Ｄに入力されるＨレベルの信号Ｓ２５によりＨレベルの信号Ｓ２６を出力するとともにＬレベルの信号Ｓ２６ｘを出力する。この信号Ｓ２６によりＯＲ回路２２からＨレベルの駆動信号ＤＲ１が図１の主スイッチＳＷ１に継続して供給される。従って、主スイッチＳＷ１はオフ状態を維持し、副スイッチＳＷ１ａのみがオンする。つまり、ゼロクロスを検出する、即ち軽負荷を検出すると、その検出時の次のスイッチングサイクルにおいて、メイン側スイッチ回路１１の主スイッチＳＷ１のオン駆動が禁止される。
【００５６】
次に制御信号Ｓｐが入力されると、ＦＦ回路２３からＨレベルの信号Ｓ２３ｘ（駆動信号ＤＲ１ａ）が図１の副スイッチＳＷ１ａに供給され、副スイッチＳＷ１ａがオフする。
すると、ノードＮ１の電圧ＶN1がグランドレベルより低くなるため、ゼロクロスコンパレータ１７はＬレベルの検出信号Ｓ０ｘを出力する。すると、図２のＡＮＤ回路２８にはインバータ回路３０からＨレベルの信号Ｓ２７が入力される。また、ＡＮＤ回路２８には、ＦＦ回路２３からＨレベルの信号Ｓ２３ｘが入力される。従って、ＡＮＤ回路２８はＨレベルの駆動信号ＤＲ２ａを出力する。一方、ＦＦ回路２５はＬレベルの信号Ｓ２６ｘを出力している。従って、ＡＮＤ回路２７はＬレベルの駆動信号ＤＲ２を出力する。
【００５７】
従って、図１の主スイッチＳＷ２にはＬレベルの駆動信号ＤＲ２が供給され、副スイッチＳＷ２ａにはＨレベルの駆動信号ＤＲ２ａが供給される。これにより、主スイッチＳＷ２はオフ状態を継続し、副スイッチＳＷ２ａがのみオンする。つまり、ゼロクロスを検出する、即ち軽負荷を検出すると、その検出時の次のスイッチングサイクルにおいて、同期整流側スイッチ回路１２の主スイッチＳＷ２のオン駆動が禁止される。
【００５８】
図１に示すように、同期整流側の副スイッチＳＷ２ａがオンすると、この副スイッチＳＷ２ａを介してグランドからコイルＬ１に向って電流が流れ、負荷に電流が供給される。軽負荷の場合、コイル電流ＩＬは副スイッチＳＷ２ａをオンしたときの電流量からエネルギーの放出に従って減少し、ノードＮ１の電圧ＶN1は上昇する。
【００５９】
次にクロック信号Ｓｃが入力されるまでにゼロクロスコンパレータ１７がゼロクロスを検出すると、上記の動作が繰り返され、主スイッチＳＷ１，ＳＷ２がオフ状態とされる。即ち、軽負荷のとき、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２は、主スイッチＳＷ１，ＳＷ２の駆動がそれぞれ禁止され、副スイッチＳＷ１ａ，ＳＷ２ａのみがそれぞれオンオフ駆動される。
【００６０】
一方、次にクロック信号Ｓｃが入力されるまでにゼロクロスコンパレータ１７がゼロクロスを検出しない場合、そのクロック信号Ｓｃによって図２のＦＦ回路２４がＬレベルの信号Ｓ２５を出力するため、ＦＦ回路２５はＬレベルの信号Ｓ２６とＨレベルの信号Ｓ２６ｘを出力する。つまり、上記の通常動作時の動作に戻る。
【００６１】
上記したように、主スイッチＳＷ１，ＳＷ２は、副スイッチＳＷ１ａ，ＳＷ２ａよりも多くの電流を流すように形成されている。従って、主スイッチＳＷ１，ＳＷ２及び副スイッチＳＷ１ａ，ＳＷ２ａをオンオフ駆動する場合と比べて、副スイッチＳＷ１ａ，ＳＷ２ａのみをオンオフ駆動する場合は、そのオンオフ駆動するためにゲートに供給する電流量が少ない。つまり、軽負荷時には、通常動作時よりもスイッチング損失が少なくなる。
【００６２】
図１に示すゼロクロスコンパレータ１７は、ノードＮ１の電圧ＶN1とグランドレベルとを比較し、その比較結果に応じてＨレベル又はＬレベルの検出信号Ｓ０ｘを出力する。ノードＮ１の電圧ＶN1は、スイッチ回路１２に流れる電流量と、スイッチ回路１２の両端子間の抵抗値、に応じた値となる。
【００６３】
スイッチ回路１２は互いに並列接続された主スイッチＳＷ２と副スイッチＳＷ２ａを含み、通常動作時には両スイッチＳＷ２，ＳＷ２ａが同時にオンオフ駆動され、軽負荷時には主スイッチＳＷ１はオフされ副スイッチＳＷ２ａのみがオンオフ駆動される。従って、スイッチ回路１２の両端子間の抵抗値は、通常動作時に両スイッチＳＷ２，ＳＷ２ａのオン抵抗値の合成値となり、軽負荷時には副スイッチＳＷ２ａのみのオン抵抗値となる。
【００６４】
ゼロクロスコンパレータ１７は、逆流を防止するために、グランドレベルよりわずかに低い電圧（例えば−０．０１Ｖ）（しきい値電圧）よりもノードＮ１の電圧ＶN1が高くなるとＨレベルの検出信号Ｓ０ｘを出力するように設定されている。即ち、上記のゼロクロス検出は、実際の逆流を検出するものではなく、逆流する状態に近づくのを検出している。
【００６５】
図５（ａ）（ｂ）はコイル電流ＩＬとノードＮ１の電圧ＶN1の変化を示し、図５（ａ）は両スイッチＳＷ２，ＳＷ２ａをオンオフ制御したときの波形図、図５（ｂ）は副スイッチＳＷ２ａのみをオンオフ制御したときの波形図である。
【００６６】
時刻ｔ１において図１のメイン側スイッチ回路１１がオフすると、電圧ＶN1がグランドレベル（０Ｖ）より低くなる。すると、図１の同期整流側スイッチ回路１２がオンする。そして、コイル電流ＩＬは減少し、電圧ＶN1が上昇する。
【００６７】
図１のゼロクロスコンパレータ１７は、電圧ＶN1がしきい値電圧より高くなると、Ｈレベルの検出信号Ｓ０ｘ（図２参照）を出力し、同期整流側のスイッチ回路１２がオフする（時刻ｔ２）。図５（ｂ）では、スイッチＳＷ２ａのみがオンするためオン抵抗値が高く、時刻ｔ２におけるコイル電流ＩＬが少なくなり、コイル電流ＩＬがより０に近いときの検出信号Ｓ０ｘを出力する、つまり検出精度を高くすることができる。
【００６８】
同期整流側のスイッチ回路１２がオフされると、ノードＮ１の電圧ＶN1は、両スイッチＳＷ２，ＳＷ２ａの寄生ダイオードの順方向電圧に応じた電圧まで低下する。そして、コイル電流ＩＬが０になると（時刻ｔ３）、ノードＮ１の電圧ＶN1はグランドレベルとなる。
【００６９】
整流動作における損失は、通常動作では、コイル電流ＩＬとスイッチ回路１２の両端子間の電位差、即ちノードＮ１の電圧ＶN1の積の値となり、両スイッチＳＷ２，ＳＷ２ａを同時にオンすることにより、損失を低減する。コイル電流が０となる軽負荷時は、時刻ｔ２−ｔ３の期間の電圧降下が、スイッチＳＷ２ａがオンしている場合の電圧降下より圧倒的に大きいため、検出精度を高くすることにより、時刻ｔ２−ｔ３の期間を短縮し、損失が低減される。
【００７０】
なお、通常動作状態での第一の動作状態において、過電流が発生すると、過電流検出コンパレータ１９からＨレベルの過電流検出信号Ｓｏｖが出力され、駆動信号ＤＲ１，ＤＲ１ａがＨレベルとなり、第二の状態となる。この結果、メイン側のスイッチ回路１１のオン時間が制限され、過電流保護が行われる。過電流時においては、比較的大きな検出電圧Ｖｓが得られるが、軽負荷でゼロクロスが発生するときには、電流センスアンプ１３の検出感度を高くすることが好ましい。
【００７１】
電流センスアンプの回路例を図４に示す。
電流センスアンプ１３は、トランジスタＴ１，Ｔ１ａ，Ｔ２〜Ｔ４、抵抗Ｒ１、定電流源ＣＣ１，ＣＣ２を含む。ここでは、スイッチＳＷ１，ＳＷ１ａに対する接続を、ＭＯＳトランジスタの端子名を用いて説明する。トランジスタＴ１，Ｔ１ａはＰチャネルＭＯＳトランジスタであり、ソースとドレインが互いに接続されている。また、両トランジスタＴ１，Ｔ１ａのソースはスイッチＳＷ１，ＳＷ１ａのソースに接続されている。トランジスタＴ１のゲートは主スイッチＳＷ１のゲートに接続され、トランジスタＴ１ａのゲートは副スイッチＳＷ１ａのゲートに接続されている。従って、トランジスタＴ１は、主スイッチＳＷ１とともにオンオフする。また、トランジスタＴ１ａは、副スイッチＳＷ１ａとともにオンオフする。
【００７２】
トランジスタＴ１はトランジスタＴ１ａの整数倍の大きさに形成されており、軽負荷時の電流検出精度の設定により決定される。ここでは、同一サイズとする。主スイッチＳＷ１と副スイッチＳＷ１ａは、トランジスタＴ１のサイズの整数倍の大きさ、つまり同じゲート電圧に対して整数倍の電流を流すように形成されている。例えば、トランジスタＴ１，Ｔ１ａのサイズを「ｘ１」とすると、主スイッチＳＷ１のサイズは「ｘ９００」、副スイッチＳＷ１ａのサイズは「ｘ１００」に設定されている。
【００７３】
主スイッチＳＷ１及び副スイッチＳＷ１ａのドレインはＰチャネルＭＯＳトランジスタＴ２のソースに接続されている。トランジスタＴ２はドレインとゲートが互いに接続され、そのドレインは定電流源ＣＣ１を介してグランドに接続されている。
【００７４】
トランジスタＴ２のゲートはトランジスタＴ３のゲートに接続されている。トランジスタＴ３はＰチャネルＭＯＳトランジスタであり、ソースはトランジスタＴ１，Ｔ１ａのドレインに接続され、ドレインは定電流源ＣＣ２を介してグランドに接続されている。定電流源ＣＣ２は、トランジスタＴ２に接続された定電流源ＣＣ１と同量の電流を流すように構成されている。トランジスタＴ３はトランジスタＴ２と同じ大きさに形成されている。そして、トランジスタＴ２とトランジスタＴ３はカレントミラー回路を構成する。
【００７５】
トランジスタＴ３と定電流源ＣＣ２との間の接続点（ノード）はトランジスタＴ４のゲートに接続されている。トランジスタＴ４はＮチャネルＭＯＳトランジスタであり、ドレインはトランジスタＴ３のソースに接続され、ソースは抵抗Ｒ１を介してグランドに接続されている。そして、トランジスタＴ４と抵抗Ｒ１との間の接続点から検出電圧Ｖｓが出力される。
【００７６】
トランジスタＴ２のドレインとトランジスタＴ３のドレインには同じ値の電流を流す定電流源ＣＣ１，ＣＣ２がそれぞれ接続されている。通常動作では、トランジスタＴ４を介して抵抗Ｒ１に流れる電流が定電流源ＣＣ１，ＣＣ２の電流値より大きく設定されているため、トランジスタＴ１，Ｔ１ａの飽和電圧が主スイッチＳＷ１及び副スイッチＳＷ１ａの飽和電圧と同じとなるように、トランジスタＴ４の帰還回路が働く。その結果、トランジスタＴ４には、コイル電流ＩＬと比例したソース電流が流れる。詳しくは、スイッチ回路１１に含まれるオンしたスイッチとトランジスタＴ１，Ｔ１ａのサイズ比に応じた電流が流れる。
【００７７】
例えば、主スイッチＳＷ１と副スイッチＳＷ１ａがオンしたとき（通常動作時）、トランジスタＴ１とトランジスタＴ１ａがオンする。従って、トランジスタＴ１，Ｔ１ａのサイズと主スイッチＳＷ１及び副スイッチＳＷ１ａのサイズ比は２：１０００となり、トランジスタＴ４にコイル電流ＩＬの２／１０００のソース電流が流れる。また、副スイッチＳＷ１ａのみがオンしたとき（軽負荷時）、トランジスタＴ１ａのみがオンする。従って、トランジスタＴ１ａのサイズと副スイッチＳＷ１ａのサイズ比は１：１００となり、トランジスタＴ４にコイル電流ＩＬの１／１００のソース電流が流れる。
【００７８】
抵抗Ｒ１には、トランジスタＴ４のソース電流が流れる。検出電圧Ｖｓは、抵抗Ｒ１の抵抗値と、トランジスタＴ４のソース電流の値との積となる。そして、軽負荷時に抵抗Ｒ１に流れる電流量は、通常動作時の同一のコイル電流ＩＬの時と比較すると５倍となる。つまり、軽負荷時における電流センスアンプ１３の検出感度を通常動作時の５倍とすることができる。
【００７９】
検出電圧Ｖｓの変化量が大きくなると、その検出電圧Ｖｓと誤差電圧Ｖｅとを比較するＰＷＭコンパレータ１４において、制御信号Ｓｐのレベルを変更するタイミングのずれが少なくなる。従って、メイン側のスイッチ回路１１のオフタイミング（同期整流側のスイッチ回路１２のオンタイミング）のずれを抑制することができる。
【００８０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スイッチ制御回路１６は、クロック信号Ｓｃと、コンパレータ１４の出力信号Ｓｐに基づいて、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２を相補的にオンオフする。そして、スイッチ制御回路１６は、同期整流側のスイッチ回路１２に接続されたゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、スイッチ回路１２がオンしている放電サイクル中にゼロクロスが発生するとき、即ち軽負荷時にメイン側のスイッチ回路１１に含まれる主スイッチＳＷ１をオフ固定し、副スイッチＳＷ１ａのみをオンオフ制御するようにした。その結果、スイッチの駆動におけるスイッチング損失を低減する、即ち軽負荷時における効率低下を抑制することができる。
【００８１】
（２）スイッチ制御回路１６は、ゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、ゼロクロスを検出した次のスイッチングサイクルから、同期整流側のスイッチ回路１２に含まれる主スイッチＳＷ２をオフ固定し、副スイッチＳＷ２ａのみをオンオフ制御するようにした。副スイッチＳＷ２ａのオン抵抗値は、主スイッチＳＷ２のオン抵抗値と副スイッチＳＷ２ａのオン抵抗値の合成値よりも大きい。このため、副スイッチＳＷ２ａのみをオンしたときの両端子間電圧は、両スイッチＳＷ２，ＳＷ２ａをオンしたときの端子間電圧よりも大きくなる。従って、副スイッチＳＷ２ａの両端子間電圧に基づいてゼロクロスを精度良く検出することができる。
【００８２】
（３）副スイッチＳＷ２ａのみをオンオフ制御することにより、ゼロクロス検出は、コイル電流ＩＬがほぼゼロのときに検出信号Ｓ０ｘを出力する。整流動作において、コイル電流ＩＬが多いほど、損失が大きくなる。従って、副スイッチＳＷ２ａのみをオンすることにより、両スイッチＳＷ２，ＳＷ２ａを同時にオンする場合と比べて、損失を低減することができる。
【００８３】
（４）スイッチ制御回路１６は、メイン側のスイッチ回路１２をオンするための駆動信号を出力するＦＦ回路２３の出力信号Ｓ２３ｘと、検出信号Ｓ０ｘが入力されるＡＮＤ回路２６と、クロック信号Ｓｃによりリセットし、ＡＮＤ回路２６の出力信号Ｓ２４によりセットするＦＦ回路２４とを含む。更に、スイッチ制御回路１６は、ＦＦ回路２４の出力信号を、クロック信号ＳｃによりラッチするＦＦ回路２５を含み、そのＦＦ回路２５の出力信号により主スイッチＳＷ１，ＳＷ２をオフ固定するようにした。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１，ＳＷ２の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【００８４】
（第二実施形態）
以下、第二実施形態を説明する。
なお、本実施形態において、第一実施形態と同じ部材については同じ符号を付し、それらの説明の全て又は一部を省略する。
【００８５】
図６に示すように、本実施形態のスイッチング電源回路は、第１のスイッチ回路１１と第２のスイッチ回路３２を含み、両スイッチ回路１１，３２は入力端子Ｐｉとグランドとの間に直列に接続されている。第１のスイッチ回路１１と第２のスイッチ回路３２との間の接続点（ノードＮ１）はコイルＬ１を介して出力端子Ｐｏに接続されている。
【００８６】
第２のスイッチ回路３２はスイッチＳＷ１２とダイオードを含み、スイッチＳＷ１２とダイオード（整流素子）Ｄ１は互いに並列に接続されている。スイッチＳＷ１２は例えばＮチャネルＭＯＳトランジスタであり、このＭＯＳトランジスタのソースがグランドに接続され、ドレインがコイルＬ１に接続され、ゲートに駆動信号ＤＲ２が供給される。ダイオードＤ１は、コイルＬ１からグランドに向う電流（以下、逆流という）を防止するように接続されている。つまり、ダイオードＤ１のアノードはグランドに接続され、ダイオードＤ１のカソードはコイルＬ１（ノードＮ１）に接続されている。
【００８７】
スイッチＳＷ１２の電気的特性は、通常動作（ＣＣＭ）においてグランドからコイルＬ１に向って流れる電流に応じて設定され、スイッチ制御回路３６から供給される駆動信号ＤＲ２に応答してオンオフする。
【００８８】
スイッチ制御回路３６は、第一実施形態のスイッチ制御回路１６と同様に、駆動信号ＤＲ１，ＤＲ１ａを生成する。駆動信号ＤＲ１，ＤＲ１ａは、第１のスイッチ回路１１に含まれるスイッチＳＷ１，ＳＷ１ａにそれぞれ供給される。従って、通常動作（ＣＣＭ）において、主スイッチＳＷ１と副スイッチＳＷ１ａがオンオフし、軽負荷時（ＤＣＭ）において、主スイッチＳＷ１はオフし、副スイッチＳＷ１ａがオンオフする。このため、軽負荷時において、第１のスイッチ回路１１をオンオフ制御する際のスイッチング損失を低減することができる。
【００８９】
また、スイッチ制御回路３６は、第一実施形態のスイッチ制御回路１６と同様に、駆動信号ＤＲ２を生成する。駆動信号ＤＲ２は、第２のスイッチ回路３２に含まれるスイッチＳＷ１２に供給される。従って、通常動作（ＣＣＭ）において、スイッチＳＷ１２は駆動信号ＤＲ２に応答してオンオフする。つまり、本実施形態のスイッチング電源回路は、通常動作において、同期整流方式の降圧型スイッチング電源回路として動作する。
【００９０】
ゼロクロスコンパレータ１７がゼロクロスを検出すると、スイッチ制御回路３６は、スイッチングサイクルに関係なく、検出信号Ｓ０ｘに応答してＬレベルの駆動信号ＤＲ２を出力し、その駆動信号ＤＲ２に応答してスイッチＳＷ１２がオフする。従って、軽負荷時における逆流を防止し、効率低下を抑制する。
【００９１】
次のスイッチングサイクルにおいて、スイッチ制御回路３６は、駆動信号ＤＲ２をＬレベルに固定して、スイッチＳＷ１２をオフする。そして、第１のスイッチ回路１１（スイッチＳＷ１ａ）をオフすると、ダイオードＤ１を介してグランドからコイルＬ１に向って電流が流れる。つまり、本実施形態のスイッチング電源回路は、軽負荷時に非同期整流方式のスイッチング電源回路として動作する。
【００９２】
ダイオードＤ１の両端子間に生じる電圧は、コイル電流ＩＬが流れているとき約０．７Ｖと高く損失が大きくなるが、コイル電流ＩＬの値自体が小さいため問題とならない。そして、コイル電流ＩＬが小さくなると急速に等価抵抗が高くなり、逆流を阻止する。
【００９３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）同期整流側のスイッチ回路３２は、互いに並列接続されたスイッチＳＷ１２とダイオードＤ１を含み、ゼロクロスを検出したときにスイッチＳＷ１２をオフするようにした。その結果、同期整流側のスイッチ回路３２を駆動する信号を生成するための回路構成が簡略化される。
【００９４】
（２）軽負荷時には、スイッチＳＷ１２をオフし、スイッチＳＷ１２の駆動損失が生じないため、軽負荷時の効率を改善することができる。
（第三実施形態）
以下、第三実施形態を説明する。
【００９５】
なお、本実施形態において、上記各実施形態と同じ部材については同じ符号を付し、それらの説明の全て又は一部を省略する。
本実施形態は、固定クロックが無く、オン時間を設定する単安定マルチバイブレータ回路（mono-stable multivibrator:以下、ＭＭ回路）で制御される、周波数可変型のＰＦＭ方式電源回路への適用例である。
【００９６】
図７に示すように、このスイッチング電源回路は、第１のスイッチ回路４１と第２のスイッチ回路３２を含む。
第１のスイッチ回路４１は入力端子ＰｉとコイルＬ１の入力側端子との間に接続され、第２のスイッチ回路３２はコイルＬ１の入力側端子とグランドとの間に接続されている。
【００９７】
第１のスイッチ回路４１は、互いに並列接続された２つのスイッチＳＷ１１，ＳＷ１１ａを含む。両スイッチＳＷ１１，ＳＷ１１ａは例えばＮチャネルＭＯＳトランジスタである。第１のスイッチＳＷ１１は、第２のスイッチＳＷ１１ａよりも多くの電流を流すように形成されている。つまり、第１のスイッチＳＷ１１が主スイッチであり、第２のスイッチＳＷ１１ａが副スイッチである。両スイッチＳＷ１１，ＳＷ１１ａは、スイッチ制御回路４６から供給される駆動信号ＤＲ１１，ＤＲ１１ａに応答してそれぞれオンオフする。
【００９８】
コイルＬ１の出力側端子はコンパレータ４５の反転入力端子に接続され、その反転入力端子に出力電圧Ｖｏｕｔが入力されている。コンパレータ４５の非反転入力端子は基準電源Ｅ１から基準電圧Ｖｒ１が入力される。
【００９９】
コンパレータ４５は、基準電圧Ｖｒ１と出力電圧Ｖｏｕｔとを比較し、その比較結果に応じた信号（誤差信号）Ｓｅをスイッチ制御回路４６に出力する。コンパレータ４５は、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より低いときにＨレベルの信号Ｓｅを出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より高いときにＬレベルの信号Ｓｅを出力する。この基準電圧Ｖｒ１は、出力電圧Ｖｏｕｔを制御する目標値に応じた電圧である。
【０１００】
スイッチ制御回路４６は、コンパレータ４５の出力信号Ｓｅとゼロクロスコンパレータ１７の出力信号Ｓ０ｘとに基づいて、スイッチ回路４１，３２に含まれるスイッチＳＷ１，ＳＷ１ａ，ＳＷ１２を駆動する駆動信号ＤＲ１１，ＤＲ１１ａ，ＤＲ１２を生成する。
【０１０１】
スイッチ制御回路４６は、ＭＭ回路５１，５２、ＦＦ回路５３，５４、ＡＮＤ回路５５，５６を含む。
コンパレータ４５の出力信号ＳｅはＭＭ回路５１，５２とＦＦ回路５３のクロック端子ＣＫに入力される。ＭＭ回路５１は、Ｈレベルの信号Ｓｅをトリガとして時定数に応じた期間、出力端子ＱからＨレベルとなる駆動信号ＤＲ１１ａを出力するとともに、反転出力端子ＸＱから駆動信号ＤＲ１１ａと相補な信号Ｓ５１ｘを出力する。
【０１０２】
ＭＭ回路５２は、Ｈレベルの信号Ｓｅをトリガとして時定数に応じた期間、出力端子ＱからＨレベルとなる信号Ｓ５２を出力する。ＭＭ回路５２の時定数は、ＭＭ回路５１の時定数の数倍（期待動作周期の２〜３倍）に設定されている。また、このＭＭ回路５２はリトリガラブルの単安定マルチバイブレータであり、Ｈレベルの信号Ｓ５２を出力している間に信号Ｓｅが立上がると、そのタイミングから更に時定数に応じた期間Ｈレベルとなる信号Ｓ５２を出力する。
【０１０３】
ＦＦ回路５３は、クロック端子ＣＫに供給される信号Ｓｅが立上がる毎に、入力端子Ｄに入力される信号Ｓ５２のレベルと等しいレベルの信号Ｓ５３を出力する。従って、信号Ｓｅが立上がる間隔がＭＭ回路５２の時定数により定まる間隔より短い場合、ＦＦ回路５３は継続的にＨレベルの信号Ｓ５３を出力する。
【０１０４】
一方、信号Ｓｅが立上がる間隔がＭＭ回路５２の時定数により定まる間隔より長くなると、時定数による期間の経過後にＬレベルの信号Ｓ５２を出力するため、ＦＦ回路５３はＬレベルの信号Ｓ５３を出力する。
【０１０５】
コンパレータ４５は、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より低くなるとＨレベルの信号Ｓｅを出力し、スイッチ制御回路４６は、Ｈレベルの信号Ｓｅに応答して、ＭＭ回路５１の時定数に応じた期間、Ｈレベルの駆動信号ＤＲ１１ａを出力し、その信号ＤＲ１１ａによりスイッチＳＷ１１ａがオンする。また、信号Ｓｅのパルス間隔がＭＭ回路５２の時定数以下であれば、駆動信号ＤＲ１１ａと信号Ｓ５３が入力されるＡＮＤ回路５５の出力信号ＤＲ１１は、等価な信号でありスイッチＳＷ１１を同時にオンする。信号Ｓｅのパルス間隔がＭＭ回路５２の時定数以下であれば、ＡＮＤ回路５５はＬレベルの信号ＤＲ１１を出力するため、スイッチＳＷ１１はオフを維持する。
【０１０６】
Ｌレベルの駆動信号ＤＲ１１により信号Ｓ５１ｘがＨレベルとなり、駆動信号ＤＲ１１ａによりＦＦ回路５４の出力信号Ｓ５４がＨレベルとなっているため、駆動信号ＤＲ１２がＨレベルとなる。その後、ゼロクロスコンパレータ１７がゼロクロスを検出し、出力信号Ｓ０ｘがＨレベルになるとＦＦ回路５４がリセットされ、駆動信号ＤＲ１２がＬレベルとなる。
【０１０７】
信号Ｓｅのパルス間隔が長くなるのは、軽負荷時（ＤＣＭ）と想定されるため、以上により、軽負荷では、スイッチＳＷ１１がオンすることが無くゲート駆動電力を軽減し、通常負荷では、スイッチＳＷ１１がオンすることにより最大駆動能力が維持される。
【０１０８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＰＦＭ方式のスイッチング電源回路において、コンパレータ４５の出力信号Ｓｅが、ＭＭ回路５２の時定数に応じた期間、入力されなかった場合に、メイン側スイッチ回路４１に含まれる主スイッチＳＷ１１をオフ固定するようにした。その結果、スイッチの駆動時におけるスイッチング損失を低減する、即ち軽負荷時における効率低下を抑制することができる。
【０１０９】
（２）スイッチ制御回路４６は、ＭＭ回路５２の時定数に応じた期間、入力されなかった場合に、メイン側スイッチ回路４１に含まれる主スイッチＳＷ１１をオフ固定する。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１１の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【０１１０】
なお、ＭＭ回路５２を省略し、ゼロクロスコンパレータ１７の出力信号Ｓ０ｘの反転信号をＦＦ回路５３に供給しても同等の効果が得られる。
（第四実施形態）
以下、第四実施形態を説明する。
【０１１１】
図８に示すスイッチング電源回路は、第１〜第４スイッチ回路６１〜６４、コイルＬ１、誤差増幅器６５、コンパレータ６６、発振器６７、制御回路６８、発振器６９を含む。入力電圧Ｖｉｎが供給される入力端子Ｐｉには第１スイッチ回路６１の第１端子（入力側端子）が接続され、第１スイッチ回路６１の第２端子（出力側端子）はコイルＬ１の第１端子に接続されている。コイルＬ１の第２端子は第４スイッチ回路６４の第１端子に接続され、第４スイッチ回路６４の第２端子は出力電圧Ｖｏｕｔを出力する出力端子Ｐｏに接続されている。
【０１１２】
コイルＬ１の第１端子には第２スイッチ回路６２の第１端子が接続され、第２スイッチ回路６２の第２端子はグランドに接続されている。コイルＬ１の第２端子には第３スイッチ回路６３の第１端子が接続され、第３スイッチ回路６３の第２端子はグランドに接続されている。
【０１１３】
第１スイッチ回路６１は互いに並列接続された主スイッチＳＷ１と副スイッチＳＷ１ａを含む。主スイッチＳＷ１と副スイッチＳＷ１ａは例えばＰチャネルＭＯＳトランジスタである。これらのスイッチＳＷ１，ＳＷ１ａは第一実施形態と同様に構成されている。
【０１１４】
第２スイッチ回路６２及び第３スイッチ回路６３は例えばＮチャネルＭＯＳトランジスタである。第４スイッチ回路６４は例えばＰチャネルＭＯＳトランジスタである。
出力電圧Ｖｏｕｔは誤差増幅器６５の反転入力端子に入力されている。誤差増幅器６５の非反転入力端子は基準電源Ｅ１１に接続され、基準電圧Ｖｒ１１が入力される。基準電圧Ｖｒ１１は、出力電圧Ｖｏｕｔを安定化する目標値（目標電圧）に応じて、例えば目標電圧と等しく設定されている。誤差増幅器６５は、出力電圧Ｖｏｕｔと基準電圧Ｖｒ１１との差電圧に応じた誤差電圧Ｖ１を出力する。
【０１１５】
コンパレータ６６の反転入力端子には誤差電圧Ｖ１が入力され、非反転入力端子には発振器６７から出力されるスロープ信号Ｖ２が入力される。発振器６７は、発振器６９から出力されるクロック信号Ｓｃに同期して動作し、鋸歯状のスロープ信号Ｖ２を生成する。コンパレータ６６は、誤差電圧Ｖ１とスロープ信号Ｖ２を比較し、その比較結果に応じた制御信号ＣＰを出力する。
【０１１６】
入力電圧Ｖｉｎはコンパレータ７０の反転入力端子に供給され、コンパレータ７０の非反転入力端子には出力電圧Ｖｏｕｔが入力される。コンパレータ７０は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高いときにＨレベルの信号Ｃｓを出力し、低いときにＬレベルの信号Ｃｓを出力する。この信号Ｃｓは制御回路６８に供給される。
【０１１７】
本実施形態において、信号ＣｓがＨレベルのときに昇圧動作、信号ＣｓがＬレベルのときに降圧動作とし、２つの動作を独立して制御する。
昇圧動作では、クロック信号Ｓｃのパルスが入力されたとき、誤差電圧Ｖ１がスロープ信号Ｖ２より高くなっている第一期間に、スイッチ回路６１，６３がオンとなり、スイッチ回路６２，６４がオフとなり、コイルＬ１の電流が増加し、エネルギーが蓄積される。スロープ信号Ｖ２が上昇して誤差電圧Ｖ１より高くなる第二期間は、スイッチ回路６１，６４がオンとなり、スイッチ回路６２，６３がオフとなり、出力端子Ｐｏから負荷に電流が供給され、コイルＬ１の電流が減少し、エネルギーが放出される。以上の２つの状態を繰り返すことにより、所定の出力電圧Ｖｏｕｔが得られる。
【０１１８】
降圧動作では、クロック信号Ｓｃのパルスが入力されたとき、誤差電圧Ｖ１がスロープ信号Ｖ２より高くなっている第一期間に、スイッチ回路６１，６４がオンとなり、スイッチ回路６２，６３がオフとなり、出力端子Ｐｏから負荷に電流が供給されるとともに、コイルＬ１の電流が増加し、エネルギーが蓄積される。スロープ信号Ｖ２が上昇して誤差電圧Ｖ１より高くなる第二期間に、スイッチ回路６２，６４がオンとなり、スイッチ回路６１，６３がオフとなり、コイルＬ１の電流が減少し、エネルギーが放出され、出力端子Ｐｏから負荷に電流が供給される。以上の２つの状態を繰り返すことにより、所定の出力電圧Ｖｏｕｔが得られる。
【０１１９】
この方式で昇圧動作と降圧動作とを安定に切り換えるためには、スロープ信号Ｖ２が、降圧動作時にその振幅に想到する電圧だけ低くなる必要がある。
以上の昇降圧方式の電源回路において、第１〜第３実施形態と同様、降圧時において、スイッチ回路６２におけるゼロクロスを検出して、スイッチ回路６１のスイッチＳＷ１を停止してもよい。昇圧動作時では、スイッチ回路６１における逆流を検出する必要があるが、逆流検出時にスイッチ回路６１のスイッチＳＷ１を停止してもよい。
【０１２０】
また、昇圧動作時は、出力端子Ｐｏに向かって流れる電流Ｉｏｕｔ以上の電流がスイッチ回路６１に流れるため、その最大電流に応じたスイッチＳＷ１，ＳＷ１ａの素子サイズが設定されている。降圧動作時における出力電流Ｉｏｕｔは、コイル電流ＩＬ以上とならないため、信号ＣｓがＬレベルの場合にスイッチＳＷ１を停止してもよい。この場合、一般に昇降圧型の電源回路にける昇圧比はたかだか２〜３倍であり、スイッチＳＷ１の素子サイズは、スイッチＳＷ１ａの１〜３倍程度となり、スイッチ駆動損失の低減効果は小さくなる。
【０１２１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）昇降圧型のスイッチング電源回路において、制御回路６８は、昇圧制御と降圧制御を切り替え、その制御に応じて、降圧制御の時には第１スイッチ回路６１の主スイッチＳＷ１をオフし、副スイッチＳＷ１ａのみをオンオフ制御するようにした。その結果、スイッチの駆動時におけるスイッチング損失を低減する、即ち降圧制御時における効率低下を抑制することができる。
【０１２２】
（２）制御回路６８は、コンパレータ７０から入力される制御信号Ｃｓに基づいて、第１スイッチ回路６１の主スイッチＳＷ１の状態を固定する。この制御信号Ｃｓは、昇圧制御と降圧制御とを切り替えるための信号であり、制御回路６８は、制御信号ＣＰから図示しない論理回路により主スイッチＳＷ１の状態を固定するようにしている。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【０１２３】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態におけるスイッチ制御回路の構成を適宜変更してもよい。別の例のスイッチ制御回路を図９に従って説明する。
【０１２４】
このスイッチ制御回路８０は、第一実施形態のスイッチ制御回路１６（図２参照）と同様の部材を有しているため、それらの部材については同じ符号を用いて説明する。
スイッチ制御回路８０はパルス検出回路８１を有している。パルス検出回路８１は、インバータ回路８２，８４、ＡＮＤ回路８３，８５、ＦＦ回路８６を含む。制御信号Ｓｐは、ＦＦ回路２３のリセット端子Ｒに入力される。また、制御信号Ｓｐは、インバータ回路８２に入力され、そのインバータ回路８２の出力信号はＡＮＤ回路８３に入力される。このＡＮＤ回路８３にはクロック信号Ｓｃが入力され、ＡＮＤ回路８３の出力信号Ｓｃ１はＦＦ回路２３のセット端子Ｓに入力される。
【０１２５】
また、クロック信号Ｓｃはインバータ回路８４とＡＮＤ回路８５に入力され、インバータ回路８４の出力信号はＡＮＤ回路８５に入力される。ＡＮＤ回路８５は、クロック信号Ｓｃとインバータ回路８４の出力信号に基づいて、クロック信号Ｓｃの立上がりタイミングからインバータ回路８４の遅延時間分のパルス幅の信号Ｓｃ２を出力する。
【０１２６】
ＦＦ回路８６はＲＳ−ＦＦであり、セット端子ＳにＡＮＤ回路８５の出力信号Ｓｃ２が入力され、リセット端子ＲにＦＦ回路２３の出力端子Ｑから出力される信号Ｓ２３が入力される。そして、ＦＦ回路８６の反転出力端子ＸＱから出力される信号Ｓｃ３は、ＡＮＤ回路２７に入力される。ＡＮＤ回路２７には、ＦＦ回路２５の反転出力端子ＸＱから出力される信号Ｓ２６ｘと、ＡＮＤ回路２８から出力される駆動信号ＤＲ２ａが入力される。そして、ＡＮＤ回路２７から駆動信号ＤＲ２が出力される。
【０１２７】
出力電圧Ｖｏｕｔが高くなると、図１の誤差増幅器１５は誤差電圧Ｖｅを低くするため、メイン側のスイッチ回路１１がオンしてからＰＷＭコンパレータ１４がＨレベルの制御信号Ｓｐを出力するまでの期間が短くなる。さらに、出力電圧Ｖｏｕｔが高くなって誤差増幅器１５から出力される誤差電圧Ｖｅが電流センスアンプ１３の出力電圧Ｖｓの最低値より低くなると、ＰＷＭコンパレータ１４はＨレベルの制御信号Ｓｐを継続的に出力する。つまり、スイッチ回路１１，１２をスイッチングするための信号（パルス）が無くなる。
【０１２８】
ここで、ある周期Ｐ１において、出力パルスが発生し、次の周期Ｐ２において出力パルスが発生しない場合を想定する。周期Ｐ１では、スイッチング信号があるため、クロック信号Ｓｃの立ち上がり時に、上記の信号Ｓｐが継続的にＨレベルとなる状態ではない。つまり、信号ＳｐがＬレベルであるため、ＡＮＤ回路８３の出力信号Ｓｃ１は、信号Ｓｃと同じレベルとなり、ＦＦ回路２３がセットされ、信号Ｓ２３ｘがＬレベルとなるのは、先の図２と同様であり、信号Ｓ２３はＨレベルとなる。次に、信号ＳｐがＨレベルとなったときに、信号Ｓ２３はＬレベルとなる。なお、ＦＦ回路２３のリセット条件は、過電流検出信号Ｓｏｖを処理する図２のＯＲ回路２１が無いだけであり、過電流の生じない通常時は、図２と同様であることは明らかである。以上により、周期Ｐ１の動作は、図２と同じであることがわかる。また、ＦＦ回路８６については、クロック信号Ｓｃの立ち上がりパルスである信号Ｓｃ２でセットされるが、信号Ｓ２３が信号Ｓｃによりセットされるため、直ちにリセットされるため、出力信号Ｓｃ３は、ほぼＨレベルであり、瞬時的にＬレベルとなるのは、駆動信号ＤＲ２，ＤＲ２ａがＬれべるとなる信号Ｓｃ立ち上がり後のタイミングであるため影響は生じない。
【０１２９】
次の周期Ｐ２において、出力が生じない条件であり、周期Ｐ１より、継続的に信号ＳｐがＨレベルとなっている。ここで、クロック信号Ｓｃの立ち上がりが入ると、周期Ｐ１と異なり、ＡＮＤ回路８３の出力信号Ｓｃ１はＬレベルに固定となるため、ＦＦ回路２３の出力信号Ｓ２３はセットされず、Ｌレベルを維持する。信号Ｓ２３ｘがＨレベルを維持することも明らかで、駆動信号ＤＲ１，ＤＲ１ａもＨレベルを維持し、クロック信号Ｓｃにより、強制的にオンとならないため、不必要な出力駆動が生じないことがわかる。また、ここまでの説明では、駆動信号ＤＲ２，ＤＲ２ａもゼロクロス検出信号Ｓ０ｘが入らない限り、Ｈレベルを維持している。
【０１３０】
周期Ｐ２において、ＦＦ回路８６の出力信号Ｓｃ３は、クロック信号Ｓｃにより一度Ｌレベルとなり、信号Ｓ２３がＬレベルを維持しているので、信号Ｓｃ３はＨレベルとならない。駆動信号ＤＲ２について、ゼロクロスが生じていない場合であっても、コイル電流が０に近づく状態であり、電流は小さいと推定され、信号Ｓｃ３がＡＮＤ回路２７の出力信号ＤＲ２をＬレベルに固定とするため、この時の同期整流の主スイッチＳＷ２はオフとなり、次のゼロクロス検出の精度を向上させる。
【０１３１】
周期Ｐ２において、ゼロクロスが生じると、図２同様、駆動信号ＤＲ２ａがＬレベルとなり、スイッチＳＷ２ａをオフさせることは言うまでもない。
以上のように、図９の論理回路では、出力電圧が高くなったときに、必要のないスイッチ回路１１のオンを行わず、また、最後のスイッチ回路１１のオンのあった周期の内にゼロクロスが発生しない場合を考慮し、ゼロクロス発生まで、駆動信号ＤＲ２ａのＨレベルを確実に維持している。
【０１３２】
・上記第二実施形態では、ダイオードＤ１をスイッチＳＷ１２に明示的に並列接続したが、ダイオードＤ１を省略してもよい。この場合、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１２に内蔵されたダイオード（寄生ダイオード又はボディ・ダイオードと呼ばれる）が整流動作するため、省略することができる。
【０１３３】
・上記実施形態では、ゼロクロスコンパレータ１７により同期整流側のスイッチ回路１２にゼロクロスが発生するのを検出した次のスイッチングサイクルでメイン側スイッチ回路１１に含まれる主スイッチＳＷ１の制御を禁止するようにした。スイッチング電源回路において、負荷の急変により過渡的に出力電流が減少し、ゼロクロスを検出することがある。この時に、ゼロクロス点感度の差などにより、わずかに出力電圧安定度に影響することが考えられる。このため、ゼロクロスを複数サイクル継続して検出した場合に主スイッチＳＷ１の制御を禁止するようにしてもよい。
【０１３４】
・上記各実施形態は、同期整流方式のスイッチング電源回路であったが、非同期整流方式のスイッチング電源回路としてもよい。例えば、第一実施形態のスイッチング電源回路において、同期整流側のスイッチ回路１２、及びこのスイッチ回路１２の駆動信号ＤＲ２，ＤＲ２ａを生成するための回路素子を削除する。また、第四実施形態（昇降圧型）のスイッチング電源回路において、コイルＬ１の入力側端子とグランドとの間に接続された第２スイッチ回路６２と、コイルＬ１の出力側端子と出力端子Ｐｏとの間に接続された第４スイッチ回路６４とのうちの少なくとも一方をダイオードに置き換え、置き換えたスイッチに供給する駆動信号を生成する回路素子を削除する。このように構成されたスイッチング電源回路においても、上記実施形態と同様の効果を得ることができる。
【０１３５】
・上述とは逆に、主たるスイッチ回路１１を１つのスイッチ素子として、スイッチＳＷ１ａ及び駆動信号ＤＲ１ａを省略し、同期整流側のスイッチ回路のみについて、駆動信号ＤＲ２，ＤＲ２ａを生成し、対応するスイッチを用意してもよい。
【０１３６】
・上記第三実施形態では、ＭＭ回路５２の時定数に応じた期間内にコンパレータ４５からパルス状の信号Ｓｅが出力されないときに主スイッチＳＷ１１の制御を変更するようにした。これに対し、カウンタやタイマ等の経過時間を計測する手段を設け、計測した時間内におけるパルス信号Ｓｅの有無に応じて主スイッチＳＷ１１の制御を変更するようにしてもよい。また、ゼロクロス検出信号Ｓ０ｘから主スイッチＳＷ１１の制御を変更してもよい。
【０１３７】
・上記各実施形態に対し、スイッチング電源回路の構成や制御方式を適宜変更してもよい。例えば、負荷電流に応じて、ＰＷＭ制御とＰＦＭ制御を切り替える方式がある。この方式に対し、上記実施形態では軽負荷時での電流検出を高精度にて行うことができるため、制御を切り替える電流やタイミングの精度が高くなり、制御の安定性等の点で有利となる。
【０１３８】
・降圧型及び昇降圧型の電源回路について説明したが、昇圧電源回路においても、出力端子から入力端子への電流の逆流を検出するゼロクロス検出器があり、まったく同様に、主及び副スイッチの制御を行うようにしてもよい。
【０１３９】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
互いに並列接続された主スイッチ及び副スイッチを含み、電圧が印加される端子とコイルとの間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態をオフ状態に固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
（付記２）
同期整流を行うスイッチ回路の両端子間電圧に応じて検出信号を出力するコンパレータを有し、
前記検出信号が一回又は一定数回発生した場合、次のスイッチングサイクルにおいて前記主スイッチをオフ固定する、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記３）
前記同期整流を行うスイッチ回路を第２のスイッチ回路とし、入力電圧が印加される端子と前記コイルとの間のスイッチ回路を第１のスイッチ回路として、
前記第１のスイッチ回路と前記第２のスイッチ回路のいずれか一方または両方のスイッチが、互いに並列接続された主スイッチ及び副スイッチで構成され、
前記第１の制御回路は、電流連続モードのときに前記主スイッチ及び副スイッチをオンオフ制御し、電流断続モードのときに前記副スイッチを含むスイッチ回路の前記主スイッチをオフ固定し前記副スイッチをオンオフ制御する、
ことを特徴とする付記２記載のスイッチング電源回路。
（付記４）
前記第２のスイッチ回路は互いに並列接続されたスイッチ及びダイオードを含み、
前記第１の制御回路は、電流連続モードのときに前記主スイッチをオンオフ制御し、電流断続モードのときに前記主スイッチをオフ固定する、
ことを特徴とする付記３記載のスイッチング電源回路。
（付記５）
前記検出信号に基づいて、スイッチングサイクル期間内に前記第２のスイッチ回路においてゼロクロスが発生しない場合に、電流断続モードから電流連続モードへの切り替えを次のスイッチングサイクルから行い、
前記第２の制御回路は、前記第１のスイッチ回路または前記第２のスイッチ回路に含まれる主スイッチの固定状態を解除する、
ことを特徴とする付記３記載のスイッチング電源回路。
（付記６）
前記第１のスイッチ回路に流れる電流に応じた検出電圧を出力する電流センスアンプと、
出力電圧と基準電圧との差に応じた誤差電圧を出力する誤差増幅器と、
前記検出電圧と前記誤差電圧とを比較し、その比較結果に応じた制御信号を出力するＰＷＭコンパレータと、
前記検出電圧と基準電圧とを比較し、比較結果に応じた過電流検出信号を出力するコンパレータと
を有し、
前記第１の制御回路は、一定周期のクロック信号と前記制御信号とに基づいて前記第１のスイッチ回路と前記第２のスイッチ回路とを制御する電流モードにて動作し、前記過電流検出信号に基づいて過電流が検出されたときに前記第１のスイッチ回路のオン動作を停止するとともに前記第２のスイッチ回路をオフし、動作モードの切り替えの信号に基づいて、前記第２のスイッチ回路に含まれる主スイッチをオフ固定したときに前記過電流検出信号を無効化する、
を特徴とする付記３〜５のうちの何れか一項に記載のスイッチング電源回路。
（付記７）
前記電流センスアンプは、前記主スイッチ及び前記副スイッチの駆動信号に基づいて前記第１のスイッチ回路に流れる電流の検出感度を変更する、
ことを特徴とする付記６記載のスイッチング電源回路。
（付記８）
前記第１の制御回路は、一定周期の第１のパルス信号により前記第１のスイッチ回路をオン制御し、出力電圧及び前記第１のスイッチ回路に流れる電流に応じて生成された第２のパルス信号により前記第１のスイッチ回路をオフし、
前記第１のパルス信号の発生時に前記第２のパルス信号が生じているときに、前記第１のスイッチ回路のオン制御を禁止する第３の制御回路を有する、
ことを特徴とする付記１〜７のうちの何れか一項に記載のスイッチング電源回路。
（付記９）
前記第３の制御回路は、
前記第１のパルス信号と前記第１のスイッチ回路をオンオフ制御する信号に基づいて、前記第１のスイッチ回路をオンオフ制御しないときに、前記第２のスイッチ回路に含まれる主スイッチをオフ固定する、
ことを特徴とする付記８記載のスイッチング電源回路。
（付記１０）
出力電圧と基準電圧とを比較し、その比較結果に応じたパルス信号を出力するコンパレータを有し、
前記第１の制御回路は、前記コンパレータの出力信号に基づいて前記第１のスイッチ回路を一定時間オンし、
前記第２の制御回路は、前記パルス信号の周期を監視し、その監視結果またはゼロクロス発生検出に応じて前記主スイッチの制御を切り替える、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記１１）
前記第２の制御回路は、前記パルス信号が入力されてから所定期間内またはゼロクロス検出前に次のパルス信号が入力されたときには前記第１のスイッチ回路又は第２のスイッチ回路の主スイッチの制御を許可し、前記所定期間内またはゼロクロス検出前に次のパルス信号が入力されないときには前記第１のスイッチ回路または前記第２のスイッチ回路の主スイッチのオン制御を禁止する、
ことを特徴とする付記１０記載のスイッチング電源回路。
（付記１２）
前記第２の制御回路は、
前記パルス信号をトリガとして前記所定期間のパルス幅の信号を出力するリトリガラブルなマルチバイブレータと、
前記パルス信号に応答して前記マルチバイブレータの出力信号レベルを保持し、その保持したレベルの信号を出力するフリップフロップ回路と、
を有することを特徴とする付記１０又は１１記載のスイッチング電源回路。
（付記１３）
動作状態を切り替えるための制御信号として、軽負荷を示すスタンバイ信号、または動作モードを切り替えるための信号を用いる、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記１４）
互いに並列接続された主スイッチ及び副スイッチを含み、入力端子とコイルの第１端子との間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記コイルの第１端子と基準電位の端子との間に接続された第２のスイッチ回路と、
前記コイルの第２端子と基準電位の端子との間に接続された第３のスイッチ回路と、
前記コイルの第２端子と出力端子との間に接続された第４のスイッチ回路と、
前記入力電圧または制御状態の監視結果に応じて昇圧制御と降圧制御とを切り替え、昇圧制御のときに前記第１のスイッチ回路をオン固定し、降圧制御のときに前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
前記第１の制御回路が昇圧制御と降圧制御を切り替えるための信号に基づいて、降圧制御のときに、前記第１のスイッチ回路に含まれる主スイッチをオフ固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
（付記１５）
互いに並列接続された主スイッチ及び副スイッチを含むスイッチ回路をオンオフ制御し、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態をオフ固定する、
ことを特徴とするスイッチング電源回路の制御方法。
【符号の説明】
【０１４０】
１６，３６，４６ スイッチ制御回路（第１の制御回路、第２の制御回路）
６８ 制御回路（第１の制御回路、第２の制御回路）
１１ 第１のスイッチ回路
１２ 第２のスイッチ回路
ＳＷ１，ＳＷ２ 主スイッチ
ＳＷ１ａ，ＳＷ２ａ 副スイッチ
Ｌ１ コイル
Ｖｏｕｔ 出力電圧
Ｖｉｎ 入力電圧
【技術分野】
【０００１】
スイッチング電源回路及びスイッチング電源回路の制御方法に関する。
【背景技術】
【０００２】
従来、パーソナルコンピュータ等の電子機器には、スイッチング電源回路が含まれる。スイッチング電源回路は、ＡＣアダプタや電池から供給される直流入力電圧を、内部回路の動作に適した電圧に変換する。
【０００３】
スイッチング電源回路は、主スイッチをオンオフ制御して直流入力電圧を昇圧・降圧して出力電圧を生成するとともに、負荷に供給する上記出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。フィードバック制御には、電圧モード制御と電流モード制御がある。電圧モード制御は、電圧帰還ループを有し、電圧変動を誤差増幅器（エラーアンプ）にて検出し、その検出結果に応じて主スイッチのオン時間（又はオフ時間）を制御するものである。電流モードは、電圧帰還ループと電流帰還ループとを有し、上記誤差増幅器の出力信号と、電流を検出するための電流センスアンプの出力信号とに応じて主スイッチのオン時間（又はオフ時間）を制御するものである。
【０００４】
主スイッチは、例えばＭＯＳトランジスタであり、その駆動能力等の電気的特性は、負荷に供給する電流の最大値に応じて設定されている。一方、電子機器は、その動作状態に応じて、負荷にて消費する電流量が変化する。この電流量の変化に応じて、スイッチング電源の出力電流量が変化する。このため、負荷が軽い、即ち負荷が必要な電流量が少ない場合、主スイッチのゲート容量を駆動する損失により、効率が低下する。
【０００５】
効率の低下を抑える一つの方法は、検出した電流値が一定値以下のときに主スイッチをオンするまでの期間（オフ期間）の長さを変更するものである。この方式のスイッチング電源回路には、例えばＰＦＭ方式のＤＣ−ＤＣコンバータ、負荷に応じてＰＷＭ方式とＰＦＭ方式とを切り替えるＤＣ−ＤＣコンバータ等がある。効率の低下を抑える別の方法は、オン抵抗値の異なる２つのスイッチを互いに並列に接続して主スイッチを構成し、検出した電流値に応じて制御するスイッチを切り替えるものである（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２９６１８６号公報
【特許文献２】米国特許第５７３１７３１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電流を検出する方法には、平均電流を検出する方法、コイルに流れる電流のピークを検出する方法、がある。平均電流は、コイルの出力側にセンス用の抵抗を接続し、その抵抗の両端子間の電位差により検出することができる。コイル電流は、コイルの入力側の抵抗成分（例えば、降圧型のスイッチング電源回路の主スイッチのオン抵抗）の両端子間の電位差により検出することができる。
【０００８】
なお、誤差増幅器の出力電圧レベルにより電流を検出することもできる。この検出方法では、比較的大きな遅延が許されるため、誤差増幅器の出力電圧と基準電圧を比較するコンパレータに低速なコンパレータを用いることができるが、電流検出の精度が低いという問題がある。
【０００９】
また、平均電流を検出する方法では、センス用抵抗による損失がある。損失を低減するために抵抗値を小さくすると、両端子間の電位差が小さくなるため、検出精度が高いコンパレータが必要となり、占有面積が大きく、消費電流が多くなる。また、コイル電流のピークを検出する方法では、スイッチング周期毎にコイル電流と基準電圧とを比較するため、高速な検出回路及びコンパレータが必要であり、高速なコンパレータは占有面積が大きく消費電流が多い。
【００１０】
このスイッチング電源回路で、電流検出の回路を追加することなく、軽負荷を検出し、この時の効率低下を抑制することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、互いに並列接続された主スイッチ及び副スイッチを含み、入力電圧が印加される端子とコイルとの間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、前記第１のスイッチ回路をオンオフ制御し、前記コイルと基準電位の端子との間に接続された第２のスイッチ回路を相補的にオンオフ制御する第１の制御回路と、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態を固定する第２の制御回路と、を有する。
【発明の効果】
【００１２】
本発明の一観点によれば、追加的な電流検出回路を設けることなく、実質的に簡単な論理回路の追加のみで、軽負荷における効率低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】第一実施形態のスイッチング電源回路の回路図である。
【図２】スイッチ制御回路の回路図である。
【図３】（ａ）（ｂ）はスイッチ回路の説明図である。
【図４】電流センスアンプの回路図である。
【図５】（ａ）（ｂ）はスイッチング電源回路の動作波形図である。
【図６】第二実施形態のスイッチング電源回路の回路図である。
【図７】第三実施形態のスイッチング電源回路の回路図である。
【図８】第四実施形態のスイッチング電源回路の回路図である。
【図９】別のスイッチ制御回路の回路図である。
【発明を実施するための形態】
【００１４】
（第一実施形態）
以下、第一実施形態を説明する。
図１に示すように、スイッチング電源回路は、入力端子Ｐｉ（同図左端）に入力される電圧Ｖｉｎより生成した電圧Ｖｏｕｔを出力端子Ｐｏ（同図右端）から出力する。このスイッチング電源回路は同期整流方式の降圧型スイッチング電源回路であり、メイン側のスイッチ回路（第１のスイッチ回路）１１と同期整流側のスイッチ回路（第２のスイッチ回路）１２を有している。
【００１５】
両スイッチ回路１１，１２は、入力端子Ｐｉと、入力電圧Ｖｉｎより低い電圧を供給するための電源線との間に直列に接続されている。本実施形態では、電源線はグランドであり、０Ｖ（ゼロボルト）の電圧を供給する。両スイッチ回路１１，１２の間のノードＮ１にはコイルＬ１の第１端子が接続され、コイルＬ１の第２端子は出力電圧Ｖｏｕｔを出力する出力端子Ｐｏに接続されている。そして、出力端子Ｐｏとグランドとの間には平滑用のコンデンサＣ１が接続されている。
【００１６】
スイッチング電源回路は、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２とを相補的にオンオフ駆動する。メイン側のスイッチ回路１１がオンし同期整流側のスイッチ回路１２がオフすると、コイルＬ１に入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に応じてコイル電流ＩＬが増加し、コイルＬ１にエネルギー（電力）が蓄積される。メイン側のスイッチ回路１１がオフし同期整流側のスイッチ回路１２がオンすると、コイルＬ１は蓄えたエネルギーを放出し、誘導電流（コイル電流ＩＬ）が減少する。このようにして、スイッチング電源回路は、スイッチ回路１１，１２のオンオフ期間に応じた出力電圧Ｖｏｕｔを出力する。
【００１７】
メイン側のスイッチ回路１１は、互いに並列接続された２つのスイッチＳＷ１，ＳＷ１ａを含む。第１のスイッチＳＷ１は入力端子ＰｉとノードＮ１との間に接続され、供給される駆動信号ＤＲ１に応答してオンオフする。第２のスイッチＳＷ１ａは第１のスイッチＳＷ１に並列接続され、供給される駆動信号ＤＲ１ａに応答してオンオフする。
【００１８】
第１のスイッチＳＷ１は例えばＰチャネルＭＯＳトランジスタであり、Ｌレベルの駆動信号ＤＲ１に応答してオンし、Ｈレベルの駆動信号ＤＲ１に応答してオフする。第２のスイッチＳＷ１ａは例えばＰチャネルＭＯＳトランジスタであり、Ｌレベルの駆動信号ＤＲ１ａに応答してオンし、Ｈレベルの駆動信号ＤＲ１ａに応答してオフする。
【００１９】
メイン側のスイッチ回路１１には、負荷に供給する電流が流れる。このため、メイン側のスイッチ回路１１の電気的特性の１つである負荷駆動能力の最大値は、このスイッチ回路１１が流すことが可能な電流量の最大値であり、この値は、負荷に供給する電流の最大値に応じて設定されている。
【００２０】
両駆動信号ＤＲ１，ＤＲ１ａは、通常、互いに同期して変化するため、両スイッチＳＷ１，ＳＷ１ａが同時にオンオフする。従って、両スイッチＳＷ１，ＳＷ１ａのそれぞれに流れる電流量の合計値が、負荷に供給する電流の最大値となるように設定されている。
【００２１】
スイッチ回路１１に含まれるスイッチＳＷ１，ＳＷ１ａは、スイッチＳＷ１を主たるスイッチとしたとき、スイッチＳＷ１ａはおおむねスイッチＳＷ１の半分以下の素子サイズに設計される。例えば、スイッチＳＷ１ａのサイズをスイッチＳＷ１の１／４とすると、スイッチＳＷ１をオフ固定した場合、スイッチＳＷ１ａのみのオンオフ制御で駆動できる電流は、両スイッチＳＷ１，ＳＷ１ａを同時にオンオフ制御したときに駆動できる電流のおおむね１／５となる。
【００２２】
この時、２つのスイッチＳＷ１，ＳＷ１ａをオンオフする場合の電力と比べて、スイッチＳＷ１ａのみをオンオフする場合に必要な電力は、両スイッチＳＷ１，ＳＷ１ａをともにオンオフする場合に必要な電力の１／５と少なくなり、スイッチの駆動時におけるスイッチング損失が少なくなる。
【００２３】
ＭＯＳトランジスタの駆動能力は、ゲート幅（Ｗ）とゲート長（Ｌ）に対応する。ＭＯＳトランジスタが流す電流量を多くするとき、複数のＭＯＳトランジスタを互いに並列接続し、各ＭＯＳトランジスタのゲートに同一の信号を供給することで、実効的なゲート幅を広くすることが行われる。
【００２４】
上記のスイッチＳＷ１，ＳＷ１ａの構成例では、例えば図３（ａ）に示すように、４：１の素子サイズ比を、図３（ｂ）の素子配置図の通り実現しており、主樽電流をになう第１のスイッチＳＷ１を主スイッチと呼び、駆動能力を小さく設計された第２のスイッチＳＷ１ａを副スイッチと呼ぶ。
【００２５】
図１に示すように、同期整流側のスイッチ回路１２は、互いに並列接続された２つのスイッチＳＷ２，ＳＷ２ａを含む。第１のスイッチＳＷ２はノードＮ１とグランドとの間に接続され、供給される駆動信号ＤＲ２に応答してオンオフする。第２のスイッチＳＷ２ａは第１のスイッチＳＷ２に並列接続され、供給される駆動信号ＤＲ２ａに応答してオンオフする。
【００２６】
第１のスイッチＳＷ２は例えばＮチャネルＭＯＳトランジスタであり、Ｈレベルの駆動信号ＤＲ２に応答してオンし、Ｌレベルの駆動信号ＤＲ２に応答してオフする。第２のスイッチＳＷ２ａは例えばＮチャネルＭＯＳトランジスタであり、Ｈレベルの駆動信号ＤＲ２ａに応答してオンし、Ｌレベルの駆動信号ＤＲ２ａに応答してオフする。
【００２７】
同期整流側のスイッチ回路１２には、負荷に応じた電流が流れる。このため、このスイッチ回路１２は、メイン側のスイッチ回路１１と同様に構成されている。このため、スイッチ回路１１に含まれる第１のスイッチＳＷ２を主スイッチと呼び、第２のスイッチＳＷ２ａを副スイッチと呼ぶ。なお、スイッチ回路１２は、スイッチ回路１１と同様であるため、構成例を示す図面及び説明を省略する。
【００２８】
メイン側のスイッチ回路１１の両端子は、電流センスアンプ１３の入力端子にそれぞれ接続されている。詳しくは、電流センスアンプ１３の非反転入力端子はスイッチ回路１１の入力端子Ｐｉに接続され、電流センスアンプ１３の反転入力端子は、スイッチ回路１１の出力側端子Ｎ１に接続される。
【００２９】
電流センスアンプ１３は、スイッチ回路１１（スイッチＳＷ１，ＳＷ１ａ）のオン抵抗値と、コイルＬ１に流れる電流量に応じた電圧を増幅した検出電圧Ｖｓを出力する。
電流センスアンプ１３から出力される検出電圧Ｖｓは、ＰＷＭコンパレータ１４の非反転入力端子に入力される。ＰＷＭコンパレータ１４の反転入力端子には、誤差増幅器１５から出力される誤差電圧Ｖｅが入力される。誤差増幅器１５の反転入力端子は出力端子Ｐｏに接続され、出力電圧Ｖｏｕｔが入力される。誤差増幅器１５の非反転入力端子は基準電源Ｅ１に接続され、基準電圧Ｖｒ１が入力される。
【００３０】
誤差増幅器１５は、基準電圧Ｖｒ１と出力電圧Ｖｏｕｔの差電圧を増幅した電圧（誤差電圧）Ｖｅを出力する。この基準電圧Ｖｒ１は、出力電圧Ｖｏｕｔを制御する目標に応じた電圧である。つまり、スイッチング電源回路は、出力電圧Ｖｏｕｔを目標電圧である基準電圧Ｖｒ１に近づけるように動作する。
【００３１】
ＰＷＭコンパレータ１４は、検出電圧Ｖｓと誤差電圧Ｖｅとを比較し、その比較結果に応じたレベルの制御信号Ｓｐをスイッチ制御回路１６に出力する。本実施形態において、ＰＷＭコンパレータ１４は、検出電圧Ｖｓが誤差電圧Ｖｅより高い場合にＨレベルの制御信号Ｓｐを出力し、検出電圧Ｖｓが誤差電圧Ｖｅより低い場合にＬレベルの制御信号Ｓｐを出力する。
【００３２】
スイッチ回路１２の両端子は、ゼロクロスコンパレータ１７の入力端子にそれぞれ接続されている。詳しくは、ゼロクロスコンパレータ１７の非反転入力端子はスイッチ回路１２の高電位側の端子、つまりノードＮ１の電圧が入力される。ゼロクロスコンパレータ１７の反転入力端子はスイッチ回路１２の低電位側の端子、つまりグランドに接続されている。
【００３３】
ゼロクロスコンパレータ１７は、スイッチ回路１２の両端子電圧を互いに比較し、その比較結果に応じた検出信号Ｓ０ｘをスイッチ制御回路１６に出力する。詳しくは、ゼロクロスコンパレータ１７は、ノードＮ１の電位がグランドレベルより高いときにＨレベルの検出信号Ｓ０ｘを出力し、ノードＮ１の電位がグランドレベルより低いときにＬレベルの検出信号Ｓ０ｘを出力する。
【００３４】
コイルＬ１の入力側端子における電圧、即ちノードＮ１の電圧ＶN1は、メイン側のスイッチ回路１１及び同期整流側のスイッチ回路１２の状態と、負荷に流れる電流量に応じて変化する。
【００３５】
メイン側のスイッチ回路１１がオンしているとき、ノードＮ１の電圧ＶN1は、入力電圧Ｖｉｎに近い電圧となっている。
メイン側のスイッチ回路１１がオフされ、同期整流側のスイッチ回路１２がオンされると、ノードＮ１の電圧ＶN1はグランドレベルより低くなり、コイルＬ１に蓄積されたエネルギーの減少に従って上昇し、コイル電流ＩＬが減少する。
【００３６】
負荷に供給する電流量が少ないとき、例えば、発振器１８のクロック信号（発振信号）Ｓｃが入力され、次のクロック信号Ｓｃが入力されるまでコイル電流が流れている状態において、コイル電流ＩＬの最大振幅値（Peak to Peak value：Ｐ−Ｐ値）の半分（１／２）よりも負荷電流が少ないときを軽負荷時とし、負荷電流が最大振幅値の半分以上のときを通常動作時とする。
【００３７】
通常動作時では、負荷に電流が継続的に供給され、同期整流側のスイッチ回路１２がオンしているとき、ノードＮ１の電圧ＶN1はグランドレベルより低い。
一方、軽負荷時では、コイル電流ＩＬが０（ゼロ）よりも小さくなる、即ち逆流が発生するため、ノードＮ１の電圧ＶN1は、同期整流側のスイッチ回路１２がオンしている期間に、グランドレベル（０Ｖ）よりも高くなる。即ち、ノードＮ１の電圧波形が、グランドレベルを示す電圧波形と交差（クロス）する。この交差することをゼロクロス（０クロス）と呼ぶ。
【００３８】
スイッチ制御回路１６は、上記の制御信号Ｓｐと検出信号Ｓ０ｘが入力されるとともに、発振器１８からクロック信号Ｓｃが入力される。発振器１８は、一定の周期でＨレベルとなるパルス信号をクロック信号Ｓｃとして出力する。スイッチ制御回路１６は、各信号Ｓｐ，Ｓ０ｘ，Ｓｃに基づいて、メイン側のスイッチ回路１１のスイッチＳＷ１，ＳＷ１ａと同期整流側のスイッチ回路１２のスイッチＳＷ２，ＳＷ２ａをそれぞれ駆動する駆動信号ＤＲ１，ＤＲ１ａ，ＤＲ２，ＤＲ２ａを生成する。
【００３９】
また、電流センスアンプ１３から出力される検出電圧Ｖｓは、過電流検出コンパレータ１９の非反転入力端子に入力される。コンパレータ１９の反転入力端子には、基準電源Ｅ２が接続され、基準電圧Ｖｒ２が入力される。基準電圧Ｖｒ２は、コイルＬ１に流すことが可能な最大電流（規定値）に応じて設定されている。過電流検出コンパレータ１９は、検出電圧Ｖｓと基準電圧Ｖｒ２とを比較し、その比較結果に応じた過電流検出信号Ｓｏｖを出力する。本実施形態の過電流検出コンパレータ１９は、検出電圧Ｖｓが基準電圧Ｖｒ２より高いときにＨレベルの検出信号Ｓｏｖを出力し、検出電圧Ｖｓが基準電圧Ｖｒ２より低いときにＬレベルの検出信号Ｓｏｖを出力する。
【００４０】
図２に示すように、スイッチ制御回路１６は、ＯＲ回路２１，２２、フリップフロップ回路（ＦＦ回路）２３〜２５、ＡＮＤ回路２６〜２９、インバータ回路３０を含む。
上記の制御信号ＳｐはＯＲ回路２１に入力される。このＯＲ回路２１には、信号Ｓ２１が入力される。ＯＲ回路２１は、制御信号Ｓｐと信号Ｓ２１に基づく信号Ｓ２２をＦＦ回路２３に出力する。
【００４１】
ＦＦ回路２３はＲＳ−ＦＦであり、リセット端子Ｒに信号Ｓ２２が入力され、セット端子Ｓにクロック信号Ｓｃが入力され、反転出力端子ＸＱから信号Ｓ２３ｘを出力する。ＦＦ回路２３は、Ｈレベルのクロック信号Ｓｃに応答してＬレベルの信号Ｓ２３ｘを出力し、Ｈレベルの信号Ｓ２２に応答してＨレベルの信号Ｓ２３ｘを出力する。この信号Ｓ２３ｘは、駆動信号ＤＲ１ａとして出力される。また信号Ｓ２３ｘは、ＯＲ回路２２とＡＮＤ回路２６〜２８に入力される。駆動信号ＤＲ１ａは、メイン側スイッチ回路１１の副スイッチＳＷ１ａ（図１参照）に供給される。
【００４２】
上記の検出信号Ｓ０ｘはＡＮＤ回路２６に入力される。ＡＮＤ回路２６は、信号Ｓ２３ｘと検出信号Ｓ０ｘに基づく信号Ｓ２４をＦＦ回路２４に出力する。
ＦＦ回路２４はＲＳ−ＦＦであり、リセット端子Ｒにクロック信号Ｓｃが入力され、セット端子Ｓに信号Ｓ２４が入力され、出力端子Ｑから信号Ｓ２５をＦＦ回路２５に出力する。ＦＦ回路２５は、Ｈレベルのクロック信号Ｓｃに応答してＬレベルの信号Ｓ２５を出力し、Ｈレベルの信号Ｓ２４に応答してＨレベルの信号Ｓ２５を出力する。
【００４３】
ＦＦ回路２５はＤ−ＦＦであり、入力端子Ｄに信号Ｓ２５が入力され、クロック端子ＣＫにクロック信号Ｓｃが入力される。ＦＦ回路２５は、クロック信号Ｓｃの立上がりエッジに同期して信号Ｓ２５のレベルと等しいレベルの信号Ｓ２６を出力端子Ｑから出力するとともに、信号Ｓ２６と相補な信号Ｓ２６ｘを反転出力端子ＸＱから出力する。
【００４４】
ＦＦ回路２５の出力信号Ｓ２６はＯＲ回路２２に入力される。ＯＲ回路２２は、ＦＦ回路２３から出力される信号Ｓ２３ｘと信号Ｓ２６に応じたレベルの駆動信号ＤＲ１を出力する。この駆動信号ＤＲ１は、メイン側スイッチ回路１１の主スイッチＳＷ１（図１参照）に供給される。
【００４５】
ＦＦ回路２５の出力信号Ｓ２６ｘはＡＮＤ回路２７に入力される。ＡＮＤ回路２７にはインバータ回路３０の出力信号Ｓ２７が入力される。インバータ回路３０は、検出信号Ｓ０ｘを論理反転したレベルの信号Ｓ２７を出力する。ＡＮＤ回路２７は、信号Ｓ２７と、ＦＦ回路２３の出力信号Ｓ２３ｘと、ＦＦ回路２５の出力信号Ｓ２６ｘとに応じたレベルの駆動信号ＤＲ２を出力する。この駆動信号ＤＲ２は、同期整流側スイッチ回路１２の主スイッチＳＷ２（図１参照）に供給される。
【００４６】
インバータ回路３０の出力信号Ｓ２７はＡＮＤ回路２８に入力される。ＡＮＤ回路２８は、信号Ｓ２７と、ＦＦ回路２３の出力信号Ｓ２３ｘとに応じたレベルの駆動信号ＤＲ２ａを出力する。この駆動信号ＤＲ２ａは、同期整流側スイッチ回路１２の副スイッチＳＷ２ａ（図１参照）に供給される。
【００４７】
また、ＦＦ回路２５の出力信号Ｓ２６ｘはＡＮＤ回路２９に入力される。このＡＮＤ回路２９には、過電流検出信号Ｓｏｖが入力される。ＡＮＤ回路２９は、信号Ｓ２６ｘと過電流検出信号Ｓｏｖに応じた信号Ｓ２１をＯＲ回路２１に出力する。
【００４８】
次に、上記のように構成されたスイッチ制御回路１６の動作を説明する。
先ず、通常動作を説明する。
スイッチ制御回路１６は、クロック信号ＳｃによりＦＦ回路２３はＬレベルの信号Ｓ２３ｘを出力する。この信号Ｓ２３ｘが駆動信号ＤＲ１ａとして図１に示す副スイッチＳＷ１ａに供給され、副スイッチＳＷ１ａがオンする。このとき、ＦＦ回路２５はＬレベルの信号Ｓ２６を出力するとともにＨレベルの信号Ｓ２６ｘを出力する。従って、ＯＲ回路２２からＨレベルの駆動信号ＤＲ１が図１に示す主スイッチＳＷ１に供給され、主スイッチＳＷ１がオンする。つまり、メイン側のスイッチ回路１１がオンする。
【００４９】
更に、Ｌレベルの信号Ｓ２３ｘに基づいてＡＮＤ回路２７，２８からＬレベルの駆動信号ＤＲ２，ＤＲ２ａが図１に示すスイッチＳＷ２，ＳＷ２ａにそれぞれ供給され、両スイッチＳＷ２，ＳＷ２ａがオフする。つまり、同期整流側のスイッチ回路１２がオフする。
【００５０】
次に、制御信号ＳｐによりＦＦ回路２３はＨレベルの信号Ｓ２３ｘを出力する。従って、図１の副スイッチＳＷ１ａはオフする。また、ＯＲ回路２２はＨレベルの駆動信号ＤＲ１を出力し、図１の主スイッチＳＷ１がオフする。つまり、メイン側のスイッチ回路１１がオフする。
【００５１】
すると、ノードＮ１の電圧ＶN1がグランドレベルより低くなるため、ゼロクロスコンパレータ１７はＬレベルの検出信号Ｓ０ｘを出力する。そして、図２のＦＦ回路２５はＨレベルの信号Ｓ２６ｘを出力している。従って、ＡＮＤ回路２７，２８からＨレベルの駆動信号ＤＲ２，ＤＲ２ａが図１のスイッチＳＷ２，ＳＷ２ａにそれぞれ供給され、両スイッチＳＷ２，ＳＷ２ａがオンする。つまり、同期整流側のスイッチ回路１２がオンする。
【００５２】
上記のクロック信号Ｓｃは、図１の発振器１８から一定の周期毎に出力される。そして、クロック信号Ｓｃに基づいて、メイン側のスイッチ回路１１がオンし、同期整流側のスイッチ回路１２がオフする。即ち、メイン側のスイッチ回路１１は、クロック信号Ｓｃの周期（サイクル）でオンする。そして、スイッチ回路１１をオンしてから次にスイッチ回路をオンするまでの期間が１つのスイッチングサイクルである。
【００５３】
次に、軽負荷時の動作を説明する。
今、図に示す同期整流側のスイッチ回路１２がオンしている。つまり、図１に示すメイン側のスイッチＳＷ１，ＳＷ１ａはＨレベルの駆動信号ＤＲ１，ＤＲ１ａに応答してオフしている。また、ＡＮＤ回路２７，２８は、Ｈレベルの駆動信号ＤＲ２，ＤＲ２ａをそれぞれ出力している。
【００５４】
このとき、コイル電流ＩＬが減少し、ほぼ０となるゼロクロスを検出すると、図１のゼロクロスコンパレータ１７はＨレベルの検出信号Ｓ０ｘを出力する。すると、図２のインバータ回路３０からＬレベルの信号Ｓ２７がＡＮＤ回路２７，２８に入力され、ＡＮＤ回路２７，２８はＬレベルの駆動信号ＤＲ２，ＤＲ２ａをそれぞれ出力する。その結果、主スイッチＳＷ２及び副スイッチＳＷ２ａが直ちにオフし、逆流を阻止する。そして、図２のＦＦ回路２３はＨレベルの信号Ｓ２３ｘを出力しているため、ＡＮＤ回路２６はＨレベルの信号Ｓ２４を出力し、ＦＦ回路２４はＨレベルの信号Ｓ２５を出力する。
【００５５】
次にクロック信号Ｓｃが入力されると、ＦＦ回路２３からＬレベルの信号Ｓ２３ｘ、つまり駆動信号ＤＲ１ａが図１の副スイッチＳＷ１ａに供給される。このとき、ＦＦ回路２５は入力端子Ｄに入力されるＨレベルの信号Ｓ２５によりＨレベルの信号Ｓ２６を出力するとともにＬレベルの信号Ｓ２６ｘを出力する。この信号Ｓ２６によりＯＲ回路２２からＨレベルの駆動信号ＤＲ１が図１の主スイッチＳＷ１に継続して供給される。従って、主スイッチＳＷ１はオフ状態を維持し、副スイッチＳＷ１ａのみがオンする。つまり、ゼロクロスを検出する、即ち軽負荷を検出すると、その検出時の次のスイッチングサイクルにおいて、メイン側スイッチ回路１１の主スイッチＳＷ１のオン駆動が禁止される。
【００５６】
次に制御信号Ｓｐが入力されると、ＦＦ回路２３からＨレベルの信号Ｓ２３ｘ（駆動信号ＤＲ１ａ）が図１の副スイッチＳＷ１ａに供給され、副スイッチＳＷ１ａがオフする。
すると、ノードＮ１の電圧ＶN1がグランドレベルより低くなるため、ゼロクロスコンパレータ１７はＬレベルの検出信号Ｓ０ｘを出力する。すると、図２のＡＮＤ回路２８にはインバータ回路３０からＨレベルの信号Ｓ２７が入力される。また、ＡＮＤ回路２８には、ＦＦ回路２３からＨレベルの信号Ｓ２３ｘが入力される。従って、ＡＮＤ回路２８はＨレベルの駆動信号ＤＲ２ａを出力する。一方、ＦＦ回路２５はＬレベルの信号Ｓ２６ｘを出力している。従って、ＡＮＤ回路２７はＬレベルの駆動信号ＤＲ２を出力する。
【００５７】
従って、図１の主スイッチＳＷ２にはＬレベルの駆動信号ＤＲ２が供給され、副スイッチＳＷ２ａにはＨレベルの駆動信号ＤＲ２ａが供給される。これにより、主スイッチＳＷ２はオフ状態を継続し、副スイッチＳＷ２ａがのみオンする。つまり、ゼロクロスを検出する、即ち軽負荷を検出すると、その検出時の次のスイッチングサイクルにおいて、同期整流側スイッチ回路１２の主スイッチＳＷ２のオン駆動が禁止される。
【００５８】
図１に示すように、同期整流側の副スイッチＳＷ２ａがオンすると、この副スイッチＳＷ２ａを介してグランドからコイルＬ１に向って電流が流れ、負荷に電流が供給される。軽負荷の場合、コイル電流ＩＬは副スイッチＳＷ２ａをオンしたときの電流量からエネルギーの放出に従って減少し、ノードＮ１の電圧ＶN1は上昇する。
【００５９】
次にクロック信号Ｓｃが入力されるまでにゼロクロスコンパレータ１７がゼロクロスを検出すると、上記の動作が繰り返され、主スイッチＳＷ１，ＳＷ２がオフ状態とされる。即ち、軽負荷のとき、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２は、主スイッチＳＷ１，ＳＷ２の駆動がそれぞれ禁止され、副スイッチＳＷ１ａ，ＳＷ２ａのみがそれぞれオンオフ駆動される。
【００６０】
一方、次にクロック信号Ｓｃが入力されるまでにゼロクロスコンパレータ１７がゼロクロスを検出しない場合、そのクロック信号Ｓｃによって図２のＦＦ回路２４がＬレベルの信号Ｓ２５を出力するため、ＦＦ回路２５はＬレベルの信号Ｓ２６とＨレベルの信号Ｓ２６ｘを出力する。つまり、上記の通常動作時の動作に戻る。
【００６１】
上記したように、主スイッチＳＷ１，ＳＷ２は、副スイッチＳＷ１ａ，ＳＷ２ａよりも多くの電流を流すように形成されている。従って、主スイッチＳＷ１，ＳＷ２及び副スイッチＳＷ１ａ，ＳＷ２ａをオンオフ駆動する場合と比べて、副スイッチＳＷ１ａ，ＳＷ２ａのみをオンオフ駆動する場合は、そのオンオフ駆動するためにゲートに供給する電流量が少ない。つまり、軽負荷時には、通常動作時よりもスイッチング損失が少なくなる。
【００６２】
図１に示すゼロクロスコンパレータ１７は、ノードＮ１の電圧ＶN1とグランドレベルとを比較し、その比較結果に応じてＨレベル又はＬレベルの検出信号Ｓ０ｘを出力する。ノードＮ１の電圧ＶN1は、スイッチ回路１２に流れる電流量と、スイッチ回路１２の両端子間の抵抗値、に応じた値となる。
【００６３】
スイッチ回路１２は互いに並列接続された主スイッチＳＷ２と副スイッチＳＷ２ａを含み、通常動作時には両スイッチＳＷ２，ＳＷ２ａが同時にオンオフ駆動され、軽負荷時には主スイッチＳＷ１はオフされ副スイッチＳＷ２ａのみがオンオフ駆動される。従って、スイッチ回路１２の両端子間の抵抗値は、通常動作時に両スイッチＳＷ２，ＳＷ２ａのオン抵抗値の合成値となり、軽負荷時には副スイッチＳＷ２ａのみのオン抵抗値となる。
【００６４】
ゼロクロスコンパレータ１７は、逆流を防止するために、グランドレベルよりわずかに低い電圧（例えば−０．０１Ｖ）（しきい値電圧）よりもノードＮ１の電圧ＶN1が高くなるとＨレベルの検出信号Ｓ０ｘを出力するように設定されている。即ち、上記のゼロクロス検出は、実際の逆流を検出するものではなく、逆流する状態に近づくのを検出している。
【００６５】
図５（ａ）（ｂ）はコイル電流ＩＬとノードＮ１の電圧ＶN1の変化を示し、図５（ａ）は両スイッチＳＷ２，ＳＷ２ａをオンオフ制御したときの波形図、図５（ｂ）は副スイッチＳＷ２ａのみをオンオフ制御したときの波形図である。
【００６６】
時刻ｔ１において図１のメイン側スイッチ回路１１がオフすると、電圧ＶN1がグランドレベル（０Ｖ）より低くなる。すると、図１の同期整流側スイッチ回路１２がオンする。そして、コイル電流ＩＬは減少し、電圧ＶN1が上昇する。
【００６７】
図１のゼロクロスコンパレータ１７は、電圧ＶN1がしきい値電圧より高くなると、Ｈレベルの検出信号Ｓ０ｘ（図２参照）を出力し、同期整流側のスイッチ回路１２がオフする（時刻ｔ２）。図５（ｂ）では、スイッチＳＷ２ａのみがオンするためオン抵抗値が高く、時刻ｔ２におけるコイル電流ＩＬが少なくなり、コイル電流ＩＬがより０に近いときの検出信号Ｓ０ｘを出力する、つまり検出精度を高くすることができる。
【００６８】
同期整流側のスイッチ回路１２がオフされると、ノードＮ１の電圧ＶN1は、両スイッチＳＷ２，ＳＷ２ａの寄生ダイオードの順方向電圧に応じた電圧まで低下する。そして、コイル電流ＩＬが０になると（時刻ｔ３）、ノードＮ１の電圧ＶN1はグランドレベルとなる。
【００６９】
整流動作における損失は、通常動作では、コイル電流ＩＬとスイッチ回路１２の両端子間の電位差、即ちノードＮ１の電圧ＶN1の積の値となり、両スイッチＳＷ２，ＳＷ２ａを同時にオンすることにより、損失を低減する。コイル電流が０となる軽負荷時は、時刻ｔ２−ｔ３の期間の電圧降下が、スイッチＳＷ２ａがオンしている場合の電圧降下より圧倒的に大きいため、検出精度を高くすることにより、時刻ｔ２−ｔ３の期間を短縮し、損失が低減される。
【００７０】
なお、通常動作状態での第一の動作状態において、過電流が発生すると、過電流検出コンパレータ１９からＨレベルの過電流検出信号Ｓｏｖが出力され、駆動信号ＤＲ１，ＤＲ１ａがＨレベルとなり、第二の状態となる。この結果、メイン側のスイッチ回路１１のオン時間が制限され、過電流保護が行われる。過電流時においては、比較的大きな検出電圧Ｖｓが得られるが、軽負荷でゼロクロスが発生するときには、電流センスアンプ１３の検出感度を高くすることが好ましい。
【００７１】
電流センスアンプの回路例を図４に示す。
電流センスアンプ１３は、トランジスタＴ１，Ｔ１ａ，Ｔ２〜Ｔ４、抵抗Ｒ１、定電流源ＣＣ１，ＣＣ２を含む。ここでは、スイッチＳＷ１，ＳＷ１ａに対する接続を、ＭＯＳトランジスタの端子名を用いて説明する。トランジスタＴ１，Ｔ１ａはＰチャネルＭＯＳトランジスタであり、ソースとドレインが互いに接続されている。また、両トランジスタＴ１，Ｔ１ａのソースはスイッチＳＷ１，ＳＷ１ａのソースに接続されている。トランジスタＴ１のゲートは主スイッチＳＷ１のゲートに接続され、トランジスタＴ１ａのゲートは副スイッチＳＷ１ａのゲートに接続されている。従って、トランジスタＴ１は、主スイッチＳＷ１とともにオンオフする。また、トランジスタＴ１ａは、副スイッチＳＷ１ａとともにオンオフする。
【００７２】
トランジスタＴ１はトランジスタＴ１ａの整数倍の大きさに形成されており、軽負荷時の電流検出精度の設定により決定される。ここでは、同一サイズとする。主スイッチＳＷ１と副スイッチＳＷ１ａは、トランジスタＴ１のサイズの整数倍の大きさ、つまり同じゲート電圧に対して整数倍の電流を流すように形成されている。例えば、トランジスタＴ１，Ｔ１ａのサイズを「ｘ１」とすると、主スイッチＳＷ１のサイズは「ｘ９００」、副スイッチＳＷ１ａのサイズは「ｘ１００」に設定されている。
【００７３】
主スイッチＳＷ１及び副スイッチＳＷ１ａのドレインはＰチャネルＭＯＳトランジスタＴ２のソースに接続されている。トランジスタＴ２はドレインとゲートが互いに接続され、そのドレインは定電流源ＣＣ１を介してグランドに接続されている。
【００７４】
トランジスタＴ２のゲートはトランジスタＴ３のゲートに接続されている。トランジスタＴ３はＰチャネルＭＯＳトランジスタであり、ソースはトランジスタＴ１，Ｔ１ａのドレインに接続され、ドレインは定電流源ＣＣ２を介してグランドに接続されている。定電流源ＣＣ２は、トランジスタＴ２に接続された定電流源ＣＣ１と同量の電流を流すように構成されている。トランジスタＴ３はトランジスタＴ２と同じ大きさに形成されている。そして、トランジスタＴ２とトランジスタＴ３はカレントミラー回路を構成する。
【００７５】
トランジスタＴ３と定電流源ＣＣ２との間の接続点（ノード）はトランジスタＴ４のゲートに接続されている。トランジスタＴ４はＮチャネルＭＯＳトランジスタであり、ドレインはトランジスタＴ３のソースに接続され、ソースは抵抗Ｒ１を介してグランドに接続されている。そして、トランジスタＴ４と抵抗Ｒ１との間の接続点から検出電圧Ｖｓが出力される。
【００７６】
トランジスタＴ２のドレインとトランジスタＴ３のドレインには同じ値の電流を流す定電流源ＣＣ１，ＣＣ２がそれぞれ接続されている。通常動作では、トランジスタＴ４を介して抵抗Ｒ１に流れる電流が定電流源ＣＣ１，ＣＣ２の電流値より大きく設定されているため、トランジスタＴ１，Ｔ１ａの飽和電圧が主スイッチＳＷ１及び副スイッチＳＷ１ａの飽和電圧と同じとなるように、トランジスタＴ４の帰還回路が働く。その結果、トランジスタＴ４には、コイル電流ＩＬと比例したソース電流が流れる。詳しくは、スイッチ回路１１に含まれるオンしたスイッチとトランジスタＴ１，Ｔ１ａのサイズ比に応じた電流が流れる。
【００７７】
例えば、主スイッチＳＷ１と副スイッチＳＷ１ａがオンしたとき（通常動作時）、トランジスタＴ１とトランジスタＴ１ａがオンする。従って、トランジスタＴ１，Ｔ１ａのサイズと主スイッチＳＷ１及び副スイッチＳＷ１ａのサイズ比は２：１０００となり、トランジスタＴ４にコイル電流ＩＬの２／１０００のソース電流が流れる。また、副スイッチＳＷ１ａのみがオンしたとき（軽負荷時）、トランジスタＴ１ａのみがオンする。従って、トランジスタＴ１ａのサイズと副スイッチＳＷ１ａのサイズ比は１：１００となり、トランジスタＴ４にコイル電流ＩＬの１／１００のソース電流が流れる。
【００７８】
抵抗Ｒ１には、トランジスタＴ４のソース電流が流れる。検出電圧Ｖｓは、抵抗Ｒ１の抵抗値と、トランジスタＴ４のソース電流の値との積となる。そして、軽負荷時に抵抗Ｒ１に流れる電流量は、通常動作時の同一のコイル電流ＩＬの時と比較すると５倍となる。つまり、軽負荷時における電流センスアンプ１３の検出感度を通常動作時の５倍とすることができる。
【００７９】
検出電圧Ｖｓの変化量が大きくなると、その検出電圧Ｖｓと誤差電圧Ｖｅとを比較するＰＷＭコンパレータ１４において、制御信号Ｓｐのレベルを変更するタイミングのずれが少なくなる。従って、メイン側のスイッチ回路１１のオフタイミング（同期整流側のスイッチ回路１２のオンタイミング）のずれを抑制することができる。
【００８０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スイッチ制御回路１６は、クロック信号Ｓｃと、コンパレータ１４の出力信号Ｓｐに基づいて、メイン側のスイッチ回路１１と同期整流側のスイッチ回路１２を相補的にオンオフする。そして、スイッチ制御回路１６は、同期整流側のスイッチ回路１２に接続されたゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、スイッチ回路１２がオンしている放電サイクル中にゼロクロスが発生するとき、即ち軽負荷時にメイン側のスイッチ回路１１に含まれる主スイッチＳＷ１をオフ固定し、副スイッチＳＷ１ａのみをオンオフ制御するようにした。その結果、スイッチの駆動におけるスイッチング損失を低減する、即ち軽負荷時における効率低下を抑制することができる。
【００８１】
（２）スイッチ制御回路１６は、ゼロクロスコンパレータ１７の出力信号Ｓ０ｘに基づいて、ゼロクロスを検出した次のスイッチングサイクルから、同期整流側のスイッチ回路１２に含まれる主スイッチＳＷ２をオフ固定し、副スイッチＳＷ２ａのみをオンオフ制御するようにした。副スイッチＳＷ２ａのオン抵抗値は、主スイッチＳＷ２のオン抵抗値と副スイッチＳＷ２ａのオン抵抗値の合成値よりも大きい。このため、副スイッチＳＷ２ａのみをオンしたときの両端子間電圧は、両スイッチＳＷ２，ＳＷ２ａをオンしたときの端子間電圧よりも大きくなる。従って、副スイッチＳＷ２ａの両端子間電圧に基づいてゼロクロスを精度良く検出することができる。
【００８２】
（３）副スイッチＳＷ２ａのみをオンオフ制御することにより、ゼロクロス検出は、コイル電流ＩＬがほぼゼロのときに検出信号Ｓ０ｘを出力する。整流動作において、コイル電流ＩＬが多いほど、損失が大きくなる。従って、副スイッチＳＷ２ａのみをオンすることにより、両スイッチＳＷ２，ＳＷ２ａを同時にオンする場合と比べて、損失を低減することができる。
【００８３】
（４）スイッチ制御回路１６は、メイン側のスイッチ回路１２をオンするための駆動信号を出力するＦＦ回路２３の出力信号Ｓ２３ｘと、検出信号Ｓ０ｘが入力されるＡＮＤ回路２６と、クロック信号Ｓｃによりリセットし、ＡＮＤ回路２６の出力信号Ｓ２４によりセットするＦＦ回路２４とを含む。更に、スイッチ制御回路１６は、ＦＦ回路２４の出力信号を、クロック信号ＳｃによりラッチするＦＦ回路２５を含み、そのＦＦ回路２５の出力信号により主スイッチＳＷ１，ＳＷ２をオフ固定するようにした。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１，ＳＷ２の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【００８４】
（第二実施形態）
以下、第二実施形態を説明する。
なお、本実施形態において、第一実施形態と同じ部材については同じ符号を付し、それらの説明の全て又は一部を省略する。
【００８５】
図６に示すように、本実施形態のスイッチング電源回路は、第１のスイッチ回路１１と第２のスイッチ回路３２を含み、両スイッチ回路１１，３２は入力端子Ｐｉとグランドとの間に直列に接続されている。第１のスイッチ回路１１と第２のスイッチ回路３２との間の接続点（ノードＮ１）はコイルＬ１を介して出力端子Ｐｏに接続されている。
【００８６】
第２のスイッチ回路３２はスイッチＳＷ１２とダイオードを含み、スイッチＳＷ１２とダイオード（整流素子）Ｄ１は互いに並列に接続されている。スイッチＳＷ１２は例えばＮチャネルＭＯＳトランジスタであり、このＭＯＳトランジスタのソースがグランドに接続され、ドレインがコイルＬ１に接続され、ゲートに駆動信号ＤＲ２が供給される。ダイオードＤ１は、コイルＬ１からグランドに向う電流（以下、逆流という）を防止するように接続されている。つまり、ダイオードＤ１のアノードはグランドに接続され、ダイオードＤ１のカソードはコイルＬ１（ノードＮ１）に接続されている。
【００８７】
スイッチＳＷ１２の電気的特性は、通常動作（ＣＣＭ）においてグランドからコイルＬ１に向って流れる電流に応じて設定され、スイッチ制御回路３６から供給される駆動信号ＤＲ２に応答してオンオフする。
【００８８】
スイッチ制御回路３６は、第一実施形態のスイッチ制御回路１６と同様に、駆動信号ＤＲ１，ＤＲ１ａを生成する。駆動信号ＤＲ１，ＤＲ１ａは、第１のスイッチ回路１１に含まれるスイッチＳＷ１，ＳＷ１ａにそれぞれ供給される。従って、通常動作（ＣＣＭ）において、主スイッチＳＷ１と副スイッチＳＷ１ａがオンオフし、軽負荷時（ＤＣＭ）において、主スイッチＳＷ１はオフし、副スイッチＳＷ１ａがオンオフする。このため、軽負荷時において、第１のスイッチ回路１１をオンオフ制御する際のスイッチング損失を低減することができる。
【００８９】
また、スイッチ制御回路３６は、第一実施形態のスイッチ制御回路１６と同様に、駆動信号ＤＲ２を生成する。駆動信号ＤＲ２は、第２のスイッチ回路３２に含まれるスイッチＳＷ１２に供給される。従って、通常動作（ＣＣＭ）において、スイッチＳＷ１２は駆動信号ＤＲ２に応答してオンオフする。つまり、本実施形態のスイッチング電源回路は、通常動作において、同期整流方式の降圧型スイッチング電源回路として動作する。
【００９０】
ゼロクロスコンパレータ１７がゼロクロスを検出すると、スイッチ制御回路３６は、スイッチングサイクルに関係なく、検出信号Ｓ０ｘに応答してＬレベルの駆動信号ＤＲ２を出力し、その駆動信号ＤＲ２に応答してスイッチＳＷ１２がオフする。従って、軽負荷時における逆流を防止し、効率低下を抑制する。
【００９１】
次のスイッチングサイクルにおいて、スイッチ制御回路３６は、駆動信号ＤＲ２をＬレベルに固定して、スイッチＳＷ１２をオフする。そして、第１のスイッチ回路１１（スイッチＳＷ１ａ）をオフすると、ダイオードＤ１を介してグランドからコイルＬ１に向って電流が流れる。つまり、本実施形態のスイッチング電源回路は、軽負荷時に非同期整流方式のスイッチング電源回路として動作する。
【００９２】
ダイオードＤ１の両端子間に生じる電圧は、コイル電流ＩＬが流れているとき約０．７Ｖと高く損失が大きくなるが、コイル電流ＩＬの値自体が小さいため問題とならない。そして、コイル電流ＩＬが小さくなると急速に等価抵抗が高くなり、逆流を阻止する。
【００９３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）同期整流側のスイッチ回路３２は、互いに並列接続されたスイッチＳＷ１２とダイオードＤ１を含み、ゼロクロスを検出したときにスイッチＳＷ１２をオフするようにした。その結果、同期整流側のスイッチ回路３２を駆動する信号を生成するための回路構成が簡略化される。
【００９４】
（２）軽負荷時には、スイッチＳＷ１２をオフし、スイッチＳＷ１２の駆動損失が生じないため、軽負荷時の効率を改善することができる。
（第三実施形態）
以下、第三実施形態を説明する。
【００９５】
なお、本実施形態において、上記各実施形態と同じ部材については同じ符号を付し、それらの説明の全て又は一部を省略する。
本実施形態は、固定クロックが無く、オン時間を設定する単安定マルチバイブレータ回路（mono-stable multivibrator:以下、ＭＭ回路）で制御される、周波数可変型のＰＦＭ方式電源回路への適用例である。
【００９６】
図７に示すように、このスイッチング電源回路は、第１のスイッチ回路４１と第２のスイッチ回路３２を含む。
第１のスイッチ回路４１は入力端子ＰｉとコイルＬ１の入力側端子との間に接続され、第２のスイッチ回路３２はコイルＬ１の入力側端子とグランドとの間に接続されている。
【００９７】
第１のスイッチ回路４１は、互いに並列接続された２つのスイッチＳＷ１１，ＳＷ１１ａを含む。両スイッチＳＷ１１，ＳＷ１１ａは例えばＮチャネルＭＯＳトランジスタである。第１のスイッチＳＷ１１は、第２のスイッチＳＷ１１ａよりも多くの電流を流すように形成されている。つまり、第１のスイッチＳＷ１１が主スイッチであり、第２のスイッチＳＷ１１ａが副スイッチである。両スイッチＳＷ１１，ＳＷ１１ａは、スイッチ制御回路４６から供給される駆動信号ＤＲ１１，ＤＲ１１ａに応答してそれぞれオンオフする。
【００９８】
コイルＬ１の出力側端子はコンパレータ４５の反転入力端子に接続され、その反転入力端子に出力電圧Ｖｏｕｔが入力されている。コンパレータ４５の非反転入力端子は基準電源Ｅ１から基準電圧Ｖｒ１が入力される。
【００９９】
コンパレータ４５は、基準電圧Ｖｒ１と出力電圧Ｖｏｕｔとを比較し、その比較結果に応じた信号（誤差信号）Ｓｅをスイッチ制御回路４６に出力する。コンパレータ４５は、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より低いときにＨレベルの信号Ｓｅを出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より高いときにＬレベルの信号Ｓｅを出力する。この基準電圧Ｖｒ１は、出力電圧Ｖｏｕｔを制御する目標値に応じた電圧である。
【０１００】
スイッチ制御回路４６は、コンパレータ４５の出力信号Ｓｅとゼロクロスコンパレータ１７の出力信号Ｓ０ｘとに基づいて、スイッチ回路４１，３２に含まれるスイッチＳＷ１，ＳＷ１ａ，ＳＷ１２を駆動する駆動信号ＤＲ１１，ＤＲ１１ａ，ＤＲ１２を生成する。
【０１０１】
スイッチ制御回路４６は、ＭＭ回路５１，５２、ＦＦ回路５３，５４、ＡＮＤ回路５５，５６を含む。
コンパレータ４５の出力信号ＳｅはＭＭ回路５１，５２とＦＦ回路５３のクロック端子ＣＫに入力される。ＭＭ回路５１は、Ｈレベルの信号Ｓｅをトリガとして時定数に応じた期間、出力端子ＱからＨレベルとなる駆動信号ＤＲ１１ａを出力するとともに、反転出力端子ＸＱから駆動信号ＤＲ１１ａと相補な信号Ｓ５１ｘを出力する。
【０１０２】
ＭＭ回路５２は、Ｈレベルの信号Ｓｅをトリガとして時定数に応じた期間、出力端子ＱからＨレベルとなる信号Ｓ５２を出力する。ＭＭ回路５２の時定数は、ＭＭ回路５１の時定数の数倍（期待動作周期の２〜３倍）に設定されている。また、このＭＭ回路５２はリトリガラブルの単安定マルチバイブレータであり、Ｈレベルの信号Ｓ５２を出力している間に信号Ｓｅが立上がると、そのタイミングから更に時定数に応じた期間Ｈレベルとなる信号Ｓ５２を出力する。
【０１０３】
ＦＦ回路５３は、クロック端子ＣＫに供給される信号Ｓｅが立上がる毎に、入力端子Ｄに入力される信号Ｓ５２のレベルと等しいレベルの信号Ｓ５３を出力する。従って、信号Ｓｅが立上がる間隔がＭＭ回路５２の時定数により定まる間隔より短い場合、ＦＦ回路５３は継続的にＨレベルの信号Ｓ５３を出力する。
【０１０４】
一方、信号Ｓｅが立上がる間隔がＭＭ回路５２の時定数により定まる間隔より長くなると、時定数による期間の経過後にＬレベルの信号Ｓ５２を出力するため、ＦＦ回路５３はＬレベルの信号Ｓ５３を出力する。
【０１０５】
コンパレータ４５は、出力電圧Ｖｏｕｔが基準電圧Ｖｒ１より低くなるとＨレベルの信号Ｓｅを出力し、スイッチ制御回路４６は、Ｈレベルの信号Ｓｅに応答して、ＭＭ回路５１の時定数に応じた期間、Ｈレベルの駆動信号ＤＲ１１ａを出力し、その信号ＤＲ１１ａによりスイッチＳＷ１１ａがオンする。また、信号Ｓｅのパルス間隔がＭＭ回路５２の時定数以下であれば、駆動信号ＤＲ１１ａと信号Ｓ５３が入力されるＡＮＤ回路５５の出力信号ＤＲ１１は、等価な信号でありスイッチＳＷ１１を同時にオンする。信号Ｓｅのパルス間隔がＭＭ回路５２の時定数以下であれば、ＡＮＤ回路５５はＬレベルの信号ＤＲ１１を出力するため、スイッチＳＷ１１はオフを維持する。
【０１０６】
Ｌレベルの駆動信号ＤＲ１１により信号Ｓ５１ｘがＨレベルとなり、駆動信号ＤＲ１１ａによりＦＦ回路５４の出力信号Ｓ５４がＨレベルとなっているため、駆動信号ＤＲ１２がＨレベルとなる。その後、ゼロクロスコンパレータ１７がゼロクロスを検出し、出力信号Ｓ０ｘがＨレベルになるとＦＦ回路５４がリセットされ、駆動信号ＤＲ１２がＬレベルとなる。
【０１０７】
信号Ｓｅのパルス間隔が長くなるのは、軽負荷時（ＤＣＭ）と想定されるため、以上により、軽負荷では、スイッチＳＷ１１がオンすることが無くゲート駆動電力を軽減し、通常負荷では、スイッチＳＷ１１がオンすることにより最大駆動能力が維持される。
【０１０８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＰＦＭ方式のスイッチング電源回路において、コンパレータ４５の出力信号Ｓｅが、ＭＭ回路５２の時定数に応じた期間、入力されなかった場合に、メイン側スイッチ回路４１に含まれる主スイッチＳＷ１１をオフ固定するようにした。その結果、スイッチの駆動時におけるスイッチング損失を低減する、即ち軽負荷時における効率低下を抑制することができる。
【０１０９】
（２）スイッチ制御回路４６は、ＭＭ回路５２の時定数に応じた期間、入力されなかった場合に、メイン側スイッチ回路４１に含まれる主スイッチＳＷ１１をオフ固定する。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１１の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【０１１０】
なお、ＭＭ回路５２を省略し、ゼロクロスコンパレータ１７の出力信号Ｓ０ｘの反転信号をＦＦ回路５３に供給しても同等の効果が得られる。
（第四実施形態）
以下、第四実施形態を説明する。
【０１１１】
図８に示すスイッチング電源回路は、第１〜第４スイッチ回路６１〜６４、コイルＬ１、誤差増幅器６５、コンパレータ６６、発振器６７、制御回路６８、発振器６９を含む。入力電圧Ｖｉｎが供給される入力端子Ｐｉには第１スイッチ回路６１の第１端子（入力側端子）が接続され、第１スイッチ回路６１の第２端子（出力側端子）はコイルＬ１の第１端子に接続されている。コイルＬ１の第２端子は第４スイッチ回路６４の第１端子に接続され、第４スイッチ回路６４の第２端子は出力電圧Ｖｏｕｔを出力する出力端子Ｐｏに接続されている。
【０１１２】
コイルＬ１の第１端子には第２スイッチ回路６２の第１端子が接続され、第２スイッチ回路６２の第２端子はグランドに接続されている。コイルＬ１の第２端子には第３スイッチ回路６３の第１端子が接続され、第３スイッチ回路６３の第２端子はグランドに接続されている。
【０１１３】
第１スイッチ回路６１は互いに並列接続された主スイッチＳＷ１と副スイッチＳＷ１ａを含む。主スイッチＳＷ１と副スイッチＳＷ１ａは例えばＰチャネルＭＯＳトランジスタである。これらのスイッチＳＷ１，ＳＷ１ａは第一実施形態と同様に構成されている。
【０１１４】
第２スイッチ回路６２及び第３スイッチ回路６３は例えばＮチャネルＭＯＳトランジスタである。第４スイッチ回路６４は例えばＰチャネルＭＯＳトランジスタである。
出力電圧Ｖｏｕｔは誤差増幅器６５の反転入力端子に入力されている。誤差増幅器６５の非反転入力端子は基準電源Ｅ１１に接続され、基準電圧Ｖｒ１１が入力される。基準電圧Ｖｒ１１は、出力電圧Ｖｏｕｔを安定化する目標値（目標電圧）に応じて、例えば目標電圧と等しく設定されている。誤差増幅器６５は、出力電圧Ｖｏｕｔと基準電圧Ｖｒ１１との差電圧に応じた誤差電圧Ｖ１を出力する。
【０１１５】
コンパレータ６６の反転入力端子には誤差電圧Ｖ１が入力され、非反転入力端子には発振器６７から出力されるスロープ信号Ｖ２が入力される。発振器６７は、発振器６９から出力されるクロック信号Ｓｃに同期して動作し、鋸歯状のスロープ信号Ｖ２を生成する。コンパレータ６６は、誤差電圧Ｖ１とスロープ信号Ｖ２を比較し、その比較結果に応じた制御信号ＣＰを出力する。
【０１１６】
入力電圧Ｖｉｎはコンパレータ７０の反転入力端子に供給され、コンパレータ７０の非反転入力端子には出力電圧Ｖｏｕｔが入力される。コンパレータ７０は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高いときにＨレベルの信号Ｃｓを出力し、低いときにＬレベルの信号Ｃｓを出力する。この信号Ｃｓは制御回路６８に供給される。
【０１１７】
本実施形態において、信号ＣｓがＨレベルのときに昇圧動作、信号ＣｓがＬレベルのときに降圧動作とし、２つの動作を独立して制御する。
昇圧動作では、クロック信号Ｓｃのパルスが入力されたとき、誤差電圧Ｖ１がスロープ信号Ｖ２より高くなっている第一期間に、スイッチ回路６１，６３がオンとなり、スイッチ回路６２，６４がオフとなり、コイルＬ１の電流が増加し、エネルギーが蓄積される。スロープ信号Ｖ２が上昇して誤差電圧Ｖ１より高くなる第二期間は、スイッチ回路６１，６４がオンとなり、スイッチ回路６２，６３がオフとなり、出力端子Ｐｏから負荷に電流が供給され、コイルＬ１の電流が減少し、エネルギーが放出される。以上の２つの状態を繰り返すことにより、所定の出力電圧Ｖｏｕｔが得られる。
【０１１８】
降圧動作では、クロック信号Ｓｃのパルスが入力されたとき、誤差電圧Ｖ１がスロープ信号Ｖ２より高くなっている第一期間に、スイッチ回路６１，６４がオンとなり、スイッチ回路６２，６３がオフとなり、出力端子Ｐｏから負荷に電流が供給されるとともに、コイルＬ１の電流が増加し、エネルギーが蓄積される。スロープ信号Ｖ２が上昇して誤差電圧Ｖ１より高くなる第二期間に、スイッチ回路６２，６４がオンとなり、スイッチ回路６１，６３がオフとなり、コイルＬ１の電流が減少し、エネルギーが放出され、出力端子Ｐｏから負荷に電流が供給される。以上の２つの状態を繰り返すことにより、所定の出力電圧Ｖｏｕｔが得られる。
【０１１９】
この方式で昇圧動作と降圧動作とを安定に切り換えるためには、スロープ信号Ｖ２が、降圧動作時にその振幅に想到する電圧だけ低くなる必要がある。
以上の昇降圧方式の電源回路において、第１〜第３実施形態と同様、降圧時において、スイッチ回路６２におけるゼロクロスを検出して、スイッチ回路６１のスイッチＳＷ１を停止してもよい。昇圧動作時では、スイッチ回路６１における逆流を検出する必要があるが、逆流検出時にスイッチ回路６１のスイッチＳＷ１を停止してもよい。
【０１２０】
また、昇圧動作時は、出力端子Ｐｏに向かって流れる電流Ｉｏｕｔ以上の電流がスイッチ回路６１に流れるため、その最大電流に応じたスイッチＳＷ１，ＳＷ１ａの素子サイズが設定されている。降圧動作時における出力電流Ｉｏｕｔは、コイル電流ＩＬ以上とならないため、信号ＣｓがＬレベルの場合にスイッチＳＷ１を停止してもよい。この場合、一般に昇降圧型の電源回路にける昇圧比はたかだか２〜３倍であり、スイッチＳＷ１の素子サイズは、スイッチＳＷ１ａの１〜３倍程度となり、スイッチ駆動損失の低減効果は小さくなる。
【０１２１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）昇降圧型のスイッチング電源回路において、制御回路６８は、昇圧制御と降圧制御を切り替え、その制御に応じて、降圧制御の時には第１スイッチ回路６１の主スイッチＳＷ１をオフし、副スイッチＳＷ１ａのみをオンオフ制御するようにした。その結果、スイッチの駆動時におけるスイッチング損失を低減する、即ち降圧制御時における効率低下を抑制することができる。
【０１２２】
（２）制御回路６８は、コンパレータ７０から入力される制御信号Ｃｓに基づいて、第１スイッチ回路６１の主スイッチＳＷ１の状態を固定する。この制御信号Ｃｓは、昇圧制御と降圧制御とを切り替えるための信号であり、制御回路６８は、制御信号ＣＰから図示しない論理回路により主スイッチＳＷ１の状態を固定するようにしている。従って、アナログ信号を処理するオペアンプやコンパレータの追加が不要であり、容易に主スイッチＳＷ１の状態を固定することができる。また、アナログ回路を追加しないため、回路規模の増大を抑えることができる。
【０１２３】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態におけるスイッチ制御回路の構成を適宜変更してもよい。別の例のスイッチ制御回路を図９に従って説明する。
【０１２４】
このスイッチ制御回路８０は、第一実施形態のスイッチ制御回路１６（図２参照）と同様の部材を有しているため、それらの部材については同じ符号を用いて説明する。
スイッチ制御回路８０はパルス検出回路８１を有している。パルス検出回路８１は、インバータ回路８２，８４、ＡＮＤ回路８３，８５、ＦＦ回路８６を含む。制御信号Ｓｐは、ＦＦ回路２３のリセット端子Ｒに入力される。また、制御信号Ｓｐは、インバータ回路８２に入力され、そのインバータ回路８２の出力信号はＡＮＤ回路８３に入力される。このＡＮＤ回路８３にはクロック信号Ｓｃが入力され、ＡＮＤ回路８３の出力信号Ｓｃ１はＦＦ回路２３のセット端子Ｓに入力される。
【０１２５】
また、クロック信号Ｓｃはインバータ回路８４とＡＮＤ回路８５に入力され、インバータ回路８４の出力信号はＡＮＤ回路８５に入力される。ＡＮＤ回路８５は、クロック信号Ｓｃとインバータ回路８４の出力信号に基づいて、クロック信号Ｓｃの立上がりタイミングからインバータ回路８４の遅延時間分のパルス幅の信号Ｓｃ２を出力する。
【０１２６】
ＦＦ回路８６はＲＳ−ＦＦであり、セット端子ＳにＡＮＤ回路８５の出力信号Ｓｃ２が入力され、リセット端子ＲにＦＦ回路２３の出力端子Ｑから出力される信号Ｓ２３が入力される。そして、ＦＦ回路８６の反転出力端子ＸＱから出力される信号Ｓｃ３は、ＡＮＤ回路２７に入力される。ＡＮＤ回路２７には、ＦＦ回路２５の反転出力端子ＸＱから出力される信号Ｓ２６ｘと、ＡＮＤ回路２８から出力される駆動信号ＤＲ２ａが入力される。そして、ＡＮＤ回路２７から駆動信号ＤＲ２が出力される。
【０１２７】
出力電圧Ｖｏｕｔが高くなると、図１の誤差増幅器１５は誤差電圧Ｖｅを低くするため、メイン側のスイッチ回路１１がオンしてからＰＷＭコンパレータ１４がＨレベルの制御信号Ｓｐを出力するまでの期間が短くなる。さらに、出力電圧Ｖｏｕｔが高くなって誤差増幅器１５から出力される誤差電圧Ｖｅが電流センスアンプ１３の出力電圧Ｖｓの最低値より低くなると、ＰＷＭコンパレータ１４はＨレベルの制御信号Ｓｐを継続的に出力する。つまり、スイッチ回路１１，１２をスイッチングするための信号（パルス）が無くなる。
【０１２８】
ここで、ある周期Ｐ１において、出力パルスが発生し、次の周期Ｐ２において出力パルスが発生しない場合を想定する。周期Ｐ１では、スイッチング信号があるため、クロック信号Ｓｃの立ち上がり時に、上記の信号Ｓｐが継続的にＨレベルとなる状態ではない。つまり、信号ＳｐがＬレベルであるため、ＡＮＤ回路８３の出力信号Ｓｃ１は、信号Ｓｃと同じレベルとなり、ＦＦ回路２３がセットされ、信号Ｓ２３ｘがＬレベルとなるのは、先の図２と同様であり、信号Ｓ２３はＨレベルとなる。次に、信号ＳｐがＨレベルとなったときに、信号Ｓ２３はＬレベルとなる。なお、ＦＦ回路２３のリセット条件は、過電流検出信号Ｓｏｖを処理する図２のＯＲ回路２１が無いだけであり、過電流の生じない通常時は、図２と同様であることは明らかである。以上により、周期Ｐ１の動作は、図２と同じであることがわかる。また、ＦＦ回路８６については、クロック信号Ｓｃの立ち上がりパルスである信号Ｓｃ２でセットされるが、信号Ｓ２３が信号Ｓｃによりセットされるため、直ちにリセットされるため、出力信号Ｓｃ３は、ほぼＨレベルであり、瞬時的にＬレベルとなるのは、駆動信号ＤＲ２，ＤＲ２ａがＬれべるとなる信号Ｓｃ立ち上がり後のタイミングであるため影響は生じない。
【０１２９】
次の周期Ｐ２において、出力が生じない条件であり、周期Ｐ１より、継続的に信号ＳｐがＨレベルとなっている。ここで、クロック信号Ｓｃの立ち上がりが入ると、周期Ｐ１と異なり、ＡＮＤ回路８３の出力信号Ｓｃ１はＬレベルに固定となるため、ＦＦ回路２３の出力信号Ｓ２３はセットされず、Ｌレベルを維持する。信号Ｓ２３ｘがＨレベルを維持することも明らかで、駆動信号ＤＲ１，ＤＲ１ａもＨレベルを維持し、クロック信号Ｓｃにより、強制的にオンとならないため、不必要な出力駆動が生じないことがわかる。また、ここまでの説明では、駆動信号ＤＲ２，ＤＲ２ａもゼロクロス検出信号Ｓ０ｘが入らない限り、Ｈレベルを維持している。
【０１３０】
周期Ｐ２において、ＦＦ回路８６の出力信号Ｓｃ３は、クロック信号Ｓｃにより一度Ｌレベルとなり、信号Ｓ２３がＬレベルを維持しているので、信号Ｓｃ３はＨレベルとならない。駆動信号ＤＲ２について、ゼロクロスが生じていない場合であっても、コイル電流が０に近づく状態であり、電流は小さいと推定され、信号Ｓｃ３がＡＮＤ回路２７の出力信号ＤＲ２をＬレベルに固定とするため、この時の同期整流の主スイッチＳＷ２はオフとなり、次のゼロクロス検出の精度を向上させる。
【０１３１】
周期Ｐ２において、ゼロクロスが生じると、図２同様、駆動信号ＤＲ２ａがＬレベルとなり、スイッチＳＷ２ａをオフさせることは言うまでもない。
以上のように、図９の論理回路では、出力電圧が高くなったときに、必要のないスイッチ回路１１のオンを行わず、また、最後のスイッチ回路１１のオンのあった周期の内にゼロクロスが発生しない場合を考慮し、ゼロクロス発生まで、駆動信号ＤＲ２ａのＨレベルを確実に維持している。
【０１３２】
・上記第二実施形態では、ダイオードＤ１をスイッチＳＷ１２に明示的に並列接続したが、ダイオードＤ１を省略してもよい。この場合、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１２に内蔵されたダイオード（寄生ダイオード又はボディ・ダイオードと呼ばれる）が整流動作するため、省略することができる。
【０１３３】
・上記実施形態では、ゼロクロスコンパレータ１７により同期整流側のスイッチ回路１２にゼロクロスが発生するのを検出した次のスイッチングサイクルでメイン側スイッチ回路１１に含まれる主スイッチＳＷ１の制御を禁止するようにした。スイッチング電源回路において、負荷の急変により過渡的に出力電流が減少し、ゼロクロスを検出することがある。この時に、ゼロクロス点感度の差などにより、わずかに出力電圧安定度に影響することが考えられる。このため、ゼロクロスを複数サイクル継続して検出した場合に主スイッチＳＷ１の制御を禁止するようにしてもよい。
【０１３４】
・上記各実施形態は、同期整流方式のスイッチング電源回路であったが、非同期整流方式のスイッチング電源回路としてもよい。例えば、第一実施形態のスイッチング電源回路において、同期整流側のスイッチ回路１２、及びこのスイッチ回路１２の駆動信号ＤＲ２，ＤＲ２ａを生成するための回路素子を削除する。また、第四実施形態（昇降圧型）のスイッチング電源回路において、コイルＬ１の入力側端子とグランドとの間に接続された第２スイッチ回路６２と、コイルＬ１の出力側端子と出力端子Ｐｏとの間に接続された第４スイッチ回路６４とのうちの少なくとも一方をダイオードに置き換え、置き換えたスイッチに供給する駆動信号を生成する回路素子を削除する。このように構成されたスイッチング電源回路においても、上記実施形態と同様の効果を得ることができる。
【０１３５】
・上述とは逆に、主たるスイッチ回路１１を１つのスイッチ素子として、スイッチＳＷ１ａ及び駆動信号ＤＲ１ａを省略し、同期整流側のスイッチ回路のみについて、駆動信号ＤＲ２，ＤＲ２ａを生成し、対応するスイッチを用意してもよい。
【０１３６】
・上記第三実施形態では、ＭＭ回路５２の時定数に応じた期間内にコンパレータ４５からパルス状の信号Ｓｅが出力されないときに主スイッチＳＷ１１の制御を変更するようにした。これに対し、カウンタやタイマ等の経過時間を計測する手段を設け、計測した時間内におけるパルス信号Ｓｅの有無に応じて主スイッチＳＷ１１の制御を変更するようにしてもよい。また、ゼロクロス検出信号Ｓ０ｘから主スイッチＳＷ１１の制御を変更してもよい。
【０１３７】
・上記各実施形態に対し、スイッチング電源回路の構成や制御方式を適宜変更してもよい。例えば、負荷電流に応じて、ＰＷＭ制御とＰＦＭ制御を切り替える方式がある。この方式に対し、上記実施形態では軽負荷時での電流検出を高精度にて行うことができるため、制御を切り替える電流やタイミングの精度が高くなり、制御の安定性等の点で有利となる。
【０１３８】
・降圧型及び昇降圧型の電源回路について説明したが、昇圧電源回路においても、出力端子から入力端子への電流の逆流を検出するゼロクロス検出器があり、まったく同様に、主及び副スイッチの制御を行うようにしてもよい。
【０１３９】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
互いに並列接続された主スイッチ及び副スイッチを含み、電圧が印加される端子とコイルとの間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態をオフ状態に固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
（付記２）
同期整流を行うスイッチ回路の両端子間電圧に応じて検出信号を出力するコンパレータを有し、
前記検出信号が一回又は一定数回発生した場合、次のスイッチングサイクルにおいて前記主スイッチをオフ固定する、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記３）
前記同期整流を行うスイッチ回路を第２のスイッチ回路とし、入力電圧が印加される端子と前記コイルとの間のスイッチ回路を第１のスイッチ回路として、
前記第１のスイッチ回路と前記第２のスイッチ回路のいずれか一方または両方のスイッチが、互いに並列接続された主スイッチ及び副スイッチで構成され、
前記第１の制御回路は、電流連続モードのときに前記主スイッチ及び副スイッチをオンオフ制御し、電流断続モードのときに前記副スイッチを含むスイッチ回路の前記主スイッチをオフ固定し前記副スイッチをオンオフ制御する、
ことを特徴とする付記２記載のスイッチング電源回路。
（付記４）
前記第２のスイッチ回路は互いに並列接続されたスイッチ及びダイオードを含み、
前記第１の制御回路は、電流連続モードのときに前記主スイッチをオンオフ制御し、電流断続モードのときに前記主スイッチをオフ固定する、
ことを特徴とする付記３記載のスイッチング電源回路。
（付記５）
前記検出信号に基づいて、スイッチングサイクル期間内に前記第２のスイッチ回路においてゼロクロスが発生しない場合に、電流断続モードから電流連続モードへの切り替えを次のスイッチングサイクルから行い、
前記第２の制御回路は、前記第１のスイッチ回路または前記第２のスイッチ回路に含まれる主スイッチの固定状態を解除する、
ことを特徴とする付記３記載のスイッチング電源回路。
（付記６）
前記第１のスイッチ回路に流れる電流に応じた検出電圧を出力する電流センスアンプと、
出力電圧と基準電圧との差に応じた誤差電圧を出力する誤差増幅器と、
前記検出電圧と前記誤差電圧とを比較し、その比較結果に応じた制御信号を出力するＰＷＭコンパレータと、
前記検出電圧と基準電圧とを比較し、比較結果に応じた過電流検出信号を出力するコンパレータと
を有し、
前記第１の制御回路は、一定周期のクロック信号と前記制御信号とに基づいて前記第１のスイッチ回路と前記第２のスイッチ回路とを制御する電流モードにて動作し、前記過電流検出信号に基づいて過電流が検出されたときに前記第１のスイッチ回路のオン動作を停止するとともに前記第２のスイッチ回路をオフし、動作モードの切り替えの信号に基づいて、前記第２のスイッチ回路に含まれる主スイッチをオフ固定したときに前記過電流検出信号を無効化する、
を特徴とする付記３〜５のうちの何れか一項に記載のスイッチング電源回路。
（付記７）
前記電流センスアンプは、前記主スイッチ及び前記副スイッチの駆動信号に基づいて前記第１のスイッチ回路に流れる電流の検出感度を変更する、
ことを特徴とする付記６記載のスイッチング電源回路。
（付記８）
前記第１の制御回路は、一定周期の第１のパルス信号により前記第１のスイッチ回路をオン制御し、出力電圧及び前記第１のスイッチ回路に流れる電流に応じて生成された第２のパルス信号により前記第１のスイッチ回路をオフし、
前記第１のパルス信号の発生時に前記第２のパルス信号が生じているときに、前記第１のスイッチ回路のオン制御を禁止する第３の制御回路を有する、
ことを特徴とする付記１〜７のうちの何れか一項に記載のスイッチング電源回路。
（付記９）
前記第３の制御回路は、
前記第１のパルス信号と前記第１のスイッチ回路をオンオフ制御する信号に基づいて、前記第１のスイッチ回路をオンオフ制御しないときに、前記第２のスイッチ回路に含まれる主スイッチをオフ固定する、
ことを特徴とする付記８記載のスイッチング電源回路。
（付記１０）
出力電圧と基準電圧とを比較し、その比較結果に応じたパルス信号を出力するコンパレータを有し、
前記第１の制御回路は、前記コンパレータの出力信号に基づいて前記第１のスイッチ回路を一定時間オンし、
前記第２の制御回路は、前記パルス信号の周期を監視し、その監視結果またはゼロクロス発生検出に応じて前記主スイッチの制御を切り替える、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記１１）
前記第２の制御回路は、前記パルス信号が入力されてから所定期間内またはゼロクロス検出前に次のパルス信号が入力されたときには前記第１のスイッチ回路又は第２のスイッチ回路の主スイッチの制御を許可し、前記所定期間内またはゼロクロス検出前に次のパルス信号が入力されないときには前記第１のスイッチ回路または前記第２のスイッチ回路の主スイッチのオン制御を禁止する、
ことを特徴とする付記１０記載のスイッチング電源回路。
（付記１２）
前記第２の制御回路は、
前記パルス信号をトリガとして前記所定期間のパルス幅の信号を出力するリトリガラブルなマルチバイブレータと、
前記パルス信号に応答して前記マルチバイブレータの出力信号レベルを保持し、その保持したレベルの信号を出力するフリップフロップ回路と、
を有することを特徴とする付記１０又は１１記載のスイッチング電源回路。
（付記１３）
動作状態を切り替えるための制御信号として、軽負荷を示すスタンバイ信号、または動作モードを切り替えるための信号を用いる、
ことを特徴とする付記１記載のスイッチング電源回路。
（付記１４）
互いに並列接続された主スイッチ及び副スイッチを含み、入力端子とコイルの第１端子との間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記コイルの第１端子と基準電位の端子との間に接続された第２のスイッチ回路と、
前記コイルの第２端子と基準電位の端子との間に接続された第３のスイッチ回路と、
前記コイルの第２端子と出力端子との間に接続された第４のスイッチ回路と、
前記入力電圧または制御状態の監視結果に応じて昇圧制御と降圧制御とを切り替え、昇圧制御のときに前記第１のスイッチ回路をオン固定し、降圧制御のときに前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
前記第１の制御回路が昇圧制御と降圧制御を切り替えるための信号に基づいて、降圧制御のときに、前記第１のスイッチ回路に含まれる主スイッチをオフ固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
（付記１５）
互いに並列接続された主スイッチ及び副スイッチを含むスイッチ回路をオンオフ制御し、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態をオフ固定する、
ことを特徴とするスイッチング電源回路の制御方法。
【符号の説明】
【０１４０】
１６，３６，４６ スイッチ制御回路（第１の制御回路、第２の制御回路）
６８ 制御回路（第１の制御回路、第２の制御回路）
１１ 第１のスイッチ回路
１２ 第２のスイッチ回路
ＳＷ１，ＳＷ２ 主スイッチ
ＳＷ１ａ，ＳＷ２ａ 副スイッチ
Ｌ１ コイル
Ｖｏｕｔ 出力電圧
Ｖｉｎ 入力電圧
【特許請求の範囲】
【請求項１】
コイルにエネルギーを充電するための少なくとも一つのスイッチ回路と、整流素子または同期整流を行うスイッチ回路を含み、少なくともいずれかのスイッチ回路は、互いに並列接続された主スイッチ及び副スイッチで構成され、
前記スイッチ回路をオン状態とオフ状態とに制御し、出力端子に安定化した電圧を発生させる第１の制御回路と、
前記制御に必要な制御信号に基づいて、所定のスイッチング周期において前記主スイッチの状態をオフ状態に固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
【請求項２】
前記整流素子または同期整流を行うスイッチ回路に流れる電流がゼロとなるまたは遮断されたことを示す検出信号を出力する検出器を有し、
前記第１の制御回路は、前記検出信号に基づいて動作状態を電流連続モードと電流断続モードとを切り替え、
前記第２の制御回路は、前記検出信号に基づいて電流断続モードのときに前記主スイッチをオフ固定する、
ことを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
出力電圧と基準電圧とを比較し、その比較結果に応じたパルス信号を出力するコンパレータを有し、
前記第１の制御回路は、前記コンパレータの出力信号に基づいて前記スイッチ回路を一定時間オンまたはオフと制御し、
前記第２の制御回路は、前記制御信号の周期を監視し、その監視結果に応じて前記主スイッチの制御を切り替える、
ことを特徴とする請求項１記載のスイッチング電源回路。
【請求項４】
互いに並列接続された主スイッチ及び副スイッチを含み、入力電圧が印加される端子とコイルの第１端子との間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記コイルの第１端子と基準電位の端子との間に接続された第２のスイッチ回路と、
前記コイルの第２端子と基準電位の端子との間に接続された第３のスイッチ回路と、
前記コイルの第２端子と出力電圧を出力する端子との間に接続された第４のスイッチ回路と、
前記入力電圧または出力安定化のための制御状態の監視結果に応じて昇圧制御と降圧制御とを切り替え、昇圧制御のときに前記第１のスイッチ回路をオン固定し、降圧制御のときに前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
前記第１の制御回路が降圧制御を行うときに、前記第１のスイッチ回路に含まれる主スイッチをオフ固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
【請求項５】
互いに並列接続された主スイッチ及び副スイッチを含むスイッチ回路をオンオフ制御し、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態を固定する、
ことを特徴とするスイッチング電源回路の制御方法。
【請求項１】
コイルにエネルギーを充電するための少なくとも一つのスイッチ回路と、整流素子または同期整流を行うスイッチ回路を含み、少なくともいずれかのスイッチ回路は、互いに並列接続された主スイッチ及び副スイッチで構成され、
前記スイッチ回路をオン状態とオフ状態とに制御し、出力端子に安定化した電圧を発生させる第１の制御回路と、
前記制御に必要な制御信号に基づいて、所定のスイッチング周期において前記主スイッチの状態をオフ状態に固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
【請求項２】
前記整流素子または同期整流を行うスイッチ回路に流れる電流がゼロとなるまたは遮断されたことを示す検出信号を出力する検出器を有し、
前記第１の制御回路は、前記検出信号に基づいて動作状態を電流連続モードと電流断続モードとを切り替え、
前記第２の制御回路は、前記検出信号に基づいて電流断続モードのときに前記主スイッチをオフ固定する、
ことを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
出力電圧と基準電圧とを比較し、その比較結果に応じたパルス信号を出力するコンパレータを有し、
前記第１の制御回路は、前記コンパレータの出力信号に基づいて前記スイッチ回路を一定時間オンまたはオフと制御し、
前記第２の制御回路は、前記制御信号の周期を監視し、その監視結果に応じて前記主スイッチの制御を切り替える、
ことを特徴とする請求項１記載のスイッチング電源回路。
【請求項４】
互いに並列接続された主スイッチ及び副スイッチを含み、入力電圧が印加される端子とコイルの第１端子との間に前記主スイッチ及び副スイッチが接続された第１のスイッチ回路と、
前記コイルの第１端子と基準電位の端子との間に接続された第２のスイッチ回路と、
前記コイルの第２端子と基準電位の端子との間に接続された第３のスイッチ回路と、
前記コイルの第２端子と出力電圧を出力する端子との間に接続された第４のスイッチ回路と、
前記入力電圧または出力安定化のための制御状態の監視結果に応じて昇圧制御と降圧制御とを切り替え、昇圧制御のときに前記第１のスイッチ回路をオン固定し、降圧制御のときに前記第１のスイッチ回路をオンオフ制御する第１の制御回路と、
前記第１の制御回路が降圧制御を行うときに、前記第１のスイッチ回路に含まれる主スイッチをオフ固定する第２の制御回路と、
を有することを特徴とするスイッチング電源回路。
【請求項５】
互いに並列接続された主スイッチ及び副スイッチを含むスイッチ回路をオンオフ制御し、動作状態を切り替えるための制御信号に基づいて、前記主スイッチの状態を固定する、
ことを特徴とするスイッチング電源回路の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１３５７３０（Ｐ２０１１−１３５７３０Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２００９−２９４６３３（Ｐ２００９−２９４６３３）
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年１２月２５日（２００９．１２．２５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]