セラミック基板と、そのセラミック基板を用いた電子部品モジュール
【課題】その製造歩留まりを向上させることができるセラミック基板を提供する。
【解決手段】セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された、少なくとも１つの端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された、少なくとも１つの配線部５と、を有するセラミック基板１において、端子部４は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とを備え、配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３と、を備えたセラミック基板１としたので、セラミック基板１の製造歩留まりを向上させることができる。
【解決手段】セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された、少なくとも１つの端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された、少なくとも１つの配線部５と、を有するセラミック基板１において、端子部４は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とを備え、配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３と、を備えたセラミック基板１としたので、セラミック基板１の製造歩留まりを向上させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板と、そのセラミック基板を用いた電子部品モジュールに関するものである。
【背景技術】
【０００２】
近年、セラミック基板上に電子部品を搭載した電子部品モジュールの開発は進んでいる。特に、電子部品として発光ダイオード（ＬＥＤ、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を搭載した発光ダイオードモジュールは、そのセラミック基板部の優位点である耐熱性・耐湿性に優れ、また、素材自体が良好な反射率を有することから、高パワー発光ダイオードモジュール、また、液晶のバックライト向けの発光ダイオードモジュールとして用いられている。
【０００３】
従来の電子部品モジュールに用いられるセラミック基板は、セラミック基板部と、前記セラミック基板部上に、電子部品（例えば、前述の発光ダイオード等）を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、前記端子部上に形成された端子部皮膜部と、前記配線部上に形成された配線部皮膜部と、を備えたものとなっていた（例えば、これに類似する技術は下記特許文献１に記載されている）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記従来のセラミック基板においては、前記端子部皮膜部と、前記配線部皮膜部は、それぞれ、前記端子部と、前記配線部との上面に形成されているが、それら側面には形成されていない。そのため、前記従来のセラミック基板を用いた電子部品モジュールは、長時間使用した場合、エレクトロマイグレーションという現象に起因して、前記端子部の間、前記配線部の間、あるいは前記端子部端子と前記配線部の間にて短絡してしまうという虞があった。そこで、この前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を形成するということが考えられる。すなわち、前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を形成することによって、エレクトロマイグレーションを防止し、電子部品モジュールの長期信頼性を向上することができるとはできる。
【０００６】
しかしながら、近年の電子部品モジュールの小型化に伴い、電子部品モジュールに設けられたリード端子間隔が狭く（狭間隔）なっており、それに起因して、前記端子部皮膜部を形成時（製造時）に、前記端子部の間が短絡してしまい、その結果として、セラミック基板の製造歩留まりの低下してしまうという、新たな課題が生じてしまう。
【０００７】
本発明は、このように、前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を単に形成しただけでは、セラミック基板の製造歩留まりの低下してしまうという事に着目し、セラミック基板の製造歩留まりを向上させることを目的とするものである。
【課題を解決するための手段】
【０００８】
そして、この目的を達成するために本発明は、セラミック基板部と、前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、を有するセラミック基板において、前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、を備え、前記配線部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、を備えたセラミック基板とした。
【０００９】
これにより所期の目的を達成するものである。
【発明の効果】
【００１０】
以上のように本発明は、セラミック基板部と、前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、を有するセラミック基板において、前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、を備え、前記配線部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、
を備えたセラミック基板としたので、セラミック基板の製造歩留まりを向上させることができる。
【００１１】
すなわち、本発明においては、前記端子部に、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部とを設け、さらに、前記配線部に、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部とを設ける構成としたので、前記端子部の厚みは第１の金属部と端子部皮膜部との合計の厚みとなり、前記配線部の厚みは第１の金属部と第２の金属部と配線部皮膜部との合計の厚みとなるため、前記端子部の厚さを薄くすることができ、前記端子部皮膜部を形成時（製造時）の前記端子部間の短絡を防止することができるので、その結果として、セラミック基板の製造歩留まりを向上させることができるのである。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図１（ａ）は、電子部品モジュールの断面図、図１（ｂ）は、図１（ａ）中の点線Ａ−Ａにおける切断面の上面図
【図２】実施の形態１におけるセラミック基板の製造方法を示すフローチャート
【図３】実施の形態１におけるセラミック基板の製造方法におけるセラミック基板部準備工程後のセラミック基板の断面図
【図４】実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図
【図５】実施の形態１におけるセラミック基板の製造方法における第２の金属部形成工程後のセラミック基板の断面図
【図６】実施の形態１におけるセラミック基板の製造方法における皮膜部形成工程後のセラミック基板の断面図
【図７】実施の形態２におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図７（ａ）は、電子部品モジュールの断面図、図７（ｂ）は、図７（ａ）中の点線Ａ−Ａにおける切断面の上面図
【発明を実施するための形態】
【００１３】
以下に、本発明の電子部品モジュールの実施の形態を図面とともに詳細に説明する。
【００１４】
（実施の形態１）
［１］本実施形態におけるセラミック基板１を用いた電子部品モジュール６の構成
まず、はじめに、本発明の実施の形態１におけるセラミック基板を用いた電子部品モジュールの構成に関して説明する。
図１は、実施の形態１における電子部品モジュールの断面図を示し、図１（ａ）は、電子部品モジュールの断面図、図１（ｂ）は、図１（ａ）中の点線Ａ−Ａにおける切断面の上面図を示すものである。
【００１５】
図１（ａ）、図１（ｂ）に示すように、セラミック基板１は、セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された配線部５とが形成されている。
また、このセラミック基板１を用いた電子部品モジュール６は、セラミック基板１の端子部４上に電子部品３が、電子部品３に備えられた半田ボール８によって実装され、電子部品３とセラミック基板１は電気的に接続されている。本実施形態においては、電子部品３として、発光ダイオード（ＬＥＤ）を用いた。
【００１６】
ここで、端子部４は、セラミック基板１上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とによって形成されている。
さらに、配線部５は、セラミック基板１上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とが形成されている。
【００１７】
また、本実施形態においては、第１の金属部１０は、セラミック基板１上に形成されたシード層１４と、前記シード層上に形成された金属層１５とによって形成されている。
【００１８】
また、本実施形態において、セラミック基板部２は、一般にＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ、高温同時焼成型セラミック）と呼ばれる焼成されたアルミナ（Ａｌ２Ｏ３）を焼成することによって形成してある。
また、本実施形態において、第１の金属部１０のシード層１４は、乾式めっき法の一つであるＲＦスパッタ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ｓｐｕｔｔｅｒｉｎｇ）法によって、チタン（Ｔｉ）の薄膜を５０［ｎｍ］形成し、さらに、第１の金属部１０の金属層１５は、そのチタン（Ｔｉ）の薄膜上に、金属層１５として、ＲＦスパッタ法によって、銅（Ｃｕ）の薄膜を１００［ｎｍ］形成している。
【００１９】
また、本実施形態において、第１の金属部１０の金属層１５は、湿式めっき法の一つである電解めっき法によって銅（Ｃｕ）を５［ｕｍ］から３０［ｕｍ］の膜厚にて形成した。この第１の金属部１０の金属層１５は、使用用途等によって、適宜ある一定値に設定してする。
【００２０】
また、本実施形態において、第２の金属部１２は、前述の第１の金属部１０の金属層１５と同様に、湿式めっき法の一つである電解めっき法によって銅（Ｃｕ）を２０［ｕｍ］から５０［ｕｍ］の膜厚にて形成した。この第２の金属部１２は、使用用途等によって、適宜ある一定値に設定する。
【００２１】
また、本実施形態において、配線部皮膜部１１と配線部皮膜部１３は、まず、湿式めっき法の一つである無電解めっき法によって、リン（Ｐ）を含有したニッケル（Ｎｉ−Ｐ）の薄膜を３［ｕｍ］の膜厚にて形成し、その後、無電解めっき法によって、金（Ａｕ）の薄膜を０．３［ｕｍ］形成している。すなわち、本実施形態における端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成した。
【００２２】
なお、本実施形態においては、セラミック基板部２として、ＨＴＣＣと呼ばれる焼成されたアルミナ（Ａｌ２Ｏ３）を焼成することによって形成したが、その他、同じＨＴＣＣに分類される焼成された窒化アルミ（Ａｌ−Ｎ）や、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、高温同時焼成型セラミック）と呼ばれるアルミナ（Ａｌ２Ｏ３）とガラス（ＳｉＯ２）とを混合し、焼成して形成することもできる。
【００２３】
また、本実施形態において、シード層１４の材料として、チタン（Ｔｉ）を用いたが、その他、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、ニッケルクロム合金（ＮｉＣｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）の中から選択されたいずれか１つ、もしくはその合金を用いることも可能である。
【００２４】
また、本実施形態において、金属層１５の材料として、銅（Ｃｕ）を用いたが、その他、電気抵抗の低い物質、例えば金（Ａｕ）や銀（Ａｇ）等を電解めっき法にて形成することもできる。
【００２５】
また、本実施形態において、第１の金属部１０のシード層１４、金属層１５は、ＲＦスタッパ法を用いたが、例えば、真空蒸着法、イオンビーム蒸着法等、その他の乾式めっき法や、無電界めっき法等の湿式めっきを用いることもできる。
【００２６】
また、本実施形態においては、端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成したが、１層目のニッケル（Ｎｉ）薄膜の材料としては、特にニッケル（Ｎｉ）に限定するものではく、例えば、ニッケルリン（Ｎｉ−Ｐ）、銅ニッケルリン（Ｃｕ−Ｎｉ−Ｐ）等をはじめとする、ニッケルを含む合金を用いることもできる。
【００２７】
また、本実施形態において、電子部品３として、発光ダイオード（ＬＥＤ）を用いたが、その他、例えば、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）回路をはじめとする半導体ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップを用いることもできる。
【００２８】
[２]本実施形態におけるセラミック基板１の製造方法
次に、本実施形態におけるセラミック基板１の製造方法に関して説明する。
【００２９】
図２は、本発明の実施の形態１におけるセラミック基板の製造方法を示すフローチャートである。
【００３０】
図２に示すように、本実施形態における多層基板の製造方法は、
Ｓ１：セラミック基板部準備工程
Ｓ２：第１の金属部形成工程
Ｓ３：第２の金属部形成工程
Ｓ４：皮膜層形成工程
という４つの工程から構成されるものである。
【００３１】
以下に、Ｓ１、及びＳ２の製造工程の詳細を説明する。
【００３２】
［２］−（１）セラミック基板部準備工程Ｓ１
まずはじめに、セラミック基板部準備工程Ｓ１にて、セラミック基板部２を作成する。
【００３３】
本実施形態においては、アルミナ（Ａｌ２Ｏ３）粉末の固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物をシート状に形成したグリーンシートと呼ばれるものを、所望の厚さになるように複数枚積層し、その後、加圧しながら焼成することによって形成する。図３は、実施の形態１におけるセラミック基板の製造方法におけるセラミック基板部準備工程後のセラミック基板１（すなわち、セラミック基板部２）の断面図を示すものである。
【００３４】
図３に示すように、セラミック基板部準備工程Ｓ１を行うことによって、セラミック基板部２を形成することができる。
【００３５】
［２］−（２）第１の金属部形成工程Ｓ２
次に、第１の金属部形成工程Ｓ２にて、セラミック基板部２上に、第１の金属部１０を形成する。
【００３６】
本実施形態においては、第１の金属部１０としては、まず初期層としてシード層１４を形成し、その後、成長層として金属層１５を形成するという、多層構造の第１の金属部１０とした。
【００３７】
それでは、まず、シード層１４の形成方法に関して説明する。
【００３８】
本実施形態においては、シード層１４として、前述のように、チタン（Ｔｉ）を１層目とし、銅（Ｃｕ）を２層目という２層構造のシード層１４を用いた。ここで、まずセラミック基板部２上にシード層１４を形成しない領域にレジストを塗布し、マスキングを行う。
【００３９】
その後、乾式めっき法によって、シード層１４の１層目であるチタン（Ｔｉ）層を形成する。本実施形態においては、前述のように、ＲＦスパッタ法によって形成した。ここで、本実施形態においては、スパッタリングターゲットとしてチタン（Ｔｉ）ターゲットを用い、アルゴン（Ａｒ）ガス雰囲気中で、シード層１４の１層目としてチタン（Ｔｉ）薄膜を、セラミック基板部２をスパッタリング基板として、スパッタリングターゲットとスパッタリング基板間に高周波電圧を印加することによって、５０［ｎｍ］形成した。この具体的なスパッタリング条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）を７×１０−４［Ｐａ］以下にした後、スパッタ時のパワーを２５０Ｗ、アルゴンガス圧力を３．３Ｐａ、設定温度を３０℃とした。
【００４０】
その次に、乾式めっき法によって、シード層１４の２層目である銅（Ｃｕ）層を形成する。本実施形態においては、シード層１４の１層目のチタン（Ｔｉ）と同じく、ＲＦスパッタ法によって形成した。ここで、本実施形態においては、スパッタリングターゲットとして銅（Ｃｕ）ターゲットを用い、アルゴン（Ａｒ）ガス雰囲気中で、シード層１４の２層目として銅（Ｃｕ）薄膜を、シード層１４の１層目のチタン（Ｔｉ）が形成されたセラミック基板部２をスパッタリング基板として、スパッタリングターゲットとスパッタリング基板間に高周波電圧を印加することによって、１００［ｎｍ］形成した。この具体的なスパッタリング条件は、前述のシード層１４の１層目としてチタン（Ｔｉ）薄膜を形成後、スパッタリング装置内の真空を割らずに、連続的に、２層目としての銅（Ｃｕ）薄膜を形成した。その際、スパッタ時のパワーを２００Ｗ、アルゴンガス圧力を２．４Ｐａ、設定温度を３０℃とした。
【００４１】
以上のようにして、セラミック基板部２上に、第１の金属部１０の初期層としてシード層１４が形成されるのである。
【００４２】
その次に、第１の金属部１０のシード層１４上に、第１の金属部１０の成長層として、金属層１５を形成する。本実施形態においては、湿式めっきとして、電解めっき法を用い、銅（Ｃｕ）を２５［ｕｍ］の膜厚にて形成した。
【００４３】
以上のようにして、セラミック基板部２上に、第１の金属部１０（初期層としてシード層１４、および、成長層として金属層１５）が形成されるのである。
【００４４】
その後、前述のレジストを除去する。
【００４５】
図４は、実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図を示すものである。
【００４６】
図４に示すように、第１の金属部形成工程Ｓ２を行うことによって、セラミック基板部２上に、第１の金属部１０（初期層としてシード層１４、および、成長層として金属層１５）を形成することができる。
【００４７】
［２］−（３）第２の金属部形成工程Ｓ３
次に、第２の金属部形成工程Ｓ３にて、セラミック基板部２上の配線部５に相当する第１の金属部１０上に、第２の金属部１２を形成する、
まず、まずセラミック基板部２上に第２の金属部１２を形成しない領域、すなわち、セラミック基板部２上における第１の金属部１０が形成されていない領域と、この工程後に端子部４になる第１の金属部１０上にレジストを塗布し、マスキングを行う。
【００４８】
次に、この工程後に配線部５になる第１の金属部１０上（金属層１５上）に、第２の金属部１２を形成する。本実施形態においては、湿式めっきとして、電解めっき法を用い、銅（Ｃｕ）を５０［ｕｍ］の膜厚にて形成した。
【００４９】
以上のようにして、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２が形成されるのである。
その後、前述のレジストを除去する。
【００５０】
図５は、実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図を示すものである。
【００５１】
図５に示すように、第２の金属部形成工程Ｓ３を行うことによって、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２を形成することができる。
【００５２】
［２］−（４）皮膜部形成工程Ｓ４
次に、皮膜部形成工程Ｓ４にて、セラミック基板部２上の端子部４となる第１の金属部１０の表面に端子部皮膜部１１と、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とを、同時に形成する。
【００５３】
本実施形態においては、前述のように、端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成した。
【００５４】
まずはじめに、前処理として、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に付着している異物及び油分などを除去する。この前処理は、本発明に必須の工程ではなく、それら表面がきれいな状態であれば不要である。
【００５５】
次に、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面を、金属触媒を含む水溶液に接触させる。この金属触媒としては、ニッケル（Ｎｉ）薄膜を形成するための触媒となり得るもの、例えばパラジウム（Ｐｄ）触媒、銅（Ｃｕ）触媒等を用いることができる。本実施形態においては、パラジウム（Ｐｄ）触媒を用いた。また、触媒付与工程における触媒の濃度、処理時間、温度等の諸条件は、適宜変更可能である。こうして、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の端子部４となる第１の金属部１０の表面に、これら金属触媒（本実施形態においてはパラジウム（Ｐｄ）触媒）が結合する。
次に、無電解めっき法によって、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面にニッケル（Ｎｉ）薄膜を形成するが、このとき無電解めっき液に含まれる還元成分により、それら表面の金属触媒が還元されるため、触媒作用が働き、触媒金属を核として、無電解めっき膜が形成される。本実施形態においては、前述のように、無電解めっき法によって、ニッケル（Ｎｉ）薄膜を形成した。
【００５６】
次に、無電解めっき法によって、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成されたニッケル（Ｎｉ）薄膜上に、金（Ａｕ）を形成する。
【００５７】
以上のようにして、セラミック基板部２上の端子部４となる第１の金属部１０の表面に端子部皮膜部１１と、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とが形成されるのである。
【００５８】
図６は、実施の形態１におけるセラミック基板の製造方法における皮膜部形成工程後のセラミック基板の断面図を示すものである。
【００５９】
図６に示すように、皮膜部形成工程Ｓ４を行うことによって、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２を形成することができる。
【００６０】
以上が、本実施形態におけるセラミック基板１の製造方法に関する説明である。
【００６１】
［３］本実施形態におけるセラミック基板１の効果
以上のように本実施形態のセラミック基板１は、セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された、少なくとも１つの端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された、少なくとも１つの配線部５と、を有するセラミック基板１において、端子部４は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１と、を備え、配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３と、を備えたセラミック基板１としたので、セラミック基板１の製造歩留まりを向上させることができる。
【００６２】
すなわち、本発明においては、端子部４に、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とを設け、さらに、配線部５に、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３とを設ける構成としたので、端子部４の厚みは第１の金属部１０と端子部皮膜部１３との合計の厚みとなり、配線部５の厚みは第１の金属部１０と第２の金属部１２と配線部皮膜部１３との合計の厚みとなるため、端子部４の厚さを薄くすることができ、端子部皮膜部１１を形成時（製造時）の端子部４間の短絡を防止することができるので、その結果として、セラミック基板１の製造歩留まりを向上させることができるのである。
【００６３】
（実施の形態２）
［４］本実施形態におけるセラミック基板１６を用いた電子部品モジュール１７の構成と効果
それでは、次に、本発明の実施２におけるセラミック基板１６を用いた電子部品モジュール１７の構成に関して説明する。
【００６４】
図７は、実施の形態２におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図７（ａ）は、電子部品モジュールの断面図、図７（ｂ）は、図７（ａ）中の点線Ａ−Ａにおける切断面の上面図を示すものである。
【００６５】
このセラミック基板１６を用いた電子部品モジュール１７において、前述の実施の形態２と異なるのは、図７に示すように、電子部品３の実装領域（図７中の点線Ｂで囲まれた領域）の外周部（本実施形態においては左右両端の外周部）における少なくとも１つの端子部４（本実施形態においては４つ）における第１の金属部１０と、電子部品３の左右に設けられたすくなくとも１つ（本実施形態においては４つ）の配線部５における第１の金属部１０とが一体化されている点と、その配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上の一部に形成された第２の金属部１２と、第１の金属部１０及び第２の金属部１２の全ての表面に形成された配線部皮膜部１３とから形成されている点、の２点であり、その他は、前述の実施の形態１と同じである。
【００６６】
［５］本実施形態２におけるセラミック基板１６の効果
本実施形態においては、電子部品３の実装領域（図７中の点線Ａで囲まれた領域）の外周部（本実施形態においては左右両端の外周部）における少なくとも１つの端子部４（本実施形態においては４つ）における第１の金属部１０と、電子部品３の左右に設けられたすくなくとも１つ（本実施形態においては４つ）の配線部５における第１の金属部１０とが一体化されて、さらに、その配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上の一部に形成された第２の金属部１２と、第１の金属部１０及び第２の金属部１２の全ての表面に形成された配線部皮膜部１３とから形成されているため、前述の実施の形態１と同様の効果のみならず、図７中の矢印Ｃにしめすごとく、電子部品３内部で発生した熱を、外周部における端子部４を経由して、配線部５の表面から放熱することができ、電子部品３にかかる熱ストレスを低下させることができるので、その結果として、セラミック基板を用いた電子部品モジュールの信頼性を高めることができる。
【００６７】
特に、電子部品３が発光ダイオードであるような場合、発光ダイオードからの発熱は比較的大きいため、より有用である。
【産業上の利用可能性】
【００６８】
本発明にかかるセラミック基板と、そのセラミック基板を用いた電子部品モジュールは、セラミック基板の製造歩留まりを向上させることができるので、特に、最近普及の進んでいる液晶テレビや携帯電話の液晶画面用のバックライト向けの電子部品として発光ダイオードを搭載したような電子部品モジュール用の基板として有用である。
【符号の説明】
【００６９】
１、１６ セラミック基板
２、セラミック基板部
３ 電子部品
４ 端子部
５ 配線部
６、１７ 電子部品モジュール
８ 半田ボール
１０ 第１の金属部
１１ 配線部皮膜部
１２ 第２の金属部
１３ 配線部皮膜部
１４ シード層
１５ 金属層
【技術分野】
【０００１】
本発明は、セラミック基板と、そのセラミック基板を用いた電子部品モジュールに関するものである。
【背景技術】
【０００２】
近年、セラミック基板上に電子部品を搭載した電子部品モジュールの開発は進んでいる。特に、電子部品として発光ダイオード（ＬＥＤ、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を搭載した発光ダイオードモジュールは、そのセラミック基板部の優位点である耐熱性・耐湿性に優れ、また、素材自体が良好な反射率を有することから、高パワー発光ダイオードモジュール、また、液晶のバックライト向けの発光ダイオードモジュールとして用いられている。
【０００３】
従来の電子部品モジュールに用いられるセラミック基板は、セラミック基板部と、前記セラミック基板部上に、電子部品（例えば、前述の発光ダイオード等）を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、前記端子部上に形成された端子部皮膜部と、前記配線部上に形成された配線部皮膜部と、を備えたものとなっていた（例えば、これに類似する技術は下記特許文献１に記載されている）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記従来のセラミック基板においては、前記端子部皮膜部と、前記配線部皮膜部は、それぞれ、前記端子部と、前記配線部との上面に形成されているが、それら側面には形成されていない。そのため、前記従来のセラミック基板を用いた電子部品モジュールは、長時間使用した場合、エレクトロマイグレーションという現象に起因して、前記端子部の間、前記配線部の間、あるいは前記端子部端子と前記配線部の間にて短絡してしまうという虞があった。そこで、この前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を形成するということが考えられる。すなわち、前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を形成することによって、エレクトロマイグレーションを防止し、電子部品モジュールの長期信頼性を向上することができるとはできる。
【０００６】
しかしながら、近年の電子部品モジュールの小型化に伴い、電子部品モジュールに設けられたリード端子間隔が狭く（狭間隔）なっており、それに起因して、前記端子部皮膜部を形成時（製造時）に、前記端子部の間が短絡してしまい、その結果として、セラミック基板の製造歩留まりの低下してしまうという、新たな課題が生じてしまう。
【０００７】
本発明は、このように、前記端子部と、前記配線部とのそれぞれ表面（すなわち、前記配線部の上面、および全体の側面）に、前記端子部皮膜部と、前記配線部皮膜部を単に形成しただけでは、セラミック基板の製造歩留まりの低下してしまうという事に着目し、セラミック基板の製造歩留まりを向上させることを目的とするものである。
【課題を解決するための手段】
【０００８】
そして、この目的を達成するために本発明は、セラミック基板部と、前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、を有するセラミック基板において、前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、を備え、前記配線部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、を備えたセラミック基板とした。
【０００９】
これにより所期の目的を達成するものである。
【発明の効果】
【００１０】
以上のように本発明は、セラミック基板部と、前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、を有するセラミック基板において、前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、を備え、前記配線部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、
を備えたセラミック基板としたので、セラミック基板の製造歩留まりを向上させることができる。
【００１１】
すなわち、本発明においては、前記端子部に、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部とを設け、さらに、前記配線部に、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部上の一部に形成された第２の金属部と、前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部とを設ける構成としたので、前記端子部の厚みは第１の金属部と端子部皮膜部との合計の厚みとなり、前記配線部の厚みは第１の金属部と第２の金属部と配線部皮膜部との合計の厚みとなるため、前記端子部の厚さを薄くすることができ、前記端子部皮膜部を形成時（製造時）の前記端子部間の短絡を防止することができるので、その結果として、セラミック基板の製造歩留まりを向上させることができるのである。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図１（ａ）は、電子部品モジュールの断面図、図１（ｂ）は、図１（ａ）中の点線Ａ−Ａにおける切断面の上面図
【図２】実施の形態１におけるセラミック基板の製造方法を示すフローチャート
【図３】実施の形態１におけるセラミック基板の製造方法におけるセラミック基板部準備工程後のセラミック基板の断面図
【図４】実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図
【図５】実施の形態１におけるセラミック基板の製造方法における第２の金属部形成工程後のセラミック基板の断面図
【図６】実施の形態１におけるセラミック基板の製造方法における皮膜部形成工程後のセラミック基板の断面図
【図７】実施の形態２におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図７（ａ）は、電子部品モジュールの断面図、図７（ｂ）は、図７（ａ）中の点線Ａ−Ａにおける切断面の上面図
【発明を実施するための形態】
【００１３】
以下に、本発明の電子部品モジュールの実施の形態を図面とともに詳細に説明する。
【００１４】
（実施の形態１）
［１］本実施形態におけるセラミック基板１を用いた電子部品モジュール６の構成
まず、はじめに、本発明の実施の形態１におけるセラミック基板を用いた電子部品モジュールの構成に関して説明する。
図１は、実施の形態１における電子部品モジュールの断面図を示し、図１（ａ）は、電子部品モジュールの断面図、図１（ｂ）は、図１（ａ）中の点線Ａ−Ａにおける切断面の上面図を示すものである。
【００１５】
図１（ａ）、図１（ｂ）に示すように、セラミック基板１は、セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された配線部５とが形成されている。
また、このセラミック基板１を用いた電子部品モジュール６は、セラミック基板１の端子部４上に電子部品３が、電子部品３に備えられた半田ボール８によって実装され、電子部品３とセラミック基板１は電気的に接続されている。本実施形態においては、電子部品３として、発光ダイオード（ＬＥＤ）を用いた。
【００１６】
ここで、端子部４は、セラミック基板１上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とによって形成されている。
さらに、配線部５は、セラミック基板１上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とが形成されている。
【００１７】
また、本実施形態においては、第１の金属部１０は、セラミック基板１上に形成されたシード層１４と、前記シード層上に形成された金属層１５とによって形成されている。
【００１８】
また、本実施形態において、セラミック基板部２は、一般にＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ、高温同時焼成型セラミック）と呼ばれる焼成されたアルミナ（Ａｌ２Ｏ３）を焼成することによって形成してある。
また、本実施形態において、第１の金属部１０のシード層１４は、乾式めっき法の一つであるＲＦスパッタ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ｓｐｕｔｔｅｒｉｎｇ）法によって、チタン（Ｔｉ）の薄膜を５０［ｎｍ］形成し、さらに、第１の金属部１０の金属層１５は、そのチタン（Ｔｉ）の薄膜上に、金属層１５として、ＲＦスパッタ法によって、銅（Ｃｕ）の薄膜を１００［ｎｍ］形成している。
【００１９】
また、本実施形態において、第１の金属部１０の金属層１５は、湿式めっき法の一つである電解めっき法によって銅（Ｃｕ）を５［ｕｍ］から３０［ｕｍ］の膜厚にて形成した。この第１の金属部１０の金属層１５は、使用用途等によって、適宜ある一定値に設定してする。
【００２０】
また、本実施形態において、第２の金属部１２は、前述の第１の金属部１０の金属層１５と同様に、湿式めっき法の一つである電解めっき法によって銅（Ｃｕ）を２０［ｕｍ］から５０［ｕｍ］の膜厚にて形成した。この第２の金属部１２は、使用用途等によって、適宜ある一定値に設定する。
【００２１】
また、本実施形態において、配線部皮膜部１１と配線部皮膜部１３は、まず、湿式めっき法の一つである無電解めっき法によって、リン（Ｐ）を含有したニッケル（Ｎｉ−Ｐ）の薄膜を３［ｕｍ］の膜厚にて形成し、その後、無電解めっき法によって、金（Ａｕ）の薄膜を０．３［ｕｍ］形成している。すなわち、本実施形態における端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成した。
【００２２】
なお、本実施形態においては、セラミック基板部２として、ＨＴＣＣと呼ばれる焼成されたアルミナ（Ａｌ２Ｏ３）を焼成することによって形成したが、その他、同じＨＴＣＣに分類される焼成された窒化アルミ（Ａｌ−Ｎ）や、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ、高温同時焼成型セラミック）と呼ばれるアルミナ（Ａｌ２Ｏ３）とガラス（ＳｉＯ２）とを混合し、焼成して形成することもできる。
【００２３】
また、本実施形態において、シード層１４の材料として、チタン（Ｔｉ）を用いたが、その他、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、ニッケルクロム合金（ＮｉＣｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）の中から選択されたいずれか１つ、もしくはその合金を用いることも可能である。
【００２４】
また、本実施形態において、金属層１５の材料として、銅（Ｃｕ）を用いたが、その他、電気抵抗の低い物質、例えば金（Ａｕ）や銀（Ａｇ）等を電解めっき法にて形成することもできる。
【００２５】
また、本実施形態において、第１の金属部１０のシード層１４、金属層１５は、ＲＦスタッパ法を用いたが、例えば、真空蒸着法、イオンビーム蒸着法等、その他の乾式めっき法や、無電界めっき法等の湿式めっきを用いることもできる。
【００２６】
また、本実施形態においては、端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成したが、１層目のニッケル（Ｎｉ）薄膜の材料としては、特にニッケル（Ｎｉ）に限定するものではく、例えば、ニッケルリン（Ｎｉ−Ｐ）、銅ニッケルリン（Ｃｕ−Ｎｉ−Ｐ）等をはじめとする、ニッケルを含む合金を用いることもできる。
【００２７】
また、本実施形態において、電子部品３として、発光ダイオード（ＬＥＤ）を用いたが、その他、例えば、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）回路をはじめとする半導体ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップを用いることもできる。
【００２８】
[２]本実施形態におけるセラミック基板１の製造方法
次に、本実施形態におけるセラミック基板１の製造方法に関して説明する。
【００２９】
図２は、本発明の実施の形態１におけるセラミック基板の製造方法を示すフローチャートである。
【００３０】
図２に示すように、本実施形態における多層基板の製造方法は、
Ｓ１：セラミック基板部準備工程
Ｓ２：第１の金属部形成工程
Ｓ３：第２の金属部形成工程
Ｓ４：皮膜層形成工程
という４つの工程から構成されるものである。
【００３１】
以下に、Ｓ１、及びＳ２の製造工程の詳細を説明する。
【００３２】
［２］−（１）セラミック基板部準備工程Ｓ１
まずはじめに、セラミック基板部準備工程Ｓ１にて、セラミック基板部２を作成する。
【００３３】
本実施形態においては、アルミナ（Ａｌ２Ｏ３）粉末の固体成分と、有機溶剤等からなる有機バインダーを、固体成分と有機バインダーとの割合が、固体成分８４：有機バインダー１６の重量比の割合で混合された組成物をシート状に形成したグリーンシートと呼ばれるものを、所望の厚さになるように複数枚積層し、その後、加圧しながら焼成することによって形成する。図３は、実施の形態１におけるセラミック基板の製造方法におけるセラミック基板部準備工程後のセラミック基板１（すなわち、セラミック基板部２）の断面図を示すものである。
【００３４】
図３に示すように、セラミック基板部準備工程Ｓ１を行うことによって、セラミック基板部２を形成することができる。
【００３５】
［２］−（２）第１の金属部形成工程Ｓ２
次に、第１の金属部形成工程Ｓ２にて、セラミック基板部２上に、第１の金属部１０を形成する。
【００３６】
本実施形態においては、第１の金属部１０としては、まず初期層としてシード層１４を形成し、その後、成長層として金属層１５を形成するという、多層構造の第１の金属部１０とした。
【００３７】
それでは、まず、シード層１４の形成方法に関して説明する。
【００３８】
本実施形態においては、シード層１４として、前述のように、チタン（Ｔｉ）を１層目とし、銅（Ｃｕ）を２層目という２層構造のシード層１４を用いた。ここで、まずセラミック基板部２上にシード層１４を形成しない領域にレジストを塗布し、マスキングを行う。
【００３９】
その後、乾式めっき法によって、シード層１４の１層目であるチタン（Ｔｉ）層を形成する。本実施形態においては、前述のように、ＲＦスパッタ法によって形成した。ここで、本実施形態においては、スパッタリングターゲットとしてチタン（Ｔｉ）ターゲットを用い、アルゴン（Ａｒ）ガス雰囲気中で、シード層１４の１層目としてチタン（Ｔｉ）薄膜を、セラミック基板部２をスパッタリング基板として、スパッタリングターゲットとスパッタリング基板間に高周波電圧を印加することによって、５０［ｎｍ］形成した。この具体的なスパッタリング条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）を７×１０−４［Ｐａ］以下にした後、スパッタ時のパワーを２５０Ｗ、アルゴンガス圧力を３．３Ｐａ、設定温度を３０℃とした。
【００４０】
その次に、乾式めっき法によって、シード層１４の２層目である銅（Ｃｕ）層を形成する。本実施形態においては、シード層１４の１層目のチタン（Ｔｉ）と同じく、ＲＦスパッタ法によって形成した。ここで、本実施形態においては、スパッタリングターゲットとして銅（Ｃｕ）ターゲットを用い、アルゴン（Ａｒ）ガス雰囲気中で、シード層１４の２層目として銅（Ｃｕ）薄膜を、シード層１４の１層目のチタン（Ｔｉ）が形成されたセラミック基板部２をスパッタリング基板として、スパッタリングターゲットとスパッタリング基板間に高周波電圧を印加することによって、１００［ｎｍ］形成した。この具体的なスパッタリング条件は、前述のシード層１４の１層目としてチタン（Ｔｉ）薄膜を形成後、スパッタリング装置内の真空を割らずに、連続的に、２層目としての銅（Ｃｕ）薄膜を形成した。その際、スパッタ時のパワーを２００Ｗ、アルゴンガス圧力を２．４Ｐａ、設定温度を３０℃とした。
【００４１】
以上のようにして、セラミック基板部２上に、第１の金属部１０の初期層としてシード層１４が形成されるのである。
【００４２】
その次に、第１の金属部１０のシード層１４上に、第１の金属部１０の成長層として、金属層１５を形成する。本実施形態においては、湿式めっきとして、電解めっき法を用い、銅（Ｃｕ）を２５［ｕｍ］の膜厚にて形成した。
【００４３】
以上のようにして、セラミック基板部２上に、第１の金属部１０（初期層としてシード層１４、および、成長層として金属層１５）が形成されるのである。
【００４４】
その後、前述のレジストを除去する。
【００４５】
図４は、実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図を示すものである。
【００４６】
図４に示すように、第１の金属部形成工程Ｓ２を行うことによって、セラミック基板部２上に、第１の金属部１０（初期層としてシード層１４、および、成長層として金属層１５）を形成することができる。
【００４７】
［２］−（３）第２の金属部形成工程Ｓ３
次に、第２の金属部形成工程Ｓ３にて、セラミック基板部２上の配線部５に相当する第１の金属部１０上に、第２の金属部１２を形成する、
まず、まずセラミック基板部２上に第２の金属部１２を形成しない領域、すなわち、セラミック基板部２上における第１の金属部１０が形成されていない領域と、この工程後に端子部４になる第１の金属部１０上にレジストを塗布し、マスキングを行う。
【００４８】
次に、この工程後に配線部５になる第１の金属部１０上（金属層１５上）に、第２の金属部１２を形成する。本実施形態においては、湿式めっきとして、電解めっき法を用い、銅（Ｃｕ）を５０［ｕｍ］の膜厚にて形成した。
【００４９】
以上のようにして、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２が形成されるのである。
その後、前述のレジストを除去する。
【００５０】
図５は、実施の形態１におけるセラミック基板の製造方法における第１の金属部形成工程後のセラミック基板の断面図を示すものである。
【００５１】
図５に示すように、第２の金属部形成工程Ｓ３を行うことによって、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２を形成することができる。
【００５２】
［２］−（４）皮膜部形成工程Ｓ４
次に、皮膜部形成工程Ｓ４にて、セラミック基板部２上の端子部４となる第１の金属部１０の表面に端子部皮膜部１１と、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とを、同時に形成する。
【００５３】
本実施形態においては、前述のように、端子部皮膜部１１および配線部皮膜部１３は、ニッケル（Ｎｉ）薄膜を１層目とし、金（Ａｕ）薄膜を２層目という２層構造になるように形成した。
【００５４】
まずはじめに、前処理として、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に付着している異物及び油分などを除去する。この前処理は、本発明に必須の工程ではなく、それら表面がきれいな状態であれば不要である。
【００５５】
次に、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面を、金属触媒を含む水溶液に接触させる。この金属触媒としては、ニッケル（Ｎｉ）薄膜を形成するための触媒となり得るもの、例えばパラジウム（Ｐｄ）触媒、銅（Ｃｕ）触媒等を用いることができる。本実施形態においては、パラジウム（Ｐｄ）触媒を用いた。また、触媒付与工程における触媒の濃度、処理時間、温度等の諸条件は、適宜変更可能である。こうして、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の端子部４となる第１の金属部１０の表面に、これら金属触媒（本実施形態においてはパラジウム（Ｐｄ）触媒）が結合する。
次に、無電解めっき法によって、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面にニッケル（Ｎｉ）薄膜を形成するが、このとき無電解めっき液に含まれる還元成分により、それら表面の金属触媒が還元されるため、触媒作用が働き、触媒金属を核として、無電解めっき膜が形成される。本実施形態においては、前述のように、無電解めっき法によって、ニッケル（Ｎｉ）薄膜を形成した。
【００５６】
次に、無電解めっき法によって、セラミック基板部２上の端子部４となる第１の金属部１０の表面、および、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成されたニッケル（Ｎｉ）薄膜上に、金（Ａｕ）を形成する。
【００５７】
以上のようにして、セラミック基板部２上の端子部４となる第１の金属部１０の表面に端子部皮膜部１１と、セラミック基板部２上の配線部５となる第１の金属部１０の全ての側面と第２の金属部１２の側面と上面とを含む表面に形成された配線部皮膜部１３とが形成されるのである。
【００５８】
図６は、実施の形態１におけるセラミック基板の製造方法における皮膜部形成工程後のセラミック基板の断面図を示すものである。
【００５９】
図６に示すように、皮膜部形成工程Ｓ４を行うことによって、セラミック基板部２上の配線部５になる第１の金属部１０上に、第２の金属部１２を形成することができる。
【００６０】
以上が、本実施形態におけるセラミック基板１の製造方法に関する説明である。
【００６１】
［３］本実施形態におけるセラミック基板１の効果
以上のように本実施形態のセラミック基板１は、セラミック基板部２と、セラミック基板部２上に電子部品３を接続するために形成された、少なくとも１つの端子部４と、セラミック基板部２上に、所望の電気回路パターンが形成された、少なくとも１つの配線部５と、を有するセラミック基板１において、端子部４は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１と、を備え、配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３と、を備えたセラミック基板１としたので、セラミック基板１の製造歩留まりを向上させることができる。
【００６２】
すなわち、本発明においては、端子部４に、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０の表面に形成された配線部皮膜部１１とを設け、さらに、配線部５に、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上に形成された第２の金属部１２と、第１の金属部１０の全ての側面と第２の金属部１２の表面に形成された配線部皮膜部１３とを設ける構成としたので、端子部４の厚みは第１の金属部１０と端子部皮膜部１３との合計の厚みとなり、配線部５の厚みは第１の金属部１０と第２の金属部１２と配線部皮膜部１３との合計の厚みとなるため、端子部４の厚さを薄くすることができ、端子部皮膜部１１を形成時（製造時）の端子部４間の短絡を防止することができるので、その結果として、セラミック基板１の製造歩留まりを向上させることができるのである。
【００６３】
（実施の形態２）
［４］本実施形態におけるセラミック基板１６を用いた電子部品モジュール１７の構成と効果
それでは、次に、本発明の実施２におけるセラミック基板１６を用いた電子部品モジュール１７の構成に関して説明する。
【００６４】
図７は、実施の形態２におけるセラミック基板を用いた電子部品モジュールの断面図を示し、図７（ａ）は、電子部品モジュールの断面図、図７（ｂ）は、図７（ａ）中の点線Ａ−Ａにおける切断面の上面図を示すものである。
【００６５】
このセラミック基板１６を用いた電子部品モジュール１７において、前述の実施の形態２と異なるのは、図７に示すように、電子部品３の実装領域（図７中の点線Ｂで囲まれた領域）の外周部（本実施形態においては左右両端の外周部）における少なくとも１つの端子部４（本実施形態においては４つ）における第１の金属部１０と、電子部品３の左右に設けられたすくなくとも１つ（本実施形態においては４つ）の配線部５における第１の金属部１０とが一体化されている点と、その配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上の一部に形成された第２の金属部１２と、第１の金属部１０及び第２の金属部１２の全ての表面に形成された配線部皮膜部１３とから形成されている点、の２点であり、その他は、前述の実施の形態１と同じである。
【００６６】
［５］本実施形態２におけるセラミック基板１６の効果
本実施形態においては、電子部品３の実装領域（図７中の点線Ａで囲まれた領域）の外周部（本実施形態においては左右両端の外周部）における少なくとも１つの端子部４（本実施形態においては４つ）における第１の金属部１０と、電子部品３の左右に設けられたすくなくとも１つ（本実施形態においては４つ）の配線部５における第１の金属部１０とが一体化されて、さらに、その配線部５は、セラミック基板部２上に形成された第１の金属部１０と、第１の金属部１０上の一部に形成された第２の金属部１２と、第１の金属部１０及び第２の金属部１２の全ての表面に形成された配線部皮膜部１３とから形成されているため、前述の実施の形態１と同様の効果のみならず、図７中の矢印Ｃにしめすごとく、電子部品３内部で発生した熱を、外周部における端子部４を経由して、配線部５の表面から放熱することができ、電子部品３にかかる熱ストレスを低下させることができるので、その結果として、セラミック基板を用いた電子部品モジュールの信頼性を高めることができる。
【００６７】
特に、電子部品３が発光ダイオードであるような場合、発光ダイオードからの発熱は比較的大きいため、より有用である。
【産業上の利用可能性】
【００６８】
本発明にかかるセラミック基板と、そのセラミック基板を用いた電子部品モジュールは、セラミック基板の製造歩留まりを向上させることができるので、特に、最近普及の進んでいる液晶テレビや携帯電話の液晶画面用のバックライト向けの電子部品として発光ダイオードを搭載したような電子部品モジュール用の基板として有用である。
【符号の説明】
【００６９】
１、１６ セラミック基板
２、セラミック基板部
３ 電子部品
４ 端子部
５ 配線部
６、１７ 電子部品モジュール
８ 半田ボール
１０ 第１の金属部
１１ 配線部皮膜部
１２ 第２の金属部
１３ 配線部皮膜部
１４ シード層
１５ 金属層
【特許請求の範囲】
【請求項１】
セラミック基板部と、
前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、
前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、
を有するセラミック基板において、
前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、
を備え、
前記配線部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部上の一部に形成された第２の金属部と、
前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、
を備えたセラミック基板。
【請求項２】
セラミック基板部と、
前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、
前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、
を有するセラミック基板において、
前記端子部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部の表面に形成された配線部皮膜部と、
を備え、
前記配線部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部上に形成された第２の金属部と、
前記第１の金属部の全ての側面と前記第２の金属部の表面に形成された配線部皮膜部とを備えたセラミック基板。
【請求項３】
前記第１の金属部は、前記セラミック基板上に形成されたシード層と、前記シード層上に形成された金属層と、から形成される請求項１乃至２に記載のセラミック基板。
【請求項４】
前記第２の金属部と、前記金属層とが、同一の金属にて形成される請求項３に記載のセラミック基板。
【請求項５】
前記第２の金属部と、前記金属層とが、銅（Ｃｕ）を含む金属で形成される請求項４に記載のセラミック基板。
【請求項６】
前記第２の金属部と、前記金属層とが、無電解めっき法にて形成される請求項１乃至５に記載のセラミック基板。
【請求項７】
少なくとも１つの前記配線部における前記第１の金属部と、少なくとも１つの前記端子部における前記第１の金属部とが、一体となっている請求項１乃至６に記載のセラミック基板。
【請求項８】
請求項１乃至７に記載のセラミック基板の前記端子部上に電子部品が搭載された電子部品モジュール。
【請求項１】
セラミック基板部と、
前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、
前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、
を有するセラミック基板において、
前記端子部は、前記セラミック基板部上に形成された第１の金属部と、前記第１の金属部の表面に形成された配線部皮膜部と、
を備え、
前記配線部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部上の一部に形成された第２の金属部と、
前記第１の金属部及び第２の金属部の全ての表面に形成された配線部皮膜部と、
を備えたセラミック基板。
【請求項２】
セラミック基板部と、
前記セラミック基板部上に電子部品を接続するために形成された、少なくとも１つの端子部と、
前記セラミック基板部上に、所望の電気回路パターンが形成された、少なくとも１つの配線部と、
を有するセラミック基板において、
前記端子部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部の表面に形成された配線部皮膜部と、
を備え、
前記配線部は、前記セラミック基板部上に形成された第１の金属部と、
前記第１の金属部上に形成された第２の金属部と、
前記第１の金属部の全ての側面と前記第２の金属部の表面に形成された配線部皮膜部とを備えたセラミック基板。
【請求項３】
前記第１の金属部は、前記セラミック基板上に形成されたシード層と、前記シード層上に形成された金属層と、から形成される請求項１乃至２に記載のセラミック基板。
【請求項４】
前記第２の金属部と、前記金属層とが、同一の金属にて形成される請求項３に記載のセラミック基板。
【請求項５】
前記第２の金属部と、前記金属層とが、銅（Ｃｕ）を含む金属で形成される請求項４に記載のセラミック基板。
【請求項６】
前記第２の金属部と、前記金属層とが、無電解めっき法にて形成される請求項１乃至５に記載のセラミック基板。
【請求項７】
少なくとも１つの前記配線部における前記第１の金属部と、少なくとも１つの前記端子部における前記第１の金属部とが、一体となっている請求項１乃至６に記載のセラミック基板。
【請求項８】
請求項１乃至７に記載のセラミック基板の前記端子部上に電子部品が搭載された電子部品モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−９８４０４（Ｐ２０１３−９８４０４Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４０９４５（Ｐ２０１１−２４０９４５）
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]