ソフトスイッチング用駆動回路およびその製造方法
【課題】メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。
【解決手段】メインスイッチＳｍのゲートには、充電用抵抗体９４、および充電用スイッチング素子９２を介して電源９０が接続されている。充電用スイッチング素子９２のゲートは、抵抗体１０２を介してバッファ回路１００に接続されている。上記時間差の誤差を低減すべく、抵抗体１０２の抵抗値が調節される。
【解決手段】メインスイッチＳｍのゲートには、充電用抵抗体９４、および充電用スイッチング素子９２を介して電源９０が接続されている。充電用スイッチング素子９２のゲートは、抵抗体１０２を介してバッファ回路１００に接続されている。上記時間差の誤差を低減すべく、抵抗体１０２の抵抗値が調節される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路およびその製造方法に関する。
【背景技術】
【０００２】
ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチや補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８３８１５号公報
【非特許文献】
【０００４】
【非特許文献１】“次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究”,[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。
【０００６】
ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は低減されるため、上記マージン設定のような手法を用いることができない。
【０００７】
なお、上記電力変換回路に限らず、電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング用駆動回路およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【００１０】
請求項１記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出される遅延時間の誤差を低減すべく、前記駆動回路の回路特性を調節して前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節工程とを有することを特徴とする。
【００１１】
上記遅延時間の誤差を低減すべく充電用電気経路や放電用電気経路の回路特性を調節する場合、駆動対象スイッチング素子のスイッチング状態の切替速度が変化しやすい。このため、上記遅延時間の誤差の低減とスイッチング状態の切替速度の設定との干渉が生じるおそれがある。この点、上記発明では、駆動回路のうち充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節することで上記干渉を好適に抑制することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記調節工程において、前記駆動回路が前記切替指令の論理値を識別するための閾値を変更することを特徴とする。
【００１３】
上記発明では、切替指令の論理値を識別するための閾値を調節要素とするために、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を確実に回避することができる。
【００１４】
請求項３記載の発明は、請求項１記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、前記調節工程において、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節することを特徴とする。
【００１５】
上記発明では、充電用スイッチング素子や放電用スイッチング素子の導通制御端子の充電速度を調節要素とすることで、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を好適に抑制することができる。
【００１６】
請求項４記載の発明は、請求項３記載の発明において、前記いずれかの導通制御端子に抵抗体を接続する工程を有し、前記調節工程において、前記抵抗体の抵抗値を調節することを特徴とする。
【００１７】
請求項５記載の発明は、請求項３記載の発明において、前記いずれかの導通制御端子にキャパシタを接続する工程を有し、前記調節工程において、前記キャパシタの静電容量を調節することを特徴とする。
【００１８】
請求項６記載の発明は、請求項３記載の発明において、前記調節工程において、前記いずれかの導通制御端子に印加する電圧を調節することを特徴とする。
【００１９】
請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする。
【００２０】
スイッチング状態の切り替え指令の伝達経路の回路特性や電力変換回路の回路特性は温度に応じて変化しうる。一方、電力変換回路は過度の高温となることでその信頼性が低下する懸念がある。上記発明では、この点に鑑み、高温において検出を行なうことで、高温時においてソフトスイッチングを確実に行なうことができるようになる。このため、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
【００２１】
請求項８記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、前記駆動回路に入力される前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節手段を備えることを特徴とする。
【００２２】
上記遅延時間の誤差を低減すべく充電用電気経路や放電用電気経路の回路特性を調節する場合、駆動対象スイッチング素子のスイッチング状態の切替速度が変化しやすい。このため、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉が生じるおそれがある。この点、上記発明では、調節手段を調節することで上記干渉を好適に抑制することができる。
【００２３】
請求項９記載の発明は、請求項８記載の発明において、前記調節手段は、当該駆動回路の製造時において前記切替指令の論理値を識別するための閾値を変更可能な閾値変更手段を備えることを特徴とする。
【００２４】
上記発明では、切替指令の論理値を識別するための閾値を調節要素とするために、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を確実に回避することができる。
【００２５】
請求項１０記載の発明は、請求項８記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、前記調節手段は、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節する速度調節手段を備えることを特徴とする。
【００２６】
上記発明では、充電用スイッチング素子や放電用スイッチング素子の導通制御端子の充電速度を調節要素とすることで、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を好適に抑制することができる。なお、上記発明において、充電用スイッチング素子および放電用スイッチング素子の双方が電圧制御形のものであってもよい。
【００２７】
請求項１１記載の発明は、請求項１０記載の発明において、前記速度調節手段は、前記いずれかの導通制御端子に接続された抵抗体を備えることを特徴とする。
【００２８】
請求項１２記載の発明は、請求項１１記載の発明において、当該駆動回路の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする。
【００２９】
上記発明では、抵抗値変更手段を備えることで、製造時において抵抗値を容易に変更することができる。
【００３０】
請求項１３記載の発明は、請求項１０〜１２のいずれか１項に記載の発明において、前記速度調節手段は、前記いずれかの導通制御端子に接続されたキャパシタを備えることを特徴とする。
【００３１】
請求項１４記載の発明は、請求項１３記載の発明において、当該駆動回路の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする。
【００３２】
上記発明では、静電容量変更手段を備えることで、製造時において静電容量を容易に変更することができる。
【００３３】
請求項１５記載の発明は、請求項１０〜１４のいずれか１項に記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子の双方が電圧制御形のスイッチング素子であり、前記速度調節手段は、前記充電用スイッチング素子の導通制御端子に電圧を印加するための第１電源と、前記放電用スイッチング素子の導通制御端子に電圧を印加するための第２電源とを別電源とすることを特徴とする。
【００３４】
請求項１６記載の発明は、請求項８〜１５のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されるスイッチング素子をオン操作するものであることを特徴とする。
【００３５】
請求項１７記載の発明は、請求項８〜１６のいずれか１項に記載の発明において、前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする。
【００３６】
請求項１８記載の発明は、請求項１７記載の発明において、前記第１スイッチング素子および前記第２スイッチング素子のそれぞれの駆動回路は、同一半導体基板に形成された集積回路を備えることを特徴とする。
【００３７】
上記発明では、第１スイッチング素子と第２スイッチング素子とのそれぞれの駆動回路の少なくとも一部が同一半導体基板に形成されているため、これら駆動回路の特性のばらつきを低減することができ、ひいてはこれらのばらつきが上記遅延時間に与える影響を好適に低減することができる。
【図面の簡単な説明】
【００３８】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図３】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図４】同実施形態にかかるインターフェースおよびドライブユニットの回路構成を示す回路図。
【図５】同実施形態にかかる信号伝達時間の検出工程および調節工程を示す図。
【図６】第２の実施形態にかかるドライブユニットの構成を示す回路図。
【図７】第３の実施形態にかかるドライブユニットの構成を示す回路図。
【図８】第４の実施形態にかかるドライブユニットの構成を示す回路図。
【図９】第５の実施形態にかかるドライブユニットの構成を示す回路図。
【発明を実施するための形態】
【００３９】
＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング用信号伝達装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。
【００４０】
図１に、本実施形態にかかるシステム構成を示す。
【００４１】
図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。
【００４２】
上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。
【００４３】
上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。
【００４４】
上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。また、ドライブユニットＤＵは、メインスイッチＳｍやサブスイッチＳｓの備えるセンス端子Ｓｔから出力される微少電流に基づき、メインスイッチＳｍやサブスイッチＳｓを流れる電流が閾値電流以上であるか否かを判断し、閾値電流以上であると判断される場合にこれを強制的に停止する機能を有する。
【００４５】
上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。
【００４６】
なお、上記インターフェース４０は、基本的には、低電圧システムと高電圧システムとを絶縁するものであるが、その１次側には、ドライブユニットＤＵにおいて閾値電流以上である旨判断された場合にコンバータＣＶやインバータ１２をシャットダウンするフェール処理部４２等をさらに備えている。ここで、フェール処理部４２は、例えば特開２００９−６０３５８号公報に記載されたもの等によって構成すればよい。
【００４７】
次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４から出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４からインダクタ２０、２２、ダイオード２４を介して電流が出力される。
【００４８】
このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。ところで、例えばコンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。
【００４９】
ここで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わるタイミングとの間の時間差は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。
【００５０】
そこで本実施形態では、制御システムの製造時において上記遅延時間の誤差を検出し、これを低減する処理を行なう。以下、これについて説明する。
【００５１】
図４に、メインスイッチＳｍに関するインターフェース４０およびドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（スイッチング素子６６）を介して接地されている。スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４およびスイッチング素子６６には、コンデンサ７０が並列接続されている。
【００５２】
フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、コンデンサ８０が並列接続されている。
【００５３】
コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵ内の集積回路（ドライブＩＣ１１０）に入力される。ドライブＩＣ１１０は、メインスイッチＳｍをオン状態とするための電荷を供給する供給手段（電源９０）を備える。電源９０は、ＰチャネルＭＯＳトランジスタ（充電用スイッチング素子９２）を介して、ドライブＩＣ１１０に対して外付けされた充電用抵抗体９４に接続されており、充電用抵抗体９４は、メインスイッチＳｍのゲートに接続されている。メインスイッチＳｍのゲートは、放電用抵抗体９６を介してドライブＩＣ１１０が備えるＮチャネルＭＯＳトランジスタ（放電用スイッチング素子９８）に接続されており、放電用スイッチング素子９８の出力端子は、メインスイッチＳｍの出力端子に接続されている。
【００５４】
ドライブＩＣ１１０は、さらに、ＣＭＯＳ回路等を備えて構成されるバッファ回路１００を備え、コンデンサ８０の充電電圧に応じて充電用スイッチング素子９２や放電用スイッチング素子９８を操作する。これは、例えば、コンデンサ８０の電圧が閾値以上である場合と閾値未満である場合とで、充電用スイッチング素子９２のゲートを充電して且つ放電用スイッチング素子９８のゲートを放電するか、充電用スイッチング素子９２のゲートを放電して且つ放電用スイッチング素子９８のゲートを充電するかする操作となる。
【００５５】
ここで、本実施形態では、コンデンサ８０の充電電圧の変化に対する充電用スイッチング素子９２や放電用スイッチング素子９８の応答速度に関する回路特性を調節することで、上記遅延時間の誤差を低減する。特にこの部分の回路特性を選択したのは次の理由による。すなわち、ドライブＩＣ１１０とメインスイッチＳｍのゲートとの間の回路特性については、メインスイッチＳｍのスイッチング状態の切替速度を変化させる要因となるため、上記遅延時間の誤差を低減する処理と、スイッチング状態の切替速度の調節とが干渉するおそれがある。また、低電圧システム側については、上記のようにフェール処理部４２が備えられており、回路特性の調節によってフェール処理部４２の動作特性に影響を及ぼすことが懸念される。
【００５６】
具体的には、充電用抵抗体９４のゲートに抵抗体１０２を接続するとともに放電用スイッチング素子９８のゲートに抵抗体１０４を接続し、これら抵抗体１０２、１０４の抵抗値を調節要素とした。ここで、これら抵抗体１０２，１０４は通常は設けられないものである。これは、抵抗体１０２，１０４を設けることはバッファ回路１００の出力信号の伝播遅延につながるためである。本実施形態では、敢えて抵抗体１０２，１０４を備えることで、これらの抵抗値を調節要素として利用する。
【００５７】
図５に、本実施形態にかかる抵抗体１０２，１０４の抵抗値の調節処理を示す。ここでは、まず図５（ａ）に示すように、メインスイッチＳｍのオン状態への切り替え指令の遅延時間を計測する。これは、半導体基板１２０上に、先の図４に示した回路を形成した状態で行なう。詳しくは、本実施形態では、制御装置５２を接続する以前に計測を行なうため、スイッチング素子６６に、オン状態への切り替え指令を示すテスト信号ｔｓを印加する。そしてこの際のメインスイッチＳｍの入出力端子間の電圧ｄｓを電圧センサ１２４によって検出することで、メインスイッチＳｍが実際にオン状態に切り替わるタイミングを計測する。なお、コンバータＣＶが実際に動作している場合には、メインスイッチＳｍにコンデンサ３０が並列接続されるためオン状態に切り替わるタイミングを入出力端子間の電圧によって検出することは困難である。このため、本実施形態では、検出工程用にメインスイッチＳｍに電源と抵抗体とを直列接続することで、電圧の検出によって上記切り替わるタイミングを検出する。ちなみに、上記遅延時間の計測には、サブスイッチＳｓのオン状態への切り替えタイミングが要求されるため、メインスイッチＳｍの上記計測と同時に、上記と同様の手法でサブスイッチＳｓがオン状態に切り替わるまでの信号の伝達時間を計測する。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間は、サブスイッチＳｓのオン状態への切り替え指令に対するメインスイッチＳｍの切り替え指令の遅延時間を、上記計測された一対の伝達時間の差によって補正することで計測される。もっとも、これに代えて、サブスイッチＳｓとメインスイッチＳｍとのそれぞれが実際にオン状態に切り替わるタイミングの差（遅延時間）を直接計測してもよい。
【００５８】
なお、この検出工程は、ヒータ１２２による加熱処理によって、半導体基板１２０やメインスイッチＳｍの温度を、コンバータＣＶが車両に搭載されて実際に稼動する際の温度として想定される温度の上限温度（図では、「８０〜９０°Ｃ」と例示）に設定して行われる。これは、ソフトスイッチングによってメインスイッチＳｍの発熱量を低減する要求が最も大きいときにおける上記遅延時間の誤差を最も低減するための設定である。
【００５９】
こうして検出工程が終了すると、図５（ｂ）に示すように、抵抗体１０２，１０４の抵抗値を調節する。ここで、抵抗体１０２，１０４は、レーザトリミングが可能な薄膜導体として半導体基板１２０上に形成されている。このため、レーザによって抵抗体１０２，１０４の電流の流路面積を低減することで、抵抗値を増大補正することができる。
【００６０】
なお、上記遅延時間の誤差を低減するためには、抵抗体１０２，１０４の抵抗値のいずれか一方のみを調節要素とすれば足りるが、本実施形態では、調節後においてオン状態の継続時間が変化することがないよう双方を調節要素としている。
【００６１】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００６２】
（１）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間の誤差を検出し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに接続された抵抗体１０２，１０４の抵抗値を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００６３】
（２）抵抗体１０２，１０４を、レーザトリミングが可能な薄膜導体にて構成した。これにより、製造時において抵抗値を容易に変更することができる。
【００６４】
（３）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、上記遅延時間の誤差を低減することが必要となるため、抵抗体１０２，１０４の抵抗値を調節するメリットが特に大きい。
【００６５】
（４）検出工程を、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行なった。これにより、高温時における電力損失を低減することができ、ひいてはコンバータＣＶの過度の温度上昇を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６６】
図６に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図６において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００６７】
図示されるように、本実施形態では、充電用スイッチング素子９２の入力端子およびゲート端子間に、コンデンサ１３０を接続する。詳しくは、このコンデンサ１３０は、複数のコンデンサからなり、これらのうち充電用スイッチング素子９２のゲートに接続されるものの種類および数が制御端子Ｔｃの印加電圧に応じて選択回路１３２によって選択される。制御端子Ｔｃの印加電圧は、電源９０の電圧を抵抗体１３８および抵抗体１４０によって分圧したものである。ここで、抵抗体１４０はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００６８】
一方、放電用スイッチング素子９８のゲートおよび出力端子間に、コンデンサ１３４を接続する。詳しくは、このコンデンサ１３４は、複数のコンデンサからなり、これらのうち充電用スイッチング素子９２の出力端子に接続されるものの種類および数が制御端子Ｔｃの印加電圧に応じて選択回路１３６によって選択される。選択回路１３６の制御端子Ｔｃの印加電圧は、電源９０の電圧を抵抗体１４２および抵抗体１４６によって分圧したものである。ここで、抵抗体１４６はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００６９】
これにより、調節工程において、抵抗体１４０，１４６の抵抗値をレーザトリミングによって変更することで、上記遅延時間の誤差を低減することができる。
【００７０】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００７１】
（５）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに接続されたコンデンサ１３０，１３４の静電容量を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。なお、コンデンサ１３０，１３４を備えることで、ドライブＩＣ１１０の電力損失は増大するため、従来のハードスイッチングを行なうものにおいては、ドライブＩＣ１１０がコンデンサ１３０，１３４を備えない。しかし、本実施形態のようにソフトスイッチング制御を行なう場合、コンデンサ１３０，１３４を設けることによるドライブＩＣ１１０内での電力損失の増大は、ソフトスイッチング制御の制御性が低下することに起因した電力損失の増大よりも十分に小さいため、コンデンサ１３０，１３４を設けることは有意義である。
【００７２】
（６）コンデンサ１３０，１３４の静電容量を、ドライブＩＣ１１０に対して外付けされた抵抗体１４０，１４６の抵抗値によって調節可能とした。これにより、製造時において静電容量を容易に変更することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７３】
図７に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図７において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００７４】
本実施形態では、充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに印加する電圧を調節要素とする。すなわち、充電用スイッチング素子９２のゲート印加電圧用の電源は、ドライブＩＣ１１０内の電源であるレギュレータ１５０の出力電圧を、抵抗体１５２および抵抗体１５４によって分圧したものとする。ここで、抵抗体１５４はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。一方、放電用スイッチング素子９８のゲート印加電圧用の電源は、レギュレータ１５０の出力電圧を、抵抗体１５６および抵抗体１５８によって分圧したものとする。ここで、抵抗体１５８はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００７５】
これにより、調節工程において、抵抗体１５４，１５８の抵抗値をレーザトリミングによって変更することで、上記遅延時間の誤差を低減することができる。
【００７６】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００７７】
（７）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートの印加電圧を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００７８】
（８）充電用スイッチング素子９２や放電用スイッチング素子９８のゲートの印加電圧を、ドライブＩＣ１１０に対して外付けされた抵抗体１５４，１５８の抵抗値によって調節可能とした。これにより、製造時において静電容量を容易に変更することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７９】
図８に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図８において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００８０】
本実施形態では、コンデンサ８０の充電電圧に基づきメインスイッチＳｍのオン操作指令とオフ操作指令とを識別する閾値を調節要素とする。すなわち、ドライブＩＣ１１０は、コンデンサ８０の充電電圧が印加されるコンパレータ１６０を備え、コンパレータ１６０では、コンデンサ８０の充電電圧と閾値電圧との大小比較に基づき、充電用スイッチング素子９２をオン状態として且つ放電用スイッチング素子９８をオフ状態とするか、充電用スイッチング素子９２をオフ状態として且つ放電用スイッチング素子９８をオン状態とするかを切り替える。これは、コンパレータ１６０の出力信号とその論理反転信号とを、充電用スイッチング素子９２のゲートと放電用スイッチング素子９８のゲートとに割り振ることで実現することができる。
【００８１】
ここで本実施形態では、閾値電圧を、電源１６２の電圧を、抵抗体１６４と抵抗体１６６によって分圧したものとする。ここで、抵抗体１６６はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００８２】
これにより、調節工程において、抵抗体１６６の抵抗値をレーザトリミングによって変更することで、オン状態への切り替え指令の伝達時間のばらつきを低減することができる。
【００８３】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００８４】
（９）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、コンデンサ８０の充電電圧がメインスイッチＳｍのオン操作指令に対応するかオフ操作指令に対応するかを識別する閾値電圧を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００８５】
（１０）上記閾値電圧を、ドライブＩＣ１１０に対して外付けされた抵抗体１６６の抵抗値によって調節可能とした。これにより、製造時において閾値電圧を容易に変更することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８６】
図９に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図９において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００８７】
図示されるように、本実施形態では、メインスイッチＳｍのドライブＩＣとサブスイッチＳｓのドライブＩＣとを高耐圧の集積回路（ＨＶＩＣ）であるドライブＩＣ１７０によって一体的に形成する。これにより、メインスイッチＳｍとサブスイッチＳｓとで駆動回路の特性のばらつきを低減することができ、ひいてはこれらのばらつきが上記遅延時間に与える影響を好適に低減することができる。
【００８８】
ちなみに、メインスイッチＳｍとサブスイッチＳｓとは、出力端子の電位を共通にしないものであるため、ドライブＩＣ１７０には、例えば特開２０００−２５２８０９号公報に記載のレベルシフト回路を備えるようにすることが望ましい。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「検出工程について」
メインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わることを検出する手法としては、上記メインスイッチＳｍやサブスイッチＳｓの入力端子および出力端子間の電圧の変化に基づき検出するものに限らない。例えば、メインスイッチＳｍやサブスイッチＳｓのゲート電圧の変化に基づき検出するものであってもよい。
【００８９】
また、スイッチング状態の切り替え指令が絶縁手段の１次側からメインスイッチＳｍやサブスイッチＳｓまで伝達する時間の計測手法としては、半導体基板１２０に形成された最上流の部材にテスト信号ｔｓを出力することで行なうものに限らない。例えば、半導体基板１２０に制御装置５２を接続し、制御装置５２が切り替え指令を出力することで行なってもよい。
【００９０】
ちなみに、こうした場合において、コンバータＣＶを構成したものについて、メインスイッチＳｍやサブスイッチＳｓへの信号の伝達の有無を検出してもよい。
【００９１】
さらに、メインスイッチＳｍやサブスイッチＳｓまで伝達したことを検出するものにも限らず、例えばドライブユニットＤＵについてはその信号の伝達時間のばらつきが非常に小さくなると考えることができる状況下等にあっては、コンデンサ８０の電圧が変化するまでの時間を伝達時間として計測し、これに応じて回路特性を調節してもよい。
【００９２】
また、検出工程としては、切り替え指令の伝達時間の計測に基づき遅延時間の誤差を検出するものに限らない。例えばコンバータＣＶを構成した状態でメインスイッチＳｍのオン状態への切り替え時の電力損失を遅延時間の誤差と相関を有するパラメータとしてこれを検出してもよい。
【００９３】
なお、検出工程としては、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行われるものに限らない。
「抵抗値変更手段について」
抵抗値変更手段としては、抵抗体１０２，１０４等をレーザトリミングが可能な薄膜導体とすることで構成されるものに限らない。例えば、複数の抵抗体を並列接続可能に設けた手段であってもよい。すなわちこの場合、調節工程においてそのうちのいくつを用いるかを選択し、それらを充電用スイッチング素子９２や放電用スイッチング素子９８に接続すればよい。また例えば、抵抗体１０２，１０４等を抵抗値を操作するつまみのついた可変抵抗器としてもよい。
「静電容量変更手段について」
複数のキャパシタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【００９４】
また、複数のキャパシタをいくつ並列接続するかを選択する選択手段に代えて、複数のキャパシタをいくつ直列接続するかを選択する選択手段を用いてもよい。
【００９５】
さらに、複数のキャパシタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のキャパシタのそれぞれと充電用スイッチング素子９２や放電用スイッチング素子９８のゲートとを接続する配線をレーザによって切断可能な手段であってもよい。
「充電用スイッチング素子９２や放電用スイッチング素子９８のゲート電圧調整手法について」
レギュレータ１５０の電圧を分圧する抵抗体を、レーザトリミング可能な薄膜の導体にて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【００９６】
また、充電用スイッチング素子９２と放電用スイッチング素子９８とで、レギュレータ１５０の出力電圧をそれぞれ別の抵抗体にて分圧する手段に限らない。例えば、充電用スイッチング素子９２と放電用スイッチング素子９８とで、各別のレギュレータを備え、その出力電圧をドライブＩＣ１１０の外部から操作できるようにしてもよい。
【００９７】
また、ドライブＩＣ１１０の電源入力端子として、充電用スイッチング素子９２用と放電用スイッチング素子９８用とを各別に備え、これらの端子に印加する電圧を変更可能な手段であってもよい。この際、印加電圧は、抵抗体の抵抗値によって変更するものに限らず、例えば、ドライブＩＣ１１０の外部の電源と電源入力端子とを接続する経路を複数並列して備え、これらにそれぞれ数の相違するダイオードを直列接続しておくものであってもよい。この場合、電源電圧を適切に降圧する数のダイオードを備える経路以外の経路と電源入力端子との接続経路をレーザ等によって切断すればよい。
「速度調節手段について」
速度調節手段は、抵抗体１０２、１０４やコンデンサ１３０，１３４に限らない。例えば、充電用スイッチング素子９２のゲートや放電用スイッチング素子９８のゲートにインダクタを接続することで構成してもよい。
「閾値変更手段について」
閾値変更手段としては、コンパレータ１６０に入力される閾値電圧を生成する電源をドライブＩＣ１１０の内部電源とするものに限らない。また、コンパレータ１６０をヒステリシスコンパレータに代えてもよい。さらに、コンパレータを備えて構成されるものにも限らず、例えばコンデンサ８０の入力電圧に応じて出力電圧を変更するバッファの特性を可変とする手段であってもよい。
「調節工程について」
調節工程における抵抗値等の調節は、上記各変更手段を用いて行なうものに限らず、例えば、抵抗体を抵抗値等の相違するものに取り替えるなどすることで行ってもよい。
「遅延時間の誤差を低減するための調節対象駆動回路について」
上記各実施形態では、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間の誤差を低減するために、メインスイッチＳｍの駆動回路を調節対象としたが、これに限らない。例えばサブスイッチＳｓの駆動回路を調節対象としてもよい。
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
「絶縁手段について」
２次側に出力用スイッチング素子を備えて出力用スイッチング素子のオン状態およびオフ状態に応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態の切り替え指令を出力する絶縁手段としては、フォトカプラ６０に限らない。例えばフォトＭＯＳリレー等であってもよい。また、絶縁手段としては、光絶縁素子に限らず、例えばトランス等の磁気絶縁素子であってもよい。この場合、トランスの出力電圧を、スイッチング状態の切り替え指令信号として、ドライブＩＣ１１０に直接印加することも可能である。ただし、上記第４の実施形態において、トランス等を用いる場合、ドライブＩＣ１１０の外部か内部にトランスの出力電圧が印加されるコンデンサを備えることが望ましい。もっとも、これに代えて、トランスの１次側にコンデンサを備え、操作信号ｇｍに応じてコンデンサが充放電されるようにしてもよい。このように、コンデンサの１次側および２次側の少なくとも一方に操作信号ｇｍに応じて充放電されるコンデンサを備えるなら、オン操作指令とオフ操作指令とを識別する閾値電圧を適切に調節要素として採用することができる。
「そのほか」
・上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。
【００９８】
・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【００９９】
・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。
【符号の説明】
【０１００】
１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、６０…フォトカプラ、９２…充電用スイッチング素子、９８…放電用スイッチング素子、１１０…ドライブＩＣ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ。
【技術分野】
【０００１】
本発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路およびその製造方法に関する。
【背景技術】
【０００２】
ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチや補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８３８１５号公報
【非特許文献】
【０００４】
【非特許文献１】“次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究”,[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。
【０００６】
ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は低減されるため、上記マージン設定のような手法を用いることができない。
【０００７】
なお、上記電力変換回路に限らず、電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング用駆動回路およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【００１０】
請求項１記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出される遅延時間の誤差を低減すべく、前記駆動回路の回路特性を調節して前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節工程とを有することを特徴とする。
【００１１】
上記遅延時間の誤差を低減すべく充電用電気経路や放電用電気経路の回路特性を調節する場合、駆動対象スイッチング素子のスイッチング状態の切替速度が変化しやすい。このため、上記遅延時間の誤差の低減とスイッチング状態の切替速度の設定との干渉が生じるおそれがある。この点、上記発明では、駆動回路のうち充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節することで上記干渉を好適に抑制することができる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、前記調節工程において、前記駆動回路が前記切替指令の論理値を識別するための閾値を変更することを特徴とする。
【００１３】
上記発明では、切替指令の論理値を識別するための閾値を調節要素とするために、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を確実に回避することができる。
【００１４】
請求項３記載の発明は、請求項１記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、前記調節工程において、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節することを特徴とする。
【００１５】
上記発明では、充電用スイッチング素子や放電用スイッチング素子の導通制御端子の充電速度を調節要素とすることで、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を好適に抑制することができる。
【００１６】
請求項４記載の発明は、請求項３記載の発明において、前記いずれかの導通制御端子に抵抗体を接続する工程を有し、前記調節工程において、前記抵抗体の抵抗値を調節することを特徴とする。
【００１７】
請求項５記載の発明は、請求項３記載の発明において、前記いずれかの導通制御端子にキャパシタを接続する工程を有し、前記調節工程において、前記キャパシタの静電容量を調節することを特徴とする。
【００１８】
請求項６記載の発明は、請求項３記載の発明において、前記調節工程において、前記いずれかの導通制御端子に印加する電圧を調節することを特徴とする。
【００１９】
請求項７記載の発明は、請求項１〜６のいずれか１項に記載の発明において、前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする。
【００２０】
スイッチング状態の切り替え指令の伝達経路の回路特性や電力変換回路の回路特性は温度に応じて変化しうる。一方、電力変換回路は過度の高温となることでその信頼性が低下する懸念がある。上記発明では、この点に鑑み、高温において検出を行なうことで、高温時においてソフトスイッチングを確実に行なうことができるようになる。このため、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
【００２１】
請求項８記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、前記駆動回路に入力される前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節手段を備えることを特徴とする。
【００２２】
上記遅延時間の誤差を低減すべく充電用電気経路や放電用電気経路の回路特性を調節する場合、駆動対象スイッチング素子のスイッチング状態の切替速度が変化しやすい。このため、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉が生じるおそれがある。この点、上記発明では、調節手段を調節することで上記干渉を好適に抑制することができる。
【００２３】
請求項９記載の発明は、請求項８記載の発明において、前記調節手段は、当該駆動回路の製造時において前記切替指令の論理値を識別するための閾値を変更可能な閾値変更手段を備えることを特徴とする。
【００２４】
上記発明では、切替指令の論理値を識別するための閾値を調節要素とするために、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を確実に回避することができる。
【００２５】
請求項１０記載の発明は、請求項８記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、前記調節手段は、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節する速度調節手段を備えることを特徴とする。
【００２６】
上記発明では、充電用スイッチング素子や放電用スイッチング素子の導通制御端子の充電速度を調節要素とすることで、上記遅延時間の誤差の低減とスイッチング状態の切替速度との干渉を好適に抑制することができる。なお、上記発明において、充電用スイッチング素子および放電用スイッチング素子の双方が電圧制御形のものであってもよい。
【００２７】
請求項１１記載の発明は、請求項１０記載の発明において、前記速度調節手段は、前記いずれかの導通制御端子に接続された抵抗体を備えることを特徴とする。
【００２８】
請求項１２記載の発明は、請求項１１記載の発明において、当該駆動回路の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする。
【００２９】
上記発明では、抵抗値変更手段を備えることで、製造時において抵抗値を容易に変更することができる。
【００３０】
請求項１３記載の発明は、請求項１０〜１２のいずれか１項に記載の発明において、前記速度調節手段は、前記いずれかの導通制御端子に接続されたキャパシタを備えることを特徴とする。
【００３１】
請求項１４記載の発明は、請求項１３記載の発明において、当該駆動回路の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする。
【００３２】
上記発明では、静電容量変更手段を備えることで、製造時において静電容量を容易に変更することができる。
【００３３】
請求項１５記載の発明は、請求項１０〜１４のいずれか１項に記載の発明において、前記充電用スイッチング素子および前記放電用スイッチング素子の双方が電圧制御形のスイッチング素子であり、前記速度調節手段は、前記充電用スイッチング素子の導通制御端子に電圧を印加するための第１電源と、前記放電用スイッチング素子の導通制御端子に電圧を印加するための第２電源とを別電源とすることを特徴とする。
【００３４】
請求項１６記載の発明は、請求項８〜１５のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されるスイッチング素子をオン操作するものであることを特徴とする。
【００３５】
請求項１７記載の発明は、請求項８〜１６のいずれか１項に記載の発明において、前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする。
【００３６】
請求項１８記載の発明は、請求項１７記載の発明において、前記第１スイッチング素子および前記第２スイッチング素子のそれぞれの駆動回路は、同一半導体基板に形成された集積回路を備えることを特徴とする。
【００３７】
上記発明では、第１スイッチング素子と第２スイッチング素子とのそれぞれの駆動回路の少なくとも一部が同一半導体基板に形成されているため、これら駆動回路の特性のばらつきを低減することができ、ひいてはこれらのばらつきが上記遅延時間に与える影響を好適に低減することができる。
【図面の簡単な説明】
【００３８】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図３】同実施形態にかかるソフトスイッチング処理を示すタイムチャート。
【図４】同実施形態にかかるインターフェースおよびドライブユニットの回路構成を示す回路図。
【図５】同実施形態にかかる信号伝達時間の検出工程および調節工程を示す図。
【図６】第２の実施形態にかかるドライブユニットの構成を示す回路図。
【図７】第３の実施形態にかかるドライブユニットの構成を示す回路図。
【図８】第４の実施形態にかかるドライブユニットの構成を示す回路図。
【図９】第５の実施形態にかかるドライブユニットの構成を示す回路図。
【発明を実施するための形態】
【００３９】
＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング用信号伝達装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。
【００４０】
図１に、本実施形態にかかるシステム構成を示す。
【００４１】
図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。
【００４２】
上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。
【００４３】
上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。
【００４４】
上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。また、ドライブユニットＤＵは、メインスイッチＳｍやサブスイッチＳｓの備えるセンス端子Ｓｔから出力される微少電流に基づき、メインスイッチＳｍやサブスイッチＳｓを流れる電流が閾値電流以上であるか否かを判断し、閾値電流以上であると判断される場合にこれを強制的に停止する機能を有する。
【００４５】
上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。
【００４６】
なお、上記インターフェース４０は、基本的には、低電圧システムと高電圧システムとを絶縁するものであるが、その１次側には、ドライブユニットＤＵにおいて閾値電流以上である旨判断された場合にコンバータＣＶやインバータ１２をシャットダウンするフェール処理部４２等をさらに備えている。ここで、フェール処理部４２は、例えば特開２００９−６０３５８号公報に記載されたもの等によって構成すればよい。
【００４７】
次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４から出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４からインダクタ２０、２２、ダイオード２４を介して電流が出力される。
【００４８】
このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。ところで、例えばコンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。
【００４９】
ここで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わるタイミングとの間の時間差は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。
【００５０】
そこで本実施形態では、制御システムの製造時において上記遅延時間の誤差を検出し、これを低減する処理を行なう。以下、これについて説明する。
【００５１】
図４に、メインスイッチＳｍに関するインターフェース４０およびドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（スイッチング素子６６）を介して接地されている。スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４およびスイッチング素子６６には、コンデンサ７０が並列接続されている。
【００５２】
フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、コンデンサ８０が並列接続されている。
【００５３】
コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵ内の集積回路（ドライブＩＣ１１０）に入力される。ドライブＩＣ１１０は、メインスイッチＳｍをオン状態とするための電荷を供給する供給手段（電源９０）を備える。電源９０は、ＰチャネルＭＯＳトランジスタ（充電用スイッチング素子９２）を介して、ドライブＩＣ１１０に対して外付けされた充電用抵抗体９４に接続されており、充電用抵抗体９４は、メインスイッチＳｍのゲートに接続されている。メインスイッチＳｍのゲートは、放電用抵抗体９６を介してドライブＩＣ１１０が備えるＮチャネルＭＯＳトランジスタ（放電用スイッチング素子９８）に接続されており、放電用スイッチング素子９８の出力端子は、メインスイッチＳｍの出力端子に接続されている。
【００５４】
ドライブＩＣ１１０は、さらに、ＣＭＯＳ回路等を備えて構成されるバッファ回路１００を備え、コンデンサ８０の充電電圧に応じて充電用スイッチング素子９２や放電用スイッチング素子９８を操作する。これは、例えば、コンデンサ８０の電圧が閾値以上である場合と閾値未満である場合とで、充電用スイッチング素子９２のゲートを充電して且つ放電用スイッチング素子９８のゲートを放電するか、充電用スイッチング素子９２のゲートを放電して且つ放電用スイッチング素子９８のゲートを充電するかする操作となる。
【００５５】
ここで、本実施形態では、コンデンサ８０の充電電圧の変化に対する充電用スイッチング素子９２や放電用スイッチング素子９８の応答速度に関する回路特性を調節することで、上記遅延時間の誤差を低減する。特にこの部分の回路特性を選択したのは次の理由による。すなわち、ドライブＩＣ１１０とメインスイッチＳｍのゲートとの間の回路特性については、メインスイッチＳｍのスイッチング状態の切替速度を変化させる要因となるため、上記遅延時間の誤差を低減する処理と、スイッチング状態の切替速度の調節とが干渉するおそれがある。また、低電圧システム側については、上記のようにフェール処理部４２が備えられており、回路特性の調節によってフェール処理部４２の動作特性に影響を及ぼすことが懸念される。
【００５６】
具体的には、充電用抵抗体９４のゲートに抵抗体１０２を接続するとともに放電用スイッチング素子９８のゲートに抵抗体１０４を接続し、これら抵抗体１０２、１０４の抵抗値を調節要素とした。ここで、これら抵抗体１０２，１０４は通常は設けられないものである。これは、抵抗体１０２，１０４を設けることはバッファ回路１００の出力信号の伝播遅延につながるためである。本実施形態では、敢えて抵抗体１０２，１０４を備えることで、これらの抵抗値を調節要素として利用する。
【００５７】
図５に、本実施形態にかかる抵抗体１０２，１０４の抵抗値の調節処理を示す。ここでは、まず図５（ａ）に示すように、メインスイッチＳｍのオン状態への切り替え指令の遅延時間を計測する。これは、半導体基板１２０上に、先の図４に示した回路を形成した状態で行なう。詳しくは、本実施形態では、制御装置５２を接続する以前に計測を行なうため、スイッチング素子６６に、オン状態への切り替え指令を示すテスト信号ｔｓを印加する。そしてこの際のメインスイッチＳｍの入出力端子間の電圧ｄｓを電圧センサ１２４によって検出することで、メインスイッチＳｍが実際にオン状態に切り替わるタイミングを計測する。なお、コンバータＣＶが実際に動作している場合には、メインスイッチＳｍにコンデンサ３０が並列接続されるためオン状態に切り替わるタイミングを入出力端子間の電圧によって検出することは困難である。このため、本実施形態では、検出工程用にメインスイッチＳｍに電源と抵抗体とを直列接続することで、電圧の検出によって上記切り替わるタイミングを検出する。ちなみに、上記遅延時間の計測には、サブスイッチＳｓのオン状態への切り替えタイミングが要求されるため、メインスイッチＳｍの上記計測と同時に、上記と同様の手法でサブスイッチＳｓがオン状態に切り替わるまでの信号の伝達時間を計測する。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間は、サブスイッチＳｓのオン状態への切り替え指令に対するメインスイッチＳｍの切り替え指令の遅延時間を、上記計測された一対の伝達時間の差によって補正することで計測される。もっとも、これに代えて、サブスイッチＳｓとメインスイッチＳｍとのそれぞれが実際にオン状態に切り替わるタイミングの差（遅延時間）を直接計測してもよい。
【００５８】
なお、この検出工程は、ヒータ１２２による加熱処理によって、半導体基板１２０やメインスイッチＳｍの温度を、コンバータＣＶが車両に搭載されて実際に稼動する際の温度として想定される温度の上限温度（図では、「８０〜９０°Ｃ」と例示）に設定して行われる。これは、ソフトスイッチングによってメインスイッチＳｍの発熱量を低減する要求が最も大きいときにおける上記遅延時間の誤差を最も低減するための設定である。
【００５９】
こうして検出工程が終了すると、図５（ｂ）に示すように、抵抗体１０２，１０４の抵抗値を調節する。ここで、抵抗体１０２，１０４は、レーザトリミングが可能な薄膜導体として半導体基板１２０上に形成されている。このため、レーザによって抵抗体１０２，１０４の電流の流路面積を低減することで、抵抗値を増大補正することができる。
【００６０】
なお、上記遅延時間の誤差を低減するためには、抵抗体１０２，１０４の抵抗値のいずれか一方のみを調節要素とすれば足りるが、本実施形態では、調節後においてオン状態の継続時間が変化することがないよう双方を調節要素としている。
【００６１】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００６２】
（１）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間の誤差を検出し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに接続された抵抗体１０２，１０４の抵抗値を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００６３】
（２）抵抗体１０２，１０４を、レーザトリミングが可能な薄膜導体にて構成した。これにより、製造時において抵抗値を容易に変更することができる。
【００６４】
（３）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、上記遅延時間の誤差を低減することが必要となるため、抵抗体１０２，１０４の抵抗値を調節するメリットが特に大きい。
【００６５】
（４）検出工程を、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行なった。これにより、高温時における電力損失を低減することができ、ひいてはコンバータＣＶの過度の温度上昇を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６６】
図６に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図６において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００６７】
図示されるように、本実施形態では、充電用スイッチング素子９２の入力端子およびゲート端子間に、コンデンサ１３０を接続する。詳しくは、このコンデンサ１３０は、複数のコンデンサからなり、これらのうち充電用スイッチング素子９２のゲートに接続されるものの種類および数が制御端子Ｔｃの印加電圧に応じて選択回路１３２によって選択される。制御端子Ｔｃの印加電圧は、電源９０の電圧を抵抗体１３８および抵抗体１４０によって分圧したものである。ここで、抵抗体１４０はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００６８】
一方、放電用スイッチング素子９８のゲートおよび出力端子間に、コンデンサ１３４を接続する。詳しくは、このコンデンサ１３４は、複数のコンデンサからなり、これらのうち充電用スイッチング素子９２の出力端子に接続されるものの種類および数が制御端子Ｔｃの印加電圧に応じて選択回路１３６によって選択される。選択回路１３６の制御端子Ｔｃの印加電圧は、電源９０の電圧を抵抗体１４２および抵抗体１４６によって分圧したものである。ここで、抵抗体１４６はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００６９】
これにより、調節工程において、抵抗体１４０，１４６の抵抗値をレーザトリミングによって変更することで、上記遅延時間の誤差を低減することができる。
【００７０】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００７１】
（５）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに接続されたコンデンサ１３０，１３４の静電容量を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。なお、コンデンサ１３０，１３４を備えることで、ドライブＩＣ１１０の電力損失は増大するため、従来のハードスイッチングを行なうものにおいては、ドライブＩＣ１１０がコンデンサ１３０，１３４を備えない。しかし、本実施形態のようにソフトスイッチング制御を行なう場合、コンデンサ１３０，１３４を設けることによるドライブＩＣ１１０内での電力損失の増大は、ソフトスイッチング制御の制御性が低下することに起因した電力損失の増大よりも十分に小さいため、コンデンサ１３０，１３４を設けることは有意義である。
【００７２】
（６）コンデンサ１３０，１３４の静電容量を、ドライブＩＣ１１０に対して外付けされた抵抗体１４０，１４６の抵抗値によって調節可能とした。これにより、製造時において静電容量を容易に変更することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７３】
図７に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図７において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００７４】
本実施形態では、充電用スイッチング素子９２や放電用スイッチング素子９８のゲートに印加する電圧を調節要素とする。すなわち、充電用スイッチング素子９２のゲート印加電圧用の電源は、ドライブＩＣ１１０内の電源であるレギュレータ１５０の出力電圧を、抵抗体１５２および抵抗体１５４によって分圧したものとする。ここで、抵抗体１５４はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。一方、放電用スイッチング素子９８のゲート印加電圧用の電源は、レギュレータ１５０の出力電圧を、抵抗体１５６および抵抗体１５８によって分圧したものとする。ここで、抵抗体１５８はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００７５】
これにより、調節工程において、抵抗体１５４，１５８の抵抗値をレーザトリミングによって変更することで、上記遅延時間の誤差を低減することができる。
【００７６】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００７７】
（７）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、メインスイッチＳｍのドライブユニットＤＵ内の充電用スイッチング素子９２や放電用スイッチング素子９８のゲートの印加電圧を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００７８】
（８）充電用スイッチング素子９２や放電用スイッチング素子９８のゲートの印加電圧を、ドライブＩＣ１１０に対して外付けされた抵抗体１５４，１５８の抵抗値によって調節可能とした。これにより、製造時において静電容量を容易に変更することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７９】
図８に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図８において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００８０】
本実施形態では、コンデンサ８０の充電電圧に基づきメインスイッチＳｍのオン操作指令とオフ操作指令とを識別する閾値を調節要素とする。すなわち、ドライブＩＣ１１０は、コンデンサ８０の充電電圧が印加されるコンパレータ１６０を備え、コンパレータ１６０では、コンデンサ８０の充電電圧と閾値電圧との大小比較に基づき、充電用スイッチング素子９２をオン状態として且つ放電用スイッチング素子９８をオフ状態とするか、充電用スイッチング素子９２をオフ状態として且つ放電用スイッチング素子９８をオン状態とするかを切り替える。これは、コンパレータ１６０の出力信号とその論理反転信号とを、充電用スイッチング素子９２のゲートと放電用スイッチング素子９８のゲートとに割り振ることで実現することができる。
【００８１】
ここで本実施形態では、閾値電圧を、電源１６２の電圧を、抵抗体１６４と抵抗体１６６によって分圧したものとする。ここで、抵抗体１６６はドライブＩＣ１１０に対して外付けされており、レーザトリミングが可能な薄膜導体にて構成されている。
【００８２】
これにより、調節工程において、抵抗体１６６の抵抗値をレーザトリミングによって変更することで、オン状態への切り替え指令の伝達時間のばらつきを低減することができる。
【００８３】
以上説明した本実施形態では、上記第１の実施形態の上記（３）、（４）に加えて、さらに以下の効果が得られるようになる。
【００８４】
（９）サブスイッチＳｓがオン状態となってからメインスイッチＳｍがオン状態となるまでの遅延時間を計測し、これに基づき、コンデンサ８０の充電電圧がメインスイッチＳｍのオン操作指令に対応するかオフ操作指令に対応するかを識別する閾値電圧を調節した。これにより、メインスイッチＳｍのスイッチング状態の切替速度の設定との干渉を回避しつつ、上記遅延時間の誤差を低減することができる。
【００８５】
（１０）上記閾値電圧を、ドライブＩＣ１１０に対して外付けされた抵抗体１６６の抵抗値によって調節可能とした。これにより、製造時において閾値電圧を容易に変更することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８６】
図９に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図９において、先の図４に示した部材と対応する部材については便宜上同一の符号を付している。
【００８７】
図示されるように、本実施形態では、メインスイッチＳｍのドライブＩＣとサブスイッチＳｓのドライブＩＣとを高耐圧の集積回路（ＨＶＩＣ）であるドライブＩＣ１７０によって一体的に形成する。これにより、メインスイッチＳｍとサブスイッチＳｓとで駆動回路の特性のばらつきを低減することができ、ひいてはこれらのばらつきが上記遅延時間に与える影響を好適に低減することができる。
【００８８】
ちなみに、メインスイッチＳｍとサブスイッチＳｓとは、出力端子の電位を共通にしないものであるため、ドライブＩＣ１７０には、例えば特開２０００−２５２８０９号公報に記載のレベルシフト回路を備えるようにすることが望ましい。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「検出工程について」
メインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わることを検出する手法としては、上記メインスイッチＳｍやサブスイッチＳｓの入力端子および出力端子間の電圧の変化に基づき検出するものに限らない。例えば、メインスイッチＳｍやサブスイッチＳｓのゲート電圧の変化に基づき検出するものであってもよい。
【００８９】
また、スイッチング状態の切り替え指令が絶縁手段の１次側からメインスイッチＳｍやサブスイッチＳｓまで伝達する時間の計測手法としては、半導体基板１２０に形成された最上流の部材にテスト信号ｔｓを出力することで行なうものに限らない。例えば、半導体基板１２０に制御装置５２を接続し、制御装置５２が切り替え指令を出力することで行なってもよい。
【００９０】
ちなみに、こうした場合において、コンバータＣＶを構成したものについて、メインスイッチＳｍやサブスイッチＳｓへの信号の伝達の有無を検出してもよい。
【００９１】
さらに、メインスイッチＳｍやサブスイッチＳｓまで伝達したことを検出するものにも限らず、例えばドライブユニットＤＵについてはその信号の伝達時間のばらつきが非常に小さくなると考えることができる状況下等にあっては、コンデンサ８０の電圧が変化するまでの時間を伝達時間として計測し、これに応じて回路特性を調節してもよい。
【００９２】
また、検出工程としては、切り替え指令の伝達時間の計測に基づき遅延時間の誤差を検出するものに限らない。例えばコンバータＣＶを構成した状態でメインスイッチＳｍのオン状態への切り替え時の電力損失を遅延時間の誤差と相関を有するパラメータとしてこれを検出してもよい。
【００９３】
なお、検出工程としては、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行われるものに限らない。
「抵抗値変更手段について」
抵抗値変更手段としては、抵抗体１０２，１０４等をレーザトリミングが可能な薄膜導体とすることで構成されるものに限らない。例えば、複数の抵抗体を並列接続可能に設けた手段であってもよい。すなわちこの場合、調節工程においてそのうちのいくつを用いるかを選択し、それらを充電用スイッチング素子９２や放電用スイッチング素子９８に接続すればよい。また例えば、抵抗体１０２，１０４等を抵抗値を操作するつまみのついた可変抵抗器としてもよい。
「静電容量変更手段について」
複数のキャパシタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【００９４】
また、複数のキャパシタをいくつ並列接続するかを選択する選択手段に代えて、複数のキャパシタをいくつ直列接続するかを選択する選択手段を用いてもよい。
【００９５】
さらに、複数のキャパシタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のキャパシタのそれぞれと充電用スイッチング素子９２や放電用スイッチング素子９８のゲートとを接続する配線をレーザによって切断可能な手段であってもよい。
「充電用スイッチング素子９２や放電用スイッチング素子９８のゲート電圧調整手法について」
レギュレータ１５０の電圧を分圧する抵抗体を、レーザトリミング可能な薄膜の導体にて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。
【００９６】
また、充電用スイッチング素子９２と放電用スイッチング素子９８とで、レギュレータ１５０の出力電圧をそれぞれ別の抵抗体にて分圧する手段に限らない。例えば、充電用スイッチング素子９２と放電用スイッチング素子９８とで、各別のレギュレータを備え、その出力電圧をドライブＩＣ１１０の外部から操作できるようにしてもよい。
【００９７】
また、ドライブＩＣ１１０の電源入力端子として、充電用スイッチング素子９２用と放電用スイッチング素子９８用とを各別に備え、これらの端子に印加する電圧を変更可能な手段であってもよい。この際、印加電圧は、抵抗体の抵抗値によって変更するものに限らず、例えば、ドライブＩＣ１１０の外部の電源と電源入力端子とを接続する経路を複数並列して備え、これらにそれぞれ数の相違するダイオードを直列接続しておくものであってもよい。この場合、電源電圧を適切に降圧する数のダイオードを備える経路以外の経路と電源入力端子との接続経路をレーザ等によって切断すればよい。
「速度調節手段について」
速度調節手段は、抵抗体１０２、１０４やコンデンサ１３０，１３４に限らない。例えば、充電用スイッチング素子９２のゲートや放電用スイッチング素子９８のゲートにインダクタを接続することで構成してもよい。
「閾値変更手段について」
閾値変更手段としては、コンパレータ１６０に入力される閾値電圧を生成する電源をドライブＩＣ１１０の内部電源とするものに限らない。また、コンパレータ１６０をヒステリシスコンパレータに代えてもよい。さらに、コンパレータを備えて構成されるものにも限らず、例えばコンデンサ８０の入力電圧に応じて出力電圧を変更するバッファの特性を可変とする手段であってもよい。
「調節工程について」
調節工程における抵抗値等の調節は、上記各変更手段を用いて行なうものに限らず、例えば、抵抗体を抵抗値等の相違するものに取り替えるなどすることで行ってもよい。
「遅延時間の誤差を低減するための調節対象駆動回路について」
上記各実施形態では、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間の誤差を低減するために、メインスイッチＳｍの駆動回路を調節対象としたが、これに限らない。例えばサブスイッチＳｓの駆動回路を調節対象としてもよい。
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
「絶縁手段について」
２次側に出力用スイッチング素子を備えて出力用スイッチング素子のオン状態およびオフ状態に応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態の切り替え指令を出力する絶縁手段としては、フォトカプラ６０に限らない。例えばフォトＭＯＳリレー等であってもよい。また、絶縁手段としては、光絶縁素子に限らず、例えばトランス等の磁気絶縁素子であってもよい。この場合、トランスの出力電圧を、スイッチング状態の切り替え指令信号として、ドライブＩＣ１１０に直接印加することも可能である。ただし、上記第４の実施形態において、トランス等を用いる場合、ドライブＩＣ１１０の外部か内部にトランスの出力電圧が印加されるコンデンサを備えることが望ましい。もっとも、これに代えて、トランスの１次側にコンデンサを備え、操作信号ｇｍに応じてコンデンサが充放電されるようにしてもよい。このように、コンデンサの１次側および２次側の少なくとも一方に操作信号ｇｍに応じて充放電されるコンデンサを備えるなら、オン操作指令とオフ操作指令とを識別する閾値電圧を適切に調節要素として採用することができる。
「そのほか」
・上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。
【００９８】
・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。
【００９９】
・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。
【符号の説明】
【０１００】
１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、６０…フォトカプラ、９２…充電用スイッチング素子、９８…放電用スイッチング素子、１１０…ドライブＩＣ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ。
【特許請求の範囲】
【請求項１】
電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、
前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出される遅延時間の誤差を低減すべく、前記駆動回路の回路特性を調節して前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節工程とを有することを特徴とするソフトスイッチング用駆動回路の製造方法。
【請求項２】
前記調節工程において、前記駆動回路が前記切替指令の論理値を識別するための閾値を変更することを特徴とする請求項１記載のソフトスイッチング用駆動回路の製造方法。
【請求項３】
前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、
前記調節工程において、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節することを特徴とする請求項１記載のソフトスイッチング用駆動回路の製造方法。
【請求項４】
前記いずれかの導通制御端子に抵抗体を接続する工程を有し、
前記調節工程において、前記抵抗体の抵抗値を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項５】
前記いずれかの導通制御端子にキャパシタを接続する工程を有し、
前記調節工程において、前記キャパシタの静電容量を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項６】
前記調節工程において、前記いずれかの導通制御端子に印加する電圧を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項７】
前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする請求項１〜６のいずれか１項に記載のソフトスイッチング用駆動回路の製造方法。
【請求項８】
電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、
前記駆動回路に入力される前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節手段を備えることを特徴とするソフトスイッチング用駆動回路。
【請求項９】
前記調節手段は、当該駆動回路の製造時において前記切替指令の論理値を識別するための閾値を変更可能な閾値変更手段を備えることを特徴とする請求項８記載のソフトスイッチング用駆動回路。
【請求項１０】
前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、
前記調節手段は、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節する速度調節手段を備えることを特徴とする請求項８記載のソフトスイッチング用駆動回路。
【請求項１１】
前記速度調節手段は、前記いずれかの導通制御端子に接続された抵抗体を備えることを特徴とする請求項１０記載のソフトスイッチング用駆動回路。
【請求項１２】
当該駆動回路の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする請求項１１記載のソフトスイッチング用駆動回路。
【請求項１３】
前記速度調節手段は、前記いずれかの導通制御端子に接続されたキャパシタを備えることを特徴とする請求項１０〜１２のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１４】
当該駆動回路の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする請求項１３記載のソフトスイッチング用駆動回路。
【請求項１５】
前記充電用スイッチング素子および前記放電用スイッチング素子の双方が電圧制御形のスイッチング素子であり、
前記速度調節手段は、前記充電用スイッチング素子の導通制御端子に電圧を印加するための第１電源と、前記放電用スイッチング素子の導通制御端子に電圧を印加するための第２電源とを別電源とすることを特徴とする請求項１０〜１４のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１６】
前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されるスイッチング素子をオン操作するものであることを特徴とする請求項８〜１５のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１７】
前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、
前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする請求項８〜１６のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１８】
前記第１スイッチング素子および前記第２スイッチング素子のそれぞれの駆動回路は、同一半導体基板に形成された集積回路を備えることを特徴とする請求項１７記載のソフトスイッチング用駆動回路。
【請求項１】
電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、
前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
該検出される遅延時間の誤差を低減すべく、前記駆動回路の回路特性を調節して前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節工程とを有することを特徴とするソフトスイッチング用駆動回路の製造方法。
【請求項２】
前記調節工程において、前記駆動回路が前記切替指令の論理値を識別するための閾値を変更することを特徴とする請求項１記載のソフトスイッチング用駆動回路の製造方法。
【請求項３】
前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、
前記調節工程において、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節することを特徴とする請求項１記載のソフトスイッチング用駆動回路の製造方法。
【請求項４】
前記いずれかの導通制御端子に抵抗体を接続する工程を有し、
前記調節工程において、前記抵抗体の抵抗値を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項５】
前記いずれかの導通制御端子にキャパシタを接続する工程を有し、
前記調節工程において、前記キャパシタの静電容量を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項６】
前記調節工程において、前記いずれかの導通制御端子に印加する電圧を調節することを特徴とする請求項３記載のソフトスイッチング用駆動回路の製造方法。
【請求項７】
前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする請求項１〜６のいずれか１項に記載のソフトスイッチング用駆動回路の製造方法。
【請求項８】
電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、
前記駆動回路に入力される前記駆動対象スイッチング素子のスイッチング状態の切替指令に対する前記充電用スイッチング素子および前記放電用スイッチング素子の少なくとも一方の応答速度を調節する調節手段を備えることを特徴とするソフトスイッチング用駆動回路。
【請求項９】
前記調節手段は、当該駆動回路の製造時において前記切替指令の論理値を識別するための閾値を変更可能な閾値変更手段を備えることを特徴とする請求項８記載のソフトスイッチング用駆動回路。
【請求項１０】
前記充電用スイッチング素子および前記放電用スイッチング素子のいずれかが電圧制御形のスイッチング素子であり、
前記調節手段は、前記いずれかをオンするための電荷を前記いずれかの導通制御端子に充電する速度を調節する速度調節手段を備えることを特徴とする請求項８記載のソフトスイッチング用駆動回路。
【請求項１１】
前記速度調節手段は、前記いずれかの導通制御端子に接続された抵抗体を備えることを特徴とする請求項１０記載のソフトスイッチング用駆動回路。
【請求項１２】
当該駆動回路の製造時において前記抵抗体の抵抗値を変更可能な抵抗値変更手段をさらに備えることを特徴とする請求項１１記載のソフトスイッチング用駆動回路。
【請求項１３】
前記速度調節手段は、前記いずれかの導通制御端子に接続されたキャパシタを備えることを特徴とする請求項１０〜１２のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１４】
当該駆動回路の製造時において前記キャパシタの静電容量を変更可能な静電容量変更手段をさらに備えることを特徴とする請求項１３記載のソフトスイッチング用駆動回路。
【請求項１５】
前記充電用スイッチング素子および前記放電用スイッチング素子の双方が電圧制御形のスイッチング素子であり、
前記速度調節手段は、前記充電用スイッチング素子の導通制御端子に電圧を印加するための第１電源と、前記放電用スイッチング素子の導通制御端子に電圧を印加するための第２電源とを別電源とすることを特徴とする請求項１０〜１４のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１６】
前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記並列接続されるスイッチング素子をオン操作するものであることを特徴とする請求項８〜１５のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１７】
前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、
前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする請求項８〜１６のいずれか１項に記載のソフトスイッチング用駆動回路。
【請求項１８】
前記第１スイッチング素子および前記第２スイッチング素子のそれぞれの駆動回路は、同一半導体基板に形成された集積回路を備えることを特徴とする請求項１７記載のソフトスイッチング用駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１６１４４（Ｐ２０１２−１６１４４Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１４９１４８（Ｐ２０１０−１４９１４８）
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]