ディスプレイ装置の駆動回路
【課題】回路性能を向上させることができ、信頼性に優れたディスプレイ装置の駆動回路を提供する。
【解決手段】ディスプレイ装置駆動回路は、入力信号をシフトして出力するゲートドライバーを内蔵した駆動回路において、入力のハイレベル信号とロウレベル信号を、ブースティングノードに伝達する入力部と、前記入力部と接続され、前記パルス入力信号をインバーティングするインバータ部と、前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されてプルアップ信号を出力するプルアップ部と前記インバーティング信号を伝達されてプルダウン信号を出力するプルダウン部よりなるプルアッププルダウン部とを備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力する。これにより、回路性能と信頼性を向上させる。
【解決手段】ディスプレイ装置駆動回路は、入力信号をシフトして出力するゲートドライバーを内蔵した駆動回路において、入力のハイレベル信号とロウレベル信号を、ブースティングノードに伝達する入力部と、前記入力部と接続され、前記パルス入力信号をインバーティングするインバータ部と、前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されてプルアップ信号を出力するプルアップ部と前記インバーティング信号を伝達されてプルダウン信号を出力するプルダウン部よりなるプルアッププルダウン部とを備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力する。これにより、回路性能と信頼性を向上させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイ装置の駆動回路に関し、より詳細には、優れた出力特性を示すように回路性能を向上させることができると共に、信頼性に優れたディスプレイ装置の駆動回路に関する。
【背景技術】
【0002】
一般的に、非晶質シリコン(a−Si)薄膜トランジスタ(Thin-Film Transistor;以下、TFTという)を使用する液晶表示装置(LCD)パネルの場合、低温ポリシリコンTFTとは異なって、低い移動度の特性に起因して液晶表示装置のパネル内部に画素駆動のための回路を多様に集積することが困難な問題点があった。
【0003】
このような問題点を克服するために、最近、低い周波数で動作することができる領域をパネル内部に集積する試みが活発になされているが、それらのうちゲートドライバー回路をパネル内部に集積することが最も効率的だと認識されており、製品として市販されている。従来技術によるゲートドライバー回路が集積された液晶表示装置の駆動回路は、同出願人の特許文献1などに開示されている。
【0004】
液晶表示装置のパネルに集積されるゲートドライバー回路は、低い移動度を克服するために、TFTの幅を増加させ、ブートストラップという効果を利用するシフトレジスタ回路を形成するようになる。
【0005】
図1は、一般的なブートストラップ効果を利用するシフトレジスタ回路のブロック図である。ブートストラップ効果を利用するシフトレジスタ回路は、2−フェーズ(2-phase)または4−フェーズ(4-phase)方式を使用することができる。2−フェーズは、シフトレジスタ動作の同期及び電流供給信号用に使用するクロック信号がゲートパルスのハイレベル区間の大きさである1−水平時間に同期して、180度位相差を有する2つのクロック信号を使用する方式であり、4−フェーズは、シフトレジスタ動作の同期及び電流供給信号用に使用するクロック信号が1−水平時間に同期することは、2−フェーズ方式と同一であるが、90度の位相差を有する4種類のクロック信号を使用する方式であって、4−水平時間ごとにハイレベル区間が繰り返されるクロック信号を使用する。
【0006】
図2の(a)は、2−フェーズ、図2の(b)は、4−フェーズ方式を利用する場合のシフトレジスタの波形を示すグラフである。
【0007】
図1及び図2を参照すれば、入力ブロック11を通じて前段出力(N−1またはN−2番目の出力が一般的である)を入力された後、入力ブロック11のTFTをオフ状態に切り替え、ブートストラップノード(P−node)がフローティングノードになるようにする。次に、水平時間にクロック信号をロウレベル(VGL)電圧からハイレベル(VGH)電圧に上昇させれば、フローティング状態であったブートストラップノード(P−node)は、クロック信号とのカップリング効果によって、理想的には略ハイレベル(VGH)電圧の2倍程度の電圧レベルまで上昇する(一般的には2VGH−a)。
【0008】
この際、ブートストラップ効果によって上昇した電圧が出力TFT T11のゲートノードに印加されるので、出力TFT T11は、多くの電流を流すことができるようになり、クロック信号が上昇/下降遅延時間の大きい損失なしに、出力ノードに出力され、入力信号と出力信号との間には、1−水平時間だけ信号遅延が発生するので、シフトレジスタ回路として動作可能になる。
【0009】
次に、従来技術によるゲートドライバー回路が内蔵された駆動回路を同出願人の特許文献1を例にとって説明する。図3は、特許文献1の液晶表示装置の駆動回路である。
【0010】
図3を参照すれば、従来の駆動回路は、8つの薄膜トランジスタT1、T2、T3、T4、T5、T6、T7、T8と2つのキャパシタC1、C2とで構成される。図3の駆動回路は、ゲートハイレベル電圧を生成するプルアップ(Pull-up)部T3と、ゲートロウレベル電圧を生成するプルダウン(Pull-down)部T2、T4とを備えるプルアッププルダウン回路部T2、T3、T4;130を有し、プルダウン機能を具現するためには、NTFTインバータ回路T5、T6の出力をコントロール信号として利用するようになっている。
【0011】
ところが、インバータ回路T5、T6の出力信号Xは、プルダウン部T2、T4のTFTゲートノードに印加され、この際、ゲート電圧が高いほど回路性能が向上するが、ゲートノードバイアス電圧によるストレスに起因してTFTの劣化が進行し、信頼性の低下が発生する短所を有するようになる。通常、プルダウン部T2、T4のTFTがオフされるとき、TFTのVgsは、0V以上になる場合が多く、この場合、漏洩電流が存在する。
【0012】
図4は、TFTのI−V特性において移動度が増加するか、しきい電圧Vthが減少する場合、漏洩電流が増加する現象を説明するための模式図である。図4に示されたように、TFTのI−V特性は、移動度が増加するか、しきい電圧Vthが減少すれば、TFTのVgsが0V以上の場合、漏洩電流が増加し、回路性能を低下させる。
【0013】
また、プルダウン部T2、T4の回路内部に存在する回路漏洩電流成分で集積されたゲートドライバーの出力がハイレベルの区間において、しきい電圧Vthが小さく、高温などの移動度の増加要因が発生すれば、ゲートドライバー出力が減衰されて出力される現象が発生する。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】韓国特許登録第705628号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
本発明は、前述のような問題点を解決するためになされたもので、その目的は、優れた出力特性を示すように回路性能を向上させることができると共に、信頼性に優れたディスプレイ装置の駆動回路を提供することにある。
【課題を解決するための手段】
【0016】
上記目的を達成するために、本発明の第1態様は、入力信号をシフトして出力するゲートドライバーを内蔵したディスプレイ装置の駆動回路において、ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、ブースティングノード(ブートストラップノード)に伝達する入力部と;前記入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力するプルアップ部と前記インバーティング信号を伝達されてプルダウン出力信号を出力するプルダウン部よりなるプルアッププルダウン部と;を備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路を提供する。
【0017】
ここで、前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することが好ましい。
【0018】
本発明の第2態様は、入力信号をシフトして出力するゲートドライバーを内蔵したディスプレイ装置の駆動回路において、第1及び第2ブロックよりなり、前記第1ブロックは、ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、第1ブースティングノードに伝達する第1入力部と;前記第1入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;前記第1入力部及び前記インバータ部に各々接続され、前記第1ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第1プルアップ部と前記インバーティング信号を伝達されてプルダウン出力信号を出力する第1プルダウン部よりなる第1プルアッププルダウン部と;を備え、前記第2ブロックは、前記第1ブロックの出力信号を入力されて、第2ブースティングノードに伝達する第2入力部と;前記第2ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第2プルアップ部と、前記インバータ部と共有され、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第2プルダウン部よりなる第2プルアッププルダウン部と;を備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路を提供する。
【発明の効果】
【0019】
以上説明したような本発明のディスプレイ装置の駆動回路によれば、シフトレジスタのプルダウン機能ブロック内のTFTのゲートノードに印加されるインバータブロックの出力波形をオーバーシュート形態の波形で形成し、ゲートノードのバイアスストレス電圧を低下させ、寿命を増加させることができる。
【0020】
また、回路内部の漏洩電流成分を除去し、高温やしきい電圧が低い場合などのTFT漏洩電流の増加要因が発生したときにも、ゲート出力波形の減衰現象なしに、優れた特性を有するという利点がある。
【図面の簡単な説明】
【0021】
【図1】一般的なブートストラップ効果を利用するシフトレジスタ回路のブロック図である。
【図2】(a)は、2−フェーズ、(b)は、4−フェーズ方式を利用する場合のシフトレジスタの波形を示すグラフである。
【図3】特許文献1の液晶表示装置の駆動回路である。
【図4】TFTのI−V特性において移動度が増加するか、しきい電圧が減少する場合、漏洩電流が増加する現象を説明するための模式図である。
【図5】本発明の第1実施例によるディスプレイ装置の駆動回路のブロック図である。
【図6】図5のインバータ部220の詳細構成図である。
【図7】図6のインバータで出力される出力波形が従来技術と比べて変化する状況を説明するための図である。
【図8】本発明の第1実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図9a】本発明の第1実施例によるディスプレイ装置の駆動回路が基板の一側にのみ配置されている状況を示す。
【図9b】図9aのタイミング図である。
【図10a】本発明の第1実施例によるディスプレイ装置の駆動回路が両側に分けられて基板上に配置された状況を概念的に示す概念図である。
【図10b】図10aのタイミング図である。
【図11a】従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図11b】従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図12】本発明の第2実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図13a】本発明の第2実施例によってディスプレイ駆動部が両側に分けられて基板上に配置された状況を概念的に示す概念図である。
【図13b】図13aのタイミング図である。
【図14】本発明の第2実施例に適用された第1及び第2ブロックのP−ノード、P'−ノード及びX−ノードの波形を示すグラフである。
【図15】本発明の第1実施例及び本発明の第2実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図16】本発明の第3実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図17】本発明の第3実施例によるディスプレイ装置の駆動回路の出力波形を示すグラフである。
【発明を実施するための形態】
【0022】
以下、添付の図面を参照して本発明の実施例を詳細に説明する。しかし、下記に例示する本発明の実施例は、様々な他の形態に変形されることができ、本発明の範囲が下記実施例に限定されるものではない。本発明の実施例は、この技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。
【0023】
まず、本発明の実施例に適用されたディスプレイ装置は、 TFTを使用するディスプレイならば、特に限定されなく様々に適用可能であり, 例えば、EPD(Electric Paper Display)、 液晶表示装置、 AMOLED(Active Matrix Organic Light Emitting Diode) などに適用可能である。
【0024】
ここで、EPD(Electric Paper DisplayまたはElectrophoretic Display、電気泳動ディスプレイ)装置は、通常、電子ブック及び電子新聞などのように、ストレスを受けずに“読み取り”が楽な平板表示装置の1つであって、溶媒に懸濁された荷電粒子に影響を与える電気泳動現象に基づいた非自発光型装置である。
【0025】
このようなEPD装置は、一般的に、一対の対向し、分離された基板と、前記一対の基板に各々設けられる電極とを含み、前記電極のうち少なくとも1つの電極は透明である。また、前記一対の対向する基板の間には電気泳動素子を具備し、前記電気泳動素子の内部には、誘電溶媒と、該誘電溶媒に分散された荷電粒子とを含む。
【0026】
これにより、前記基板に設けられた電極を通じて互いに異なる電圧を各々印加すれば、荷電粒子は、荷電された極性と反対極性を有する基板に引力によって移動するようになる。この場合、透明な電極を含む基板に現われる色は、前記誘電溶媒及び荷電粒子の着色状態及び前記荷電粒子の誘電溶媒内での配列状態などによって決定される。
【0027】
このようなEPD装置は、複数の走査線及びデータ信号線が交差するピクセル領域に、前記走査線及びデータ信号線を通じて選択信号及びデータ信号を各々印加し、前記複数のピクセルが所定のグレースケールで画像を具現するようにする。この場合、EPD装置は、各ピクセルに印加されるデータ信号を制御するためにトランジスタ素子を具備し、前記トランジスタ素子は、一般的に薄膜トランジスタ(TFT)よりなる。
【0028】
(第1実施例)
図5は、本発明の第1実施例によるディスプレイ装置の駆動回路のブロック図である。
図5を参照すれば、本発明の第1実施例によるディスプレイ装置の駆動回路は、大きく入力部210、インバータ部220及びプルアッププルダウン回路部240などを備えて構成される。
【0029】
ここで、入力部210は、ハイレベルVGHとロウレベルVGLを有するパルス入力信号を入力されて、ブースティングノード(P−ノード)に伝達し、インバータ部220は、入力部210と接続され、パルス入力信号をインバーティングして、インバーティング信号をX−ノードに出力する。
【0030】
プルアッププルダウン回路部240は、入力部210及びインバータ部220に各々接続され、ブースティングノード(P−ノード)からブースティング電圧を伝達されてプルアップ出力信号を出力するプルアップ部240aと、インバーティング信号を伝達されてプルダウン出力信号を出力するプルダウン部240bとを備える。
【0031】
ここで、インバータ部220は、プルアップ出力信号が出力される区間で入力部210に入力されたパルス入力信号のロウレベルVGLより低いレベルLVGLを一定の期間有する信号を出力する。LVGL電圧は、VGLに比べて略3V乃至6V程度の電圧を有することが効果的である。
【0032】
入力部210は、飽和モードのTFTを使用してダイオード形態の入力スイッチを有する場合が効果的であり、入力信号がハイレベルVGHの場合には、信号入力が印加され、入力信号がロウレベルVGLの場合には、信号入力が遮断され、信号が入力された後には、フローティング状態を維持する機能を行う。
【0033】
プルアップ部240aは、ゲート出力波形のハイレベル電圧を生成するための電源ソースとしてクロック信号を使用するようになり、クロック信号の電圧レベルは、ゲート駆動電圧のハイ/ロウ、すなわちVGH/VGLの2レベルパルス形態を有するようになる。クロック波形のデューティー比は、略20%乃至50%を有するようになり、前述したように、駆動方式によって2−フェーズまたは4−フェーズ信号が使用されることができる。
【0034】
図6は、図5のインバータ部220の詳細構成図であり、図7は、図6のインバータで出力される出力波形が従来技術に比べて変化する状況を説明するための図である。図7の左側は、従来技術による出力波形、図7の右側は、本発明による出力波形を示している。
【0035】
図6を参照すれば、インバータ部220は、TFT T21、T22、T23を具備し、Vbiasと入力信号(Input)と図5のブートストラップノード(P−ノード)を入力にし、X−ノードに出力信号を伝達する。
【0036】
ここで、従来技術との大きい差異点は、TFT T23が追加され、このTFT T23のゲート端子は、ブートストラップノード(P−ノード)に連結され、ソース端子は、TFT T22のソース端子の電圧レベルVGLより低い電圧レベルLVGLに連結される。また、TFT T21のドレインが連結される電圧レベルVbiasは、前述したように、X−ノード出力信号がオフレベル維持のためのTFT T21が正常駆動をすることに適したレベルを有するようにすることができる電圧レベル(約4〜5V程度)を有するように設定する。
【0037】
インバータ部220は、従来技術の場合、入力電圧のみをコントロール信号として使用してVGLレベルを出力したインバータ回路をブートストラップノードであるP−ノードをコントロール信号として使用し、LVGL(Lower VGL)信号を使用してインバータ回路出力をVGLより低い電位に作り、プルダウン機能ブロック内のTFTのVgsを負数に作って、漏洩電流を低減する方式で、高温及びしきい電圧Vthの減少による回路の不安定要因を除去している。
【0038】
図8は、本発明の第1実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。図8は、基本的な薄膜トランジスタTFT及びキャパシタンスのみを示した図であって、図示しない回路ブロックが存在することができるが、発明の核心的な思想の言及に不要な部分を省略して図示した。また、図8のディスプレイ装置の駆動回路は、9つの薄膜トランジスタTFTと2つのキャパシタとで構成された場合を例にとって説明し、各薄膜トランジスタの大きさは、互いに異なってもよく、追加的な構成が含まれてもよい。
【0039】
図8のディスプレイ装置の駆動回路は、薄膜トランジスタT31、T32、T33、T34、T35、T36、T37、T38、T39と、2つのキャパシタC31、C32とで構成される。
【0040】
ここで、第1トランジスタT31は、N−1またはN−2番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される。
【0041】
第2トランジスタT32は、ドレイン端子が第1トランジスタT31のソース端子と連結されてP−ノードPを成し、ソース端子がVGL端に連結される。
【0042】
第1キャパシタC31は、第1電極にクロック信号CLKが印加され、第2電極がP−ノードに連結される。
【0043】
第3トランジスタT33は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKの反転信号CLKBが印加され、ソース端子は、N番目のゲートラインに連結される。
【0044】
第4トランジスタT34は、ゲートが第2トランジスタT32のゲートと連結されてX−ノードを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される。
【0045】
第5トランジスタT35は、Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子がX−ノードに連結される。
【0046】
第6トランジスタT36は、X−ノードと前記VGL端との間に連結され、ゲート端子は、第1トランジスタT31のドレイン端子に連結される。
【0047】
第2キャパシタC32は、X−ノードと第6トランジスタT36のゲートとの間に連結される。
【0048】
また、説明の便宜のために、図3の従来技術による駆動回路との差異点を主として説明すれば、インバータ部240の構成に第9トランジスタT39が含まれた構成が核心的な差異である。第9トランジスタT39は、ゲート端子がP−ノードに連結され、ドレイン端子がX−ノードに連結され、ソース端子がVGL電圧より低いLVGL端に連結される。
【0049】
また、第7トランジスタT37と第8トランジスタT38は、リセット機能のために追加されることができる。第7トランジスタT37は、ゲート端子がN+1番目のゲートラインに連結され、P−ノードとVGL端との間に第2トランジスタT32と並列を成すように連結される。また、第8トランジスタT38は、ゲート端子が前記N+1番目のゲートラインに連結され、Vbias端子とX−ノードとの間に連結される。
【0050】
図9aは、本発明の第1実施例によるディスプレイ装置の駆動回路が基板の一側にのみ配置されている状況を図示し、図9bは、図9aのタイミング図である。
【0051】
図9aの配置状況は、2−フェーズ駆動の場合に適用される方式であり、4−フェーズ駆動の場合には、ディスプレイ装置の駆動回路が両側に分けられて(ODD、EVENに区分)、基板上に配置される方式が適用される(図10参照)。両者の間では、入力信号(Input)及びリセットタイミング(reset timing)は、実施例によって多少異なることが可能である。
【0052】
図9a及び図9bを参照すれば、G1ブロック、G2ブロック、G3ブロック、・・・順に基板の一側に全部配置される構造である。
【0053】
図8、図9a及び図9bを参照して説明すれば、N−1(Input)にSTP信号が入力され、クロック信号CLKとクロック信号の反転信号CLKBによってP−ノードPとX−ノードXは、タイミング図に示されたように、2−フェーズ駆動を行う。
【0054】
前述した説明において、P−ノードとX−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを示している。したがって、実際に2番目、3番目のブロックなどそれ以後のブロックでは、P−ノードとX−ノードのタイミングは、1周期ずつシフトされる。
【0055】
このように構成された本発明のディスプレイ装置の駆動回路の動作をさらに詳しく説明する。
【0056】
図8を参照して回路動作を順に記述すれば、まず、N−1番目の回路(図示せず)の出力信号N−1(Input)が第1トランジスタT31のドレイン端子を通じて入力される。
【0057】
第1トランジスタT31を通じてN−1番目の回路の出力信号(本駆動回路であるN番目の回路を基準に見る時は入力信号になる)が入力されれば、クロック信号CLKも前記入力信号に同期して入力される。
【0058】
前記入力信号がハイレベルVGHの信号なら、第1トランジスタT31と第6トランジスタT36は、ターン−オン状態となり、P−ノードは、ポジティブレベルとなり、電圧は、ハイレベルVGH電圧から第1トランジスタT31のしきい電圧を引いた分の電位VGH−aとなる。
【0059】
一方、出力信号は、X−ノードがハイレベルVGHであり、第3トランジスタT33がターン−オフを維持するので、ロウレベルVGLを維持する。第2キャパシタC32は、充電される。
【0060】
この際、入力信号がロウレベルVGLの信号となり、第1トランジスタT31及び第6トランジスタT36は、ターン−オフ状態となり、第3トランジスタT33は、P−ノードのハイレベルVGH電圧によってターン−オンされ、CLKB信号がハイレベルVGHなので、出力は、ハイレベルVGHを有するようになる。
【0061】
一方、第9トランジスタT39のゲート端子は、P−ノードに連結され、ソース端子は、ロウレベルVGL電圧より低い電圧レベルLVGLに連結される。このような構成によって、X−ノードは、図9bのようなプロフィルを有することができるようになる。
【0062】
一方、N+1番目の回路の出力信号がリセット信号として第7トランジスタT37及び第8トランジスタT38に印加されれば、P−ノードは、ロウレベルとなり、第5トランジスタT35の影響によりX−ノードの電圧がハイ(High)状態となり、且つ第2トランジスタT32及び第4トランジスタT34がオン状態を維持することができるようになり、出力波形のオフ電圧を維持することができるようになる。
【0063】
この際、第2キャパシタC32のキャパシタンスの役目は、X−ノード点での電位レベルを維持し安定化させるための目的で形成され、第1キャパシタC31のキャパシタンスは、出力信号(Output)のオフレベル特性を安定化させるための機能で形成される。
【0064】
一方、ブートストラップキャパシタC33は、駆動電圧が充分に高いため、第3トランジスタT33を駆動するに十分なブートストラップが生じることができる場合、選択的に除去することもできる。
【0065】
図10aは、本発明の第1実施例によるディスプレイ装置の駆動回路が基板の両側に配置されている状況を示しており、図10bは、図10aのタイミング図である。
【0066】
図10aの配置状況は、4−フェーズ駆動の場合には、ディスプレイ装置の駆動回路が両側に分けられて(ODD、EVENに区分)、基板上に配置される方式である。図8、図10a及び図10bを参照して説明すれば、図8のディスプレイ装置の駆動回路は、右側にG1ブロック、G3ブロックなど奇数番目のブロックが配置され、左側にG2ブロック、G4ブロックなど偶数番目のブロックが配置される。
【0067】
まず、STP_O信号が図8のN−1(Input)に入力され、クロック信号CLK(O)とクロック信号の反転信号CLKB(O)によってP−ノードPとX−ノードXは、タイミング図に示されたように、4−フェーズ駆動を行う。その結果、G1ブロックのゲート出力信号Gout(1)を出力する。
【0068】
一方、STP_E信号によってG2ブロックもG1ブロックの場合と同一の方式でG2ブロックのゲート出力信号Gout(2)を出力する。
【0069】
一方、G1ブロック、G3ブロック、G5ブロックなど奇数番目の各ブロックは、互いに連結され、入力信号が前のブロックから入力され、前のブロックにリセット信号を出力する構成となっている。これは、G2ブロック、G4ブロック、G6ブロックなど偶数番目の各ブロックも同一の構成となっている。
【0070】
一方、前述した説明で、P−ノードとX−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを図示している。したがって、実際に2番目以後のブロックでは、P−ノードとX−ノードのタイミングは、1周期ずつシフトされる。
【0071】
一方、図10aの配置構造においても、図8のブロックは、入出力される時に連結される側方ブロックが変わるだけで、ほぼ類似している。但し、図8において、第1キャパシタC31であるブートストラップキャパシタは除去されることができる。ブートストラップキャパシタC33は、駆動電圧が充分に高いため、第3トランジスタT33を駆動するのに十分なブートストラップが生じることができる場合、選択的に除去されることもできる。
【0072】
図11a及び図11bは、従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【0073】
図11aを参照すれば、トランジスタの漏洩電流が大きいか、しきい電圧Vthが小さい場合、ブートストラップノードP−ノードのフローティング電位が崩れ出力波形が正確に出力されないが、本発明の第1実施例において図11bの場合は、ブートストラップされるノードであるP−ノードPの電位がそのまま維持されるので、ゲート出力波形が安定的に現れることを確認することができる。
【0074】
(第2実施例)
まず、本発明の第2実施例による駆動回路は、前述の第1実施例の駆動回路構造でディスプレイパネル両側のデッドスペースを減らすために、前述の第1実施例においてX−ノードを制御する部分を2つの端が共有することによって、X−ノードを制御するTFTの個数を低減し、デッドスペースを効果的に低減することができるようにしたものである。
【0075】
図12は、本発明の第2実施例によるディスプレイ装置の駆動回路の一具現例を示す図であって、前述の第1実施例と比べて出力波形を送る2つのブロックのインバータ部を1つの端にまとめて使用する構成を示す図である。
【0076】
このような構造では、基板上の一側には、第1ブロック1 Blockと第2ブロック2 Blockが繰り返して連続的に形成され、各ブロックが順に奇数番目のゲートラインと各々連結され、基板の他側には、基板を間に置いて第1ブロック1 Blockと第2ブロック2 Blockが繰り返して連続的に形成され、各ブロックが順に偶数番目のゲートラインと各々連結されている。
【0077】
下記説明では、第1ブロック1 Blockと第2ブロック2 Blockが任意の第Nゲートライン及び第N+2ゲートラインに各々接続された場合を例にとって説明する。
【0078】
第2実施例の場合、2つの出力波形を出す端をまとめて使用するので、2−フェーズ方式は使いにくい点があり、基本的に4−フェーズ駆動方式を使用する。第1ブロックと第2ブロックがリセット(Reset)を行う時、N+3番目の出力波形とするので、2−フェーズ方式の場合、所望しない波形が出力される可能性があるからである。
【0079】
すなわち、N段シフトレジスタのインバータ部をN+2段と共有することで、第一のブロックのX−ノードは、次のブロックが共有し、リセットをN+3番目の信号として受けることによって、X−ノードの電圧を制御する3つのTFTを除去することができ、それによって、回路の面積を低減し、消費電力を効果的に減少させることができる。
【0080】
図13aは、本発明の実施例によってディスプレイ駆動部が両側に分けられて(ODD、EVENに区分)、基板上に配置された状況を概念的に示す概念図である。図13aによれば、前述した図10の第1ブロック1 Blockと第2ブロック2 Blockは、例えば、各々G1ブロック、G3ブロックに対応することができる。
【0081】
図13aを参照すれば、第1ブロックG1と第2ブロックG3は、1つのグループを形成し、このような各グループは、基板の左側に配置され、STP(O)(スタート信号_奇数)によって駆動され、同一のグループが基板の右側に配置され、STP(E)(スタート信号_偶数)によって駆動される。
【0082】
このような構成においては、2つのブロックが1つのグループを形成し、X−ノードを互いに共有し、1つのグループは、同じタイミングでリセットされる。また、1つのグループで2番目のブロックのゲート出力信号が出力された後、1H信号後にリセット信号が入力される。例えば、G1、G3ブロックの場合、G4のゲート出力信号がリセット信号として入力され、G2、G4ブロックの場合、G5のゲート出力信号がリセット信号として入力される。
【0083】
また、各グループ(2つのブロック)の2番目のブロックは、同じブロック内の一番目のゲート出力を入力信号として使用し、各グループ(2つのブロック)の1番目のブロックは、1ゲートライン前段のゲート出力信号を入力信号として使用する。G5ブロックは、G4ゲート出力を入力信号として使用し、G6ブロックは、G5ゲート出力を入力信号として使用する。
【0084】
図13bは、図13aのディスプレイ駆動装置を説明するための波形信号である。図13a及び図13bを参照してさらに詳しく具現例を説明する。
【0085】
まず、STP_O信号が入力されれば、G1ブロックのP−ノードがプリチャージされる。次に、CLK(O)がハイレベルになり、Gout(1)が出力される。次に、G3ブロックがプリチャージされ、CLKB信号がハイになれば、Gout(3)が出力される。一方、Gout(4)の出力信号をリセット信号として利用してG1ブロックとG3ブロックはリセットされる。
【0086】
STP_E信号が入力されれば、G2ブロックのP−ノードがプリチャージされる。次に、CLKEがハイレベルになり、Gout(2)が出力される。次に、G4ブロックがプリチャージされ、CLKB信号がハイになれば、Gout(4)が出力される。Gout(5)の出力信号をリセット信号として利用してG2ブロックとG4ブロックはリセットされる。
【0087】
一方、前述した説明において、P−ノード、P’−ノード、X−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを示している。したがって、実際に2番目以後のブロックでは、P−ノード、P’−ノード及びX−ノードのタイミングは、1周期ずつシフトされる。
【0088】
以下、第1ブロック1 Blockと第2ブロック2 Blockの詳細構成を詳しく説明する。
【0089】
図12を参照すれば、本発明の第2実施例によるディスプレイ装置の駆動回路は、大きく第1ブロック1 Blockと第2ブロック2 Blockとで構成され、第1ブロック1 Blockは、9つの薄膜トランジスタT41、T42、T43、T44、T45、T46、T47、T48、T49と1つのキャパシタC41とで構成され、第2ブロック2 Blockは、6つの薄膜トランジスタT51、T52、T53、T54、T55、T56で構成される。
【0090】
ここで、第1ブロック1 Blockの連結を具体的に記述すれば、まず、第1トランジスタT41、第2トランジスタT42、第4トランジスタT44、第5トランジスタT45、第6トランジスタT46及び第9トランジスタT49は、前述の第1実施例での第1トランジスタT31、第2トランジスタT32、第4トランジスタT34、第5トランジスタT35、第6トランジスタT36及び第9トランジスタT39と連結関係及び作用効果が同一なので、これに対する説明は省略する。
【0091】
第3トランジスタT43は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKが印加され、ソース端子は、N番目のゲートラインに連結される。
【0092】
第1キャパシタC41は、第3トランジスタT43のゲート端子とソース端子に連結される。
【0093】
第2ブロック2 Blockの連結を具体的に記述すれば、第10トランジスタT51は、第1ブロック1 Blockの第3トランジスタT43のソース端子にドレイン端子とゲート端子が共通で連結される。
【0094】
第11トランジスタT52は、ドレイン端子が第10トランジスタT51のソース端子と連結されてP−ノードを成し、ソース端子がVGL端に連結され、ゲート端子は、第1ブロック1 Blockの第2及び第4トランジスタT42、T44のゲート端子と連結されて共にX−ノードを成す。
【0095】
第12トランジスタT53は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKに2−フェーズシフトされた反転信号CLKBが印加され、ソース端子は、N+2番目のゲートラインに連結される。
【0096】
第13トランジスタT54は、ゲートが第11トランジスタT52のゲートと連結され、第1ブロック1 Blockの第2及び第4トランジスタT42、T44のゲートとともにX−ノードを成し、ドレイン端子は、前記N+2番目のゲートラインに連結され、ソース端子が前記VGL端に連結される。
【0097】
第14トランジスタT55は、ゲート端子が前記N+3番目のゲートラインに連結され、ドレイン端子がP−ノードに連結され、ソース端子が前記VGL端に連結される。
【0098】
第15トランジスタT56は、ゲート端子がP−ノードに連結され、ドレイン端子がX−ノードに連結され、ソース端子がVGL電圧より低いLVGL端に連結される。
【0099】
前述のように、第1及び第2ブロック1 Block及び2 Blockで構成された駆動回路は、ディスプレイ装置、例えば、非晶質シリコン(a−Si)TFTを使用する液晶表示装置(LCD)に適用することが好ましいが、これに限定されず、例えば、EPD(Electric Paper Display)装置にも適用可能である。
【0100】
この際、液晶表示装置(LCD)とEPD装置は、駆動電圧で差異を示す。例えば、基本モバイル液晶表示装置(LCD)の場合、Vbias=5V、VGL=−10V、LVGL=−13V、VGH=15Vの駆動電圧を有し、EPD装置の場合、Vbias=4V、VGL=−20V、LVGL=−24V、VGH=22Vの駆動電圧を有する。この駆動電圧の差異によって、EPD装置の場合、液晶ディスプレイ(LCD)の駆動に比べていくつか有利な側面を示す。
【0101】
すなわち、出力波形のノイズは、第2及び第4トランジスタT42、T44がオン状態でP−ノード電圧と出力波形の電圧がオフ電圧に下る場合に減少する。これは、X−ノードのハイ電圧とVGLの電圧差がしきい電圧Vthより充分に大きいため、第2及び第4トランジスタT42、T44が充分に飽和状態に駆動されなければならない。
【0102】
X−ノードの電圧は、インバータ端の第5トランジスタT45と第6トランジスタT46、第9トランジスタT49のトランジスタの電圧分配によって定められるようになり、EPD装置の場合、液晶表示装置(LCD)よりVbias、VGL間の電圧差が大きいため、X−ノードの電圧を制御することができる範囲が大きくなるようになる。
【0103】
低温信頼性条件の場合、しきい電圧Vthが正の電圧にシフトするようになり、この際、液晶表示装置(LCD)の場合、第2及び第4トランジスタT42、T44は、十分な飽和状態に到達しない波形を示す。
【0104】
しかし、EPD装置の場合、液晶表示装置(LCD)に比べて低いVGL電圧によってしきい電圧Vthを克服できる十分な電圧が加えられるので、第2及び第4トランジスタT42、T44の駆動が円滑になり、P−ノードと出力波形のノイズに強い特性を有することができる。
【0105】
このような特性に起因して、後述する本発明の第3実施例で提案した構造は、図16に示されたように、第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去することができる。これは、リセットトランジスタを使用しない原理を利用したもので、第2ブロック2 Blockの出力波形がノイズに弱くなる可能性があるが、第2及び第4トランジスタT42、T44の動作によって最小化することができる。
【0106】
このように構成された本発明のディスプレイ装置の駆動回路の一部の動作を説明すれば、次の通りである。第1ブロック1 Blockと第2ブロック2 Blockが任意の第Nゲートラインと第N+2ゲートラインに各々接続された場合を例にとって説明する。
【0107】
図14は、本発明の第2実施例に適用された第1及び第2ブロックのP−ノード、P'−ノード及びX−ノードの波形を示すグラフである。基本動作は、前述の第1実施例の構造と類似しているが、第1ブロックと第2ブロックのリセットをN+3出力の信号として使用することによって、図14の(b)のように、X−ノードのロウレベル区間を維持する区間が長くなければならない。
【0108】
このために、第2ブロック2 Blockに第14トランジスタT56を追加することによって、第2ブロック2 Blockにクロック信号が入る時、P'−ノードのブートストラップに合わせてX−ノードXの電圧をLVGLレベルに低下させる。
【0109】
また、第1及び第2ブロックよりなるグループの駆動周期は、4Hであり、各々のクロック信号に合わせて1Hずつ2回X−ノードの電圧をLVGLレベルにオーバーシュートする。したがって、オーバーシュートは、各々のクロック信号に同期して1Hずつ2H間印加される。
【0110】
また、3つのTFT(第1ブロックのT45、T46及びT48に相当する)以外にブートストラップキャパシタ(第1ブロックのC41に相当する)を除去することができる。X−ノードの電圧を第1ブロック1 Blockの第1キャパシタC41が維持させるので、第2ブロック2 Blockのブートストラップキャパシタは除去されることができる。
【0111】
但し、第2ブロック2Blockの出力波形が若干不安定性を示すので、VGLの電圧を−12Vと従来より2V程度低下させることによって十分な電圧を確保しなければならないし、従来のブートストラップキャパシタの容量より若干大きい容量の第1キャパシタC41を使用する。これは、第11及び第13トランジスタT52、T54を確実な動作状態にして、出力波形を安定化させる役目をする。
【0112】
本発明の第2実施例では、入力(input)とリセット(Reset)が前述の第1実施例の構造と異なって入るようになる。第1ブロック1 Blockの入力(input)は、N−1番目の入力を受けて、第2ブロック2 Blockの入力は、第1ブロック1 Blockの出力を受けて使用する。また、リセットResetの場合、第1ブロック1 Blockと第2ブロック2 Blockが同時に進行されるので、第1ブロック1 Blockで見た時、N+3番目の出力をリセットとして使用する。
【0113】
図12、図13a及び図13bを参照して回路動作を順に記述すれば、まず、第1ブロック1 Blockでの動作は、前述の第1実施例と同一なので、これに対する説明は省略する。以下、第2ブロック2 Blockの回路動作について詳細に説明する。
【0114】
N番目の回路、すなわち第1ブロック1 Blockの出力信号が第2ブロック2 Blockの第10トランジスタT51のドレイン端子を通じて入力される。第10トランジスタT51を通じてN番目の回路の出力信号が入力されれば、クロック信号CLKも前記入力信号に同期して入力される。
【0115】
前記入力信号がハイレベルVGHの信号なら、第10トランジスタT51は、ターン−オン状態となり、P−ノードは、ポジティブレベルとなり、電圧は、VGH電圧から第10トランジスタT51のしきい電圧を引いた分の電位VGH−aとなる。
【0116】
一方、出力信号は、X−ノードがロウレベルであり、第3トランジスタT43がターン−オフを維持するので、ロウレベルを維持する。この際、入力信号がロウレベルVGLの信号になり、第10トランジスタT51がターン−オフ状態となり、第12トランジスタT53は、P−ノードのハイレベル電圧によってターンオンされる。
【0117】
また、図14の(a)のように、CLKのハイ区間の時間の間にフローティング状態で電圧を維持するようになる。CLKB信号がハイレベルになれば、出力は、ハイレベルを有するようになる。
【0118】
一方、第15トランジスタT56のゲート端子は、P−ノードに連結され、ソース端子は、電圧VGLより低い電圧レベルLVGLに連結される。このような構成によって、X−ノードは、図14の(b)のように、もう一度ロウレベルを維持することができるようになる。
【0119】
他方、N+3番目の回路の出力信号がリセット信号として第1ブロック1 Blockの第7トランジスタT47と第8トランジスタT48に印加されれば、P−ノードとP−ノードはロウレベルになり、第5トランジスタT45の影響によりX−ノードの電圧がハイ状態になり、且つ第2トランジスタT42と第4トランジスタT44がオン状態を維持することができるようになり、出力波形のオフ電圧を維持することができるようになる。
【0120】
この際、第1キャパシタC41のキャパシタンスの役目は、ブートストラップが強く生じるようにし、X−ノード点での電位レベルを維持し安定化させるための目的で形成される。
【0121】
図15は、本発明の第1実施例と本発明の第2実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【0122】
図15の(b)を参照すれば、図15の(a)と比較する時、ほぼ類似の出力波形を有することが分かる。図15によって、本発明の第2実施例は、前述の第1実施例と同じく充分に正常駆動することを確認することができる。
【0123】
一方、図15の(a)の場合、本発明の第1実施例のゲート出力波形であり、(b)は、本発明の第2実施例のN+2ゲート出力波形である。
【0124】
(第3実施例)
図16は、本発明の第3実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【0125】
図16を参照すれば、本発明の第3実施例によるディスプレイ装置の駆動回路は、前述の本発明の第2実施例と比べて第2ブロック2Blockの第14トランジスタT55及び第15トランジスタT56を除去したすべての構成要素が第2実施例と同一の構造を有するので、これに対する詳細な構成及び動作原理の説明は、前述の第2実施例を参照する。
【0126】
前述したように、第2ブロック2 Blockの第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去することは、リセットトランジスタを使用しない原理を利用したもので、第2ブロック2 Blockの出力波形がノイズに弱くなる可能性があるが、第1ブロック1 Blockの第2及び第4トランジスタT42、T44の動作によって最小化されることができる。
【0127】
図17は、本発明の第3実施例によるディスプレイ装置の駆動回路の出力波形を示すグラフであって、前述の第2実施例と比較した時、ほぼ類似の出力波形を有することが分かる。
【0128】
図17によって本発明の第3実施例において第2ブロック2 Blockの第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去しても、前述の第2実施例と同じく、充分に正常駆動することを確認することができる。
【0129】
前述の本発明によるディスプレイ装置の駆動回路の好ましい実施例について説明したが、本発明は、これに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付の図面の範囲内で様々な形態に変形して実施することが可能であり、これも本発明に属する。
【符号の説明】
【0130】
210 入力部
220 インバータ部
240 プルアッププルダウ
【技術分野】
【0001】
本発明は、ディスプレイ装置の駆動回路に関し、より詳細には、優れた出力特性を示すように回路性能を向上させることができると共に、信頼性に優れたディスプレイ装置の駆動回路に関する。
【背景技術】
【0002】
一般的に、非晶質シリコン(a−Si)薄膜トランジスタ(Thin-Film Transistor;以下、TFTという)を使用する液晶表示装置(LCD)パネルの場合、低温ポリシリコンTFTとは異なって、低い移動度の特性に起因して液晶表示装置のパネル内部に画素駆動のための回路を多様に集積することが困難な問題点があった。
【0003】
このような問題点を克服するために、最近、低い周波数で動作することができる領域をパネル内部に集積する試みが活発になされているが、それらのうちゲートドライバー回路をパネル内部に集積することが最も効率的だと認識されており、製品として市販されている。従来技術によるゲートドライバー回路が集積された液晶表示装置の駆動回路は、同出願人の特許文献1などに開示されている。
【0004】
液晶表示装置のパネルに集積されるゲートドライバー回路は、低い移動度を克服するために、TFTの幅を増加させ、ブートストラップという効果を利用するシフトレジスタ回路を形成するようになる。
【0005】
図1は、一般的なブートストラップ効果を利用するシフトレジスタ回路のブロック図である。ブートストラップ効果を利用するシフトレジスタ回路は、2−フェーズ(2-phase)または4−フェーズ(4-phase)方式を使用することができる。2−フェーズは、シフトレジスタ動作の同期及び電流供給信号用に使用するクロック信号がゲートパルスのハイレベル区間の大きさである1−水平時間に同期して、180度位相差を有する2つのクロック信号を使用する方式であり、4−フェーズは、シフトレジスタ動作の同期及び電流供給信号用に使用するクロック信号が1−水平時間に同期することは、2−フェーズ方式と同一であるが、90度の位相差を有する4種類のクロック信号を使用する方式であって、4−水平時間ごとにハイレベル区間が繰り返されるクロック信号を使用する。
【0006】
図2の(a)は、2−フェーズ、図2の(b)は、4−フェーズ方式を利用する場合のシフトレジスタの波形を示すグラフである。
【0007】
図1及び図2を参照すれば、入力ブロック11を通じて前段出力(N−1またはN−2番目の出力が一般的である)を入力された後、入力ブロック11のTFTをオフ状態に切り替え、ブートストラップノード(P−node)がフローティングノードになるようにする。次に、水平時間にクロック信号をロウレベル(VGL)電圧からハイレベル(VGH)電圧に上昇させれば、フローティング状態であったブートストラップノード(P−node)は、クロック信号とのカップリング効果によって、理想的には略ハイレベル(VGH)電圧の2倍程度の電圧レベルまで上昇する(一般的には2VGH−a)。
【0008】
この際、ブートストラップ効果によって上昇した電圧が出力TFT T11のゲートノードに印加されるので、出力TFT T11は、多くの電流を流すことができるようになり、クロック信号が上昇/下降遅延時間の大きい損失なしに、出力ノードに出力され、入力信号と出力信号との間には、1−水平時間だけ信号遅延が発生するので、シフトレジスタ回路として動作可能になる。
【0009】
次に、従来技術によるゲートドライバー回路が内蔵された駆動回路を同出願人の特許文献1を例にとって説明する。図3は、特許文献1の液晶表示装置の駆動回路である。
【0010】
図3を参照すれば、従来の駆動回路は、8つの薄膜トランジスタT1、T2、T3、T4、T5、T6、T7、T8と2つのキャパシタC1、C2とで構成される。図3の駆動回路は、ゲートハイレベル電圧を生成するプルアップ(Pull-up)部T3と、ゲートロウレベル電圧を生成するプルダウン(Pull-down)部T2、T4とを備えるプルアッププルダウン回路部T2、T3、T4;130を有し、プルダウン機能を具現するためには、NTFTインバータ回路T5、T6の出力をコントロール信号として利用するようになっている。
【0011】
ところが、インバータ回路T5、T6の出力信号Xは、プルダウン部T2、T4のTFTゲートノードに印加され、この際、ゲート電圧が高いほど回路性能が向上するが、ゲートノードバイアス電圧によるストレスに起因してTFTの劣化が進行し、信頼性の低下が発生する短所を有するようになる。通常、プルダウン部T2、T4のTFTがオフされるとき、TFTのVgsは、0V以上になる場合が多く、この場合、漏洩電流が存在する。
【0012】
図4は、TFTのI−V特性において移動度が増加するか、しきい電圧Vthが減少する場合、漏洩電流が増加する現象を説明するための模式図である。図4に示されたように、TFTのI−V特性は、移動度が増加するか、しきい電圧Vthが減少すれば、TFTのVgsが0V以上の場合、漏洩電流が増加し、回路性能を低下させる。
【0013】
また、プルダウン部T2、T4の回路内部に存在する回路漏洩電流成分で集積されたゲートドライバーの出力がハイレベルの区間において、しきい電圧Vthが小さく、高温などの移動度の増加要因が発生すれば、ゲートドライバー出力が減衰されて出力される現象が発生する。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】韓国特許登録第705628号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
本発明は、前述のような問題点を解決するためになされたもので、その目的は、優れた出力特性を示すように回路性能を向上させることができると共に、信頼性に優れたディスプレイ装置の駆動回路を提供することにある。
【課題を解決するための手段】
【0016】
上記目的を達成するために、本発明の第1態様は、入力信号をシフトして出力するゲートドライバーを内蔵したディスプレイ装置の駆動回路において、ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、ブースティングノード(ブートストラップノード)に伝達する入力部と;前記入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力するプルアップ部と前記インバーティング信号を伝達されてプルダウン出力信号を出力するプルダウン部よりなるプルアッププルダウン部と;を備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路を提供する。
【0017】
ここで、前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することが好ましい。
【0018】
本発明の第2態様は、入力信号をシフトして出力するゲートドライバーを内蔵したディスプレイ装置の駆動回路において、第1及び第2ブロックよりなり、前記第1ブロックは、ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、第1ブースティングノードに伝達する第1入力部と;前記第1入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;前記第1入力部及び前記インバータ部に各々接続され、前記第1ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第1プルアップ部と前記インバーティング信号を伝達されてプルダウン出力信号を出力する第1プルダウン部よりなる第1プルアッププルダウン部と;を備え、前記第2ブロックは、前記第1ブロックの出力信号を入力されて、第2ブースティングノードに伝達する第2入力部と;前記第2ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第2プルアップ部と、前記インバータ部と共有され、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第2プルダウン部よりなる第2プルアッププルダウン部と;を備え、前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路を提供する。
【発明の効果】
【0019】
以上説明したような本発明のディスプレイ装置の駆動回路によれば、シフトレジスタのプルダウン機能ブロック内のTFTのゲートノードに印加されるインバータブロックの出力波形をオーバーシュート形態の波形で形成し、ゲートノードのバイアスストレス電圧を低下させ、寿命を増加させることができる。
【0020】
また、回路内部の漏洩電流成分を除去し、高温やしきい電圧が低い場合などのTFT漏洩電流の増加要因が発生したときにも、ゲート出力波形の減衰現象なしに、優れた特性を有するという利点がある。
【図面の簡単な説明】
【0021】
【図1】一般的なブートストラップ効果を利用するシフトレジスタ回路のブロック図である。
【図2】(a)は、2−フェーズ、(b)は、4−フェーズ方式を利用する場合のシフトレジスタの波形を示すグラフである。
【図3】特許文献1の液晶表示装置の駆動回路である。
【図4】TFTのI−V特性において移動度が増加するか、しきい電圧が減少する場合、漏洩電流が増加する現象を説明するための模式図である。
【図5】本発明の第1実施例によるディスプレイ装置の駆動回路のブロック図である。
【図6】図5のインバータ部220の詳細構成図である。
【図7】図6のインバータで出力される出力波形が従来技術と比べて変化する状況を説明するための図である。
【図8】本発明の第1実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図9a】本発明の第1実施例によるディスプレイ装置の駆動回路が基板の一側にのみ配置されている状況を示す。
【図9b】図9aのタイミング図である。
【図10a】本発明の第1実施例によるディスプレイ装置の駆動回路が両側に分けられて基板上に配置された状況を概念的に示す概念図である。
【図10b】図10aのタイミング図である。
【図11a】従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図11b】従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図12】本発明の第2実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図13a】本発明の第2実施例によってディスプレイ駆動部が両側に分けられて基板上に配置された状況を概念的に示す概念図である。
【図13b】図13aのタイミング図である。
【図14】本発明の第2実施例に適用された第1及び第2ブロックのP−ノード、P'−ノード及びX−ノードの波形を示すグラフである。
【図15】本発明の第1実施例及び本発明の第2実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【図16】本発明の第3実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【図17】本発明の第3実施例によるディスプレイ装置の駆動回路の出力波形を示すグラフである。
【発明を実施するための形態】
【0022】
以下、添付の図面を参照して本発明の実施例を詳細に説明する。しかし、下記に例示する本発明の実施例は、様々な他の形態に変形されることができ、本発明の範囲が下記実施例に限定されるものではない。本発明の実施例は、この技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものである。
【0023】
まず、本発明の実施例に適用されたディスプレイ装置は、 TFTを使用するディスプレイならば、特に限定されなく様々に適用可能であり, 例えば、EPD(Electric Paper Display)、 液晶表示装置、 AMOLED(Active Matrix Organic Light Emitting Diode) などに適用可能である。
【0024】
ここで、EPD(Electric Paper DisplayまたはElectrophoretic Display、電気泳動ディスプレイ)装置は、通常、電子ブック及び電子新聞などのように、ストレスを受けずに“読み取り”が楽な平板表示装置の1つであって、溶媒に懸濁された荷電粒子に影響を与える電気泳動現象に基づいた非自発光型装置である。
【0025】
このようなEPD装置は、一般的に、一対の対向し、分離された基板と、前記一対の基板に各々設けられる電極とを含み、前記電極のうち少なくとも1つの電極は透明である。また、前記一対の対向する基板の間には電気泳動素子を具備し、前記電気泳動素子の内部には、誘電溶媒と、該誘電溶媒に分散された荷電粒子とを含む。
【0026】
これにより、前記基板に設けられた電極を通じて互いに異なる電圧を各々印加すれば、荷電粒子は、荷電された極性と反対極性を有する基板に引力によって移動するようになる。この場合、透明な電極を含む基板に現われる色は、前記誘電溶媒及び荷電粒子の着色状態及び前記荷電粒子の誘電溶媒内での配列状態などによって決定される。
【0027】
このようなEPD装置は、複数の走査線及びデータ信号線が交差するピクセル領域に、前記走査線及びデータ信号線を通じて選択信号及びデータ信号を各々印加し、前記複数のピクセルが所定のグレースケールで画像を具現するようにする。この場合、EPD装置は、各ピクセルに印加されるデータ信号を制御するためにトランジスタ素子を具備し、前記トランジスタ素子は、一般的に薄膜トランジスタ(TFT)よりなる。
【0028】
(第1実施例)
図5は、本発明の第1実施例によるディスプレイ装置の駆動回路のブロック図である。
図5を参照すれば、本発明の第1実施例によるディスプレイ装置の駆動回路は、大きく入力部210、インバータ部220及びプルアッププルダウン回路部240などを備えて構成される。
【0029】
ここで、入力部210は、ハイレベルVGHとロウレベルVGLを有するパルス入力信号を入力されて、ブースティングノード(P−ノード)に伝達し、インバータ部220は、入力部210と接続され、パルス入力信号をインバーティングして、インバーティング信号をX−ノードに出力する。
【0030】
プルアッププルダウン回路部240は、入力部210及びインバータ部220に各々接続され、ブースティングノード(P−ノード)からブースティング電圧を伝達されてプルアップ出力信号を出力するプルアップ部240aと、インバーティング信号を伝達されてプルダウン出力信号を出力するプルダウン部240bとを備える。
【0031】
ここで、インバータ部220は、プルアップ出力信号が出力される区間で入力部210に入力されたパルス入力信号のロウレベルVGLより低いレベルLVGLを一定の期間有する信号を出力する。LVGL電圧は、VGLに比べて略3V乃至6V程度の電圧を有することが効果的である。
【0032】
入力部210は、飽和モードのTFTを使用してダイオード形態の入力スイッチを有する場合が効果的であり、入力信号がハイレベルVGHの場合には、信号入力が印加され、入力信号がロウレベルVGLの場合には、信号入力が遮断され、信号が入力された後には、フローティング状態を維持する機能を行う。
【0033】
プルアップ部240aは、ゲート出力波形のハイレベル電圧を生成するための電源ソースとしてクロック信号を使用するようになり、クロック信号の電圧レベルは、ゲート駆動電圧のハイ/ロウ、すなわちVGH/VGLの2レベルパルス形態を有するようになる。クロック波形のデューティー比は、略20%乃至50%を有するようになり、前述したように、駆動方式によって2−フェーズまたは4−フェーズ信号が使用されることができる。
【0034】
図6は、図5のインバータ部220の詳細構成図であり、図7は、図6のインバータで出力される出力波形が従来技術に比べて変化する状況を説明するための図である。図7の左側は、従来技術による出力波形、図7の右側は、本発明による出力波形を示している。
【0035】
図6を参照すれば、インバータ部220は、TFT T21、T22、T23を具備し、Vbiasと入力信号(Input)と図5のブートストラップノード(P−ノード)を入力にし、X−ノードに出力信号を伝達する。
【0036】
ここで、従来技術との大きい差異点は、TFT T23が追加され、このTFT T23のゲート端子は、ブートストラップノード(P−ノード)に連結され、ソース端子は、TFT T22のソース端子の電圧レベルVGLより低い電圧レベルLVGLに連結される。また、TFT T21のドレインが連結される電圧レベルVbiasは、前述したように、X−ノード出力信号がオフレベル維持のためのTFT T21が正常駆動をすることに適したレベルを有するようにすることができる電圧レベル(約4〜5V程度)を有するように設定する。
【0037】
インバータ部220は、従来技術の場合、入力電圧のみをコントロール信号として使用してVGLレベルを出力したインバータ回路をブートストラップノードであるP−ノードをコントロール信号として使用し、LVGL(Lower VGL)信号を使用してインバータ回路出力をVGLより低い電位に作り、プルダウン機能ブロック内のTFTのVgsを負数に作って、漏洩電流を低減する方式で、高温及びしきい電圧Vthの減少による回路の不安定要因を除去している。
【0038】
図8は、本発明の第1実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。図8は、基本的な薄膜トランジスタTFT及びキャパシタンスのみを示した図であって、図示しない回路ブロックが存在することができるが、発明の核心的な思想の言及に不要な部分を省略して図示した。また、図8のディスプレイ装置の駆動回路は、9つの薄膜トランジスタTFTと2つのキャパシタとで構成された場合を例にとって説明し、各薄膜トランジスタの大きさは、互いに異なってもよく、追加的な構成が含まれてもよい。
【0039】
図8のディスプレイ装置の駆動回路は、薄膜トランジスタT31、T32、T33、T34、T35、T36、T37、T38、T39と、2つのキャパシタC31、C32とで構成される。
【0040】
ここで、第1トランジスタT31は、N−1またはN−2番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される。
【0041】
第2トランジスタT32は、ドレイン端子が第1トランジスタT31のソース端子と連結されてP−ノードPを成し、ソース端子がVGL端に連結される。
【0042】
第1キャパシタC31は、第1電極にクロック信号CLKが印加され、第2電極がP−ノードに連結される。
【0043】
第3トランジスタT33は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKの反転信号CLKBが印加され、ソース端子は、N番目のゲートラインに連結される。
【0044】
第4トランジスタT34は、ゲートが第2トランジスタT32のゲートと連結されてX−ノードを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される。
【0045】
第5トランジスタT35は、Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子がX−ノードに連結される。
【0046】
第6トランジスタT36は、X−ノードと前記VGL端との間に連結され、ゲート端子は、第1トランジスタT31のドレイン端子に連結される。
【0047】
第2キャパシタC32は、X−ノードと第6トランジスタT36のゲートとの間に連結される。
【0048】
また、説明の便宜のために、図3の従来技術による駆動回路との差異点を主として説明すれば、インバータ部240の構成に第9トランジスタT39が含まれた構成が核心的な差異である。第9トランジスタT39は、ゲート端子がP−ノードに連結され、ドレイン端子がX−ノードに連結され、ソース端子がVGL電圧より低いLVGL端に連結される。
【0049】
また、第7トランジスタT37と第8トランジスタT38は、リセット機能のために追加されることができる。第7トランジスタT37は、ゲート端子がN+1番目のゲートラインに連結され、P−ノードとVGL端との間に第2トランジスタT32と並列を成すように連結される。また、第8トランジスタT38は、ゲート端子が前記N+1番目のゲートラインに連結され、Vbias端子とX−ノードとの間に連結される。
【0050】
図9aは、本発明の第1実施例によるディスプレイ装置の駆動回路が基板の一側にのみ配置されている状況を図示し、図9bは、図9aのタイミング図である。
【0051】
図9aの配置状況は、2−フェーズ駆動の場合に適用される方式であり、4−フェーズ駆動の場合には、ディスプレイ装置の駆動回路が両側に分けられて(ODD、EVENに区分)、基板上に配置される方式が適用される(図10参照)。両者の間では、入力信号(Input)及びリセットタイミング(reset timing)は、実施例によって多少異なることが可能である。
【0052】
図9a及び図9bを参照すれば、G1ブロック、G2ブロック、G3ブロック、・・・順に基板の一側に全部配置される構造である。
【0053】
図8、図9a及び図9bを参照して説明すれば、N−1(Input)にSTP信号が入力され、クロック信号CLKとクロック信号の反転信号CLKBによってP−ノードPとX−ノードXは、タイミング図に示されたように、2−フェーズ駆動を行う。
【0054】
前述した説明において、P−ノードとX−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを示している。したがって、実際に2番目、3番目のブロックなどそれ以後のブロックでは、P−ノードとX−ノードのタイミングは、1周期ずつシフトされる。
【0055】
このように構成された本発明のディスプレイ装置の駆動回路の動作をさらに詳しく説明する。
【0056】
図8を参照して回路動作を順に記述すれば、まず、N−1番目の回路(図示せず)の出力信号N−1(Input)が第1トランジスタT31のドレイン端子を通じて入力される。
【0057】
第1トランジスタT31を通じてN−1番目の回路の出力信号(本駆動回路であるN番目の回路を基準に見る時は入力信号になる)が入力されれば、クロック信号CLKも前記入力信号に同期して入力される。
【0058】
前記入力信号がハイレベルVGHの信号なら、第1トランジスタT31と第6トランジスタT36は、ターン−オン状態となり、P−ノードは、ポジティブレベルとなり、電圧は、ハイレベルVGH電圧から第1トランジスタT31のしきい電圧を引いた分の電位VGH−aとなる。
【0059】
一方、出力信号は、X−ノードがハイレベルVGHであり、第3トランジスタT33がターン−オフを維持するので、ロウレベルVGLを維持する。第2キャパシタC32は、充電される。
【0060】
この際、入力信号がロウレベルVGLの信号となり、第1トランジスタT31及び第6トランジスタT36は、ターン−オフ状態となり、第3トランジスタT33は、P−ノードのハイレベルVGH電圧によってターン−オンされ、CLKB信号がハイレベルVGHなので、出力は、ハイレベルVGHを有するようになる。
【0061】
一方、第9トランジスタT39のゲート端子は、P−ノードに連結され、ソース端子は、ロウレベルVGL電圧より低い電圧レベルLVGLに連結される。このような構成によって、X−ノードは、図9bのようなプロフィルを有することができるようになる。
【0062】
一方、N+1番目の回路の出力信号がリセット信号として第7トランジスタT37及び第8トランジスタT38に印加されれば、P−ノードは、ロウレベルとなり、第5トランジスタT35の影響によりX−ノードの電圧がハイ(High)状態となり、且つ第2トランジスタT32及び第4トランジスタT34がオン状態を維持することができるようになり、出力波形のオフ電圧を維持することができるようになる。
【0063】
この際、第2キャパシタC32のキャパシタンスの役目は、X−ノード点での電位レベルを維持し安定化させるための目的で形成され、第1キャパシタC31のキャパシタンスは、出力信号(Output)のオフレベル特性を安定化させるための機能で形成される。
【0064】
一方、ブートストラップキャパシタC33は、駆動電圧が充分に高いため、第3トランジスタT33を駆動するに十分なブートストラップが生じることができる場合、選択的に除去することもできる。
【0065】
図10aは、本発明の第1実施例によるディスプレイ装置の駆動回路が基板の両側に配置されている状況を示しており、図10bは、図10aのタイミング図である。
【0066】
図10aの配置状況は、4−フェーズ駆動の場合には、ディスプレイ装置の駆動回路が両側に分けられて(ODD、EVENに区分)、基板上に配置される方式である。図8、図10a及び図10bを参照して説明すれば、図8のディスプレイ装置の駆動回路は、右側にG1ブロック、G3ブロックなど奇数番目のブロックが配置され、左側にG2ブロック、G4ブロックなど偶数番目のブロックが配置される。
【0067】
まず、STP_O信号が図8のN−1(Input)に入力され、クロック信号CLK(O)とクロック信号の反転信号CLKB(O)によってP−ノードPとX−ノードXは、タイミング図に示されたように、4−フェーズ駆動を行う。その結果、G1ブロックのゲート出力信号Gout(1)を出力する。
【0068】
一方、STP_E信号によってG2ブロックもG1ブロックの場合と同一の方式でG2ブロックのゲート出力信号Gout(2)を出力する。
【0069】
一方、G1ブロック、G3ブロック、G5ブロックなど奇数番目の各ブロックは、互いに連結され、入力信号が前のブロックから入力され、前のブロックにリセット信号を出力する構成となっている。これは、G2ブロック、G4ブロック、G6ブロックなど偶数番目の各ブロックも同一の構成となっている。
【0070】
一方、前述した説明で、P−ノードとX−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを図示している。したがって、実際に2番目以後のブロックでは、P−ノードとX−ノードのタイミングは、1周期ずつシフトされる。
【0071】
一方、図10aの配置構造においても、図8のブロックは、入出力される時に連結される側方ブロックが変わるだけで、ほぼ類似している。但し、図8において、第1キャパシタC31であるブートストラップキャパシタは除去されることができる。ブートストラップキャパシタC33は、駆動電圧が充分に高いため、第3トランジスタT33を駆動するのに十分なブートストラップが生じることができる場合、選択的に除去されることもできる。
【0072】
図11a及び図11bは、従来技術と本発明の第1実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【0073】
図11aを参照すれば、トランジスタの漏洩電流が大きいか、しきい電圧Vthが小さい場合、ブートストラップノードP−ノードのフローティング電位が崩れ出力波形が正確に出力されないが、本発明の第1実施例において図11bの場合は、ブートストラップされるノードであるP−ノードPの電位がそのまま維持されるので、ゲート出力波形が安定的に現れることを確認することができる。
【0074】
(第2実施例)
まず、本発明の第2実施例による駆動回路は、前述の第1実施例の駆動回路構造でディスプレイパネル両側のデッドスペースを減らすために、前述の第1実施例においてX−ノードを制御する部分を2つの端が共有することによって、X−ノードを制御するTFTの個数を低減し、デッドスペースを効果的に低減することができるようにしたものである。
【0075】
図12は、本発明の第2実施例によるディスプレイ装置の駆動回路の一具現例を示す図であって、前述の第1実施例と比べて出力波形を送る2つのブロックのインバータ部を1つの端にまとめて使用する構成を示す図である。
【0076】
このような構造では、基板上の一側には、第1ブロック1 Blockと第2ブロック2 Blockが繰り返して連続的に形成され、各ブロックが順に奇数番目のゲートラインと各々連結され、基板の他側には、基板を間に置いて第1ブロック1 Blockと第2ブロック2 Blockが繰り返して連続的に形成され、各ブロックが順に偶数番目のゲートラインと各々連結されている。
【0077】
下記説明では、第1ブロック1 Blockと第2ブロック2 Blockが任意の第Nゲートライン及び第N+2ゲートラインに各々接続された場合を例にとって説明する。
【0078】
第2実施例の場合、2つの出力波形を出す端をまとめて使用するので、2−フェーズ方式は使いにくい点があり、基本的に4−フェーズ駆動方式を使用する。第1ブロックと第2ブロックがリセット(Reset)を行う時、N+3番目の出力波形とするので、2−フェーズ方式の場合、所望しない波形が出力される可能性があるからである。
【0079】
すなわち、N段シフトレジスタのインバータ部をN+2段と共有することで、第一のブロックのX−ノードは、次のブロックが共有し、リセットをN+3番目の信号として受けることによって、X−ノードの電圧を制御する3つのTFTを除去することができ、それによって、回路の面積を低減し、消費電力を効果的に減少させることができる。
【0080】
図13aは、本発明の実施例によってディスプレイ駆動部が両側に分けられて(ODD、EVENに区分)、基板上に配置された状況を概念的に示す概念図である。図13aによれば、前述した図10の第1ブロック1 Blockと第2ブロック2 Blockは、例えば、各々G1ブロック、G3ブロックに対応することができる。
【0081】
図13aを参照すれば、第1ブロックG1と第2ブロックG3は、1つのグループを形成し、このような各グループは、基板の左側に配置され、STP(O)(スタート信号_奇数)によって駆動され、同一のグループが基板の右側に配置され、STP(E)(スタート信号_偶数)によって駆動される。
【0082】
このような構成においては、2つのブロックが1つのグループを形成し、X−ノードを互いに共有し、1つのグループは、同じタイミングでリセットされる。また、1つのグループで2番目のブロックのゲート出力信号が出力された後、1H信号後にリセット信号が入力される。例えば、G1、G3ブロックの場合、G4のゲート出力信号がリセット信号として入力され、G2、G4ブロックの場合、G5のゲート出力信号がリセット信号として入力される。
【0083】
また、各グループ(2つのブロック)の2番目のブロックは、同じブロック内の一番目のゲート出力を入力信号として使用し、各グループ(2つのブロック)の1番目のブロックは、1ゲートライン前段のゲート出力信号を入力信号として使用する。G5ブロックは、G4ゲート出力を入力信号として使用し、G6ブロックは、G5ゲート出力を入力信号として使用する。
【0084】
図13bは、図13aのディスプレイ駆動装置を説明するための波形信号である。図13a及び図13bを参照してさらに詳しく具現例を説明する。
【0085】
まず、STP_O信号が入力されれば、G1ブロックのP−ノードがプリチャージされる。次に、CLK(O)がハイレベルになり、Gout(1)が出力される。次に、G3ブロックがプリチャージされ、CLKB信号がハイになれば、Gout(3)が出力される。一方、Gout(4)の出力信号をリセット信号として利用してG1ブロックとG3ブロックはリセットされる。
【0086】
STP_E信号が入力されれば、G2ブロックのP−ノードがプリチャージされる。次に、CLKEがハイレベルになり、Gout(2)が出力される。次に、G4ブロックがプリチャージされ、CLKB信号がハイになれば、Gout(4)が出力される。Gout(5)の出力信号をリセット信号として利用してG2ブロックとG4ブロックはリセットされる。
【0087】
一方、前述した説明において、P−ノード、P’−ノード、X−ノードの図示は、説明の便宜のために1番目のブロックG1での状況のみを示している。したがって、実際に2番目以後のブロックでは、P−ノード、P’−ノード及びX−ノードのタイミングは、1周期ずつシフトされる。
【0088】
以下、第1ブロック1 Blockと第2ブロック2 Blockの詳細構成を詳しく説明する。
【0089】
図12を参照すれば、本発明の第2実施例によるディスプレイ装置の駆動回路は、大きく第1ブロック1 Blockと第2ブロック2 Blockとで構成され、第1ブロック1 Blockは、9つの薄膜トランジスタT41、T42、T43、T44、T45、T46、T47、T48、T49と1つのキャパシタC41とで構成され、第2ブロック2 Blockは、6つの薄膜トランジスタT51、T52、T53、T54、T55、T56で構成される。
【0090】
ここで、第1ブロック1 Blockの連結を具体的に記述すれば、まず、第1トランジスタT41、第2トランジスタT42、第4トランジスタT44、第5トランジスタT45、第6トランジスタT46及び第9トランジスタT49は、前述の第1実施例での第1トランジスタT31、第2トランジスタT32、第4トランジスタT34、第5トランジスタT35、第6トランジスタT36及び第9トランジスタT39と連結関係及び作用効果が同一なので、これに対する説明は省略する。
【0091】
第3トランジスタT43は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKが印加され、ソース端子は、N番目のゲートラインに連結される。
【0092】
第1キャパシタC41は、第3トランジスタT43のゲート端子とソース端子に連結される。
【0093】
第2ブロック2 Blockの連結を具体的に記述すれば、第10トランジスタT51は、第1ブロック1 Blockの第3トランジスタT43のソース端子にドレイン端子とゲート端子が共通で連結される。
【0094】
第11トランジスタT52は、ドレイン端子が第10トランジスタT51のソース端子と連結されてP−ノードを成し、ソース端子がVGL端に連結され、ゲート端子は、第1ブロック1 Blockの第2及び第4トランジスタT42、T44のゲート端子と連結されて共にX−ノードを成す。
【0095】
第12トランジスタT53は、ゲート端子がP−ノードに連結され、ドレイン端子にクロック信号CLKに2−フェーズシフトされた反転信号CLKBが印加され、ソース端子は、N+2番目のゲートラインに連結される。
【0096】
第13トランジスタT54は、ゲートが第11トランジスタT52のゲートと連結され、第1ブロック1 Blockの第2及び第4トランジスタT42、T44のゲートとともにX−ノードを成し、ドレイン端子は、前記N+2番目のゲートラインに連結され、ソース端子が前記VGL端に連結される。
【0097】
第14トランジスタT55は、ゲート端子が前記N+3番目のゲートラインに連結され、ドレイン端子がP−ノードに連結され、ソース端子が前記VGL端に連結される。
【0098】
第15トランジスタT56は、ゲート端子がP−ノードに連結され、ドレイン端子がX−ノードに連結され、ソース端子がVGL電圧より低いLVGL端に連結される。
【0099】
前述のように、第1及び第2ブロック1 Block及び2 Blockで構成された駆動回路は、ディスプレイ装置、例えば、非晶質シリコン(a−Si)TFTを使用する液晶表示装置(LCD)に適用することが好ましいが、これに限定されず、例えば、EPD(Electric Paper Display)装置にも適用可能である。
【0100】
この際、液晶表示装置(LCD)とEPD装置は、駆動電圧で差異を示す。例えば、基本モバイル液晶表示装置(LCD)の場合、Vbias=5V、VGL=−10V、LVGL=−13V、VGH=15Vの駆動電圧を有し、EPD装置の場合、Vbias=4V、VGL=−20V、LVGL=−24V、VGH=22Vの駆動電圧を有する。この駆動電圧の差異によって、EPD装置の場合、液晶ディスプレイ(LCD)の駆動に比べていくつか有利な側面を示す。
【0101】
すなわち、出力波形のノイズは、第2及び第4トランジスタT42、T44がオン状態でP−ノード電圧と出力波形の電圧がオフ電圧に下る場合に減少する。これは、X−ノードのハイ電圧とVGLの電圧差がしきい電圧Vthより充分に大きいため、第2及び第4トランジスタT42、T44が充分に飽和状態に駆動されなければならない。
【0102】
X−ノードの電圧は、インバータ端の第5トランジスタT45と第6トランジスタT46、第9トランジスタT49のトランジスタの電圧分配によって定められるようになり、EPD装置の場合、液晶表示装置(LCD)よりVbias、VGL間の電圧差が大きいため、X−ノードの電圧を制御することができる範囲が大きくなるようになる。
【0103】
低温信頼性条件の場合、しきい電圧Vthが正の電圧にシフトするようになり、この際、液晶表示装置(LCD)の場合、第2及び第4トランジスタT42、T44は、十分な飽和状態に到達しない波形を示す。
【0104】
しかし、EPD装置の場合、液晶表示装置(LCD)に比べて低いVGL電圧によってしきい電圧Vthを克服できる十分な電圧が加えられるので、第2及び第4トランジスタT42、T44の駆動が円滑になり、P−ノードと出力波形のノイズに強い特性を有することができる。
【0105】
このような特性に起因して、後述する本発明の第3実施例で提案した構造は、図16に示されたように、第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去することができる。これは、リセットトランジスタを使用しない原理を利用したもので、第2ブロック2 Blockの出力波形がノイズに弱くなる可能性があるが、第2及び第4トランジスタT42、T44の動作によって最小化することができる。
【0106】
このように構成された本発明のディスプレイ装置の駆動回路の一部の動作を説明すれば、次の通りである。第1ブロック1 Blockと第2ブロック2 Blockが任意の第Nゲートラインと第N+2ゲートラインに各々接続された場合を例にとって説明する。
【0107】
図14は、本発明の第2実施例に適用された第1及び第2ブロックのP−ノード、P'−ノード及びX−ノードの波形を示すグラフである。基本動作は、前述の第1実施例の構造と類似しているが、第1ブロックと第2ブロックのリセットをN+3出力の信号として使用することによって、図14の(b)のように、X−ノードのロウレベル区間を維持する区間が長くなければならない。
【0108】
このために、第2ブロック2 Blockに第14トランジスタT56を追加することによって、第2ブロック2 Blockにクロック信号が入る時、P'−ノードのブートストラップに合わせてX−ノードXの電圧をLVGLレベルに低下させる。
【0109】
また、第1及び第2ブロックよりなるグループの駆動周期は、4Hであり、各々のクロック信号に合わせて1Hずつ2回X−ノードの電圧をLVGLレベルにオーバーシュートする。したがって、オーバーシュートは、各々のクロック信号に同期して1Hずつ2H間印加される。
【0110】
また、3つのTFT(第1ブロックのT45、T46及びT48に相当する)以外にブートストラップキャパシタ(第1ブロックのC41に相当する)を除去することができる。X−ノードの電圧を第1ブロック1 Blockの第1キャパシタC41が維持させるので、第2ブロック2 Blockのブートストラップキャパシタは除去されることができる。
【0111】
但し、第2ブロック2Blockの出力波形が若干不安定性を示すので、VGLの電圧を−12Vと従来より2V程度低下させることによって十分な電圧を確保しなければならないし、従来のブートストラップキャパシタの容量より若干大きい容量の第1キャパシタC41を使用する。これは、第11及び第13トランジスタT52、T54を確実な動作状態にして、出力波形を安定化させる役目をする。
【0112】
本発明の第2実施例では、入力(input)とリセット(Reset)が前述の第1実施例の構造と異なって入るようになる。第1ブロック1 Blockの入力(input)は、N−1番目の入力を受けて、第2ブロック2 Blockの入力は、第1ブロック1 Blockの出力を受けて使用する。また、リセットResetの場合、第1ブロック1 Blockと第2ブロック2 Blockが同時に進行されるので、第1ブロック1 Blockで見た時、N+3番目の出力をリセットとして使用する。
【0113】
図12、図13a及び図13bを参照して回路動作を順に記述すれば、まず、第1ブロック1 Blockでの動作は、前述の第1実施例と同一なので、これに対する説明は省略する。以下、第2ブロック2 Blockの回路動作について詳細に説明する。
【0114】
N番目の回路、すなわち第1ブロック1 Blockの出力信号が第2ブロック2 Blockの第10トランジスタT51のドレイン端子を通じて入力される。第10トランジスタT51を通じてN番目の回路の出力信号が入力されれば、クロック信号CLKも前記入力信号に同期して入力される。
【0115】
前記入力信号がハイレベルVGHの信号なら、第10トランジスタT51は、ターン−オン状態となり、P−ノードは、ポジティブレベルとなり、電圧は、VGH電圧から第10トランジスタT51のしきい電圧を引いた分の電位VGH−aとなる。
【0116】
一方、出力信号は、X−ノードがロウレベルであり、第3トランジスタT43がターン−オフを維持するので、ロウレベルを維持する。この際、入力信号がロウレベルVGLの信号になり、第10トランジスタT51がターン−オフ状態となり、第12トランジスタT53は、P−ノードのハイレベル電圧によってターンオンされる。
【0117】
また、図14の(a)のように、CLKのハイ区間の時間の間にフローティング状態で電圧を維持するようになる。CLKB信号がハイレベルになれば、出力は、ハイレベルを有するようになる。
【0118】
一方、第15トランジスタT56のゲート端子は、P−ノードに連結され、ソース端子は、電圧VGLより低い電圧レベルLVGLに連結される。このような構成によって、X−ノードは、図14の(b)のように、もう一度ロウレベルを維持することができるようになる。
【0119】
他方、N+3番目の回路の出力信号がリセット信号として第1ブロック1 Blockの第7トランジスタT47と第8トランジスタT48に印加されれば、P−ノードとP−ノードはロウレベルになり、第5トランジスタT45の影響によりX−ノードの電圧がハイ状態になり、且つ第2トランジスタT42と第4トランジスタT44がオン状態を維持することができるようになり、出力波形のオフ電圧を維持することができるようになる。
【0120】
この際、第1キャパシタC41のキャパシタンスの役目は、ブートストラップが強く生じるようにし、X−ノード点での電位レベルを維持し安定化させるための目的で形成される。
【0121】
図15は、本発明の第1実施例と本発明の第2実施例によるP−ノード、X−ノード及び出力波形をSpiceシミュレーションした結果を示すグラフである。
【0122】
図15の(b)を参照すれば、図15の(a)と比較する時、ほぼ類似の出力波形を有することが分かる。図15によって、本発明の第2実施例は、前述の第1実施例と同じく充分に正常駆動することを確認することができる。
【0123】
一方、図15の(a)の場合、本発明の第1実施例のゲート出力波形であり、(b)は、本発明の第2実施例のN+2ゲート出力波形である。
【0124】
(第3実施例)
図16は、本発明の第3実施例によるディスプレイ装置の駆動回路の一具現例を示す図である。
【0125】
図16を参照すれば、本発明の第3実施例によるディスプレイ装置の駆動回路は、前述の本発明の第2実施例と比べて第2ブロック2Blockの第14トランジスタT55及び第15トランジスタT56を除去したすべての構成要素が第2実施例と同一の構造を有するので、これに対する詳細な構成及び動作原理の説明は、前述の第2実施例を参照する。
【0126】
前述したように、第2ブロック2 Blockの第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去することは、リセットトランジスタを使用しない原理を利用したもので、第2ブロック2 Blockの出力波形がノイズに弱くなる可能性があるが、第1ブロック1 Blockの第2及び第4トランジスタT42、T44の動作によって最小化されることができる。
【0127】
図17は、本発明の第3実施例によるディスプレイ装置の駆動回路の出力波形を示すグラフであって、前述の第2実施例と比較した時、ほぼ類似の出力波形を有することが分かる。
【0128】
図17によって本発明の第3実施例において第2ブロック2 Blockの第14トランジスタT55及び第15トランジスタT56のトランジスタを追加で除去しても、前述の第2実施例と同じく、充分に正常駆動することを確認することができる。
【0129】
前述の本発明によるディスプレイ装置の駆動回路の好ましい実施例について説明したが、本発明は、これに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付の図面の範囲内で様々な形態に変形して実施することが可能であり、これも本発明に属する。
【符号の説明】
【0130】
210 入力部
220 インバータ部
240 プルアッププルダウ
【特許請求の範囲】
【請求項1】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、ブースティングノードに伝達する入力部と;
前記入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;
前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されて、プルアップ出力信号を出力するプルアップ部と、前記インバーティング信号を伝達されて、プルダウン出力信号を出力するプルダウン部よりなるプルアッププルダウン部と;を備え、
前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路。
【請求項2】
前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することを特徴とする請求項1に記載のディスプレイ装置の駆動回路。
【請求項3】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
N−1またはN−2番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される第1トランジスタと;
ドレイン端子が前記第1トランジスタのソース端子と連結されて第1ノードPを成し、ソース端子がVGL端に連結された第2トランジスタと;
第1電極にクロック信号が印加され、第2電極が前記第1ノードPに連結される第1キャパシタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子に前記クロック信号の反転信号が印加され、ソース端子は、N番目のゲートラインに連結される第3トランジスタと;
ゲートが前記第2トランジスタのゲートと連結されて第2ノードXを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第4トランジスタと;
Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子が前記第2ノードXに連結される第5トランジスタと;
前記第2ノードXと前記VGL端との間に連結され、ゲート端子は、前記第1トランジスタのドレイン端子に連結される第6トランジスタと;
前記第2ノードXと前記第6トランジスタのゲートとの間に形成された第2キャパシタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子が第2ノードXに連結され、ソース端子が前記VGL電圧より低いLVGL端に連結された第9トランジスタと;を備えて構成されることを特徴とするディスプレイ装置の駆動回路。
【請求項4】
ゲート端子がN+1番目のゲートラインに連結され、前記第1ノードPと前記VGL端との間に前記第2トランジスタと並列を成すように連結される第7トランジスタと;
ゲート端子が前記N+1番目のゲートラインに連結され、前記Vbias端子と前記第2ノードXとの間に連結される第8トランジスタとをさらに備えることを特徴とする請求項3に記載のディスプレイ装置の駆動回路。
【請求項5】
前記LVGL端の電圧は、前記VGL電圧より3V乃至6V低いことを特徴とする 請求項3に記載のディスプレイ装置の駆動回路。
【請求項6】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
第1及び第2ブロックよりなり、
前記第1ブロックは、
ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、第1ブースティングノードに伝達する第1入力部と;
前記第1入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;
前記第1入力部及び前記インバータ部に各々接続され、前記第1ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第1プルアップ部と、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第1プルダウン部よりなる第1プルアッププルダウン部と;を備え、
前記第2ブロックは、
前記第1ブロックの出力信号を入力されて第2ブースティングノードに伝達する第2入力部と;
前記第2ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第2プルアップ部と、前記インバータ部と共有され、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第2プルダウン部よりなる第2プルアッププルダウン部と;を備え、
前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路。
【請求項7】
前記基板上の一側には、前記第1ブロックと第2ブロックが繰り返して連続的に形成され、各ブロックが順に奇数番目のゲートラインと各々連結され、
前記基板の他側には、基板を間に置いて前記第1ブロックと第2ブロックが繰り返して連続的に形成され、各ブロックが順に偶数番目のゲートラインと各々連結されることを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項8】
前記第1ブロック及び第2ブロックは、共にリセットされることを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項9】
前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項10】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
第1及び第2ブロックよりなり、
前記第1ブロックは、
N−1番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される第1トランジスタと;
ドレイン端子が前記第1トランジスタのソース端子と連結されて第1ノードPを成し、ソース端子がVGL端に連結された第2トランジスタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子に前記クロック信号が印加され、ソース端子は、N番目のゲートラインに連結される第3トランジスタと;
前記第3トランジスタのゲート端子とソース端子に連結されるキャパシタと;
ゲートが前記第2トランジスタのゲートと連結されて第2ノードXを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第4トランジスタと;
Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子が前記第2ノードXに連結される第5トランジスタと;
前記第2ノードXと前記VGL端との間に連結され、ゲート端子は、前記第1トランジスタのドレイン端子に連結される第6トランジスタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子が第2ノードXに連結され、ソース端子が前記VGL電圧より低いLVGL端に連結された第9トランジスタと;を備えて構成され、
前記第2ブロックは、
前記第1ブロックの第3トランジスタのソース端子にドレイン端子とゲート端子が共通で連結される第10トランジスタと;
ドレイン端子が前記第10トランジスタのソース端子と連結されて第3ノードPを成し、ソース端子が前記VGL端に連結され、ゲート端子は、前記第1ブロックの第2及び第4トランジスタのゲート端子とともに連結されて前記第2ノードXを成す第11トランジスタと;
ゲート端子が前記第3ノードP'に連結され、ドレイン端子に前記クロック信号の反転信号が印加され、ソース端子は、N+2番目のゲートラインに連結される第12トランジスタと;
ゲートが前記第11トランジスタのゲートと連結され、前記第1ブロックの第2及び第4トランジスタのゲートとともに連結されて前記第2ノードXを成し、ドレイン端子は、前記N+2番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第13トランジスタと;を備えて構成されることを特徴とするディスプレイ装置の駆動回路。
【請求項11】
前記第2ノードの電圧は前記クロック信号 及びクロック信号の反転信号と同期され、特定期間でオーバーシュートされることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項12】
ゲート端子がN+3番目のゲートラインに連結され、前記第1ノードPと前記VGL端との間に前記第2トランジスタと並列を成すように連結される第7トランジスタと;
ゲート端子が前記N+3番目のゲートラインに連結され、前記Vbias端子と前記第2ノードXとの間に連結される第8トランジスタとをさらに備えることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項13】
前記LVGL端の電圧は、前記VGL電圧より3V乃至6V低いことを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項14】
ゲート端子がN+3番目のゲートラインに連結され、ドレイン端子が前記第3ノードP'に連結され、ソース端子が前記VGL端に連結される第14トランジスタと;
ゲート端子が前記第3ノードP'に連結され、ドレイン端子が前記第2ノードXに連結され、ソース端子がVGL電圧より低いLVGL端に連結される第15トランジスタと;をさらに備えることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項1】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、ブースティングノードに伝達する入力部と;
前記入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;
前記入力部及び前記インバータ部に各々接続され、前記ブースティングノードからブースティング電圧を伝達されて、プルアップ出力信号を出力するプルアップ部と、前記インバーティング信号を伝達されて、プルダウン出力信号を出力するプルダウン部よりなるプルアッププルダウン部と;を備え、
前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路。
【請求項2】
前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することを特徴とする請求項1に記載のディスプレイ装置の駆動回路。
【請求項3】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
N−1またはN−2番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される第1トランジスタと;
ドレイン端子が前記第1トランジスタのソース端子と連結されて第1ノードPを成し、ソース端子がVGL端に連結された第2トランジスタと;
第1電極にクロック信号が印加され、第2電極が前記第1ノードPに連結される第1キャパシタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子に前記クロック信号の反転信号が印加され、ソース端子は、N番目のゲートラインに連結される第3トランジスタと;
ゲートが前記第2トランジスタのゲートと連結されて第2ノードXを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第4トランジスタと;
Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子が前記第2ノードXに連結される第5トランジスタと;
前記第2ノードXと前記VGL端との間に連結され、ゲート端子は、前記第1トランジスタのドレイン端子に連結される第6トランジスタと;
前記第2ノードXと前記第6トランジスタのゲートとの間に形成された第2キャパシタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子が第2ノードXに連結され、ソース端子が前記VGL電圧より低いLVGL端に連結された第9トランジスタと;を備えて構成されることを特徴とするディスプレイ装置の駆動回路。
【請求項4】
ゲート端子がN+1番目のゲートラインに連結され、前記第1ノードPと前記VGL端との間に前記第2トランジスタと並列を成すように連結される第7トランジスタと;
ゲート端子が前記N+1番目のゲートラインに連結され、前記Vbias端子と前記第2ノードXとの間に連結される第8トランジスタとをさらに備えることを特徴とする請求項3に記載のディスプレイ装置の駆動回路。
【請求項5】
前記LVGL端の電圧は、前記VGL電圧より3V乃至6V低いことを特徴とする 請求項3に記載のディスプレイ装置の駆動回路。
【請求項6】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
第1及び第2ブロックよりなり、
前記第1ブロックは、
ハイレベル信号とロウレベル信号よりなるパルス入力信号を入力されて、第1ブースティングノードに伝達する第1入力部と;
前記第1入力部と接続され、前記パルス入力信号をインバーティングしてインバーティング信号を出力するインバータ部と;
前記第1入力部及び前記インバータ部に各々接続され、前記第1ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第1プルアップ部と、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第1プルダウン部よりなる第1プルアッププルダウン部と;を備え、
前記第2ブロックは、
前記第1ブロックの出力信号を入力されて第2ブースティングノードに伝達する第2入力部と;
前記第2ブースティングノードからブースティング電圧を伝達されてプルアップ出力信号を出力する第2プルアップ部と、前記インバータ部と共有され、前記インバーティング信号を伝達されてプルダウン出力信号を出力する第2プルダウン部よりなる第2プルアッププルダウン部と;を備え、
前記インバータ部は、前記プルアップ出力信号が出力される区間で前記ロウレベル信号より低いレベルを一定の期間有する信号を出力するディスプレイ装置の駆動回路。
【請求項7】
前記基板上の一側には、前記第1ブロックと第2ブロックが繰り返して連続的に形成され、各ブロックが順に奇数番目のゲートラインと各々連結され、
前記基板の他側には、基板を間に置いて前記第1ブロックと第2ブロックが繰り返して連続的に形成され、各ブロックが順に偶数番目のゲートラインと各々連結されることを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項8】
前記第1ブロック及び第2ブロックは、共にリセットされることを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項9】
前記インバータ部は、前記プルダウン出力信号が出力される区間で一定の期間オーバーシュートを出力することを特徴とする請求項6に記載のディスプレイ装置の駆動回路。
【請求項10】
入力信号をシフトして出力する複数のレジスターを含むゲートドライバーを内蔵したディスプレイ装置の駆動回路において、
第1及び第2ブロックよりなり、
前記第1ブロックは、
N−1番目のゲートラインの出力端にドレイン端子とゲート端子が共通で連結される第1トランジスタと;
ドレイン端子が前記第1トランジスタのソース端子と連結されて第1ノードPを成し、ソース端子がVGL端に連結された第2トランジスタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子に前記クロック信号が印加され、ソース端子は、N番目のゲートラインに連結される第3トランジスタと;
前記第3トランジスタのゲート端子とソース端子に連結されるキャパシタと;
ゲートが前記第2トランジスタのゲートと連結されて第2ノードXを成し、ドレイン端子は、前記N番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第4トランジスタと;
Vbias端子にゲート端子とドレイン端子が共通で連結され、ソース端子が前記第2ノードXに連結される第5トランジスタと;
前記第2ノードXと前記VGL端との間に連結され、ゲート端子は、前記第1トランジスタのドレイン端子に連結される第6トランジスタと;
ゲート端子が前記第1ノードPに連結され、ドレイン端子が第2ノードXに連結され、ソース端子が前記VGL電圧より低いLVGL端に連結された第9トランジスタと;を備えて構成され、
前記第2ブロックは、
前記第1ブロックの第3トランジスタのソース端子にドレイン端子とゲート端子が共通で連結される第10トランジスタと;
ドレイン端子が前記第10トランジスタのソース端子と連結されて第3ノードPを成し、ソース端子が前記VGL端に連結され、ゲート端子は、前記第1ブロックの第2及び第4トランジスタのゲート端子とともに連結されて前記第2ノードXを成す第11トランジスタと;
ゲート端子が前記第3ノードP'に連結され、ドレイン端子に前記クロック信号の反転信号が印加され、ソース端子は、N+2番目のゲートラインに連結される第12トランジスタと;
ゲートが前記第11トランジスタのゲートと連結され、前記第1ブロックの第2及び第4トランジスタのゲートとともに連結されて前記第2ノードXを成し、ドレイン端子は、前記N+2番目のゲートラインに連結され、ソース端子が前記VGL端に連結される第13トランジスタと;を備えて構成されることを特徴とするディスプレイ装置の駆動回路。
【請求項11】
前記第2ノードの電圧は前記クロック信号 及びクロック信号の反転信号と同期され、特定期間でオーバーシュートされることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項12】
ゲート端子がN+3番目のゲートラインに連結され、前記第1ノードPと前記VGL端との間に前記第2トランジスタと並列を成すように連結される第7トランジスタと;
ゲート端子が前記N+3番目のゲートラインに連結され、前記Vbias端子と前記第2ノードXとの間に連結される第8トランジスタとをさらに備えることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項13】
前記LVGL端の電圧は、前記VGL電圧より3V乃至6V低いことを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【請求項14】
ゲート端子がN+3番目のゲートラインに連結され、ドレイン端子が前記第3ノードP'に連結され、ソース端子が前記VGL端に連結される第14トランジスタと;
ゲート端子が前記第3ノードP'に連結され、ドレイン端子が前記第2ノードXに連結され、ソース端子がVGL電圧より低いLVGL端に連結される第15トランジスタと;をさらに備えることを特徴とする請求項10に記載のディスプレイ装置の駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9a】
【図9b】
【図10a】
【図10b】
【図11a】
【図11b】
【図12】
【図13a】
【図13b】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9a】
【図9b】
【図10a】
【図10b】
【図11a】
【図11b】
【図12】
【図13a】
【図13b】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2011−253169(P2011−253169A)
【公開日】平成23年12月15日(2011.12.15)
【国際特許分類】
【出願番号】特願2010−138805(P2010−138805)
【出願日】平成22年6月17日(2010.6.17)
【出願人】(303016487)ハイディス テクノロジー カンパニー リミテッド (21)
【Fターム(参考)】
【公開日】平成23年12月15日(2011.12.15)
【国際特許分類】
【出願日】平成22年6月17日(2010.6.17)
【出願人】(303016487)ハイディス テクノロジー カンパニー リミテッド (21)
【Fターム(参考)】
[ Back to top ]