ディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法
【課題】極性反転駆動を行うディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法を提供する。
【解決手段】階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、バッファ部に出力される階調電圧の伝達経路を制御する第１スイッチ部と、データラインに出力されるデータ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に複数のスイッチがターンオンされる第２スイッチ部とを備えるディスプレイ駆動回路。
【解決手段】階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、バッファ部に出力される階調電圧の伝達経路を制御する第１スイッチ部と、データラインに出力されるデータ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に複数のスイッチがターンオンされる第２スイッチ部とを備えるディスプレイ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ駆動回路及びその駆動方法に係り、さらに詳細には、極性反転駆動を行うディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法に関する。
【背景技術】
【０００２】
一般的に、ノート型パソコン及びモニタなどに広く利用されている平板表示装置として、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｅｖｉｃｅ）が代表的である。前記液晶表示装置は画像を具現するパネルを備え、前記パネルには複数のピクセルが配される。ディスプレイ駆動集積回路から提供されるデータ信号によりピクセルが駆動されることでパネルに画像が具現される。
【０００３】
ピクセルの劣化を防止するために、ピクセルの極性を反転させて駆動する極性反転駆動方式が提案されて広く利用されている。極性反転駆動方式は、フレーム単位で極性を反転させるフレーム反転方式、ライン単位で極性を反転させるライン反転方式、及びピクセル単位で極性を反転させるドット反転方式などに区別できる。
【０００４】
前記のような極性反転駆動方式を適用するための方案として、正の極性を持つデータ信号を出力するバッファと、負の極性を持つデータ信号を出力するバッファ、及び前記バッファからの出力信号をスイッチングするための複数のスイッチがディスプレイ駆動回路内に配される。また、極性反転駆動方式を適用する場合、消費電力の低減及び視認性改善のためにバッファの出力ラインの電荷を一時的に共有するチャージ・シェアリング機能が活用されており、前記チャージ・シェアリング機能のための複数のスイッチがディスプレイ駆動回路内により配される。このようなスイッチ数の増加は、ディスプレイ駆動回路のコストを上昇させ、かつダイ面積を増大させる問題を引き起こす。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】大韓民国特許公開２０１０−００３０６８８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、スイッチ数の増加によってコストが上昇し、かつダイ面積が増大する問題を改善したディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の一実施形態によるディスプレイ駆動回路は、階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【０００８】
本発明の他の実施形態によるディスプレイ駆動回路は、ｍ個のデータラインに対応して（ｍ＋ｎ）個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第２スイッチ部と、を備え、第１及び第２スイッチ部は、第１連結状態時に前記（ｍ＋ｎ）個のバッファのうち第１グループのｍ個のバッファを出力し、第２連結状態時に前記（ｍ＋ｎ）個のバッファのうち第２グループのｍ個のバッファを出力する（但し、ｎは１以上、ｍ未満の整数）。
【０００９】
本発明のさらに他の実施形態によるソースドライバは、パネルのデータラインを駆動するソースドライバにおいて、階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【００１０】
本発明のさらに他の実施形態によるディスプレイ装置は、映像をディスプレイするパネルと、前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、前記ソースドライバは、階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを備えるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【００１１】
本発明のさらに他の実施形態によるディスプレイ駆動回路の動作方法は、パネルを駆動するためのディスプレイ駆動回路の動作方法において、前記ディスプレイ駆動回路は、ｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部とｎ個のサブバッファを持つ第２バッファ部を備え、前記第１及び第２バッファ部を利用してデータ信号を発生させる段階と、第１スイッチ部のスイッチを選択的にスイッチングすることで、前記第１及び第２バッファ部に出力される階調電圧の伝達経路を制御する段階と、第２スイッチ部のスイッチを選択的にスイッチングすることで、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、チャージ・シェアリング動作を行うために、前記第２スイッチ部のスイッチを利用して前記ｍ個のデータラインを互いに電気的に連結させる段階と、を含む（但し、ｎは１以上、ｍ未満の整数）。
【発明の効果】
【００１２】
本発明のディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法によれば、チャージ・シェアリング動作が適用された極性反転駆動を行うことで消費電力を低減させて視認性を向上させると同時に、ディスプレイ駆動回路内に備えられるスイッチ数を低減させることでコストダウン及びダイ面積の縮小を達成する効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるディスプレイ装置の構成を示すブロック図。
【図２】図１のソースドライバの構成の一例を示すブロック図。
【図３Ａ】ドット反転方式によってパネルを駆動する一例を示す図面。
【図３Ｂ】ドット反転方式によってパネルを駆動する一例を示す図面。
【図４】図１のソース駆動回路の一具現例を詳細に示すブロック図。
【図５Ａ】図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図。
【図５Ｂ】図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図。
【図６Ａ】図４の第１及び第２スイッチ部を具現する一例を示す回路図。
【図６Ｂ】図４の第１及び第２スイッチ部を具現する一例を示す回路図。
【図７】チャージ・シェアリング動作による第２スイッチ部の連結状態を示す回路図。
【図８】バッファ部に備えられるバッファの一具現例を示す回路図。
【図９】図６Ａ及び図６Ｂ及び図７に示したソースドライバの動作タイミングを示すためのタイミング図。
【図１０Ａ】バッファの他の具現例を示すためのブロック図。
【図１０Ｂ】バッファの他の具現例を示すための回路図。
【図１１Ａ】ソースドライバを具現するためのレイアウトの一例を示すブロック図。
【図１１Ｂ】ソースドライバを具現するためのレイアウトの一例を示すブロック図。
【図１２Ａ】本発明の他の実施形態によるソースドライバの構成を示すブロック図。
【図１２Ｂ】本発明の他の実施形態によるソースドライバの構成を示すブロック図。
【図１３Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１３Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１４Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１４Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１５Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１５Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１６】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１７】図１４Ａ及び図１４Ｂないし図１６に示したソースドライバの動作タイミングを示すためのタイミング図。
【図１８Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１８Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１９】本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャート。
【図２０】本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャート。
【発明を実施するための形態】
【００１４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面、及び図面に記載された内容を参照せねばならない。以下、添付した図面を参照して本発明の望ましい実施形態を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１５】
図１は、本発明の一実施形態によるディスプレイ装置の構成を示すブロック図である。図１に示したように、前記ディスプレイ装置１０００は、画像を表示するパネル１１００と、パネル１１００を駆動するための駆動回路とを備える。前記駆動回路は、パネルのデータラインＤＬ１〜ＤＬｍを駆動するソースドライバ１２００、パネルのゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバ１３００、前記ドライバを制御するための各種タイミング信号ＣＯＮＴ１、ＣＯＮＴ２やデータＲＧＢＤＡＴＡを発生させるタイミングコントローラ１４００、及びディスプレイ駆動に必要な各種電圧ＶＯＮ、ＶＯＦＦ、ＡＶＤＤ、ＶＣＯＭを発生させる電圧生成部１５００を備えることができる。
【００１６】
ディスプレイ装置１０００は、各種平板ディスプレイ装置のうちいずれか一つが適用される。例えば、平板ディスプレイ装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機ＥＬ（Ｅｅｌｅｃｔｒｏ Ｌｕｍｉｎａｎｃｅ）表示装置、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）装置などを含むことができ、本発明の実施形態によるディスプレイ装置１０００は、これら装置のうちいずれか一つが適用される。説明の便宜上、以下では本発明を説明するに当って液晶表示装置を例として説明する。
【００１７】
パネル１１００は、複数のゲートラインＧＬ１〜ＧＬｎと、ゲートラインと交差する方向に配される複数のデータラインＤＬ１〜ＤＬｍと、ゲートライン及びデータラインが交差する領域に配列されたピクセルＰＸと、を含む。ディスプレイ装置１０００が薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）液晶ディスプレイ装置である場合、各ピクセルは、ゲートラインとデータラインとにゲート電極及びソース電極がそれぞれ連結されるＴＦＴと、ＴＦＴのドレイン電極に連結される液晶キャパシタ及びストレージキャパシタを備える（以上、図示せず）。
【００１８】
このようなピクセル構造では、ゲートラインが選択されれば、選択されたゲートラインに連結されたピクセルのＴＦＴがターンオンされ、次いで、ソースドライバ１２００により各データラインにピクセル情報を含むデータ信号が印加される。データ信号は、該当ピクセルのＴＦＴを経て液晶キャパシタとストレージキャパシタとに印加され、液晶及びストレージキャパシタが駆動されることでディスプレイ動作が行われる。
【００１９】
一方、タイミングコントローラ１４００は、外部装置から入力される外部データＩ__ＤＡＴＡ、水平同期信号Ｈ＿ＳＹＮＣ、垂直同期信号Ｖ＿ＳＹＮＣ、クロック信号ＭＣＬＫ及びデータイネーブル信号ＤＥを入力される。タイミングコントローラ１４００は、ソースドライバ１２００とのインターフェース仕様に合うようにフォーマットを変換したピクセルデータＲＧＢ ＤＡＴＡを生成し、これをソースドライバ１２００に出力する。
【００２０】
また、タイミングコントローラ１４００は、ソースドライバ１２００及びゲートドライバ１３００のタイミングを制御するための各種制御信号を発生させ、少なくとも一つの第１制御信号ＣＯＮＴ１をソースドライバ１２００に出力し、少なくとも一つの第２制御信号ＣＯＮＴ２をゲートドライバ１３００に出力する。また、電圧生成部１５００は、外部から電源電圧（ＶＤＤ）を入力され、ディスプレイ装置１０００の動作に必要な多様な電圧を生成する。例えば、ゲートオン電圧ＶＯＮ、ゲートオフ電圧ＶＯＦＦを発生させてゲートドライバ１３００に出力し、アナログ電源電圧ＡＶＤＤ、共通電圧ＶＣＯＭを発生させてソースドライバ１２００に出力する。
【００２１】
図２は、図１のソースドライバの構成の一例を示すブロック図である。図１及び図２を参照して前記ソースドライバの構成及び動作を説明すれば、次の通りである。
【００２２】
図２に示したように、ソースドライバ１２００は、ラッチ部１２１０、デコーダ部１２２０、第１スイッチ部１２３０、バッファ部１２４０及び第２スイッチ部１２５０を備える。また、ソースドライバ１２００は、第１及び第２スイッチ部１２３０、１２５０のスイッチング動作を制御するための各種スイッチング制御信号を発生させるスイッチング制御部１２６０をさらに備えることができる。
【００２３】
ソースドライバ１２００は、ｍ個のデータラインＤＬ１〜ＤＬｍに対応してｍ個のチャネルを備えることができ、パネル１１００を駆動するためのデータ信号Ｙ１〜Ｙｍを、ｍ個のチャネルを通じて出力する。前記データ信号Ｙ１〜Ｙｍは、パネル１１００の一つのゲートラインのピクセルを駆動するために提供される信号であり、ｎ個のゲートラインＧＬ１〜ＧＬｎそれぞれに対してデータ信号Ｙ１〜Ｙｍを出力することで、一つのフレームがパネル１１００に表示される。
【００２４】
ラッチ部１２１０は、パネル１１００を駆動するためのピクセルデータＤ１〜Ｄｍを受信し、これをラッチする。前記ピクセルデータＤ１〜Ｄｍは、図１のタイミングコントローラ１４００から提供されるピクセルデータＲＧＢ ＤＡＴＡでありうる。ラッチ部１２１０は、ピクセルデータＤ１〜Ｄｍを受信してこれを保存し、保存されたピクセルデータＤ１〜Ｄｍを並列にデコーダ部１２２０に出力する。
【００２５】
デコーダ部１２２０は、デジタル信号に該当する前記ピクセルデータＤ１〜Ｄｍをアナログ電圧にデコーディングする。デコーダ部１２２０は、ソースドライバ１２００のチャネル数に該当するデコーダ（図示せず）を備え、それぞれのデコーダには該当ピクセルデータと複数の階調電圧ＶＧ［１：ａ］とが提供される。それぞれのデコーダはピクセルデータをデコーディングし、デコーディング結果によって複数の階調電圧ＶＧ［１：ａ］のうちいずれか一つの階調電圧を選択して出力する。
【００２６】
例えば、それぞれのピクセルデータがｋビットからなり、複数の階調電圧ＶＧ［１：ａ］が２ｋ個の階調電圧を含む場合、それぞれのデコーダはｋビットからなるデータをデコーディングして、いずれか一つの階調電圧を選択して出力する。ソースドライバ１２００は、複数の階調電圧ＶＧ［１：ａ］を発生させるための階調電圧発生部（図示せず）を備えることができる。階調電圧発生部（図示せず）から発生した電圧を基準階調電圧ＶＧ［１：ａ］と称し、デコーダ部１２２０によってｍ個のチャネルそれぞれに対応して選択された電圧を階調電圧Ｖ１〜Ｖｍと称する。
【００２７】
デコーダ部１２２０から出力される階調電圧Ｖ１〜Ｖｍは、第１スイッチ部１２３０、バッファ部１２４０を経て第２スイッチ部１２５０に提供され、第２スイッチ部１２５０の出力は、データ信号Ｙ１〜Ｙｍとしてパネル１１００のデータラインＤＬ１〜ＤＬｍに提供される。
【００２８】
第１スイッチ部１２３０は、複数のスイッチ（図示せず）を備え、前記スイッチのスイッチング動作に基づいてバッファ部１２４０に提供される階調電圧Ｖ１〜Ｖｍの伝達経路を制御する。本発明の実施形態によれば、前記バッファ部１２４０は、ｍ個のデータラインＤＬ１〜ＤＬｍに対応してｍ個のメインバッファを備える第１バッファ部（図示せず）と、さらに配される少なくとも一つのサブバッファを備える第２バッファ部（図示せず）と、を備える。第２バッファ部（図示せず）がｎ個のサブバッファを備える場合、第１スイッチ部１２３０はｍ個の階調電圧Ｖ１〜Ｖｍを受信し、スイッチング動作に基づいて前記階調電圧Ｖ１〜Ｖｍを（ｍ＋ｎ）個のバッファのうちｍ個のバッファにそれぞれ提供できる。
【００２９】
バッファ部１２４０は階調電圧Ｖ１〜Ｖｍを受信し、これをバッファリングしてパネル１１００を駆動するためのデータ信号Ｙ１〜Ｙｍを発生させる。バッファ部１２４０は複数のバッファを備え、前述したように、ｍ個のメインバッファを備える第１バッファ部（図示せず）と、一つ以上のサブバッファを備える第２バッファ部（図示せず）とを備える。バッファ部１２４０から出力されるデータ信号Ｙ１〜Ｙｍは、第２スイッチ部１２５０に並列して提供され、第２スイッチ部１２５０は、スイッチング動作に基づいてデータラインＤＬ１〜ＤＬｍに提供されるデータ信号Ｙ１〜Ｙｍの伝達経路を制御する。すなわち、第２スイッチ部１２５０は、（ｍ＋ｎ）個のバッファとｍ個のデータラインＤＬ１〜ＤＬｍとの間のデータ信号Ｙ１〜Ｙｍの伝達経路を制御する。
【００３０】
スイッチング制御部１２６０は、外部（例えば図１のタイミングコントローラー）からの信号に応答して、前述したような各種スイッチング動作を制御するための制御信号を発生させる。スイッチング制御部１２６０で発生した制御信号は、第１及び第２スイッチ部１２３０、１２５０及びバッファ部１２４０に提供される。
【００３１】
例えば、スイッチング制御部１２６０は、極性制御信号ＰＯＬ及びクロック信号ＣＬＫ１を受信し、前記受信された極性制御信号ＰＯＬ及びクロック信号ＣＬＫ１を利用して、各種スイッチング制御信号Ｃｔｒｌ＿ＩＮ（ＩＮＢ）、Ｃｔｒｌ＿ＯＵＴ（ＯＵＴＢ）、Ｃｔｒｌ＿ＣＳ（ＣＳＢ）を発生させる。極性制御信号ＰＯＬは、パネルの極性駆動に係る周期を持つ信号であり、例えば、前記極性制御信号ＰＯＬは一つのスキャン単位に対応する周期を持つか、またはそれ以上のスキャン単位に対応する周期を持つ。または前記極性制御信号ＰＯＬは、一つのフレーム単位に対応する周期を持つことができる。
【００３２】
液晶ディスプレイ装置の場合、液晶の特性劣化防止のために極性反転方式でパネルを駆動でき、これにより、極性反転方式を適用するために前記バッファ部１２４０は、正の極性を持つ信号を発生させるバッファ（ポジティブバッファ）と、負の極性を持つ信号を発生させるバッファ（ネガティブバッファ）とを備える。ｍ個のメインバッファのうち一部は、階調電圧を受信して正の極性を持つデータ信号を発生させるポジティブバッファであり、他の一部のメインバッファは、負の極性を持つデータ信号を発生させるネガティブバッファである。また、ｎ個のサブバッファは、互いに同じ極性を持つデータ信号を発生させるバッファであり、または互いに異なる極性を持つデータ信号を発生させるバッファでもありうる。
【００３３】
図３Ａ及び図３Ｂは、ドット反転方式によってパネルを駆動する一例を示す図面である。図３Ａは、ピクセル単位で極性を反転させる一般的なドット反転方式であって、いずれか一つのゲートラインに配されたｍ個のピクセルが一つのピクセル毎に＋と−とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを駆動するために、奇数番目のデータラインに正の極性を持つデータ信号が提供され、偶数番目のデータラインに負の極性を持つデータ信号が提供される。また、二番目のゲートラインのピクセルを駆動するために、奇数番目のデータラインに負の極性を持つデータ信号が提供され、偶数番目のデータラインに正の極性を持つデータ信号が提供される。
【００３４】
一方、図３Ｂは、Ｈ２ドット反転方式でパネルを駆動する例を示す。前記のような方式の場合、図３Ｂに示したように、いずれか一つのゲートラインに配されたｍ個のピクセルが、２つのピクセル毎に＋と−とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを参照すれば、第１及び第２データラインには正の極性を持つデータ信号が提供され、第３及び第４データラインには負の極性を持つデータ信号が提供される。
【００３５】
また、Ｈ２ドット反転方式の場合、図３Ｂに示したように、２つのスキャン単位別に各チャネルの極性が変動する。または、Ｈ２ドット反転方式でパネルを駆動するに当っても、それぞれのスキャン単位別に各チャネルの極性を変動させて駆動してもよい。本発明の実施形態によるディスプレイ装置１０００またはソースドライバ１２００は、前記図３Ａ及び図３Ｂに示したように、パネル１１００を極性駆動でき、それ以外にもその他の多様な方式によってパネル１１００を極性駆動できる。
【００３６】
前記のような極性反転方式を適用するために、第１バッファ部（図示せず）は、ｍ／２個のポジティブバッファとｍ／２個のネガティブバッファとを備える。また、第１バッファ部（図示せず）のバッファは、ポジティブバッファとネガティブバッファとが互いに交互に配される。データラインＤＬ１〜ＤＬｍに提供される信号の極性を変動するために、第１スイッチ部１２１０は、いずれか一つの階調電圧をポジティブバッファの入力として提供されるようにスイッチングするか、またはネガティブバッファの入力として提供されるようにスイッチングする。
【００３７】
一方、図３Ａ及び図３Ｂに示したような極性反転方式を適用する場合、それぞれのデータラインを通じて伝送されるデータ信号の極性が毎スキャン周期別（または２つのスキャン周期別）に変動する。例えば、第１ゲートラインＧＬ１の選択時に第１データラインＤＬ１に正の極性のデータ信号が提供された場合、第２ゲートラインＧＬ２の選択時には第１データラインＤＬ１に負の極性のデータ信号が提供される。
【００３８】
この場合、第２ゲートラインＧＬ２のピクセルを実際駆動する前に、正または負の電荷で充電されたデータラインＤＬ１〜ＤＬｍを、外部からの別途の駆動なしに共通電圧ＶＣＯＭ近くのレベルに到達させるために、チャージ・シェアリング動作を行える。チャージ・シェアリング動作時、ソースドライバ１２００のあらゆる出力端をフローティングさせ、追加のスイッチ（図示せず）を通じてデータラインＤＬ１〜ＤＬｍをいずれも連結させることで、データラインＤＬ１〜ＤＬｍそれぞれに充電された電荷が互いに共有される。
【００３９】
ディスプレイ装置１０００が大面積化、高解像度化を持続的に追求しており、また動画の画質向上及び３Ｄ映像をサポートすることなどを目的としてフレーム周波数を増加させているので、各種ドライバから出力される信号は高いスルー・レート（ｓｌｅｗ ｒａｔｅ）を持つ必要がある。例えば、ソースドライバ１２００は、それぞれのチャネルを通じてデータ信号Ｙ１〜Ｙｍを出力するが、前記データ信号Ｙ１〜Ｙｍのスルー・レートを増大させるために、ソースドライバ１２００の出力端のスイッチの抵抗値を低減させねばならない。
【００４０】
しかし、スイッチの抵抗値を低減させれば、スイッチのサイズが増大するので、ソースドライバ１２００やこれを備えるディスプレイ駆動回路のダイサイズを縮少するのに制約がある。特に、ソースドライバ１２００内で、実際階調電圧Ｖ１〜Ｖｍやデータ信号Ｙ１〜Ｙｍをスイッチングするためのスイッチ以外に、チャージ・シェアリング動作を行うための複数のスイッチをさらに備えねばならないが、このようなスイッチ数の増加は、ソースドライバ１２００やこれを備えるディスプレイ駆動回路のダイサイズを増大させるようになる。
【００４１】
図４は、図１のソースドライバの一具現例を詳細に示すブロック図である。図４に示したソースドライバは、液晶パネルの劣化を防止するために極性反転方式によってパネルを駆動し、また極性反転駆動及びチャージ・シェアリング動作のために必要なスイッチの数を低減させて、チャネルを通じて出力される信号の特性を向上させると共に、ダイ縮少を図る。図４のソースドライバの詳細な動作を説明すれば、次の通りである。
【００４２】
図４に示したように、ソースドライバ１２００の第１スイッチ部１２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍに対応してｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを備え、スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは、一つ以上のスイッチを備える。また、バッファ部１２４０は、第１バッファ部１２４１と第２バッファ部１２４２とを備え、第１バッファ部１２４１は、ｍ個の階調電圧Ｖ１〜Ｖｍに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、正の極性を持つデータ信号を発生させるバッファ（ポジティブバッファ）と、負の極性を持つデータ信号を発生させるバッファ（ネガティブバッファ）とが交互に配される。また、第２バッファ部１２４２は一つ以上のサブバッファを備え、図４では、一つのサブバッファが第２バッファ部１２４２に備えられる例が図示される。
【００４３】
一方、第２スイッチ部１２５０は、ｍ個のデータ信号Ｙ１〜Ｙｍに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを備え、スイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは一つ以上のスイッチを備える。第２スイッチ部１２５０は、バッファ部１２４０からデータ信号Ｙ１〜Ｙｍを受信し、前記受信されたデータ信号Ｙ１〜ＹｍをデータラインＤＬ１〜ＤＬｍを通じてパネル１１００に提供する。
【００４４】
ソースドライバ１２００のｍ個のチャネルに対応してｍ個のメインバッファが平行に配される時、左側方向に該当する位置を第１側と称し、右側方向に該当する位置を第２側と称する。また、前記ｍ個のメインバッファに対応して配される第１スイッチ部１２３０のｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを、第１ないし第ｍスイッチブロックと称することができ、第２スイッチ部１２５０のｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを、第（ｍ＋１）ないし第２ｍスイッチブロックと称することができる。
【００４５】
第２バッファ部１２４２は、第１バッファ部１２４１の第１及び第２側のうちいずれか一つに配され、例えば、図４に示したように、第２バッファ部１２４２は、正の極性を持つデータ信号を発生させる第１メインバッファに隣接して配される。また、第２バッファ部１２４２は、隣接して配される第１メインバッファと異なる極性を持つデータ信号（例えば、負の極性を持つデータ信号）を発生させるサブバッファを備える。
【００４６】
第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍは階調電圧Ｖ１〜Ｖｍを受信し、受信された階調電圧Ｖ１〜Ｖｍをバッファ部１２４０に出力する。ドット反転方式によってパネルを駆動する場合、スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは、該当階調電圧をポジティブバッファとネガティブバッファとに交互に出力する。例えば、第１スイッチブロックＳＷＩ１は、奇数番目のゲートラインの選択時に該当階調電圧Ｖ１をポジティブバッファに提供し、偶数番目のゲートラインの選択時に該当階調電圧Ｖ１をネガティブバッファに提供する。これにより、第１及び第２スイッチ部１２３０、１２５０は、スキャン単位別に第１連結状態または第２連結状態になるようにスイッチングが制御される。
【００４７】
図４の連結構造を参照すれば、ゲートラインのピクセルを第１極性タイプで駆動するために、ｍ＋１個からなる全体バッファのうち第１グループのｍ個のバッファが選択される。また、ゲートラインのピクセルを第２極性タイプで駆動するために、ｍ＋１個からなる全体バッファのうち第２グループのｍ個のバッファが選択される。例えば、第１ゲートラインの選択時に第１スイッチ部１２３０は第１連結状態となり、階調電圧Ｖ１〜Ｖｍがそれぞれ第１グループのバッファ（例えば、ｍ個のメインバッファ）に提供される。この場合、奇数番目の階調電圧Ｖ１、Ｖ３、…Ｖｍ−１はそれぞれポジティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、…Ｖｍはそれぞれネガティブバッファに提供される。
【００４８】
次いで、第２ゲートラインの選択時に第１スイッチ部１２３０は第２連結状態となり、階調電圧Ｖ１〜Ｖｍがそれぞれ第２グループのバッファ（例えば、サブバッファ１２４２及び第１ないし（ｍ−１）メインバッファＳＷＩ１〜ＳＷＩｍ−１）に提供される。この場合、奇数番目の階調電圧Ｖ１、Ｖ３、…Ｖｍ−１はそれぞれネガティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、…Ｖｍはそれぞれポジティブバッファに提供される。
【００４９】
第１ゲートラインの選択時に第２スイッチ部１２５０も第１連結状態となる。第２スイッチ部１２５０の第１連結状態時、ｍ個のメインバッファＳＷＩ１〜ＳＷＩｍからのデータ信号Ｙ１〜Ｙｍが、第２スイッチ部１２５０を通じてデータラインＤＬ１〜ＤＬｍに提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は、正の極性を持って奇数番目のデータラインＤＬ１、ＤＬ３、…ＤＬｍ−１に提供される。一方、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは、負の極性を持って偶数番目のデータラインＤＬ２、ＤＬ４、…ＤＬｍに提供される。
【００５０】
また、第２ゲートラインの選択時に第２スイッチ部１２５０は第２連結状態となり、サブバッファ１２４２及び第１ないし（ｍ−１）メインバッファＳＷＩ１〜ＳＷＩｍ−１からのデータ信号Ｙ１〜Ｙｍが、データラインＤＬ１〜ＤＬｍに提供される。この場合、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は、負の極性を持って奇数番目のデータラインＤＬ１、ＤＬ３、…ＤＬｍ−１に提供される。一方、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは、正の極性を持って偶数番目のデータラインＤＬ２、ＤＬ４、…ＤＬｍに提供される。
【００５１】
前記のような駆動方式によって、一つのフレームに該当するｎ個のゲートラインのピクセルに対する駆動が行われる。また、以後のフレームでは以前のフレームと互いに逆の極性でパネルを駆動できる。例えば、以前のフレームで第１ゲートラインは、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは負の極性を持つように駆動されたならば、以後のフレームで第１ゲートラインは、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは正の極性を持つように駆動される。
【００５２】
図４に示した第１及び第２スイッチ部１２３０、１２４０の連結特性を参照すれば、一つのポジティブバッファと一つのネガティブバッファとが互いに対をなし、それぞれのバッファ対が２つのデータラインを独立的に駆動するものではなく、いずれか一つのチャネルに対応するバッファと、前記バッファから第１側に位置するバッファとによって前記チャネルのデータラインを駆動させる。このために、第１バッファ部１２４１の第１側に一つ以上のサブバッファを備える第２バッファ部１２４２をさらに配し、前記メインバッファとサブバッファとを利用したデータ信号Ｙ１〜Ｙｍの伝達経路を形成する。
【００５３】
第１スイッチ部１２３０は、第１連結状態時に階調電圧Ｖ１〜Ｖｍそれぞれを、これに対応する第１ないし第ｍメインバッファにそれぞれ提供する。また、第１スイッチ部１２３０は、第２連結状態時に階調電圧Ｖ１〜Ｖｍそれぞれを、第１側方向に位置するメインバッファまたはサブバッファに提供する。例えば、第１階調電圧Ｖ１は、第１スイッチ部１２３０の第１連結状態によって第１メインバッファ（ポジティブバッファ）の入力として提供され、第１スイッチ部１２３０の第２連結状態によって、第１メインバッファから第１側に位置するサブバッファ（ネガティブバッファ）の入力として提供される。
【００５４】
また第３階調電圧Ｖ３は、第１スイッチ部１２３０の第１連結状態によって第３メインバッファ（ポジティブバッファ）の入力として提供され、第１スイッチ部１２３０の第２連結状態によって、前記第３メインバッファから第１側に位置する一つ以上のバッファ（ネガティブバッファ）のうちいずれか一つの入力として提供される。図４には、第３階調電圧Ｖ３が、前記第３メインバッファから第１側に隣接した第２メインバッファ（ネガティブバッファ）の入力として提供される例が図示される。
【００５５】
これを一般化すれば、第１及び第２スイッチ部１２３０、１２５０の第１連結状態によって、ｋ番目の階調電圧（ｋは、１以上ｍ以下の整数）は、これに対応するｋ番目のメインバッファの入力として提供される。また、第１及び第２スイッチ部１２３０、１２５０の第２連結状態によって、ｋ番目の階調電圧は、サブバッファ及び第１ないし第（ｋ−１）メインバッファのうちいずれか一つのバッファの入力として提供される。
【００５６】
また前記のような連結構造を、バッファを基準として説明すれば、ｋ番目のメインバッファは、これに対応するｋ番目のデータラインにデータ信号を伝達するか、または第２側に位置するいずれか一つのデータライン（例えば、第（ｋ＋１）ないし第ｍデータラインのうちいずれか一つのデータライン）にデータ信号を伝達する。このような連結構造は一方向連結特性を持つものであって、第１スイッチ部１２３０は、第１側方向への一方向連結構造によりバッファ部１２４０に連結され、バッファ部１２４０は、第２側方向への一方向連結構造により第２スイッチ部１２５０に連結される。
【００５７】
図５Ａ及び図５Ｂは、図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図である。図５Ａは、第１及び第２スイッチ部の第１連結状態を示し、図５Ｂは、第１及び第２スイッチ部の第２連結状態を示す。図１及び図５Ａ及び図５Ｂを参照して本発明のソースドライバの動作を説明すれば、次の通りである。
【００５８】
第１及び第２スイッチ部１２３０、１２５０の連結状態はスキャン単位で変更される。例えば、第１ゲートラインＧＬ１の選択時に第１及び第２スイッチ部１２３０、１２５０は第１連結状態となり、第２ゲートラインＧＬ２選択時に第１及び第２スイッチ部１２３０、１２５０は第２連結状態となる。第１連結状態時、第１スイッチ部１２３０の第１ないし第ｍスイッチブロックＳＷＩ１〜ＳＷＩｍは、階調電圧Ｖ１〜Ｖｍそれぞれを第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍにそれぞれ出力する。
【００５９】
また、第２スイッチ部１２５０の第（ｍ＋１）ないし第２ｍスイッチブロックＳＷＯ１〜ＳＷＯｍは、第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍからデータ信号Ｙ１〜Ｙｍをそれぞれ受信し、受信されたデータ信号Ｙ１〜ＹｍをそれぞれのデータラインＤＬ１〜ＤＬｍに出力する。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…は負の極性を持つ。
【００６０】
一方、第１及び第２スイッチ部１２３０、１２５０の第２連結状態時、第１スイッチ部１２３０の第１ないし第ｍスイッチブロックＳＷＩ１〜ＳＷＩｍは、階調電圧Ｖ１〜Ｖｍそれぞれをサブバッファ１２４２と第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１とにそれぞれ出力する。例えば、第１スイッチブロックＳＷＩ１は第１階調電圧Ｖ１をサブバッファ１２４２に出力し、第２スイッチブロックＳＷＩ２は第２階調電圧Ｖ２を第１メインバッファ１２４１＿１に出力する。
【００６１】
第２スイッチ部１２５０の第（ｍ＋１）ないし第２ｍスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは、サブバッファ１２４２と第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１との出力にそれぞれ連結される。サブバッファ１２４２から出力されるデータ信号Ｙ１は第（ｍ＋１）スイッチブロックＳＷＯ１を通じて第１データラインＤＬ１に提供され、第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１から出力されるデータ信号Ｙ２〜Ｙｍは、第（ｍ＋２）ないし第２ｍスイッチブロックＳＷＯ２〜ＳＷＯｍを通じて第２ないし第ｍデータラインＤＬ２〜ＤＬｍにそれぞれ提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…は正の極性を持つ。
【００６２】
図６Ａ及び図６Ｂは、図４の第１及び第２スイッチ部を具現する一例を示す回路図であり、図７は、チャージ・シェアリング動作による第２スイッチ部の連結状態を示す回路図であり、図８は、バッファ部に備えられるバッファの一実施形態を示す回路図である。また図９は、図６Ａ及び図６Ｂ及び図７に示したソースドライバの動作タイミングを示すためのタイミング図である。前記図６Ａ及び図６Ｂないし図８に示した構成を図９の波形図を参照して説明すれば、次の通りである。
【００６３】
図６Ａは、第１及び第２スイッチ部の第１連結状態を示し、図６Ｂは、第１及び第２スイッチ部の第２連結状態を示す。第１スイッチ部１２３０のそれぞれのスイッチブロックは一つ以上のスイッチを備える。例えば、図６Ａ及び図６Ｂに示したように、それぞれのスイッチブロックは２つのスイッチを備える。第１スイッチブロックＳＷＩ１は、第１スイッチＳＷＩ１＿１と第２スイッチＳＷＩ１＿２とを備える。
【００６４】
また、これと同一に、第２ないし第ｍスイッチブロックＳＷＩ２〜ＳＷＩｍそれぞれは、第１スイッチＳＷＩ２＿１、ＳＷＩ３＿１、…と第２スイッチＳＷＩ２＿２、ＳＷＩ３＿２、…とを備える。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１は、第１制御信号Ｃｔｒｌ＿ＩＮに応答してスイッチングされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２は、反転第１制御信号Ｃｔｒｌ＿ＩＮＢに応答してスイッチングされる。
【００６５】
一方、第２スイッチ部１２５０のそれぞれのスイッチブロックも一つ以上のスイッチを備える。例えば、第（ｍ＋１）スイッチブロックＳＷＯ１は、第１スイッチＳＷＯ１＿１と第２スイッチＳＷＯ１＿２とを備え、第１スイッチＳＷＯ１＿１は第１メインバッファ１２４１＿１の出力に連結され、第２スイッチＳＷＯ１＿２はサブバッファ１２４２の出力に連結される。
【００６６】
これと類似して、第（ｍ＋２）スイッチブロックＳＷＯ２の第１スイッチＳＷＯ２＿１は第２メインバッファ１２４１＿２の出力に連結され、第２スイッチＳＷＯ２＿２は第１メインバッファ１２４１＿１の出力に連結される。第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＩＯ＿１〜ＳＷＯｍ＿１は、第２制御信号Ｃｔｒｌ＿ＯＵＴに応答してスイッチングされ、第２スイッチＳＷＩＯ＿２〜ＳＷＯｍ＿２は、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢに応答してスイッチングされる。
【００６７】
図９に示したような各種制御信号がソースドライバに提供され、例えば、図１のタイミングコントローラ１４００から各種制御信号ＣＯＮＴ１がソースドライバ１２００に提供される。前記各種制御信号ＣＯＮＴ１は、図９に示した極性制御信号ＰＯＬ及び制御信号Ｃｔｒｌ＿ＩＮ、Ｃｔｒｌ＿ＩＮＢ、Ｃｔｒｌ＿ＯＵＴ、Ｃｔｒｌ＿ＯＵＴＢ、Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢを含む。極性制御信号ＰＯＬはスキャン単位で反転された値を持ち、極性制御信号ＰＯＬに基づいてクロック信号ＣＬＫ１が生成され、クロック信号ＣＬＫ１を利用して前記制御信号Ｃｔｒｌ＿ＩＮ、Ｃｔｒｌ＿ＩＮＢ、Ｃｔｒｌ＿ＯＵＴ、Ｃｔｒｌ＿ＯＵＴＢ、Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが生成できる。
【００６８】
第１スイッチ部１２３０の第１連結状態時、第１制御信号Ｃｔｒｌ＿ＩＮは第１レベル（例えば、ロジックハイ）となり、反転第１制御信号Ｃｔｒｌ＿ＩＮＢは第２レベル（例えば、ロジックロー）となる。これにより、第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１がターンオンされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２はターンオフされる。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの出力は、第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍの入力としてそれぞれ提供される。
【００６９】
また第２スイッチ部１２５０の第１連結状態時、第２制御信号Ｃｔｒｌ＿ＯＵＴは第１レベルとなり、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢは第２レベルとなる。これにより、第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＩＯ＿１〜ＳＷＯｍ＿１がターンオンされ、第２スイッチＳＷＯ１＿２〜ＳＷＯｍ＿２はターンオフされる。これにより、ｍ個のメインバッファ１２４１＿１〜１２４１＿ｍの出力は、データ信号Ｙ１〜ＹｍとしてデータラインＤＬ１〜ＤＬｍに提供される。
【００７０】
一方、第１スイッチ部１２３０の第２連結状態時、第１制御信号Ｃｔｒｌ＿ＩＮは第２レベルとなり、反転第１制御信号Ｃｔｒｌ＿ＩＮＢは第１レベルとなる。前記第１制御信号Ｃｔｒｌ＿ＩＮ及び反転第１制御信号Ｃｔｒｌ＿ＩＮＢに応答して、第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１がターンオフされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２はターンオンされる。これにより、階調電圧Ｖ１〜Ｖｍが前記第１スイッチ部１２３０を通じて、サブバッファ１２４２及び第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１の入力としてそれぞれ提供される。
【００７１】
また、第２スイッチ部１２５０の第２連結状態時、第２制御信号ＯＵＴは第２レベルとなり、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢは第１レベルとなる。第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＯ１＿１〜ＳＷＯｍ＿１はターンオフされ、第２スイッチＳＷＯ１＿２〜ＳＷＯｍ＿２がターンオンされる。これにより、サブバッファ１２４２及び第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１の出力が、データ信号Ｙ１〜ＹｍとしてデータラインＤＬ１〜ＤＬｍに提供される。
【００７２】
一方、選択されたゲートラインの駆動後に次のゲートラインを駆動する前にデータラインＤＬ１〜ＤＬｍを共通電圧ＶＣＯＭ近くのレベルにするためのチャージ・シェアリング動作が行われる。図９に示したように、前記チャージ・シェアリング動作中に第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢはいずれも第１レベルである。これにより、図７に示したように、第２スイッチ部１２５０は第３連結状態となり、前記第３連結状態時に第２スイッチ部１２５０に備えられるあらゆるスイッチがターンオンされる。
【００７３】
チャージ・シェアリング動作中にデータラインＤＬ１〜ＤＬｍがいずれも電気的に連結され、互いに連結されたデータラインＤＬ１〜ＤＬｍそれぞれに保存された電荷が互いに共有される。すなわち、正の電荷が保存されたデータラインと負の電荷が保存されたデータラインとの電荷が互いに共有されるので、チャージ・シェアリング動作後にデータラインＤＬ１〜ＤＬｍそれぞれは共通電圧ＶＣＯＭ近くのレベルとなる。
【００７４】
第２スイッチ部１２５０が一方向連結構造のスイッチを備えるので、前記スイッチをいずれもターンオンさせることで、あらゆるデータラインＤＬ１〜ＤＬｍを電気的に連結させうる。これにより、前記チャージ・シェアリング動作のための別途のスイッチをさらに備えることなくチャージ・シェアリングを行える。
【００７５】
一方、データラインＤＬ１〜ＤＬｍのチャージ・シェアリング動作のために、チャージ・シェアリング動作区間中にデータラインＤＬ１〜ＤＬｍをフローティング状態に維持する必要がある。チャージ・シェアリング動作時、データラインＤＬ１〜ＤＬｍにバッファ部１２４０の出力が伝えられることを遮断するために、本発明の実施形態によるソースドライバ１２００のバッファ部１２４０に備えられるバッファそれぞれは、出力を制御する手段をその内部に備える。
【００７６】
図８は、バッファの一実施形態を示す回路図である。説明の便宜上、いずれか一つのバッファ（例えば、第１メインバッファ）の具現例が図８に示されたが、バッファ部１２４０に備えられる他のメインバッファやサブバッファも、図８に示した回路と同一に具現される。
【００７７】
バッファ１２４１＿１は階調電圧Ｖ１、Ｖ１Ｂを受信し、これをバッファリングしてデータ信号Ｙ１を発生させる。バッファ１２４１＿１の入力信号として差動信号が受信される構成と、前記受信された差動信号に応答して単一出力信号Ｙ１を発生させる構成が例示されており、内部入力ＰＵ、ＰＤは、バッファ１２４１＿１内で前記階調電圧Ｖ１、Ｖ１Ｂを処理した結果信号でありうる。バッファ１２４１＿１は、出力ドライバ１２４３とイネーブル制御部１２４４、１２４５とを備える。
【００７８】
出力ドライバ１２４３は、プールアップ用ＰＭＯＳトランジスタとプルダウン用ＮＭＯＳトランジスタとを備え、前記イネーブル制御部１２４４、１２４５は、それぞれ出力ドライバ１２４３のＰＭＯＳトランジスタとＮＭＯＳトランジスタとの動作を制御できる。出力ドライバ１２４３は前記内部入力ＰＵ、ＰＤを受信し、これによる出力信号としてデータ信号Ｙ１を発生させる。
【００７９】
イネーブル制御部１２４４、１２４５は、イネーブル制御信号Ｃｔｒｌ＿ＣＳＢ、Ｃｔｒｌ＿ＣＳに応答して出力ドライバ１２４３の動作を制御する。図９に示したように、チャージ・シェアリング区間時にバッファ部をディセーブルさせるためのイネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが活性化され、前述したように、前記イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが活性化される区間中に、前記第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢはいずれもロジックハイ値である。
【００８０】
バッファ１２４１＿１がイネーブルされる場合、内部入力ＰＵ、ＰＤが出力ドライバ１２４３に備えられるトランジスタに提供され、バッファ１２４１＿１は、前記内部入力ＰＵ、ＰＤに応答してデータ信号Ｙ１を出力する。一方、前記イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢによってバッファ１２４１＿１がディスエーブルされる場合、内部入力ＰＵ、ＰＤが出力ドライバ１２４３に提供されることが遮断され、また出力ドライバ１２４３のトランジスタのゲート端に所定の電圧が印加されるようにすることで、前記トランジスタをターンオフさせる。
【００８１】
これにより、バッファ１２４１＿１の出力端はフローティング状態になる。図８ではアナログ方式のバッファ１２４１＿１が図示され、バッファ１２４１＿１のイネーブル／ディスエーブルを制御するために、イネーブル制御部１２４４、１２４５がアナログスイッチを備える例が図示されたが、本発明の実施形態はこれに限定されるものではない。例えば、バッファ１２４１＿１がデジタル方式のバッファで具現され、またバッファ１２４１＿１のイネーブル／ディスエーブルを制御するために、イネーブル制御部１２４４、１２４５がデジタル制御信号に応答してそのスイッチングが制御されるデジタルスイッチを備えてもよい。
【００８２】
一方、データラインＤＬ１〜ＤＬｍの極性と関連して、図９に示した第１及び第２データ信号Ｙ１、Ｙ２を参照までに説明すれば、次の通りである。第１及び第２データ信号Ｙ１、Ｙ２は、それぞれ第１及び第２データラインＤＬ１、ＤＬ２を通じて伝えられる。第１ゲートラインの選択時、正の極性を持つ第１データ信号Ｙ１が第１データラインＤＬ１に提供され、負の極性を持つ第２データ信号Ｙ２が第２データラインＤＬ２に提供される。
【００８３】
次いで、チャージ・シェアリング動作により、第１及び第２データラインＤＬ１、ＤＬ２は共通電圧ＶＣＯＭ近くのレベルを持つ。第２ゲートラインの選択時、負の極性を持つ第１データ信号Ｙ１が第１データラインＤＬ１に提供され、正の極性を持つ第２データ信号Ｙ２が第２データラインＤＬ２に提供される。前記のような動作は、パネルの全体ゲートラインに対して反復的に行われる。
【００８４】
図１０Ａ及び図１０Ｂは、バッファの他の具現例を示すブロック図及び回路図である。図１０Ａは、バッファ部１２４０のバッファのイネーブル／ディスエーブルがバイアス電圧ＶＢ［１：ａ］により制御される例を示し、図１０Ｂは、図１０Ａのいずれか一つのバッファを回路的に具現する例を示す。説明の便宜上、図１０Ａには、第１及び第２メインバッファ１２４１＿１、１２４１＿２のみ示し、図１０Ｂには、第１メインバッファ１２４１＿１の具現例を示した。
【００８５】
図１０Ａに示したように、バッファ部１２４０に備えられるそれぞれのバッファは、バイアス電圧生成部１２７０からのバイアス電圧ＶＢ［１：ｂ］によりイネーブル／ディスエーブルが制御される。バッファ部１２４０の正常動作時、バッファ部１２４０のそれぞれのバッファは、バイアス電圧ＶＢ［１：ｂ］によりバイアスされて正常動作する。一方、チャージ・シェアリング動作時、バッファ部１２４０のそれぞれのバッファは、バイアス電圧ＶＢ［１：ｂ］によりディスエーブルされてその出力が遮断される。
【００８６】
チャージ・シェアリング動作時にバイアス電圧ＶＢ［１：ｂ］を利用してバッファ部１２４０をディセーブルさせるために、前記バイアス電圧生成部１２７０は、イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢに応答してバイアス電圧ＶＢ［１：ｂ］を生成できる。また、前記バイアス電圧生成部１２７０はソースドライバ１２００に備えられ、またはソースドライバ１２００外部に配されてもよい。また、バッファ部１２４０のそれぞれのバッファは、その構造によって複数のバイアス電圧（例えば、図１０Ａに示したように、ｂ個のバイアス電圧）を受信する。生成された複数のバイアス電圧ＶＢ［１：ｂ］は、バッファ部１２４０のそれぞれのバッファに共通して提供される。
【００８７】
一方、図１０Ｂに示したように、それぞれのバッファ（例えば、第１メインバッファ１２４１＿１）は、出力ドライバ１２４３及びバイアス回路１２４６を備える。バイアス回路１２４６は、複数のバイアス電圧ＶＢ［１：ｂ］のうち一部（例えば、バイアス電圧ＶＢ［ｘ］、ＶＢ［ｙ］）に応答して動作する。前記バイアス回路１２４６の一部のノードは、出力ドライバ１２４３に提供される内部入力ＰＵ、ＰＤに連結される。チャージ・シェアリング動作時、前記バイアス電圧ＶＢ［ｘ］、ＶＢ［ｙ］に応答して内部入力ＰＵ、ＰＤがそれぞれ電源電圧と接地電圧レベルに変動し、変動した内部入力ＰＵ、ＰＤによって出力ドライバ１２４３の出力が遮断される。
【００８８】
図８、図１０Ａ及び図１０Ｂによれば、ディセーブル手段を備えるに当ってそれぞれのバッファのサイズの増大を最小化できる。すなわち、第２スイッチ部１２５０は、相対的に大きい面積を持つスイッチを備えることでデータラインに対する駆動力を向上させねばならない一方、それぞれのバッファ内部に備えられるイネーブル制御部は、相対的に小さな面積のトランジスタを利用して具現される。
【００８９】
また、図１０Ａ及び図１０Ｂに示したバッファによれば、追加のイネーブル制御部を備えずにバイアス電圧によってバッファのイネーブル／ディセーブルを制御するので、バッファのサイズの増大を防止できる。すなわち、本発明の実施形態によれば、バッファ部１２４０のサイズを増大させず、またはサイズの増大を最小化し、チャージ・シェアリング動作時にデータラインを互いに電気的に連結するための追加的なスイッチが不要となるので、ソースドライバ１２００全体のサイズが低減される。
【００９０】
図１１Ａ及び図１１Ｂは、ソースドライバを具現するためのレイアウトの一例を示すブロック図である。図１１Ａに示したように、前記ソースドライバ１２００は、複数に区分できる駆動ブロックと、それぞれの駆動ブロックにバイアス電圧を提供するバイアス電圧発生部とを備える。また、それぞれの駆動ブロックは、ラッチ部、デコーダ部、第１及び第２スイッチ部及びバッファ部を備える。
【００９１】
図１１Ｂは、本発明の実施形態によってソースドライバのサイズが低減した一例を示すレイアウトのブロック図である。図１１Ｂは、図１１Ａのソースドライバの一部（Ａ）を詳細に示したブロック図であって、従来の場合、バッファ部の出力をデータラインに伝達するためのスイッチＳＷＯ１＿１、ＳＷＯ２＿１、ＳＷＯ１＿２、ＳＷＯ２＿２以外にも、チャージ・シェアリング動作時にあらゆるデータラインを互いに電気的に連結するための追加のスイッチＳＷＣＳ１、ＳＷＣＳ２がソースドライバにさらに備えられた。
【００９２】
一方、図１１Ｂに示したように、本発明の実施形態によるソースドライバでは、第２スイッチ部ＳＷＯ１＿１、ＳＷＯ２＿１、ＳＷＯ１＿２、ＳＷＯ２＿２が、データラインを伝達するためのスイッチング動作、及びあらゆるデータラインを互いに電気的に連結するためのスイッチング動作を行う。また、従来の場合とは異なって追加のスイッチは不要である。
【００９３】
図１２Ａ及び図１２Ｂは、本発明の他の実施形態によるソースドライバの構成を示すブロック図である。図１２Ａ及び図１２Ｂでは、説明の便宜上、ソースドライバに備えられる第１及び第２スイッチ部とバッファ部のみ図示される。
【００９４】
図１２Ａ及び図１２Ｂに示したように、前記ソースドライバ２２００は、第１スイッチ部２２３０、バッファ部２２４０及び第２スイッチ部２２５０を備える。第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれ受信するｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを含む。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは一つ以上のスイッチ（図示せず）を備え、前記スイッチのスイッチング動作に基づいて階調電圧Ｖ１〜Ｖｍをバッファ部２２４０に提供する。
【００９５】
バッファ部２２４０は、第１バッファ部２２４１及び第２バッファ部２２４２を備える。第１バッファ部２２４１は、ｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、正の極性を持つデータ信号を発生させるポジティブバッファと、負の極性を持つデータ信号を発生させるネガティブバッファとを備える。また、第２バッファ部２２４２は一つ以上のサブバッファを備え、図１２Ａ及び図１２Ｂでは、その一例として互いに同じ極性を持つ信号を出力する２つのサブバッファが第２バッファ部２２４２に備えられる例が図示される。
【００９６】
また、前記第２バッファ部２２４２は第１バッファ部２２４１の第１側に配され、例えば、前記第２バッファ部２２４２は第１メインバッファ２２４１＿１に隣接して配される。また、第２バッファ部２２４２のサブバッファは、前記第１メインバッファ２２４１＿１と互いに異なる極性を持つ信号を発生させるバッファでありうる。例えば、第１メインバッファ２２４１＿１がポジティブバッファである場合、前記サブバッファはネガティブバッファが利用される。
【００９７】
第２スイッチ部２２５０は、バッファ部２２４０の出力と連結されてバッファ部２２４０からデータ信号Ｙ１〜Ｙｍを受信する。第２スイッチ部２２５０は、ｍ個のデータ信号Ｙ１〜Ｙｍに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを含み、ｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは、バッファ部２２４０に備えられる複数のバッファ（例えば、ｍ＋２個のバッファ）のうちｍ個のバッファにそれぞれ連結される。図１２Ａ及び図１２Ｂは、パネルをドット反転方式で駆動する例を示すが、図１２Ａは、第１及び第２スイッチ部の第１連結状態を示し、図１２Ｂは、第１及び第２スイッチ部の第２連結状態を示す。
【００９８】
図１２Ａに示したように、第１及び第２スイッチ部の第１連結状態時、第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれｍ個のメインバッファに提供する。また、第２スイッチ部２２５０はｍ個のメインバッファの出力と連結され、前記ｍ個のメインバッファからのデータ信号Ｙ１〜Ｙｍを受信し、これをデータラインＤＬ１〜ＤＬｍに出力する。ｍ個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配されて構成されるので、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは負の極性を持つ。
【００９９】
一方、図１２Ｂに示したように、第１及び第２スイッチ部の第２連結状態時、第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれ２個のサブバッファ及びｍ−２個のメインバッファに提供する。また、第２スイッチ部２２５０は、前記２個のサブバッファ及びｍ−２個のメインバッファの出力と連結され、前記サブバッファ及びメインバッファからデータ信号Ｙ１〜Ｙｍを受信し、これをデータラインＤＬ１〜ＤＬｍに出力する。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは正の極性を持つ。
【０１００】
図１２Ａ及び図１２Ｂの連結構造によれば、第１及び第２スイッチ部２２３０、２２５０の第１連結状態によって、ｋ番目の階調電圧はｋ番目チャネルに対応する第ｋメインバッファの入力として提供される。また、第１及び第２スイッチ部２２３０、２２５０の第２連結状態によって、ｋ番目の階調電圧は、第ｋメインバッファから第１側に位置するバッファの入力として提供される。例えば、第２連結状態時、ｋ番目の階調電圧は、（ｋ−２）番目チャネルに対応する第（ｋ−２）メインバッファの入力として提供される。また、第１及び第２階調電圧Ｖ１、Ｖ２は、それぞれ第１及び第２サブバッファの入力として提供される。
【０１０１】
図１３Ａ及び図１３Ｂは、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。図１３Ａ及び図１３Ｂでは、説明の便宜上、ソースドライバに備えられる第１及び第２スイッチ部とバッファ部のみ図示される。
【０１０２】
図１３Ａ及び図１３Ｂに示したように、前記ソースドライバ３２００は、第１スイッチ部３２３０、バッファ部３２４０及び第２スイッチ部３２５０を備える。第１スイッチ部３２３０は、ソースドライバ３２００のｍ個のチャネルに対応してｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを含む。また、バッファ部３２４０は第１バッファ部３２４１及び第２バッファ部３２４２を備え、第１バッファ部３２４１は、ｍ個のチャネルに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配される。
【０１０３】
また、第２バッファ部３２４２は２個のサブバッファを備え、一つのサブバッファはポジティブバッファであり、他の一つのサブバッファはネガティブバッファである。また、第２スイッチ部３２５０は、ｍ個のチャネルに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを含む。図１３Ａ及び図１３Ｂは、パネルをＨ２ドット反転方式で駆動する例を示すが、図１３Ａは、第１及び第２スイッチ部の第１連結状態を示し、図１３Ｂは、第１及び第２スイッチ部の第２連結状態を示す。
【０１０４】
第１及び第２スイッチ部３２３０、３２５０の第１連結状態時、第１スイッチ部３２３０の一部のスイッチブロックは階調電圧を受信し、これをそれぞれ対応するメインバッファの入力として提供する。また、他の一部のスイッチブロックは階調電圧を受信し、受信された階調電圧を、これに対応するメインバッファから第１側に位置するメインバッファまたはサブバッファの入力に提供する。
【０１０５】
例えば、第１スイッチ部３２３０の第１ないし第４スイッチブロックＳＷＩ１〜ＳＷＩ４を参照すれば、第１及び第４スイッチブロックＳＷＩ１、ＳＷＩ４は、階調電圧Ｖ１、Ｖ４をこれに対応する第１及び第４メインバッファにそれぞれ出力し、第２スイッチブロックＳＷＩ２は、階調電圧Ｖ２を第２バッファ部３２４２の第１サブバッファ（ポジティブバッファ）に出力する。また第３スイッチブロックＳＷＩ３は、階調電圧Ｖ３を第２バッファ部３２４２の第２サブバッファ（ネガティブバッファ）に出力する。
【０１０６】
また、第１及び第４メインバッファの出力は、第２スイッチ部３２５０の第１及び第４スイッチブロックＳＷＯ１、ＳＷＯ４を通じて第１及び第４データラインＤＬ１、ＤＬ４に提供され、また第１及び第２サブバッファの出力は、第２スイッチ部３２５０の第２及び第３スイッチブロックＳＷＯ２、ＳＷＯ３を通じて第２及び第３データラインＤＬ２、ＤＬ３に提供される。これにより、第１及び第２データ信号Ｙ１、Ｙ２は正の極性を持ち、第３及び第４データ信号Ｙ３、Ｙ４は負の極性を持つ。前記のような連結関係は残りのスイッチブロックにも同一に適用され、これにより、パネルのピクセルがＨ２ドット反転駆動方式により駆動される。
【０１０７】
一方、第１及び第２スイッチ部の第２連結状態時、第１スイッチ部３２３０の第２及び第３スイッチブロックＳＷＩ２、ＳＷＩ３は階調電圧Ｖ２、Ｖ３を受信し、これをそれぞれ対応する第２及び第３メインバッファにそれぞれ出力する。また、第１スイッチブロックＳＷＩ１は、階調電圧Ｖ１を第２バッファ部３２４２の第２サブバッファ（ネガティブバッファ）に出力し、また第４スイッチブロックＳＷＩ４は、階調電圧Ｖ４を第１メインバッファ（ポジティブバッファ）に出力する。
【０１０８】
また、第２及び第３メインバッファの出力は、第２スイッチ部３２５０の第２及び第３スイッチブロックＳＷＯ２、ＳＷＯ３を通じて第２及び第３データラインＤＬ２、ＤＬ３に提供され、第２サブバッファ及び第１メインバッファの出力は、第１及び第４スイッチブロックＳＷＯ１、ＳＷＯ４を通じて第１及び第４データラインＤＬ１、ＤＬ４に提供される。これにより、第１及び第２データ信号Ｙ１、Ｙ２は負の極性を持ち、第３及び第４データ信号Ｙ３、Ｙ４は正の極性を持つ。
【０１０９】
図１３Ａ及び図１３Ｂの連結構造によれば、第１及び第２スイッチ部３２３０、３２５０の連結状態によって、ｋ番目の階調電圧はｋ番目チャネルに対応する第ｋメインバッファの入力として提供されるか、または前記第ｋメインバッファから第１側に位置するバッファの入力として提供される。例えば、第４階調電圧Ｖ４は、第１及び第２スイッチ部３２３０、３２５０の第１連結状態によって、これに対応する第４メインバッファ（ネガティブバッファ）に提供され、第１及び第２スイッチ部３２３０、３２５０の第２連結状態によって、前記第４メインバッファから第１側に位置するポジティブバッファ（第１サブバッファ）に提供される。
【０１１０】
一方、第３階調電圧Ｖ３は、第１及び第２スイッチ部３２３０、３２５０の第２連結状態によって、これに対応する第３メインバッファ（ネガティブバッファ）に提供され、第１及び第２スイッチ部３２３０、３２５０の第１連結状態によって、前記第３メインバッファから第１側に位置するネガティブバッファ（第２サブバッファ）に提供される。
【０１１１】
図１４Ａ及び図１４Ｂないし図１６は、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。前記実施形態によれば、ソースドライバ４２００がパネルを、ドット反転及びＨ２ドット反転方式でいずれも駆動できる。図１４Ａ及び図１４Ｂは、パネルをドット反転方式で駆動するための第１及び第２スイッチ部の連結構造を示し、図１５Ａ及び図１５Ｂは、パネルをＨ２ドット反転方式で駆動するための第１及び第２スイッチ部の連結構造を示し、図１６は、チャージ・シェアリング動作時の第２スイッチ部の連結構造を示す。説明の便宜上、ソースドライバが８個のチャネルを持つ場合を例として説明する。
【０１１２】
図１４Ａは、第１及び第２スイッチ部の第１連結状態を示す。第１スイッチ部４２３０の第１連結状態によって、第１ないし第８階調電圧Ｖ１〜Ｖ８がそれぞれ第１バッファ部４２４１の第１ないし第８メインバッファに提供される。また、第２スイッチ部４２５０の第１連結状態によって、第１ないし第８メインバッファからのデータ信号Ｙ１〜Ｙ８がパネル（図示せず）に提供される。奇数番目のデータ信号Ｙ１、Ｙ３、Ｙ５、Ｙ７は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、Ｙ６、Ｙ８は負の極性を持つ。
【０１１３】
一方、図１４Ｂに示したように、第１スイッチ部４２３０の第２連結状態によって、奇数番目の階調電圧Ｖ１、Ｖ３、Ｖ５、Ｖ７はそれぞれネガティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、Ｖ６、Ｖ８はそれぞれポジティブバッファに提供される。このために、第１ないし第８階調電圧Ｖ１〜Ｖ８それぞれは、これに対応するメインバッファから第１側に位置するメインバッファまたはサブバッファに提供される。
【０１１４】
例えば、第１及び第３階調電圧Ｖ１、Ｖ３は、それぞれ第１及び第２サブバッファに提供され、第５及び第７階調電圧Ｖ５、Ｖ７は、それぞれ負の極性の信号を出力する第２及び第４メインバッファに提供される。一方、偶数番目の階調電圧Ｖ２、Ｖ４、Ｖ６、Ｖ８は、それぞれ正の極性の信号を出力する第１、第３、第５、第７メインバッファにそれぞれ提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、Ｙ５、Ｙ７は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、Ｙ６、Ｙ８は正の極性を持つ。
【０１１５】
一方、パネルをドット反転及びＨ２ドット反転方式でいずれも駆動するためのスイッチ連結構造の場合、第２スイッチ部４２５０に備えられるｍ個のスイッチブロックがいずれもターンオンされても、一部のデータラインと他の一部のデータラインとが互いに連結されない場合がありうる。例えば、図１４Ａ及び図１４Ｂに示したように、第２スイッチ部４２５０のｍ個のスイッチブロックがいずれもターンオンされる場合、第１、第２、第５及び第６データラインが互いに電気的に連結され、また第３、第４、第７及び第８データラインが互いに電気的に連結される。
【０１１６】
これにより、あらゆるデータラインを互いに電気的に連結するために、第２スイッチ部４２５０は、ｍ個のスイッチブロック以外にチャージ・シェアリングのための一つ以上の追加のスイッチ４２５５、４２５６をさらに備える。前記追加のスイッチ４２５５、４２５６は、データ信号Ｙ１〜Ｙ８の伝達時にはターンオフ状態を維持し、チャージ・シェアリング区間中にターンオンされる。前記追加のスイッチ４２５５、４２５６は、図９に示した制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢに応答してスイッチングされる。
【０１１７】
ソースドライバ４２００が複数のチャネルを備えるとしても、チャージ・シェアリングのためにさらに備えられるスイッチの数を一つまたは２つに制限できるので、チャネル数の増加によってチャージ・シェアリングのためのスイッチが比例して増加することを防止できる。
【０１１８】
図１５Ａ及び図１５Ｂに示したソース駆動回路の動作を、図１７のタイミング図を参照して説明すれば、次の通りである。前述したように、図１５Ａ及び図１５Ｂのソース駆動回路は、パネルをＨ２ドット反転方式で駆動する。また、図１５Ａ及び図１５Ｂのソース駆動回路は、図３Ｂに示したように、２つのスキャン単位毎に各チャネルの極性を反転させることを例として説明する。極性制御信号ＰＯＬは、２つのスキャン単位ごとにそのレベルが反転され、クロック信号ＣＬＫ１は、極性制御信号ＰＯＬの２倍の周波数を持つ。
【０１１９】
第１制御信号Ｃｔｒｌ＿ＩＮが第１レベル、反転第１制御信号Ｃｔｒｌ＿ＩＮＢが第２レベルになることで、第１スイッチ部４２３０は第１連結状態となる。また、第２制御信号Ｃｔｒｌ＿ＯＵＴが第１レベル、反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢが第２レベルになることで、第２スイッチ部４２５０は第１連結状態となる。第１及び第２スイッチ部４２３０、４２５０の第１連結状態時、第２及び第３階調電圧Ｖ２、Ｖ３と第６及び第７階調電圧Ｖ６、Ｖ７とはネガティブバッファに提供される一方、残りの階調電圧Ｖ１、Ｖ４、Ｖ５、Ｖ８はポジティブバッファに提供される。
【０１２０】
例えば、第１及び第２階調電圧Ｖ１、Ｖ２は、これに対応する第１及び第２メインバッファに提供され、第５及び第６階調電圧Ｖ５、Ｖ６は、これに対応する第５及び第６メインバッファに提供される。一方、第３及び第７階調電圧Ｖ３、Ｖ７は、それぞれ第１側に配されたネガティブバッファ（例えば、第２サブバッファ、第４メインバッファ）に提供され、第４及び第８階調電圧Ｖ４、Ｖ８は、それぞれ第１側に配されたポジティブバッファ（例えば、第３メインバッファ、第７メインバッファ）に提供される。これにより、第２、第３、第６及び第７データ信号Ｙ２、Ｙ３、Ｙ６、Ｙ７は負の極性を持つ一方、残りのデータ信号Ｖ１、Ｖ４、Ｖ５、Ｖ８は正の極性を持つ。
【０１２１】
次いで、第１制御信号Ｃｔｒｌ＿ＩＮが第２レベル、反転第１制御信号Ｃｔｒｌ＿ＩＮＢが第１レベルになることで、第１スイッチ部４２３０は第２連結状態となる。また、第２制御信号Ｃｔｒｌ＿ＯＵＴが第２レベル、反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢが第１レベルになることで、第２スイッチ部４２５０は第２連結状態となる。第１及び第２スイッチ部４２３０、４２５０の第２連結状態時、第２及び第３階調電圧Ｖ２、Ｖ３と第６及び第７階調電圧Ｖ６、Ｖ７とはポジティブバッファに提供され、残りの階調電圧Ｖ１、Ｖ４、Ｖ５、Ｖ８はネガティブバッファに提供される。
【０１２２】
例えば、第３及び第４階調電圧Ｖ３、Ｖ４は、これに対応する第３及び第４メインバッファに提供され、第７及び第８階調電圧Ｖ７、Ｖ８は、これに対応する第７及び第８メインバッファに提供される。一方、第１及び第５階調電圧Ｖ１、Ｖ５は、それぞれ第１側に配されたネガティブバッファ（例えば、第１サブバッファ、第２メインバッファ）に提供され、第２及び第６階調電圧Ｖ２、Ｖ６は、それぞれ第１側に配されたポジティブバッファ（例えば、第１メインバッファ、第５メインバッファ）に提供される。これにより、第２、第３、第６及び第７データ信号Ｙ２、Ｙ３、Ｙ６、Ｙ７は正の極性を持つ一方、残りのデータ信号Ｖ１、Ｖ４、Ｖ５、Ｖ８は負の極性を持つ。
【０１２３】
図１５Ａ及び図１５Ｂでは、２つのスキャン単位別にチャネルの極性が変動し、これにより、極性制御信号ＰＯＬは２つのスキャン単位ごとにそのレベルが反転される例を図示したが、図１７に示した信号の波形を調節して各スキャン単位別にチャネルの極性を変動できるということは明らかである。
【０１２４】
図１６は、データライン間のチャージ・シェアリングを行うためのソースドライバ４２００の動作を示す回路図である。図１６のチャージ・シェアリング動作は、ソースドライバ４２００がパネルを、ドット反転方式、またはＨ２ドット反転方式のうちいかなる方式で駆動しても、同じ方式によって動作できる。チャージ・シェアリング動作時、第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢがいずれも第１レベルを持ち、またイネーブル制御信号Ｃｔｒｌ＿ＣＳが活性化される。
【０１２５】
これにより、第２スイッチ部４２５０が第３連結状態を持ち、第２スイッチ部４２５０のあらゆるスイッチがターンオンされて、データラインが電気的に互いに連結される。また、チャージ・シェアリング動作時、イネーブル制御信号Ｃｔｒｌ＿ＣＳが活性化され、バッファ部４２４０内のあらゆるバッファがディセーブル状態になる。
【０１２６】
図１８Ａ及び図１８Ｂは、本発明のさらに他の実施形態によるソースドライバ５２００の構成を示すブロック図である。図１８Ａ及び図１８Ｂでは、２つのバッファが一つの対をなして互いに入出力を共有する構造が図示され、チャージ・シェアリング動作のためにさらに備えられるスイッチの数を低減させる実施形態が図示される。
【０１２７】
図１８Ａは、ドット反転方式によってパネルを駆動する一例を示す。説明の便宜上、図１８Ａには、第１及び第２スイッチ部５２３０、５２５０のいずれか一つの連結状態のみ図示される。
【０１２８】
図１８Ａに示したように、バッファ部５２４０には、２つのバッファが一つの対をなすように配される。また一つのポジティブバッファと一つのネガティブバッファとが対をなして互いに入出力を共有する。一つのバッファ対は一つのデータライン対を駆動する。例えば、第１及び第２スイッチ部５２３０、５２５０の第１連結状態時、第１階調電圧Ｖ１は第１メインバッファに提供され、第２階調電圧Ｖ２は第２メインバッファに提供される。また、第１及び第２スイッチ部５２３０、５２５０の第２連結状態時、第１階調電圧Ｖ１は第２メインバッファに提供され、第２階調電圧Ｖ２は第１メインバッファに提供される。
【０１２９】
チャージ・シェアリング動作時、全てのデータラインを電気的に連結し、前記データラインをフローティング状態に維持しなければならない。このために、バッファの出力に連結するスイッチをいずれもターンオフさせ、一つのデータライン対の２つのデータラインを互いに連結するためのスイッチがさらに備えられねばならず、またデータライン対間の電気的連結のためのスイッチがさらに備えられねばならない。
【０１３０】
一方、図１８Ａに示した実施形態によれば、バッファ部５２４０に備えられるバッファを、図８や図１０Ａ及び図１０Ｂに示したバッファと同一または類似に具現して、前記バッファ部５２４０に備えられるバッファそれぞれが、その出力端をフローティングさせるためのイネーブル制御部（図示せず）を備えるようにする。
【０１３１】
チャージ・シェアリング区間時にイネーブル制御信号（図９または図１７のＣｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢ）に応答してバッファ部５２４０の出力端をフローティングさせ、第２スイッチ部５２５０に備えられるあらゆるスイッチをターンオンさせることでチャージ・シェアリング動作を行える。この場合、データライン対を互いに連結するための一部のスイッチのみ第２スイッチ部５２５０にさらに備えられ、一つのデータライン対の２つのデータラインを互いに連結するためのスイッチをさらに備える必要がない。
【０１３２】
図１８Ｂは、チャージ・シェアリングのためのソースドライバ５２００の動作を示し、前記チャージ・シェアリング動作は、第２スイッチ部５２５０に備えられるあらゆるスイッチをターンオンさせ、バッファ部５２４０に備えられるバッファの出力端をいずれもフローティングさせることで行われる。
【０１３３】
図１９及び図２０は、本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャートである。前記の図１９及び図２０に示した動作方法を説明するに当って、図１及び図２に示したディスプレイ装置及びソースドライバを参照して説明すれば、次の通りである。
【０１３４】
ソースドライバ１２００は、デジタル信号であるピクセルデータを受信する（Ｓ１１）。それぞれのピクセルデータは一つ以上のビットからなる。ソースドライバ１２００に備えられるデコーダ部１２２０はピクセルデータをデコーディングし、ソースドライバ１２００のｍ個のチャネルそれぞれに対応する階調電圧Ｖ１〜Ｖｍを発生させる（Ｓ１２）。
【０１３５】
第１スイッチ部１２３０は階調電圧Ｖ１〜Ｖｍを受信し、これをスイッチングしてバッファ部１２４０に出力する（Ｓ１３）。バッファ部１２４０は第１及び第２バッファ部（図示せず）を備え、第１バッファ部は、前記ｍ個のチャネルに対応してｍ個のメインバッファを備え、第２バッファ部は一つ以上のサブバッファ（例えば、ｎ個のサブバッファ）を備える。第１スイッチ部１２３０は、スキャン単位別にその連結状態が変更され、例えば、奇数番目のゲートラインの選択時に第１スイッチ部１２３０は第１連結状態となり、偶数番目のゲートラインの選択時に第１スイッチ部１２３０は第２連結状態となる。前記連結状態によって、第１スイッチ部１２３０は、バッファ部１２４０に提供される階調電圧Ｖ１〜Ｖｍの伝達経路を制御する。
【０１３６】
バッファ部１２４０は、受信された階調電圧Ｖ１〜Ｖｍをバッファリングしてデータ信号Ｙ１〜Ｙｍを発生させる（Ｓ１４）。バッファ部１２４０は、複数のポジティブバッファと複数のネガティブバッファとを備え、前記階調電圧Ｖ１〜Ｖｍの一部はポジティブバッファの入力として提供され、他の一部はネガティブバッファの入力として提供される。これにより、バッファ部１２４０から出力されるデータ信号Ｙ１〜Ｙｍの一部は正の極性を持つ信号であり、他の一部は負の極性を持つ信号である。前記データ信号Ｙ１〜Ｙｍは第２スイッチ部１２５０に提供される。
【０１３７】
第２スイッチ部１２５０は、データラインＤＬ１〜ＤＬｍに提供されるデータ信号Ｙ１〜Ｙｍの伝達経路を制御する（Ｓ１５）。また、第１スイッチ部１２３０が第１連結状態である場合、前記第２スイッチ部１２５０も第１連結状態となる。一つのスキャン単位に対応するデータ信号Ｙ１〜Ｙｍは、データラインＤＬ１〜ＤＬｍを通じてパネル１１００に提供され、前記データ信号Ｙ１〜Ｙｍによってパネル１１００が駆動される（Ｓ１６）。
【０１３８】
一方、図２０に示したように、図１９に示した段階により、パネル１１００の一つのゲートライン（例えば第１ゲートライン）が駆動されれば（Ｓ２１）、次いで、パネル１１００の次のゲートライン（例えば第２ゲートライン）が駆動される。第２ゲートラインが駆動される前に、データラインＤＬ１〜ＤＬｍを互いに電気的に連結してチャージ・シェアリング動作が行われる。このために、バッファ部１２４０に備えられるバッファの出力端をフローティングさせる（Ｓ２２）。望ましくは、バッファ部１２４０に備えられる第１バッファ部及び第２バッファ部のあらゆるメインバッファ及びサブバッファの出力端をフローティングさせる。
【０１３９】
また、データラインＤＬ１〜ＤＬｍを互いに電気的に連結させるために、第２スイッチ部１２５０に備えられるあらゆるスイッチをターンオンさせる（Ｓ２３）。前述したように、第２スイッチ部１２５０は、ｍ個のチャネルに対応してｍ個のスイッチブロック（図示せず）を備えることができ、また図１６に示したように、いずれか一つのグループのデータラインと他の一つのグループのデータラインとが互いに電気的に絶縁されることを防止するための少数のスイッチを備えることができる。
【０１４０】
第２スイッチ部１２５０のあらゆるスイッチがターンオンされることで、データラインが互いに電気的に連結され（Ｓ２４）、互いに連結されたデータラインの間でチャージ・シェアリング動作が行われる（Ｓ２５）。前記のようなチャージ・シェアリング動作が完了すれば、第２ゲートラインを駆動するための動作が行われる（Ｓ２６）。第２ゲートラインを駆動する動作は、図１９に示した段階と同一または類似して動作でき、またゲートラインを駆動する動作は、ｎ個のゲートラインＧＬ１〜ＧＬｎに対して反復して行われる。
【０１４１】
本発明は図面に示した実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。
【産業上の利用可能性】
【０１４２】
本発明は、ディスプレイ駆動回路関連の技術分野に好適に用いられる。
【符号の説明】
【０１４３】
１０００ ディスプレイ装置
１１００ パネル
１２００，２２００，３２００，４２００，５２００ ソースドライバ
１２３０，２２３０，３２３０，４２３０，５２３０ 第１スイッチ部
１２４０，２２４０，３２４０，５２４０ バッファ部
１２４１，２２４１，３２４１，４２４１ 第１バッファ部
１２４２，２２４２，３２４２，４２４２ 第２バッファ部
１２４３ 出力ドライバ
１２４４，１２４５ イネーブル制御部
１２５０，２２５０，３２５０，４２５０，５２５０ 第２スイッチ部
１３００ ゲートドライバ
１４００ タイミングコントローラ
１５００ 電圧生成部
４２５５，４２５６ スイッチ
ＤＬ１〜ＤＬｍ データライン
ＤＬ１〜ＧＬｍ ゲートライン
Ｖ１〜Ｖｍ 階調電圧
【技術分野】
【０００１】
本発明は、ディスプレイ駆動回路及びその駆動方法に係り、さらに詳細には、極性反転駆動を行うディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法に関する。
【背景技術】
【０００２】
一般的に、ノート型パソコン及びモニタなどに広く利用されている平板表示装置として、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｅｖｉｃｅ）が代表的である。前記液晶表示装置は画像を具現するパネルを備え、前記パネルには複数のピクセルが配される。ディスプレイ駆動集積回路から提供されるデータ信号によりピクセルが駆動されることでパネルに画像が具現される。
【０００３】
ピクセルの劣化を防止するために、ピクセルの極性を反転させて駆動する極性反転駆動方式が提案されて広く利用されている。極性反転駆動方式は、フレーム単位で極性を反転させるフレーム反転方式、ライン単位で極性を反転させるライン反転方式、及びピクセル単位で極性を反転させるドット反転方式などに区別できる。
【０００４】
前記のような極性反転駆動方式を適用するための方案として、正の極性を持つデータ信号を出力するバッファと、負の極性を持つデータ信号を出力するバッファ、及び前記バッファからの出力信号をスイッチングするための複数のスイッチがディスプレイ駆動回路内に配される。また、極性反転駆動方式を適用する場合、消費電力の低減及び視認性改善のためにバッファの出力ラインの電荷を一時的に共有するチャージ・シェアリング機能が活用されており、前記チャージ・シェアリング機能のための複数のスイッチがディスプレイ駆動回路内により配される。このようなスイッチ数の増加は、ディスプレイ駆動回路のコストを上昇させ、かつダイ面積を増大させる問題を引き起こす。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】大韓民国特許公開２０１０−００３０６８８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、スイッチ数の増加によってコストが上昇し、かつダイ面積が増大する問題を改善したディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の一実施形態によるディスプレイ駆動回路は、階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【０００８】
本発明の他の実施形態によるディスプレイ駆動回路は、ｍ個のデータラインに対応して（ｍ＋ｎ）個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第２スイッチ部と、を備え、第１及び第２スイッチ部は、第１連結状態時に前記（ｍ＋ｎ）個のバッファのうち第１グループのｍ個のバッファを出力し、第２連結状態時に前記（ｍ＋ｎ）個のバッファのうち第２グループのｍ個のバッファを出力する（但し、ｎは１以上、ｍ未満の整数）。
【０００９】
本発明のさらに他の実施形態によるソースドライバは、パネルのデータラインを駆動するソースドライバにおいて、階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【００１０】
本発明のさらに他の実施形態によるディスプレイ装置は、映像をディスプレイするパネルと、前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、前記ソースドライバは、階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを備えるバッファ部と、前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備える（但し、ｎは１以上、ｍ未満の整数）。
【００１１】
本発明のさらに他の実施形態によるディスプレイ駆動回路の動作方法は、パネルを駆動するためのディスプレイ駆動回路の動作方法において、前記ディスプレイ駆動回路は、ｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部とｎ個のサブバッファを持つ第２バッファ部を備え、前記第１及び第２バッファ部を利用してデータ信号を発生させる段階と、第１スイッチ部のスイッチを選択的にスイッチングすることで、前記第１及び第２バッファ部に出力される階調電圧の伝達経路を制御する段階と、第２スイッチ部のスイッチを選択的にスイッチングすることで、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、チャージ・シェアリング動作を行うために、前記第２スイッチ部のスイッチを利用して前記ｍ個のデータラインを互いに電気的に連結させる段階と、を含む（但し、ｎは１以上、ｍ未満の整数）。
【発明の効果】
【００１２】
本発明のディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法によれば、チャージ・シェアリング動作が適用された極性反転駆動を行うことで消費電力を低減させて視認性を向上させると同時に、ディスプレイ駆動回路内に備えられるスイッチ数を低減させることでコストダウン及びダイ面積の縮小を達成する効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるディスプレイ装置の構成を示すブロック図。
【図２】図１のソースドライバの構成の一例を示すブロック図。
【図３Ａ】ドット反転方式によってパネルを駆動する一例を示す図面。
【図３Ｂ】ドット反転方式によってパネルを駆動する一例を示す図面。
【図４】図１のソース駆動回路の一具現例を詳細に示すブロック図。
【図５Ａ】図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図。
【図５Ｂ】図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図。
【図６Ａ】図４の第１及び第２スイッチ部を具現する一例を示す回路図。
【図６Ｂ】図４の第１及び第２スイッチ部を具現する一例を示す回路図。
【図７】チャージ・シェアリング動作による第２スイッチ部の連結状態を示す回路図。
【図８】バッファ部に備えられるバッファの一具現例を示す回路図。
【図９】図６Ａ及び図６Ｂ及び図７に示したソースドライバの動作タイミングを示すためのタイミング図。
【図１０Ａ】バッファの他の具現例を示すためのブロック図。
【図１０Ｂ】バッファの他の具現例を示すための回路図。
【図１１Ａ】ソースドライバを具現するためのレイアウトの一例を示すブロック図。
【図１１Ｂ】ソースドライバを具現するためのレイアウトの一例を示すブロック図。
【図１２Ａ】本発明の他の実施形態によるソースドライバの構成を示すブロック図。
【図１２Ｂ】本発明の他の実施形態によるソースドライバの構成を示すブロック図。
【図１３Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１３Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１４Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１４Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１５Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１５Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１６】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１７】図１４Ａ及び図１４Ｂないし図１６に示したソースドライバの動作タイミングを示すためのタイミング図。
【図１８Ａ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１８Ｂ】本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図。
【図１９】本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャート。
【図２０】本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャート。
【発明を実施するための形態】
【００１４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面、及び図面に記載された内容を参照せねばならない。以下、添付した図面を参照して本発明の望ましい実施形態を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１５】
図１は、本発明の一実施形態によるディスプレイ装置の構成を示すブロック図である。図１に示したように、前記ディスプレイ装置１０００は、画像を表示するパネル１１００と、パネル１１００を駆動するための駆動回路とを備える。前記駆動回路は、パネルのデータラインＤＬ１〜ＤＬｍを駆動するソースドライバ１２００、パネルのゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバ１３００、前記ドライバを制御するための各種タイミング信号ＣＯＮＴ１、ＣＯＮＴ２やデータＲＧＢＤＡＴＡを発生させるタイミングコントローラ１４００、及びディスプレイ駆動に必要な各種電圧ＶＯＮ、ＶＯＦＦ、ＡＶＤＤ、ＶＣＯＭを発生させる電圧生成部１５００を備えることができる。
【００１６】
ディスプレイ装置１０００は、各種平板ディスプレイ装置のうちいずれか一つが適用される。例えば、平板ディスプレイ装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、有機ＥＬ（Ｅｅｌｅｃｔｒｏ Ｌｕｍｉｎａｎｃｅ）表示装置、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）装置などを含むことができ、本発明の実施形態によるディスプレイ装置１０００は、これら装置のうちいずれか一つが適用される。説明の便宜上、以下では本発明を説明するに当って液晶表示装置を例として説明する。
【００１７】
パネル１１００は、複数のゲートラインＧＬ１〜ＧＬｎと、ゲートラインと交差する方向に配される複数のデータラインＤＬ１〜ＤＬｍと、ゲートライン及びデータラインが交差する領域に配列されたピクセルＰＸと、を含む。ディスプレイ装置１０００が薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）液晶ディスプレイ装置である場合、各ピクセルは、ゲートラインとデータラインとにゲート電極及びソース電極がそれぞれ連結されるＴＦＴと、ＴＦＴのドレイン電極に連結される液晶キャパシタ及びストレージキャパシタを備える（以上、図示せず）。
【００１８】
このようなピクセル構造では、ゲートラインが選択されれば、選択されたゲートラインに連結されたピクセルのＴＦＴがターンオンされ、次いで、ソースドライバ１２００により各データラインにピクセル情報を含むデータ信号が印加される。データ信号は、該当ピクセルのＴＦＴを経て液晶キャパシタとストレージキャパシタとに印加され、液晶及びストレージキャパシタが駆動されることでディスプレイ動作が行われる。
【００１９】
一方、タイミングコントローラ１４００は、外部装置から入力される外部データＩ__ＤＡＴＡ、水平同期信号Ｈ＿ＳＹＮＣ、垂直同期信号Ｖ＿ＳＹＮＣ、クロック信号ＭＣＬＫ及びデータイネーブル信号ＤＥを入力される。タイミングコントローラ１４００は、ソースドライバ１２００とのインターフェース仕様に合うようにフォーマットを変換したピクセルデータＲＧＢ ＤＡＴＡを生成し、これをソースドライバ１２００に出力する。
【００２０】
また、タイミングコントローラ１４００は、ソースドライバ１２００及びゲートドライバ１３００のタイミングを制御するための各種制御信号を発生させ、少なくとも一つの第１制御信号ＣＯＮＴ１をソースドライバ１２００に出力し、少なくとも一つの第２制御信号ＣＯＮＴ２をゲートドライバ１３００に出力する。また、電圧生成部１５００は、外部から電源電圧（ＶＤＤ）を入力され、ディスプレイ装置１０００の動作に必要な多様な電圧を生成する。例えば、ゲートオン電圧ＶＯＮ、ゲートオフ電圧ＶＯＦＦを発生させてゲートドライバ１３００に出力し、アナログ電源電圧ＡＶＤＤ、共通電圧ＶＣＯＭを発生させてソースドライバ１２００に出力する。
【００２１】
図２は、図１のソースドライバの構成の一例を示すブロック図である。図１及び図２を参照して前記ソースドライバの構成及び動作を説明すれば、次の通りである。
【００２２】
図２に示したように、ソースドライバ１２００は、ラッチ部１２１０、デコーダ部１２２０、第１スイッチ部１２３０、バッファ部１２４０及び第２スイッチ部１２５０を備える。また、ソースドライバ１２００は、第１及び第２スイッチ部１２３０、１２５０のスイッチング動作を制御するための各種スイッチング制御信号を発生させるスイッチング制御部１２６０をさらに備えることができる。
【００２３】
ソースドライバ１２００は、ｍ個のデータラインＤＬ１〜ＤＬｍに対応してｍ個のチャネルを備えることができ、パネル１１００を駆動するためのデータ信号Ｙ１〜Ｙｍを、ｍ個のチャネルを通じて出力する。前記データ信号Ｙ１〜Ｙｍは、パネル１１００の一つのゲートラインのピクセルを駆動するために提供される信号であり、ｎ個のゲートラインＧＬ１〜ＧＬｎそれぞれに対してデータ信号Ｙ１〜Ｙｍを出力することで、一つのフレームがパネル１１００に表示される。
【００２４】
ラッチ部１２１０は、パネル１１００を駆動するためのピクセルデータＤ１〜Ｄｍを受信し、これをラッチする。前記ピクセルデータＤ１〜Ｄｍは、図１のタイミングコントローラ１４００から提供されるピクセルデータＲＧＢ ＤＡＴＡでありうる。ラッチ部１２１０は、ピクセルデータＤ１〜Ｄｍを受信してこれを保存し、保存されたピクセルデータＤ１〜Ｄｍを並列にデコーダ部１２２０に出力する。
【００２５】
デコーダ部１２２０は、デジタル信号に該当する前記ピクセルデータＤ１〜Ｄｍをアナログ電圧にデコーディングする。デコーダ部１２２０は、ソースドライバ１２００のチャネル数に該当するデコーダ（図示せず）を備え、それぞれのデコーダには該当ピクセルデータと複数の階調電圧ＶＧ［１：ａ］とが提供される。それぞれのデコーダはピクセルデータをデコーディングし、デコーディング結果によって複数の階調電圧ＶＧ［１：ａ］のうちいずれか一つの階調電圧を選択して出力する。
【００２６】
例えば、それぞれのピクセルデータがｋビットからなり、複数の階調電圧ＶＧ［１：ａ］が２ｋ個の階調電圧を含む場合、それぞれのデコーダはｋビットからなるデータをデコーディングして、いずれか一つの階調電圧を選択して出力する。ソースドライバ１２００は、複数の階調電圧ＶＧ［１：ａ］を発生させるための階調電圧発生部（図示せず）を備えることができる。階調電圧発生部（図示せず）から発生した電圧を基準階調電圧ＶＧ［１：ａ］と称し、デコーダ部１２２０によってｍ個のチャネルそれぞれに対応して選択された電圧を階調電圧Ｖ１〜Ｖｍと称する。
【００２７】
デコーダ部１２２０から出力される階調電圧Ｖ１〜Ｖｍは、第１スイッチ部１２３０、バッファ部１２４０を経て第２スイッチ部１２５０に提供され、第２スイッチ部１２５０の出力は、データ信号Ｙ１〜Ｙｍとしてパネル１１００のデータラインＤＬ１〜ＤＬｍに提供される。
【００２８】
第１スイッチ部１２３０は、複数のスイッチ（図示せず）を備え、前記スイッチのスイッチング動作に基づいてバッファ部１２４０に提供される階調電圧Ｖ１〜Ｖｍの伝達経路を制御する。本発明の実施形態によれば、前記バッファ部１２４０は、ｍ個のデータラインＤＬ１〜ＤＬｍに対応してｍ個のメインバッファを備える第１バッファ部（図示せず）と、さらに配される少なくとも一つのサブバッファを備える第２バッファ部（図示せず）と、を備える。第２バッファ部（図示せず）がｎ個のサブバッファを備える場合、第１スイッチ部１２３０はｍ個の階調電圧Ｖ１〜Ｖｍを受信し、スイッチング動作に基づいて前記階調電圧Ｖ１〜Ｖｍを（ｍ＋ｎ）個のバッファのうちｍ個のバッファにそれぞれ提供できる。
【００２９】
バッファ部１２４０は階調電圧Ｖ１〜Ｖｍを受信し、これをバッファリングしてパネル１１００を駆動するためのデータ信号Ｙ１〜Ｙｍを発生させる。バッファ部１２４０は複数のバッファを備え、前述したように、ｍ個のメインバッファを備える第１バッファ部（図示せず）と、一つ以上のサブバッファを備える第２バッファ部（図示せず）とを備える。バッファ部１２４０から出力されるデータ信号Ｙ１〜Ｙｍは、第２スイッチ部１２５０に並列して提供され、第２スイッチ部１２５０は、スイッチング動作に基づいてデータラインＤＬ１〜ＤＬｍに提供されるデータ信号Ｙ１〜Ｙｍの伝達経路を制御する。すなわち、第２スイッチ部１２５０は、（ｍ＋ｎ）個のバッファとｍ個のデータラインＤＬ１〜ＤＬｍとの間のデータ信号Ｙ１〜Ｙｍの伝達経路を制御する。
【００３０】
スイッチング制御部１２６０は、外部（例えば図１のタイミングコントローラー）からの信号に応答して、前述したような各種スイッチング動作を制御するための制御信号を発生させる。スイッチング制御部１２６０で発生した制御信号は、第１及び第２スイッチ部１２３０、１２５０及びバッファ部１２４０に提供される。
【００３１】
例えば、スイッチング制御部１２６０は、極性制御信号ＰＯＬ及びクロック信号ＣＬＫ１を受信し、前記受信された極性制御信号ＰＯＬ及びクロック信号ＣＬＫ１を利用して、各種スイッチング制御信号Ｃｔｒｌ＿ＩＮ（ＩＮＢ）、Ｃｔｒｌ＿ＯＵＴ（ＯＵＴＢ）、Ｃｔｒｌ＿ＣＳ（ＣＳＢ）を発生させる。極性制御信号ＰＯＬは、パネルの極性駆動に係る周期を持つ信号であり、例えば、前記極性制御信号ＰＯＬは一つのスキャン単位に対応する周期を持つか、またはそれ以上のスキャン単位に対応する周期を持つ。または前記極性制御信号ＰＯＬは、一つのフレーム単位に対応する周期を持つことができる。
【００３２】
液晶ディスプレイ装置の場合、液晶の特性劣化防止のために極性反転方式でパネルを駆動でき、これにより、極性反転方式を適用するために前記バッファ部１２４０は、正の極性を持つ信号を発生させるバッファ（ポジティブバッファ）と、負の極性を持つ信号を発生させるバッファ（ネガティブバッファ）とを備える。ｍ個のメインバッファのうち一部は、階調電圧を受信して正の極性を持つデータ信号を発生させるポジティブバッファであり、他の一部のメインバッファは、負の極性を持つデータ信号を発生させるネガティブバッファである。また、ｎ個のサブバッファは、互いに同じ極性を持つデータ信号を発生させるバッファであり、または互いに異なる極性を持つデータ信号を発生させるバッファでもありうる。
【００３３】
図３Ａ及び図３Ｂは、ドット反転方式によってパネルを駆動する一例を示す図面である。図３Ａは、ピクセル単位で極性を反転させる一般的なドット反転方式であって、いずれか一つのゲートラインに配されたｍ個のピクセルが一つのピクセル毎に＋と−とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを駆動するために、奇数番目のデータラインに正の極性を持つデータ信号が提供され、偶数番目のデータラインに負の極性を持つデータ信号が提供される。また、二番目のゲートラインのピクセルを駆動するために、奇数番目のデータラインに負の極性を持つデータ信号が提供され、偶数番目のデータラインに正の極性を持つデータ信号が提供される。
【００３４】
一方、図３Ｂは、Ｈ２ドット反転方式でパネルを駆動する例を示す。前記のような方式の場合、図３Ｂに示したように、いずれか一つのゲートラインに配されたｍ個のピクセルが、２つのピクセル毎に＋と−とのデータ信号で交互に駆動される。例えば、最初のゲートラインのピクセルを参照すれば、第１及び第２データラインには正の極性を持つデータ信号が提供され、第３及び第４データラインには負の極性を持つデータ信号が提供される。
【００３５】
また、Ｈ２ドット反転方式の場合、図３Ｂに示したように、２つのスキャン単位別に各チャネルの極性が変動する。または、Ｈ２ドット反転方式でパネルを駆動するに当っても、それぞれのスキャン単位別に各チャネルの極性を変動させて駆動してもよい。本発明の実施形態によるディスプレイ装置１０００またはソースドライバ１２００は、前記図３Ａ及び図３Ｂに示したように、パネル１１００を極性駆動でき、それ以外にもその他の多様な方式によってパネル１１００を極性駆動できる。
【００３６】
前記のような極性反転方式を適用するために、第１バッファ部（図示せず）は、ｍ／２個のポジティブバッファとｍ／２個のネガティブバッファとを備える。また、第１バッファ部（図示せず）のバッファは、ポジティブバッファとネガティブバッファとが互いに交互に配される。データラインＤＬ１〜ＤＬｍに提供される信号の極性を変動するために、第１スイッチ部１２１０は、いずれか一つの階調電圧をポジティブバッファの入力として提供されるようにスイッチングするか、またはネガティブバッファの入力として提供されるようにスイッチングする。
【００３７】
一方、図３Ａ及び図３Ｂに示したような極性反転方式を適用する場合、それぞれのデータラインを通じて伝送されるデータ信号の極性が毎スキャン周期別（または２つのスキャン周期別）に変動する。例えば、第１ゲートラインＧＬ１の選択時に第１データラインＤＬ１に正の極性のデータ信号が提供された場合、第２ゲートラインＧＬ２の選択時には第１データラインＤＬ１に負の極性のデータ信号が提供される。
【００３８】
この場合、第２ゲートラインＧＬ２のピクセルを実際駆動する前に、正または負の電荷で充電されたデータラインＤＬ１〜ＤＬｍを、外部からの別途の駆動なしに共通電圧ＶＣＯＭ近くのレベルに到達させるために、チャージ・シェアリング動作を行える。チャージ・シェアリング動作時、ソースドライバ１２００のあらゆる出力端をフローティングさせ、追加のスイッチ（図示せず）を通じてデータラインＤＬ１〜ＤＬｍをいずれも連結させることで、データラインＤＬ１〜ＤＬｍそれぞれに充電された電荷が互いに共有される。
【００３９】
ディスプレイ装置１０００が大面積化、高解像度化を持続的に追求しており、また動画の画質向上及び３Ｄ映像をサポートすることなどを目的としてフレーム周波数を増加させているので、各種ドライバから出力される信号は高いスルー・レート（ｓｌｅｗ ｒａｔｅ）を持つ必要がある。例えば、ソースドライバ１２００は、それぞれのチャネルを通じてデータ信号Ｙ１〜Ｙｍを出力するが、前記データ信号Ｙ１〜Ｙｍのスルー・レートを増大させるために、ソースドライバ１２００の出力端のスイッチの抵抗値を低減させねばならない。
【００４０】
しかし、スイッチの抵抗値を低減させれば、スイッチのサイズが増大するので、ソースドライバ１２００やこれを備えるディスプレイ駆動回路のダイサイズを縮少するのに制約がある。特に、ソースドライバ１２００内で、実際階調電圧Ｖ１〜Ｖｍやデータ信号Ｙ１〜Ｙｍをスイッチングするためのスイッチ以外に、チャージ・シェアリング動作を行うための複数のスイッチをさらに備えねばならないが、このようなスイッチ数の増加は、ソースドライバ１２００やこれを備えるディスプレイ駆動回路のダイサイズを増大させるようになる。
【００４１】
図４は、図１のソースドライバの一具現例を詳細に示すブロック図である。図４に示したソースドライバは、液晶パネルの劣化を防止するために極性反転方式によってパネルを駆動し、また極性反転駆動及びチャージ・シェアリング動作のために必要なスイッチの数を低減させて、チャネルを通じて出力される信号の特性を向上させると共に、ダイ縮少を図る。図４のソースドライバの詳細な動作を説明すれば、次の通りである。
【００４２】
図４に示したように、ソースドライバ１２００の第１スイッチ部１２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍに対応してｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを備え、スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは、一つ以上のスイッチを備える。また、バッファ部１２４０は、第１バッファ部１２４１と第２バッファ部１２４２とを備え、第１バッファ部１２４１は、ｍ個の階調電圧Ｖ１〜Ｖｍに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、正の極性を持つデータ信号を発生させるバッファ（ポジティブバッファ）と、負の極性を持つデータ信号を発生させるバッファ（ネガティブバッファ）とが交互に配される。また、第２バッファ部１２４２は一つ以上のサブバッファを備え、図４では、一つのサブバッファが第２バッファ部１２４２に備えられる例が図示される。
【００４３】
一方、第２スイッチ部１２５０は、ｍ個のデータ信号Ｙ１〜Ｙｍに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを備え、スイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは一つ以上のスイッチを備える。第２スイッチ部１２５０は、バッファ部１２４０からデータ信号Ｙ１〜Ｙｍを受信し、前記受信されたデータ信号Ｙ１〜ＹｍをデータラインＤＬ１〜ＤＬｍを通じてパネル１１００に提供する。
【００４４】
ソースドライバ１２００のｍ個のチャネルに対応してｍ個のメインバッファが平行に配される時、左側方向に該当する位置を第１側と称し、右側方向に該当する位置を第２側と称する。また、前記ｍ個のメインバッファに対応して配される第１スイッチ部１２３０のｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを、第１ないし第ｍスイッチブロックと称することができ、第２スイッチ部１２５０のｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを、第（ｍ＋１）ないし第２ｍスイッチブロックと称することができる。
【００４５】
第２バッファ部１２４２は、第１バッファ部１２４１の第１及び第２側のうちいずれか一つに配され、例えば、図４に示したように、第２バッファ部１２４２は、正の極性を持つデータ信号を発生させる第１メインバッファに隣接して配される。また、第２バッファ部１２４２は、隣接して配される第１メインバッファと異なる極性を持つデータ信号（例えば、負の極性を持つデータ信号）を発生させるサブバッファを備える。
【００４６】
第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍは階調電圧Ｖ１〜Ｖｍを受信し、受信された階調電圧Ｖ１〜Ｖｍをバッファ部１２４０に出力する。ドット反転方式によってパネルを駆動する場合、スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは、該当階調電圧をポジティブバッファとネガティブバッファとに交互に出力する。例えば、第１スイッチブロックＳＷＩ１は、奇数番目のゲートラインの選択時に該当階調電圧Ｖ１をポジティブバッファに提供し、偶数番目のゲートラインの選択時に該当階調電圧Ｖ１をネガティブバッファに提供する。これにより、第１及び第２スイッチ部１２３０、１２５０は、スキャン単位別に第１連結状態または第２連結状態になるようにスイッチングが制御される。
【００４７】
図４の連結構造を参照すれば、ゲートラインのピクセルを第１極性タイプで駆動するために、ｍ＋１個からなる全体バッファのうち第１グループのｍ個のバッファが選択される。また、ゲートラインのピクセルを第２極性タイプで駆動するために、ｍ＋１個からなる全体バッファのうち第２グループのｍ個のバッファが選択される。例えば、第１ゲートラインの選択時に第１スイッチ部１２３０は第１連結状態となり、階調電圧Ｖ１〜Ｖｍがそれぞれ第１グループのバッファ（例えば、ｍ個のメインバッファ）に提供される。この場合、奇数番目の階調電圧Ｖ１、Ｖ３、…Ｖｍ−１はそれぞれポジティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、…Ｖｍはそれぞれネガティブバッファに提供される。
【００４８】
次いで、第２ゲートラインの選択時に第１スイッチ部１２３０は第２連結状態となり、階調電圧Ｖ１〜Ｖｍがそれぞれ第２グループのバッファ（例えば、サブバッファ１２４２及び第１ないし（ｍ−１）メインバッファＳＷＩ１〜ＳＷＩｍ−１）に提供される。この場合、奇数番目の階調電圧Ｖ１、Ｖ３、…Ｖｍ−１はそれぞれネガティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、…Ｖｍはそれぞれポジティブバッファに提供される。
【００４９】
第１ゲートラインの選択時に第２スイッチ部１２５０も第１連結状態となる。第２スイッチ部１２５０の第１連結状態時、ｍ個のメインバッファＳＷＩ１〜ＳＷＩｍからのデータ信号Ｙ１〜Ｙｍが、第２スイッチ部１２５０を通じてデータラインＤＬ１〜ＤＬｍに提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は、正の極性を持って奇数番目のデータラインＤＬ１、ＤＬ３、…ＤＬｍ−１に提供される。一方、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは、負の極性を持って偶数番目のデータラインＤＬ２、ＤＬ４、…ＤＬｍに提供される。
【００５０】
また、第２ゲートラインの選択時に第２スイッチ部１２５０は第２連結状態となり、サブバッファ１２４２及び第１ないし（ｍ−１）メインバッファＳＷＩ１〜ＳＷＩｍ−１からのデータ信号Ｙ１〜Ｙｍが、データラインＤＬ１〜ＤＬｍに提供される。この場合、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は、負の極性を持って奇数番目のデータラインＤＬ１、ＤＬ３、…ＤＬｍ−１に提供される。一方、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは、正の極性を持って偶数番目のデータラインＤＬ２、ＤＬ４、…ＤＬｍに提供される。
【００５１】
前記のような駆動方式によって、一つのフレームに該当するｎ個のゲートラインのピクセルに対する駆動が行われる。また、以後のフレームでは以前のフレームと互いに逆の極性でパネルを駆動できる。例えば、以前のフレームで第１ゲートラインは、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは負の極性を持つように駆動されたならば、以後のフレームで第１ゲートラインは、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは正の極性を持つように駆動される。
【００５２】
図４に示した第１及び第２スイッチ部１２３０、１２４０の連結特性を参照すれば、一つのポジティブバッファと一つのネガティブバッファとが互いに対をなし、それぞれのバッファ対が２つのデータラインを独立的に駆動するものではなく、いずれか一つのチャネルに対応するバッファと、前記バッファから第１側に位置するバッファとによって前記チャネルのデータラインを駆動させる。このために、第１バッファ部１２４１の第１側に一つ以上のサブバッファを備える第２バッファ部１２４２をさらに配し、前記メインバッファとサブバッファとを利用したデータ信号Ｙ１〜Ｙｍの伝達経路を形成する。
【００５３】
第１スイッチ部１２３０は、第１連結状態時に階調電圧Ｖ１〜Ｖｍそれぞれを、これに対応する第１ないし第ｍメインバッファにそれぞれ提供する。また、第１スイッチ部１２３０は、第２連結状態時に階調電圧Ｖ１〜Ｖｍそれぞれを、第１側方向に位置するメインバッファまたはサブバッファに提供する。例えば、第１階調電圧Ｖ１は、第１スイッチ部１２３０の第１連結状態によって第１メインバッファ（ポジティブバッファ）の入力として提供され、第１スイッチ部１２３０の第２連結状態によって、第１メインバッファから第１側に位置するサブバッファ（ネガティブバッファ）の入力として提供される。
【００５４】
また第３階調電圧Ｖ３は、第１スイッチ部１２３０の第１連結状態によって第３メインバッファ（ポジティブバッファ）の入力として提供され、第１スイッチ部１２３０の第２連結状態によって、前記第３メインバッファから第１側に位置する一つ以上のバッファ（ネガティブバッファ）のうちいずれか一つの入力として提供される。図４には、第３階調電圧Ｖ３が、前記第３メインバッファから第１側に隣接した第２メインバッファ（ネガティブバッファ）の入力として提供される例が図示される。
【００５５】
これを一般化すれば、第１及び第２スイッチ部１２３０、１２５０の第１連結状態によって、ｋ番目の階調電圧（ｋは、１以上ｍ以下の整数）は、これに対応するｋ番目のメインバッファの入力として提供される。また、第１及び第２スイッチ部１２３０、１２５０の第２連結状態によって、ｋ番目の階調電圧は、サブバッファ及び第１ないし第（ｋ−１）メインバッファのうちいずれか一つのバッファの入力として提供される。
【００５６】
また前記のような連結構造を、バッファを基準として説明すれば、ｋ番目のメインバッファは、これに対応するｋ番目のデータラインにデータ信号を伝達するか、または第２側に位置するいずれか一つのデータライン（例えば、第（ｋ＋１）ないし第ｍデータラインのうちいずれか一つのデータライン）にデータ信号を伝達する。このような連結構造は一方向連結特性を持つものであって、第１スイッチ部１２３０は、第１側方向への一方向連結構造によりバッファ部１２４０に連結され、バッファ部１２４０は、第２側方向への一方向連結構造により第２スイッチ部１２５０に連結される。
【００５７】
図５Ａ及び図５Ｂは、図４のソースドライバの第１及び第２スイッチ部の具体的な動作を示すブロック図である。図５Ａは、第１及び第２スイッチ部の第１連結状態を示し、図５Ｂは、第１及び第２スイッチ部の第２連結状態を示す。図１及び図５Ａ及び図５Ｂを参照して本発明のソースドライバの動作を説明すれば、次の通りである。
【００５８】
第１及び第２スイッチ部１２３０、１２５０の連結状態はスキャン単位で変更される。例えば、第１ゲートラインＧＬ１の選択時に第１及び第２スイッチ部１２３０、１２５０は第１連結状態となり、第２ゲートラインＧＬ２選択時に第１及び第２スイッチ部１２３０、１２５０は第２連結状態となる。第１連結状態時、第１スイッチ部１２３０の第１ないし第ｍスイッチブロックＳＷＩ１〜ＳＷＩｍは、階調電圧Ｖ１〜Ｖｍそれぞれを第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍにそれぞれ出力する。
【００５９】
また、第２スイッチ部１２５０の第（ｍ＋１）ないし第２ｍスイッチブロックＳＷＯ１〜ＳＷＯｍは、第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍからデータ信号Ｙ１〜Ｙｍをそれぞれ受信し、受信されたデータ信号Ｙ１〜ＹｍをそれぞれのデータラインＤＬ１〜ＤＬｍに出力する。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…は負の極性を持つ。
【００６０】
一方、第１及び第２スイッチ部１２３０、１２５０の第２連結状態時、第１スイッチ部１２３０の第１ないし第ｍスイッチブロックＳＷＩ１〜ＳＷＩｍは、階調電圧Ｖ１〜Ｖｍそれぞれをサブバッファ１２４２と第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１とにそれぞれ出力する。例えば、第１スイッチブロックＳＷＩ１は第１階調電圧Ｖ１をサブバッファ１２４２に出力し、第２スイッチブロックＳＷＩ２は第２階調電圧Ｖ２を第１メインバッファ１２４１＿１に出力する。
【００６１】
第２スイッチ部１２５０の第（ｍ＋１）ないし第２ｍスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは、サブバッファ１２４２と第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１との出力にそれぞれ連結される。サブバッファ１２４２から出力されるデータ信号Ｙ１は第（ｍ＋１）スイッチブロックＳＷＯ１を通じて第１データラインＤＬ１に提供され、第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１から出力されるデータ信号Ｙ２〜Ｙｍは、第（ｍ＋２）ないし第２ｍスイッチブロックＳＷＯ２〜ＳＷＯｍを通じて第２ないし第ｍデータラインＤＬ２〜ＤＬｍにそれぞれ提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…は正の極性を持つ。
【００６２】
図６Ａ及び図６Ｂは、図４の第１及び第２スイッチ部を具現する一例を示す回路図であり、図７は、チャージ・シェアリング動作による第２スイッチ部の連結状態を示す回路図であり、図８は、バッファ部に備えられるバッファの一実施形態を示す回路図である。また図９は、図６Ａ及び図６Ｂ及び図７に示したソースドライバの動作タイミングを示すためのタイミング図である。前記図６Ａ及び図６Ｂないし図８に示した構成を図９の波形図を参照して説明すれば、次の通りである。
【００６３】
図６Ａは、第１及び第２スイッチ部の第１連結状態を示し、図６Ｂは、第１及び第２スイッチ部の第２連結状態を示す。第１スイッチ部１２３０のそれぞれのスイッチブロックは一つ以上のスイッチを備える。例えば、図６Ａ及び図６Ｂに示したように、それぞれのスイッチブロックは２つのスイッチを備える。第１スイッチブロックＳＷＩ１は、第１スイッチＳＷＩ１＿１と第２スイッチＳＷＩ１＿２とを備える。
【００６４】
また、これと同一に、第２ないし第ｍスイッチブロックＳＷＩ２〜ＳＷＩｍそれぞれは、第１スイッチＳＷＩ２＿１、ＳＷＩ３＿１、…と第２スイッチＳＷＩ２＿２、ＳＷＩ３＿２、…とを備える。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１は、第１制御信号Ｃｔｒｌ＿ＩＮに応答してスイッチングされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２は、反転第１制御信号Ｃｔｒｌ＿ＩＮＢに応答してスイッチングされる。
【００６５】
一方、第２スイッチ部１２５０のそれぞれのスイッチブロックも一つ以上のスイッチを備える。例えば、第（ｍ＋１）スイッチブロックＳＷＯ１は、第１スイッチＳＷＯ１＿１と第２スイッチＳＷＯ１＿２とを備え、第１スイッチＳＷＯ１＿１は第１メインバッファ１２４１＿１の出力に連結され、第２スイッチＳＷＯ１＿２はサブバッファ１２４２の出力に連結される。
【００６６】
これと類似して、第（ｍ＋２）スイッチブロックＳＷＯ２の第１スイッチＳＷＯ２＿１は第２メインバッファ１２４１＿２の出力に連結され、第２スイッチＳＷＯ２＿２は第１メインバッファ１２４１＿１の出力に連結される。第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＩＯ＿１〜ＳＷＯｍ＿１は、第２制御信号Ｃｔｒｌ＿ＯＵＴに応答してスイッチングされ、第２スイッチＳＷＩＯ＿２〜ＳＷＯｍ＿２は、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢに応答してスイッチングされる。
【００６７】
図９に示したような各種制御信号がソースドライバに提供され、例えば、図１のタイミングコントローラ１４００から各種制御信号ＣＯＮＴ１がソースドライバ１２００に提供される。前記各種制御信号ＣＯＮＴ１は、図９に示した極性制御信号ＰＯＬ及び制御信号Ｃｔｒｌ＿ＩＮ、Ｃｔｒｌ＿ＩＮＢ、Ｃｔｒｌ＿ＯＵＴ、Ｃｔｒｌ＿ＯＵＴＢ、Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢを含む。極性制御信号ＰＯＬはスキャン単位で反転された値を持ち、極性制御信号ＰＯＬに基づいてクロック信号ＣＬＫ１が生成され、クロック信号ＣＬＫ１を利用して前記制御信号Ｃｔｒｌ＿ＩＮ、Ｃｔｒｌ＿ＩＮＢ、Ｃｔｒｌ＿ＯＵＴ、Ｃｔｒｌ＿ＯＵＴＢ、Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが生成できる。
【００６８】
第１スイッチ部１２３０の第１連結状態時、第１制御信号Ｃｔｒｌ＿ＩＮは第１レベル（例えば、ロジックハイ）となり、反転第１制御信号Ｃｔｒｌ＿ＩＮＢは第２レベル（例えば、ロジックロー）となる。これにより、第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１がターンオンされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２はターンオフされる。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの出力は、第１ないし第ｍメインバッファ１２４１＿１〜１２４１＿ｍの入力としてそれぞれ提供される。
【００６９】
また第２スイッチ部１２５０の第１連結状態時、第２制御信号Ｃｔｒｌ＿ＯＵＴは第１レベルとなり、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢは第２レベルとなる。これにより、第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＩＯ＿１〜ＳＷＯｍ＿１がターンオンされ、第２スイッチＳＷＯ１＿２〜ＳＷＯｍ＿２はターンオフされる。これにより、ｍ個のメインバッファ１２４１＿１〜１２４１＿ｍの出力は、データ信号Ｙ１〜ＹｍとしてデータラインＤＬ１〜ＤＬｍに提供される。
【００７０】
一方、第１スイッチ部１２３０の第２連結状態時、第１制御信号Ｃｔｒｌ＿ＩＮは第２レベルとなり、反転第１制御信号Ｃｔｒｌ＿ＩＮＢは第１レベルとなる。前記第１制御信号Ｃｔｒｌ＿ＩＮ及び反転第１制御信号Ｃｔｒｌ＿ＩＮＢに応答して、第１スイッチ部１２３０のスイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれの第１スイッチＳＷＩ１＿１〜ＳＷＩｍ＿１がターンオフされ、第２スイッチＳＷＩ１＿２〜ＳＷＩｍ＿２はターンオンされる。これにより、階調電圧Ｖ１〜Ｖｍが前記第１スイッチ部１２３０を通じて、サブバッファ１２４２及び第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１の入力としてそれぞれ提供される。
【００７１】
また、第２スイッチ部１２５０の第２連結状態時、第２制御信号ＯＵＴは第２レベルとなり、反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢは第１レベルとなる。第２スイッチ部１２５０のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれの第１スイッチＳＷＯ１＿１〜ＳＷＯｍ＿１はターンオフされ、第２スイッチＳＷＯ１＿２〜ＳＷＯｍ＿２がターンオンされる。これにより、サブバッファ１２４２及び第１ないし第（ｍ−１）メインバッファ１２４１＿１〜１２４１＿ｍ−１の出力が、データ信号Ｙ１〜ＹｍとしてデータラインＤＬ１〜ＤＬｍに提供される。
【００７２】
一方、選択されたゲートラインの駆動後に次のゲートラインを駆動する前にデータラインＤＬ１〜ＤＬｍを共通電圧ＶＣＯＭ近くのレベルにするためのチャージ・シェアリング動作が行われる。図９に示したように、前記チャージ・シェアリング動作中に第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢはいずれも第１レベルである。これにより、図７に示したように、第２スイッチ部１２５０は第３連結状態となり、前記第３連結状態時に第２スイッチ部１２５０に備えられるあらゆるスイッチがターンオンされる。
【００７３】
チャージ・シェアリング動作中にデータラインＤＬ１〜ＤＬｍがいずれも電気的に連結され、互いに連結されたデータラインＤＬ１〜ＤＬｍそれぞれに保存された電荷が互いに共有される。すなわち、正の電荷が保存されたデータラインと負の電荷が保存されたデータラインとの電荷が互いに共有されるので、チャージ・シェアリング動作後にデータラインＤＬ１〜ＤＬｍそれぞれは共通電圧ＶＣＯＭ近くのレベルとなる。
【００７４】
第２スイッチ部１２５０が一方向連結構造のスイッチを備えるので、前記スイッチをいずれもターンオンさせることで、あらゆるデータラインＤＬ１〜ＤＬｍを電気的に連結させうる。これにより、前記チャージ・シェアリング動作のための別途のスイッチをさらに備えることなくチャージ・シェアリングを行える。
【００７５】
一方、データラインＤＬ１〜ＤＬｍのチャージ・シェアリング動作のために、チャージ・シェアリング動作区間中にデータラインＤＬ１〜ＤＬｍをフローティング状態に維持する必要がある。チャージ・シェアリング動作時、データラインＤＬ１〜ＤＬｍにバッファ部１２４０の出力が伝えられることを遮断するために、本発明の実施形態によるソースドライバ１２００のバッファ部１２４０に備えられるバッファそれぞれは、出力を制御する手段をその内部に備える。
【００７６】
図８は、バッファの一実施形態を示す回路図である。説明の便宜上、いずれか一つのバッファ（例えば、第１メインバッファ）の具現例が図８に示されたが、バッファ部１２４０に備えられる他のメインバッファやサブバッファも、図８に示した回路と同一に具現される。
【００７７】
バッファ１２４１＿１は階調電圧Ｖ１、Ｖ１Ｂを受信し、これをバッファリングしてデータ信号Ｙ１を発生させる。バッファ１２４１＿１の入力信号として差動信号が受信される構成と、前記受信された差動信号に応答して単一出力信号Ｙ１を発生させる構成が例示されており、内部入力ＰＵ、ＰＤは、バッファ１２４１＿１内で前記階調電圧Ｖ１、Ｖ１Ｂを処理した結果信号でありうる。バッファ１２４１＿１は、出力ドライバ１２４３とイネーブル制御部１２４４、１２４５とを備える。
【００７８】
出力ドライバ１２４３は、プールアップ用ＰＭＯＳトランジスタとプルダウン用ＮＭＯＳトランジスタとを備え、前記イネーブル制御部１２４４、１２４５は、それぞれ出力ドライバ１２４３のＰＭＯＳトランジスタとＮＭＯＳトランジスタとの動作を制御できる。出力ドライバ１２４３は前記内部入力ＰＵ、ＰＤを受信し、これによる出力信号としてデータ信号Ｙ１を発生させる。
【００７９】
イネーブル制御部１２４４、１２４５は、イネーブル制御信号Ｃｔｒｌ＿ＣＳＢ、Ｃｔｒｌ＿ＣＳに応答して出力ドライバ１２４３の動作を制御する。図９に示したように、チャージ・シェアリング区間時にバッファ部をディセーブルさせるためのイネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが活性化され、前述したように、前記イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢが活性化される区間中に、前記第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第２制御信号Ｃｔｒｌ＿ＯＵＴＢはいずれもロジックハイ値である。
【００８０】
バッファ１２４１＿１がイネーブルされる場合、内部入力ＰＵ、ＰＤが出力ドライバ１２４３に備えられるトランジスタに提供され、バッファ１２４１＿１は、前記内部入力ＰＵ、ＰＤに応答してデータ信号Ｙ１を出力する。一方、前記イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢによってバッファ１２４１＿１がディスエーブルされる場合、内部入力ＰＵ、ＰＤが出力ドライバ１２４３に提供されることが遮断され、また出力ドライバ１２４３のトランジスタのゲート端に所定の電圧が印加されるようにすることで、前記トランジスタをターンオフさせる。
【００８１】
これにより、バッファ１２４１＿１の出力端はフローティング状態になる。図８ではアナログ方式のバッファ１２４１＿１が図示され、バッファ１２４１＿１のイネーブル／ディスエーブルを制御するために、イネーブル制御部１２４４、１２４５がアナログスイッチを備える例が図示されたが、本発明の実施形態はこれに限定されるものではない。例えば、バッファ１２４１＿１がデジタル方式のバッファで具現され、またバッファ１２４１＿１のイネーブル／ディスエーブルを制御するために、イネーブル制御部１２４４、１２４５がデジタル制御信号に応答してそのスイッチングが制御されるデジタルスイッチを備えてもよい。
【００８２】
一方、データラインＤＬ１〜ＤＬｍの極性と関連して、図９に示した第１及び第２データ信号Ｙ１、Ｙ２を参照までに説明すれば、次の通りである。第１及び第２データ信号Ｙ１、Ｙ２は、それぞれ第１及び第２データラインＤＬ１、ＤＬ２を通じて伝えられる。第１ゲートラインの選択時、正の極性を持つ第１データ信号Ｙ１が第１データラインＤＬ１に提供され、負の極性を持つ第２データ信号Ｙ２が第２データラインＤＬ２に提供される。
【００８３】
次いで、チャージ・シェアリング動作により、第１及び第２データラインＤＬ１、ＤＬ２は共通電圧ＶＣＯＭ近くのレベルを持つ。第２ゲートラインの選択時、負の極性を持つ第１データ信号Ｙ１が第１データラインＤＬ１に提供され、正の極性を持つ第２データ信号Ｙ２が第２データラインＤＬ２に提供される。前記のような動作は、パネルの全体ゲートラインに対して反復的に行われる。
【００８４】
図１０Ａ及び図１０Ｂは、バッファの他の具現例を示すブロック図及び回路図である。図１０Ａは、バッファ部１２４０のバッファのイネーブル／ディスエーブルがバイアス電圧ＶＢ［１：ａ］により制御される例を示し、図１０Ｂは、図１０Ａのいずれか一つのバッファを回路的に具現する例を示す。説明の便宜上、図１０Ａには、第１及び第２メインバッファ１２４１＿１、１２４１＿２のみ示し、図１０Ｂには、第１メインバッファ１２４１＿１の具現例を示した。
【００８５】
図１０Ａに示したように、バッファ部１２４０に備えられるそれぞれのバッファは、バイアス電圧生成部１２７０からのバイアス電圧ＶＢ［１：ｂ］によりイネーブル／ディスエーブルが制御される。バッファ部１２４０の正常動作時、バッファ部１２４０のそれぞれのバッファは、バイアス電圧ＶＢ［１：ｂ］によりバイアスされて正常動作する。一方、チャージ・シェアリング動作時、バッファ部１２４０のそれぞれのバッファは、バイアス電圧ＶＢ［１：ｂ］によりディスエーブルされてその出力が遮断される。
【００８６】
チャージ・シェアリング動作時にバイアス電圧ＶＢ［１：ｂ］を利用してバッファ部１２４０をディセーブルさせるために、前記バイアス電圧生成部１２７０は、イネーブル制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢに応答してバイアス電圧ＶＢ［１：ｂ］を生成できる。また、前記バイアス電圧生成部１２７０はソースドライバ１２００に備えられ、またはソースドライバ１２００外部に配されてもよい。また、バッファ部１２４０のそれぞれのバッファは、その構造によって複数のバイアス電圧（例えば、図１０Ａに示したように、ｂ個のバイアス電圧）を受信する。生成された複数のバイアス電圧ＶＢ［１：ｂ］は、バッファ部１２４０のそれぞれのバッファに共通して提供される。
【００８７】
一方、図１０Ｂに示したように、それぞれのバッファ（例えば、第１メインバッファ１２４１＿１）は、出力ドライバ１２４３及びバイアス回路１２４６を備える。バイアス回路１２４６は、複数のバイアス電圧ＶＢ［１：ｂ］のうち一部（例えば、バイアス電圧ＶＢ［ｘ］、ＶＢ［ｙ］）に応答して動作する。前記バイアス回路１２４６の一部のノードは、出力ドライバ１２４３に提供される内部入力ＰＵ、ＰＤに連結される。チャージ・シェアリング動作時、前記バイアス電圧ＶＢ［ｘ］、ＶＢ［ｙ］に応答して内部入力ＰＵ、ＰＤがそれぞれ電源電圧と接地電圧レベルに変動し、変動した内部入力ＰＵ、ＰＤによって出力ドライバ１２４３の出力が遮断される。
【００８８】
図８、図１０Ａ及び図１０Ｂによれば、ディセーブル手段を備えるに当ってそれぞれのバッファのサイズの増大を最小化できる。すなわち、第２スイッチ部１２５０は、相対的に大きい面積を持つスイッチを備えることでデータラインに対する駆動力を向上させねばならない一方、それぞれのバッファ内部に備えられるイネーブル制御部は、相対的に小さな面積のトランジスタを利用して具現される。
【００８９】
また、図１０Ａ及び図１０Ｂに示したバッファによれば、追加のイネーブル制御部を備えずにバイアス電圧によってバッファのイネーブル／ディセーブルを制御するので、バッファのサイズの増大を防止できる。すなわち、本発明の実施形態によれば、バッファ部１２４０のサイズを増大させず、またはサイズの増大を最小化し、チャージ・シェアリング動作時にデータラインを互いに電気的に連結するための追加的なスイッチが不要となるので、ソースドライバ１２００全体のサイズが低減される。
【００９０】
図１１Ａ及び図１１Ｂは、ソースドライバを具現するためのレイアウトの一例を示すブロック図である。図１１Ａに示したように、前記ソースドライバ１２００は、複数に区分できる駆動ブロックと、それぞれの駆動ブロックにバイアス電圧を提供するバイアス電圧発生部とを備える。また、それぞれの駆動ブロックは、ラッチ部、デコーダ部、第１及び第２スイッチ部及びバッファ部を備える。
【００９１】
図１１Ｂは、本発明の実施形態によってソースドライバのサイズが低減した一例を示すレイアウトのブロック図である。図１１Ｂは、図１１Ａのソースドライバの一部（Ａ）を詳細に示したブロック図であって、従来の場合、バッファ部の出力をデータラインに伝達するためのスイッチＳＷＯ１＿１、ＳＷＯ２＿１、ＳＷＯ１＿２、ＳＷＯ２＿２以外にも、チャージ・シェアリング動作時にあらゆるデータラインを互いに電気的に連結するための追加のスイッチＳＷＣＳ１、ＳＷＣＳ２がソースドライバにさらに備えられた。
【００９２】
一方、図１１Ｂに示したように、本発明の実施形態によるソースドライバでは、第２スイッチ部ＳＷＯ１＿１、ＳＷＯ２＿１、ＳＷＯ１＿２、ＳＷＯ２＿２が、データラインを伝達するためのスイッチング動作、及びあらゆるデータラインを互いに電気的に連結するためのスイッチング動作を行う。また、従来の場合とは異なって追加のスイッチは不要である。
【００９３】
図１２Ａ及び図１２Ｂは、本発明の他の実施形態によるソースドライバの構成を示すブロック図である。図１２Ａ及び図１２Ｂでは、説明の便宜上、ソースドライバに備えられる第１及び第２スイッチ部とバッファ部のみ図示される。
【００９４】
図１２Ａ及び図１２Ｂに示したように、前記ソースドライバ２２００は、第１スイッチ部２２３０、バッファ部２２４０及び第２スイッチ部２２５０を備える。第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれ受信するｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを含む。スイッチブロックＳＷＩ１〜ＳＷＩｍそれぞれは一つ以上のスイッチ（図示せず）を備え、前記スイッチのスイッチング動作に基づいて階調電圧Ｖ１〜Ｖｍをバッファ部２２４０に提供する。
【００９５】
バッファ部２２４０は、第１バッファ部２２４１及び第２バッファ部２２４２を備える。第１バッファ部２２４１は、ｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、正の極性を持つデータ信号を発生させるポジティブバッファと、負の極性を持つデータ信号を発生させるネガティブバッファとを備える。また、第２バッファ部２２４２は一つ以上のサブバッファを備え、図１２Ａ及び図１２Ｂでは、その一例として互いに同じ極性を持つ信号を出力する２つのサブバッファが第２バッファ部２２４２に備えられる例が図示される。
【００９６】
また、前記第２バッファ部２２４２は第１バッファ部２２４１の第１側に配され、例えば、前記第２バッファ部２２４２は第１メインバッファ２２４１＿１に隣接して配される。また、第２バッファ部２２４２のサブバッファは、前記第１メインバッファ２２４１＿１と互いに異なる極性を持つ信号を発生させるバッファでありうる。例えば、第１メインバッファ２２４１＿１がポジティブバッファである場合、前記サブバッファはネガティブバッファが利用される。
【００９７】
第２スイッチ部２２５０は、バッファ部２２４０の出力と連結されてバッファ部２２４０からデータ信号Ｙ１〜Ｙｍを受信する。第２スイッチ部２２５０は、ｍ個のデータ信号Ｙ１〜Ｙｍに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを含み、ｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍそれぞれは、バッファ部２２４０に備えられる複数のバッファ（例えば、ｍ＋２個のバッファ）のうちｍ個のバッファにそれぞれ連結される。図１２Ａ及び図１２Ｂは、パネルをドット反転方式で駆動する例を示すが、図１２Ａは、第１及び第２スイッチ部の第１連結状態を示し、図１２Ｂは、第１及び第２スイッチ部の第２連結状態を示す。
【００９８】
図１２Ａに示したように、第１及び第２スイッチ部の第１連結状態時、第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれｍ個のメインバッファに提供する。また、第２スイッチ部２２５０はｍ個のメインバッファの出力と連結され、前記ｍ個のメインバッファからのデータ信号Ｙ１〜Ｙｍを受信し、これをデータラインＤＬ１〜ＤＬｍに出力する。ｍ個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配されて構成されるので、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは負の極性を持つ。
【００９９】
一方、図１２Ｂに示したように、第１及び第２スイッチ部の第２連結状態時、第１スイッチ部２２３０は、ｍ個の階調電圧Ｖ１〜Ｖｍをそれぞれ２個のサブバッファ及びｍ−２個のメインバッファに提供する。また、第２スイッチ部２２５０は、前記２個のサブバッファ及びｍ−２個のメインバッファの出力と連結され、前記サブバッファ及びメインバッファからデータ信号Ｙ１〜Ｙｍを受信し、これをデータラインＤＬ１〜ＤＬｍに出力する。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、…Ｙｍ−１は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、…Ｙｍは正の極性を持つ。
【０１００】
図１２Ａ及び図１２Ｂの連結構造によれば、第１及び第２スイッチ部２２３０、２２５０の第１連結状態によって、ｋ番目の階調電圧はｋ番目チャネルに対応する第ｋメインバッファの入力として提供される。また、第１及び第２スイッチ部２２３０、２２５０の第２連結状態によって、ｋ番目の階調電圧は、第ｋメインバッファから第１側に位置するバッファの入力として提供される。例えば、第２連結状態時、ｋ番目の階調電圧は、（ｋ−２）番目チャネルに対応する第（ｋ−２）メインバッファの入力として提供される。また、第１及び第２階調電圧Ｖ１、Ｖ２は、それぞれ第１及び第２サブバッファの入力として提供される。
【０１０１】
図１３Ａ及び図１３Ｂは、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。図１３Ａ及び図１３Ｂでは、説明の便宜上、ソースドライバに備えられる第１及び第２スイッチ部とバッファ部のみ図示される。
【０１０２】
図１３Ａ及び図１３Ｂに示したように、前記ソースドライバ３２００は、第１スイッチ部３２３０、バッファ部３２４０及び第２スイッチ部３２５０を備える。第１スイッチ部３２３０は、ソースドライバ３２００のｍ個のチャネルに対応してｍ個のスイッチブロックＳＷＩ１〜ＳＷＩｍを含む。また、バッファ部３２４０は第１バッファ部３２４１及び第２バッファ部３２４２を備え、第１バッファ部３２４１は、ｍ個のチャネルに対応してｍ個のメインバッファを備える。前記ｍ個のメインバッファは、ポジティブバッファとネガティブバッファとが交互に配される。
【０１０３】
また、第２バッファ部３２４２は２個のサブバッファを備え、一つのサブバッファはポジティブバッファであり、他の一つのサブバッファはネガティブバッファである。また、第２スイッチ部３２５０は、ｍ個のチャネルに対応してｍ個のスイッチブロックＳＷＯ１〜ＳＷＯｍを含む。図１３Ａ及び図１３Ｂは、パネルをＨ２ドット反転方式で駆動する例を示すが、図１３Ａは、第１及び第２スイッチ部の第１連結状態を示し、図１３Ｂは、第１及び第２スイッチ部の第２連結状態を示す。
【０１０４】
第１及び第２スイッチ部３２３０、３２５０の第１連結状態時、第１スイッチ部３２３０の一部のスイッチブロックは階調電圧を受信し、これをそれぞれ対応するメインバッファの入力として提供する。また、他の一部のスイッチブロックは階調電圧を受信し、受信された階調電圧を、これに対応するメインバッファから第１側に位置するメインバッファまたはサブバッファの入力に提供する。
【０１０５】
例えば、第１スイッチ部３２３０の第１ないし第４スイッチブロックＳＷＩ１〜ＳＷＩ４を参照すれば、第１及び第４スイッチブロックＳＷＩ１、ＳＷＩ４は、階調電圧Ｖ１、Ｖ４をこれに対応する第１及び第４メインバッファにそれぞれ出力し、第２スイッチブロックＳＷＩ２は、階調電圧Ｖ２を第２バッファ部３２４２の第１サブバッファ（ポジティブバッファ）に出力する。また第３スイッチブロックＳＷＩ３は、階調電圧Ｖ３を第２バッファ部３２４２の第２サブバッファ（ネガティブバッファ）に出力する。
【０１０６】
また、第１及び第４メインバッファの出力は、第２スイッチ部３２５０の第１及び第４スイッチブロックＳＷＯ１、ＳＷＯ４を通じて第１及び第４データラインＤＬ１、ＤＬ４に提供され、また第１及び第２サブバッファの出力は、第２スイッチ部３２５０の第２及び第３スイッチブロックＳＷＯ２、ＳＷＯ３を通じて第２及び第３データラインＤＬ２、ＤＬ３に提供される。これにより、第１及び第２データ信号Ｙ１、Ｙ２は正の極性を持ち、第３及び第４データ信号Ｙ３、Ｙ４は負の極性を持つ。前記のような連結関係は残りのスイッチブロックにも同一に適用され、これにより、パネルのピクセルがＨ２ドット反転駆動方式により駆動される。
【０１０７】
一方、第１及び第２スイッチ部の第２連結状態時、第１スイッチ部３２３０の第２及び第３スイッチブロックＳＷＩ２、ＳＷＩ３は階調電圧Ｖ２、Ｖ３を受信し、これをそれぞれ対応する第２及び第３メインバッファにそれぞれ出力する。また、第１スイッチブロックＳＷＩ１は、階調電圧Ｖ１を第２バッファ部３２４２の第２サブバッファ（ネガティブバッファ）に出力し、また第４スイッチブロックＳＷＩ４は、階調電圧Ｖ４を第１メインバッファ（ポジティブバッファ）に出力する。
【０１０８】
また、第２及び第３メインバッファの出力は、第２スイッチ部３２５０の第２及び第３スイッチブロックＳＷＯ２、ＳＷＯ３を通じて第２及び第３データラインＤＬ２、ＤＬ３に提供され、第２サブバッファ及び第１メインバッファの出力は、第１及び第４スイッチブロックＳＷＯ１、ＳＷＯ４を通じて第１及び第４データラインＤＬ１、ＤＬ４に提供される。これにより、第１及び第２データ信号Ｙ１、Ｙ２は負の極性を持ち、第３及び第４データ信号Ｙ３、Ｙ４は正の極性を持つ。
【０１０９】
図１３Ａ及び図１３Ｂの連結構造によれば、第１及び第２スイッチ部３２３０、３２５０の連結状態によって、ｋ番目の階調電圧はｋ番目チャネルに対応する第ｋメインバッファの入力として提供されるか、または前記第ｋメインバッファから第１側に位置するバッファの入力として提供される。例えば、第４階調電圧Ｖ４は、第１及び第２スイッチ部３２３０、３２５０の第１連結状態によって、これに対応する第４メインバッファ（ネガティブバッファ）に提供され、第１及び第２スイッチ部３２３０、３２５０の第２連結状態によって、前記第４メインバッファから第１側に位置するポジティブバッファ（第１サブバッファ）に提供される。
【０１１０】
一方、第３階調電圧Ｖ３は、第１及び第２スイッチ部３２３０、３２５０の第２連結状態によって、これに対応する第３メインバッファ（ネガティブバッファ）に提供され、第１及び第２スイッチ部３２３０、３２５０の第１連結状態によって、前記第３メインバッファから第１側に位置するネガティブバッファ（第２サブバッファ）に提供される。
【０１１１】
図１４Ａ及び図１４Ｂないし図１６は、本発明のさらに他の実施形態によるソースドライバの構成を示すブロック図である。前記実施形態によれば、ソースドライバ４２００がパネルを、ドット反転及びＨ２ドット反転方式でいずれも駆動できる。図１４Ａ及び図１４Ｂは、パネルをドット反転方式で駆動するための第１及び第２スイッチ部の連結構造を示し、図１５Ａ及び図１５Ｂは、パネルをＨ２ドット反転方式で駆動するための第１及び第２スイッチ部の連結構造を示し、図１６は、チャージ・シェアリング動作時の第２スイッチ部の連結構造を示す。説明の便宜上、ソースドライバが８個のチャネルを持つ場合を例として説明する。
【０１１２】
図１４Ａは、第１及び第２スイッチ部の第１連結状態を示す。第１スイッチ部４２３０の第１連結状態によって、第１ないし第８階調電圧Ｖ１〜Ｖ８がそれぞれ第１バッファ部４２４１の第１ないし第８メインバッファに提供される。また、第２スイッチ部４２５０の第１連結状態によって、第１ないし第８メインバッファからのデータ信号Ｙ１〜Ｙ８がパネル（図示せず）に提供される。奇数番目のデータ信号Ｙ１、Ｙ３、Ｙ５、Ｙ７は正の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、Ｙ６、Ｙ８は負の極性を持つ。
【０１１３】
一方、図１４Ｂに示したように、第１スイッチ部４２３０の第２連結状態によって、奇数番目の階調電圧Ｖ１、Ｖ３、Ｖ５、Ｖ７はそれぞれネガティブバッファに提供され、偶数番目の階調電圧Ｖ２、Ｖ４、Ｖ６、Ｖ８はそれぞれポジティブバッファに提供される。このために、第１ないし第８階調電圧Ｖ１〜Ｖ８それぞれは、これに対応するメインバッファから第１側に位置するメインバッファまたはサブバッファに提供される。
【０１１４】
例えば、第１及び第３階調電圧Ｖ１、Ｖ３は、それぞれ第１及び第２サブバッファに提供され、第５及び第７階調電圧Ｖ５、Ｖ７は、それぞれ負の極性の信号を出力する第２及び第４メインバッファに提供される。一方、偶数番目の階調電圧Ｖ２、Ｖ４、Ｖ６、Ｖ８は、それぞれ正の極性の信号を出力する第１、第３、第５、第７メインバッファにそれぞれ提供される。これにより、奇数番目のデータ信号Ｙ１、Ｙ３、Ｙ５、Ｙ７は負の極性を持ち、偶数番目のデータ信号Ｙ２、Ｙ４、Ｙ６、Ｙ８は正の極性を持つ。
【０１１５】
一方、パネルをドット反転及びＨ２ドット反転方式でいずれも駆動するためのスイッチ連結構造の場合、第２スイッチ部４２５０に備えられるｍ個のスイッチブロックがいずれもターンオンされても、一部のデータラインと他の一部のデータラインとが互いに連結されない場合がありうる。例えば、図１４Ａ及び図１４Ｂに示したように、第２スイッチ部４２５０のｍ個のスイッチブロックがいずれもターンオンされる場合、第１、第２、第５及び第６データラインが互いに電気的に連結され、また第３、第４、第７及び第８データラインが互いに電気的に連結される。
【０１１６】
これにより、あらゆるデータラインを互いに電気的に連結するために、第２スイッチ部４２５０は、ｍ個のスイッチブロック以外にチャージ・シェアリングのための一つ以上の追加のスイッチ４２５５、４２５６をさらに備える。前記追加のスイッチ４２５５、４２５６は、データ信号Ｙ１〜Ｙ８の伝達時にはターンオフ状態を維持し、チャージ・シェアリング区間中にターンオンされる。前記追加のスイッチ４２５５、４２５６は、図９に示した制御信号Ｃｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢに応答してスイッチングされる。
【０１１７】
ソースドライバ４２００が複数のチャネルを備えるとしても、チャージ・シェアリングのためにさらに備えられるスイッチの数を一つまたは２つに制限できるので、チャネル数の増加によってチャージ・シェアリングのためのスイッチが比例して増加することを防止できる。
【０１１８】
図１５Ａ及び図１５Ｂに示したソース駆動回路の動作を、図１７のタイミング図を参照して説明すれば、次の通りである。前述したように、図１５Ａ及び図１５Ｂのソース駆動回路は、パネルをＨ２ドット反転方式で駆動する。また、図１５Ａ及び図１５Ｂのソース駆動回路は、図３Ｂに示したように、２つのスキャン単位毎に各チャネルの極性を反転させることを例として説明する。極性制御信号ＰＯＬは、２つのスキャン単位ごとにそのレベルが反転され、クロック信号ＣＬＫ１は、極性制御信号ＰＯＬの２倍の周波数を持つ。
【０１１９】
第１制御信号Ｃｔｒｌ＿ＩＮが第１レベル、反転第１制御信号Ｃｔｒｌ＿ＩＮＢが第２レベルになることで、第１スイッチ部４２３０は第１連結状態となる。また、第２制御信号Ｃｔｒｌ＿ＯＵＴが第１レベル、反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢが第２レベルになることで、第２スイッチ部４２５０は第１連結状態となる。第１及び第２スイッチ部４２３０、４２５０の第１連結状態時、第２及び第３階調電圧Ｖ２、Ｖ３と第６及び第７階調電圧Ｖ６、Ｖ７とはネガティブバッファに提供される一方、残りの階調電圧Ｖ１、Ｖ４、Ｖ５、Ｖ８はポジティブバッファに提供される。
【０１２０】
例えば、第１及び第２階調電圧Ｖ１、Ｖ２は、これに対応する第１及び第２メインバッファに提供され、第５及び第６階調電圧Ｖ５、Ｖ６は、これに対応する第５及び第６メインバッファに提供される。一方、第３及び第７階調電圧Ｖ３、Ｖ７は、それぞれ第１側に配されたネガティブバッファ（例えば、第２サブバッファ、第４メインバッファ）に提供され、第４及び第８階調電圧Ｖ４、Ｖ８は、それぞれ第１側に配されたポジティブバッファ（例えば、第３メインバッファ、第７メインバッファ）に提供される。これにより、第２、第３、第６及び第７データ信号Ｙ２、Ｙ３、Ｙ６、Ｙ７は負の極性を持つ一方、残りのデータ信号Ｖ１、Ｖ４、Ｖ５、Ｖ８は正の極性を持つ。
【０１２１】
次いで、第１制御信号Ｃｔｒｌ＿ＩＮが第２レベル、反転第１制御信号Ｃｔｒｌ＿ＩＮＢが第１レベルになることで、第１スイッチ部４２３０は第２連結状態となる。また、第２制御信号Ｃｔｒｌ＿ＯＵＴが第２レベル、反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢが第１レベルになることで、第２スイッチ部４２５０は第２連結状態となる。第１及び第２スイッチ部４２３０、４２５０の第２連結状態時、第２及び第３階調電圧Ｖ２、Ｖ３と第６及び第７階調電圧Ｖ６、Ｖ７とはポジティブバッファに提供され、残りの階調電圧Ｖ１、Ｖ４、Ｖ５、Ｖ８はネガティブバッファに提供される。
【０１２２】
例えば、第３及び第４階調電圧Ｖ３、Ｖ４は、これに対応する第３及び第４メインバッファに提供され、第７及び第８階調電圧Ｖ７、Ｖ８は、これに対応する第７及び第８メインバッファに提供される。一方、第１及び第５階調電圧Ｖ１、Ｖ５は、それぞれ第１側に配されたネガティブバッファ（例えば、第１サブバッファ、第２メインバッファ）に提供され、第２及び第６階調電圧Ｖ２、Ｖ６は、それぞれ第１側に配されたポジティブバッファ（例えば、第１メインバッファ、第５メインバッファ）に提供される。これにより、第２、第３、第６及び第７データ信号Ｙ２、Ｙ３、Ｙ６、Ｙ７は正の極性を持つ一方、残りのデータ信号Ｖ１、Ｖ４、Ｖ５、Ｖ８は負の極性を持つ。
【０１２３】
図１５Ａ及び図１５Ｂでは、２つのスキャン単位別にチャネルの極性が変動し、これにより、極性制御信号ＰＯＬは２つのスキャン単位ごとにそのレベルが反転される例を図示したが、図１７に示した信号の波形を調節して各スキャン単位別にチャネルの極性を変動できるということは明らかである。
【０１２４】
図１６は、データライン間のチャージ・シェアリングを行うためのソースドライバ４２００の動作を示す回路図である。図１６のチャージ・シェアリング動作は、ソースドライバ４２００がパネルを、ドット反転方式、またはＨ２ドット反転方式のうちいかなる方式で駆動しても、同じ方式によって動作できる。チャージ・シェアリング動作時、第２制御信号Ｃｔｒｌ＿ＯＵＴ及び反転第１制御信号Ｃｔｒｌ＿ＯＵＴＢがいずれも第１レベルを持ち、またイネーブル制御信号Ｃｔｒｌ＿ＣＳが活性化される。
【０１２５】
これにより、第２スイッチ部４２５０が第３連結状態を持ち、第２スイッチ部４２５０のあらゆるスイッチがターンオンされて、データラインが電気的に互いに連結される。また、チャージ・シェアリング動作時、イネーブル制御信号Ｃｔｒｌ＿ＣＳが活性化され、バッファ部４２４０内のあらゆるバッファがディセーブル状態になる。
【０１２６】
図１８Ａ及び図１８Ｂは、本発明のさらに他の実施形態によるソースドライバ５２００の構成を示すブロック図である。図１８Ａ及び図１８Ｂでは、２つのバッファが一つの対をなして互いに入出力を共有する構造が図示され、チャージ・シェアリング動作のためにさらに備えられるスイッチの数を低減させる実施形態が図示される。
【０１２７】
図１８Ａは、ドット反転方式によってパネルを駆動する一例を示す。説明の便宜上、図１８Ａには、第１及び第２スイッチ部５２３０、５２５０のいずれか一つの連結状態のみ図示される。
【０１２８】
図１８Ａに示したように、バッファ部５２４０には、２つのバッファが一つの対をなすように配される。また一つのポジティブバッファと一つのネガティブバッファとが対をなして互いに入出力を共有する。一つのバッファ対は一つのデータライン対を駆動する。例えば、第１及び第２スイッチ部５２３０、５２５０の第１連結状態時、第１階調電圧Ｖ１は第１メインバッファに提供され、第２階調電圧Ｖ２は第２メインバッファに提供される。また、第１及び第２スイッチ部５２３０、５２５０の第２連結状態時、第１階調電圧Ｖ１は第２メインバッファに提供され、第２階調電圧Ｖ２は第１メインバッファに提供される。
【０１２９】
チャージ・シェアリング動作時、全てのデータラインを電気的に連結し、前記データラインをフローティング状態に維持しなければならない。このために、バッファの出力に連結するスイッチをいずれもターンオフさせ、一つのデータライン対の２つのデータラインを互いに連結するためのスイッチがさらに備えられねばならず、またデータライン対間の電気的連結のためのスイッチがさらに備えられねばならない。
【０１３０】
一方、図１８Ａに示した実施形態によれば、バッファ部５２４０に備えられるバッファを、図８や図１０Ａ及び図１０Ｂに示したバッファと同一または類似に具現して、前記バッファ部５２４０に備えられるバッファそれぞれが、その出力端をフローティングさせるためのイネーブル制御部（図示せず）を備えるようにする。
【０１３１】
チャージ・シェアリング区間時にイネーブル制御信号（図９または図１７のＣｔｒｌ＿ＣＳ、Ｃｔｒｌ＿ＣＳＢ）に応答してバッファ部５２４０の出力端をフローティングさせ、第２スイッチ部５２５０に備えられるあらゆるスイッチをターンオンさせることでチャージ・シェアリング動作を行える。この場合、データライン対を互いに連結するための一部のスイッチのみ第２スイッチ部５２５０にさらに備えられ、一つのデータライン対の２つのデータラインを互いに連結するためのスイッチをさらに備える必要がない。
【０１３２】
図１８Ｂは、チャージ・シェアリングのためのソースドライバ５２００の動作を示し、前記チャージ・シェアリング動作は、第２スイッチ部５２５０に備えられるあらゆるスイッチをターンオンさせ、バッファ部５２４０に備えられるバッファの出力端をいずれもフローティングさせることで行われる。
【０１３３】
図１９及び図２０は、本発明の一実施形態によるディスプレイ駆動回路の動作方法を示すフローチャートである。前記の図１９及び図２０に示した動作方法を説明するに当って、図１及び図２に示したディスプレイ装置及びソースドライバを参照して説明すれば、次の通りである。
【０１３４】
ソースドライバ１２００は、デジタル信号であるピクセルデータを受信する（Ｓ１１）。それぞれのピクセルデータは一つ以上のビットからなる。ソースドライバ１２００に備えられるデコーダ部１２２０はピクセルデータをデコーディングし、ソースドライバ１２００のｍ個のチャネルそれぞれに対応する階調電圧Ｖ１〜Ｖｍを発生させる（Ｓ１２）。
【０１３５】
第１スイッチ部１２３０は階調電圧Ｖ１〜Ｖｍを受信し、これをスイッチングしてバッファ部１２４０に出力する（Ｓ１３）。バッファ部１２４０は第１及び第２バッファ部（図示せず）を備え、第１バッファ部は、前記ｍ個のチャネルに対応してｍ個のメインバッファを備え、第２バッファ部は一つ以上のサブバッファ（例えば、ｎ個のサブバッファ）を備える。第１スイッチ部１２３０は、スキャン単位別にその連結状態が変更され、例えば、奇数番目のゲートラインの選択時に第１スイッチ部１２３０は第１連結状態となり、偶数番目のゲートラインの選択時に第１スイッチ部１２３０は第２連結状態となる。前記連結状態によって、第１スイッチ部１２３０は、バッファ部１２４０に提供される階調電圧Ｖ１〜Ｖｍの伝達経路を制御する。
【０１３６】
バッファ部１２４０は、受信された階調電圧Ｖ１〜Ｖｍをバッファリングしてデータ信号Ｙ１〜Ｙｍを発生させる（Ｓ１４）。バッファ部１２４０は、複数のポジティブバッファと複数のネガティブバッファとを備え、前記階調電圧Ｖ１〜Ｖｍの一部はポジティブバッファの入力として提供され、他の一部はネガティブバッファの入力として提供される。これにより、バッファ部１２４０から出力されるデータ信号Ｙ１〜Ｙｍの一部は正の極性を持つ信号であり、他の一部は負の極性を持つ信号である。前記データ信号Ｙ１〜Ｙｍは第２スイッチ部１２５０に提供される。
【０１３７】
第２スイッチ部１２５０は、データラインＤＬ１〜ＤＬｍに提供されるデータ信号Ｙ１〜Ｙｍの伝達経路を制御する（Ｓ１５）。また、第１スイッチ部１２３０が第１連結状態である場合、前記第２スイッチ部１２５０も第１連結状態となる。一つのスキャン単位に対応するデータ信号Ｙ１〜Ｙｍは、データラインＤＬ１〜ＤＬｍを通じてパネル１１００に提供され、前記データ信号Ｙ１〜Ｙｍによってパネル１１００が駆動される（Ｓ１６）。
【０１３８】
一方、図２０に示したように、図１９に示した段階により、パネル１１００の一つのゲートライン（例えば第１ゲートライン）が駆動されれば（Ｓ２１）、次いで、パネル１１００の次のゲートライン（例えば第２ゲートライン）が駆動される。第２ゲートラインが駆動される前に、データラインＤＬ１〜ＤＬｍを互いに電気的に連結してチャージ・シェアリング動作が行われる。このために、バッファ部１２４０に備えられるバッファの出力端をフローティングさせる（Ｓ２２）。望ましくは、バッファ部１２４０に備えられる第１バッファ部及び第２バッファ部のあらゆるメインバッファ及びサブバッファの出力端をフローティングさせる。
【０１３９】
また、データラインＤＬ１〜ＤＬｍを互いに電気的に連結させるために、第２スイッチ部１２５０に備えられるあらゆるスイッチをターンオンさせる（Ｓ２３）。前述したように、第２スイッチ部１２５０は、ｍ個のチャネルに対応してｍ個のスイッチブロック（図示せず）を備えることができ、また図１６に示したように、いずれか一つのグループのデータラインと他の一つのグループのデータラインとが互いに電気的に絶縁されることを防止するための少数のスイッチを備えることができる。
【０１４０】
第２スイッチ部１２５０のあらゆるスイッチがターンオンされることで、データラインが互いに電気的に連結され（Ｓ２４）、互いに連結されたデータラインの間でチャージ・シェアリング動作が行われる（Ｓ２５）。前記のようなチャージ・シェアリング動作が完了すれば、第２ゲートラインを駆動するための動作が行われる（Ｓ２６）。第２ゲートラインを駆動する動作は、図１９に示した段階と同一または類似して動作でき、またゲートラインを駆動する動作は、ｎ個のゲートラインＧＬ１〜ＧＬｎに対して反復して行われる。
【０１４１】
本発明は図面に示した実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。
【産業上の利用可能性】
【０１４２】
本発明は、ディスプレイ駆動回路関連の技術分野に好適に用いられる。
【符号の説明】
【０１４３】
１０００ ディスプレイ装置
１１００ パネル
１２００，２２００，３２００，４２００，５２００ ソースドライバ
１２３０，２２３０，３２３０，４２３０，５２３０ 第１スイッチ部
１２４０，２２４０，３２４０，５２４０ バッファ部
１２４１，２２４１，３２４１，４２４１ 第１バッファ部
１２４２，２２４２，３２４２，４２４２ 第２バッファ部
１２４３ 出力ドライバ
１２４４，１２４５ イネーブル制御部
１２５０，２２５０，３２５０，４２５０，５２５０ 第２スイッチ部
１３００ ゲートドライバ
１４００ タイミングコントローラ
１５００ 電圧生成部
４２５５，４２５６ スイッチ
ＤＬ１〜ＤＬｍ データライン
ＤＬ１〜ＧＬｍ ゲートライン
Ｖ１〜Ｖｍ 階調電圧
【特許請求の範囲】
【請求項１】
階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるディスプレイ駆動回路（但し、ｎは１以上、ｍ未満の整数）。
【請求項２】
前記ｍ個のメインバッファ及びｎ個のサブバッファそれぞれは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルさせるイネーブル制御部と、を備えることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項３】
前記チャージ・シェアリングの動作時、前記ｍ個のメインバッファ及びｎ個のサブバッファはディセーブルされることを特徴とする請求項２に記載のディスプレイ駆動回路。
【請求項４】
前記第１及び第２スイッチ部の第１連結状態によって、前記ｍ個のメインバッファからのデータ信号が第１データラインに提供され、前記第１及び第２スイッチ部の第２連結状態によって、前記ｎ個のサブバッファからのデータ信号が前記第１データラインに提供される請求項１に記載のディスプレイ駆動回路。
【請求項５】
前記第１バッファ部のｍ個のメインバッファは、前記ｍ個のデータラインに対応して平行に配され、前記第２バッファ部は、前記第１バッファ部の第１側に配されることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項６】
前記第１スイッチ部の連結状態によって、第ｋ階調電圧はこれに対応するｋ番目のメインバッファの入力として提供されるか、または前記ｋ番目のメインバッファから前記第１側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項５に記載のディスプレイ駆動回路（但し、ｋは１以上、ｍ以下の整数）。
【請求項７】
前記第２スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージ・シェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項８】
ｍ個のデータラインに対応して（ｍ＋ｎ）個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第２スイッチ部と、を備え、
第１及び第２スイッチ部は、第１連結状態時に前記（ｍ＋ｎ）個のバッファのうち第１グループのｍ個のバッファを出力し、第２連結状態時に前記（ｍ＋ｎ）個のバッファのうち第２グループのｍ個のバッファを出力するディスプレイ駆動回路（但し、ｎは１以上、ｍ未満の整数）。
【請求項９】
前記第２スイッチ部は、前記データ信号の伝達経路を制御する複数の第１スイッチを備え、チャージ・シェアリング動作時に前記第１スイッチがいずれもターンオンされることを特徴とする請求項８に記載のディスプレイ駆動回路。
【請求項１０】
前記第２スイッチ部は、前記データラインを電気的に連結するための第２スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記第２スイッチがターンオフされて、前記チャージ・シェアリング動作中に前記第２スイッチがターンオンされることを特徴とする請求項９に記載のディスプレイ駆動回路。
【請求項１１】
前記（ｍ＋ｎ）個のバッファのうち少なくとも一つは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項９に記載のディスプレイ駆動回路。
【請求項１２】
前記チャージ・シェアリング動作時、前記イネーブル制御部は該当バッファをディセーブルさせることを特徴とする請求項１１に記載のディスプレイ駆動回路。
【請求項１３】
前記パネルの奇数番目のゲートライン駆動時に前記第１グループのｍ個のバッファが選択され、前記パネルの偶数番目のゲートライン駆動時に前記第２グループのｍ個のバッファが選択されることを特徴とする請求項８に記載のディスプレイ駆動回路。
【請求項１４】
パネルのデータラインを駆動するソースドライバにおいて、
階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるソースドライバ（但し、ｎは１以上、ｍ未満の整数）。
【請求項１５】
前記ｍ個のメインバッファ及びｎ個のサブバッファそれぞれは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項１４に記載のソースドライバ。
【請求項１６】
前記チャージ・シェアリング動作時、前記ｍ個のメインバッファ及びｎ個のサブバッファはディセーブルされることを特徴とする請求項１５に記載のソースドライバ。
【請求項１７】
前記第１バッファ部のｍ個のメインバッファは、前記ｍ個のデータラインに対応して平行に配され、前記第２バッファ部は、前記第１バッファ部の第１側に配されることを特徴とする請求項１４に記載のソースドライバ。
【請求項１８】
前記第１スイッチ部の連結状態によって、第ｋ階調電圧はこれに対応するｋ番目のメインバッファの入力として提供されるか、または前記ｋ番目のメインバッファから前記第１側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項１７に記載のソースドライバ（但し、ｋは１以上、ｍ以下の整数）。
【請求項１９】
第１及び第２スイッチ部の第１連結状態時、前記ｍ個のメインバッファ及びｎ個のサブバッファから選択された第１グループのｍ個のバッファの出力が前記ｍ個のデータラインに出力され、
第１及び第２スイッチ部の第２連結状態時、前記ｍ個のメインバッファ及びｎ個のサブバッファから選択された第２グループのｍ個のバッファの出力が前記ｍ個のデータラインに出力される請求項１４に記載のソースドライバ（但し、ｎは１以上、ｍ未満の整数）。
【請求項２０】
前記第２スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージ・シェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項１４に記載のソースドライバ。
【請求項２１】
映像をディスプレイするパネルと、
前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、
前記ソースドライバは、
階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを備えるバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるディスプレイ装置（但し、ｎは１以上、ｍ未満の整数）。
【請求項２２】
パネルを駆動するためのディスプレイ駆動回路の動作方法において、
前記ディスプレイ駆動回路は、ｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部とｎ個のサブバッファを持つ第２バッファ部を備え、
前記第１及び第２バッファ部を利用してデータ信号を発生させる段階と、
第１スイッチ部のスイッチを選択的にスイッチングすることで、前記第１及び第２バッファ部に出力される階調電圧の伝達経路を制御する段階と、
第２スイッチ部のスイッチを選択的にスイッチングすることで、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、
チャージ・シェアリング動作を行うために、前記第２スイッチ部のスイッチを利用して前記ｍ個のデータラインを互いに電気的に連結する段階と、を含むディスプレイ駆動回路の動作方法（但し、ｎは１以上、ｍ未満の整数）。
【請求項１】
階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるディスプレイ駆動回路（但し、ｎは１以上、ｍ未満の整数）。
【請求項２】
前記ｍ個のメインバッファ及びｎ個のサブバッファそれぞれは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルさせるイネーブル制御部と、を備えることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項３】
前記チャージ・シェアリングの動作時、前記ｍ個のメインバッファ及びｎ個のサブバッファはディセーブルされることを特徴とする請求項２に記載のディスプレイ駆動回路。
【請求項４】
前記第１及び第２スイッチ部の第１連結状態によって、前記ｍ個のメインバッファからのデータ信号が第１データラインに提供され、前記第１及び第２スイッチ部の第２連結状態によって、前記ｎ個のサブバッファからのデータ信号が前記第１データラインに提供される請求項１に記載のディスプレイ駆動回路。
【請求項５】
前記第１バッファ部のｍ個のメインバッファは、前記ｍ個のデータラインに対応して平行に配され、前記第２バッファ部は、前記第１バッファ部の第１側に配されることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項６】
前記第１スイッチ部の連結状態によって、第ｋ階調電圧はこれに対応するｋ番目のメインバッファの入力として提供されるか、または前記ｋ番目のメインバッファから前記第１側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項５に記載のディスプレイ駆動回路（但し、ｋは１以上、ｍ以下の整数）。
【請求項７】
前記第２スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージ・シェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項１に記載のディスプレイ駆動回路。
【請求項８】
ｍ個のデータラインに対応して（ｍ＋ｎ）個のバッファを備え、階調電圧を受信してパネルを駆動するためのデータ信号を発生させるバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記パネルのデータラインに出力される前記データ信号の伝達経路を制御する第２スイッチ部と、を備え、
第１及び第２スイッチ部は、第１連結状態時に前記（ｍ＋ｎ）個のバッファのうち第１グループのｍ個のバッファを出力し、第２連結状態時に前記（ｍ＋ｎ）個のバッファのうち第２グループのｍ個のバッファを出力するディスプレイ駆動回路（但し、ｎは１以上、ｍ未満の整数）。
【請求項９】
前記第２スイッチ部は、前記データ信号の伝達経路を制御する複数の第１スイッチを備え、チャージ・シェアリング動作時に前記第１スイッチがいずれもターンオンされることを特徴とする請求項８に記載のディスプレイ駆動回路。
【請求項１０】
前記第２スイッチ部は、前記データラインを電気的に連結するための第２スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記第２スイッチがターンオフされて、前記チャージ・シェアリング動作中に前記第２スイッチがターンオンされることを特徴とする請求項９に記載のディスプレイ駆動回路。
【請求項１１】
前記（ｍ＋ｎ）個のバッファのうち少なくとも一つは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項９に記載のディスプレイ駆動回路。
【請求項１２】
前記チャージ・シェアリング動作時、前記イネーブル制御部は該当バッファをディセーブルさせることを特徴とする請求項１１に記載のディスプレイ駆動回路。
【請求項１３】
前記パネルの奇数番目のゲートライン駆動時に前記第１グループのｍ個のバッファが選択され、前記パネルの偶数番目のゲートライン駆動時に前記第２グループのｍ個のバッファが選択されることを特徴とする請求項８に記載のディスプレイ駆動回路。
【請求項１４】
パネルのデータラインを駆動するソースドライバにおいて、
階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるソースドライバ（但し、ｎは１以上、ｍ未満の整数）。
【請求項１５】
前記ｍ個のメインバッファ及びｎ個のサブバッファそれぞれは、
前記データ信号を発生させる出力ドライバと、
第１制御信号に応答して該当バッファを選択的にイネーブルするイネーブル制御部と、を備えることを特徴とする請求項１４に記載のソースドライバ。
【請求項１６】
前記チャージ・シェアリング動作時、前記ｍ個のメインバッファ及びｎ個のサブバッファはディセーブルされることを特徴とする請求項１５に記載のソースドライバ。
【請求項１７】
前記第１バッファ部のｍ個のメインバッファは、前記ｍ個のデータラインに対応して平行に配され、前記第２バッファ部は、前記第１バッファ部の第１側に配されることを特徴とする請求項１４に記載のソースドライバ。
【請求項１８】
前記第１スイッチ部の連結状態によって、第ｋ階調電圧はこれに対応するｋ番目のメインバッファの入力として提供されるか、または前記ｋ番目のメインバッファから前記第１側に位置するサブバッファ及びメインバッファのうちいずれか一つの入力として提供されることを特徴とする請求項１７に記載のソースドライバ（但し、ｋは１以上、ｍ以下の整数）。
【請求項１９】
第１及び第２スイッチ部の第１連結状態時、前記ｍ個のメインバッファ及びｎ個のサブバッファから選択された第１グループのｍ個のバッファの出力が前記ｍ個のデータラインに出力され、
第１及び第２スイッチ部の第２連結状態時、前記ｍ個のメインバッファ及びｎ個のサブバッファから選択された第２グループのｍ個のバッファの出力が前記ｍ個のデータラインに出力される請求項１４に記載のソースドライバ（但し、ｎは１以上、ｍ未満の整数）。
【請求項２０】
前記第２スイッチ部は、前記データラインを電気的に連結するための少なくとも一つの追加スイッチをさらに備え、
前記データ信号を前記データラインに出力する間に前記追加スイッチがターンオフされ、前記チャージ・シェアリング動作中に前記追加スイッチがターンオンされることを特徴とする請求項１４に記載のソースドライバ。
【請求項２１】
映像をディスプレイするパネルと、
前記パネルを駆動し、前記パネルのデータラインを駆動するソースドライバを含む駆動回路と、を備え、
前記ソースドライバは、
階調電圧を受信してデータ信号を出力し、前記パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを備えるバッファ部と、
前記バッファ部に出力される前記階調電圧の伝達経路を制御する第１スイッチ部と、
前記データラインに出力される前記データ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に前記複数のスイッチがターンオンされる第２スイッチ部と、を備えるディスプレイ装置（但し、ｎは１以上、ｍ未満の整数）。
【請求項２２】
パネルを駆動するためのディスプレイ駆動回路の動作方法において、
前記ディスプレイ駆動回路は、ｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部とｎ個のサブバッファを持つ第２バッファ部を備え、
前記第１及び第２バッファ部を利用してデータ信号を発生させる段階と、
第１スイッチ部のスイッチを選択的にスイッチングすることで、前記第１及び第２バッファ部に出力される階調電圧の伝達経路を制御する段階と、
第２スイッチ部のスイッチを選択的にスイッチングすることで、前記ｍ個のデータラインに出力される前記データ信号の伝達経路を制御する段階と、
チャージ・シェアリング動作を行うために、前記第２スイッチ部のスイッチを利用して前記ｍ個のデータラインを互いに電気的に連結する段階と、を含むディスプレイ駆動回路の動作方法（但し、ｎは１以上、ｍ未満の整数）。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【公開番号】特開２０１２−１４１６０９（Ｐ２０１２−１４１６０９Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１１−２８００６３（Ｐ２０１１−２８００６３）
【出願日】平成２３年１２月２１日（２０１１．１２．２１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２３年１２月２１日（２０１１．１２．２１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]