データ処理回路とデータ処理装置
【課題】 良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生できるようにする。
【解決手段】 ｎ×ｍ−１（ｎ≧２，ｍ≧２である整数）ビットデータの内の（ｎ−１）ビットデータを一列に並べて１シンボルに含め、そのシンボルをｍ個作成し、そのｍ個のシンボルをｍ列に並べて｛（ｎ−１）×ｍ｝ビットデータをｎ行ｍ列のマトリクス内の上位に配置し、ｎ×ｍ−１ビットデータの内の残りの（ｍ−１）ビットデータをｍビットデータに変換して一行に並べてｎ行ｍ列のマトリクス内の下位に配置する。
【解決手段】 ｎ×ｍ−１（ｎ≧２，ｍ≧２である整数）ビットデータの内の（ｎ−１）ビットデータを一列に並べて１シンボルに含め、そのシンボルをｍ個作成し、そのｍ個のシンボルをｍ列に並べて｛（ｎ−１）×ｍ｝ビットデータをｎ行ｍ列のマトリクス内の上位に配置し、ｎ×ｍ−１ビットデータの内の残りの（ｍ−１）ビットデータをｍビットデータに変換して一行に並べてｎ行ｍ列のマトリクス内の下位に配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光ディスク，光磁気ディスク，磁気ディスク，磁気テープ等の情報記録媒体に多値信号を記録再生する際、あるいは無線や有線の伝送路を経由して多値信号を送受信する情報記憶装置や通信装置等に搭載するデータ処理回路と、情報記憶装置や通信装置等のデータ処理装置とに関する。
【背景技術】
【０００２】
従来、記録媒体からの多値情報再生信号の信号処理において、隣接データの符号間干渉を除去する等化処理（波形等化）を行って良好なアイ開口を得てデータを検出する光学的情報記録再生方法及び装置（例えば、特許文献１参照）があった。
【特許文献１】特開平８−１２４１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、通常、情報記録再生においては、上述した従来の技術のように波形等化等の信号処理を行って良好なアイ開口を得るのが前提であるが、記録密度が更に高くなると符号間干渉が大きくなり、波形等化にも限界があり、良好なアイ開口が得られなくなって、その結果再生時にデータを正しく検出できなくなるという問題があった。
この発明は上記の課題を解決するためになされたものであり、良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生できるようにすることを目的とする。
【課題を解決するための手段】
【０００４】
この発明は上記の目的を達成するため、次のデータ処理回路とデータ処理装置を提供する。
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００５】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、上記パラレルデータ中の上記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、その変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、上記ｎ×ｍ−１ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００６】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、そのシフトレジスタ回路の出力データの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、上記シフトレジスタ回路の出力データ中の上記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、その変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、上記ｎ個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、上記ｎ×ｍ−１ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００７】
ｎビット（ｎ≧２である整数）を１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された上記誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【０００８】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−１）×ｍ｝ビットデータを１セット内のｍシンボルの上位（ｎ−１）ビットに配置する手段と、（ｍ−１）ビットデータをｍビットに変換する手段と、その手段によって変換したｍビットデータを１セット内のｍシンボルの下位１ビットに配置して１セット内の各シンボル値を偶数又は奇数に設定する手段と、上記シンボルを多値信号として情報記録媒体に記録あるいは伝送路へ送信する手段と、ｎビットデータを１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号値を出力する手段と、その手段によって出力された上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【０００９】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、その信号データ値に近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１０】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットを入力し、その内の１ビットを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、上記パラレルデータ中の上記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、その変換回路の出力を入力し、その内のｋビットを出力する１個のセレクタ回路と、上記（ｎ×ｍ−１）ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１１】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、そのシフトレジスタ回路の出力データの異なるｍビットを入力し、その内の１ビットデータを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、上記シフトレジスタ回路の出力データ中の上記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、その変換回路の出力を入力し、その内のｋビットデータを出力する１個のセレクタ回路と、上記（ｎ−ｋ）個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、上記（ｎ×ｍ−１）ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１２】
ｎ（ｎ≧２である整数）ビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力してその信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【００１３】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−ｋ）×ｍ｝（ｋ≧１かつｎ＞ｋである整数）ビットデータを１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する手段と、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する手段と、その手段によって変換した（ｍ×ｋ）ビットデータを１セット内のｍシンボルの下位ｋビットに配置する手段と、上記シンボルを多値信号として情報記録媒体に記録或いは伝送路へ送信する手段と、ｎビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【発明の効果】
【００１４】
この発明のデータ処理回路とデータ処理装置によれば、良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生することができる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
まず、この発明の一実施形態と参考技術を適用する多値信号の条件について説明する。
図１５は、波形等化を行った後の多値データの分布の一例を示す図である。
ここでは、多値データとして４値（０〜３）の場合を示した。
以降の説明において、１個の多値データ（複数ビットデータ）を「シンボル」と呼び、そのシンボルの取り得る値（０〜３等）を「シンボル値」と呼ぶ。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録，再生，又は伝送路に送受信する時のアナログ信号を指し、多値信号をＡ／Ｄ（アナログ／デジタル）変換したデジタルデータを「信号データ」と呼ぶことにする。
【００１６】
上述した従来技術（例えば、特開平８−１２４１６７号公報の図６参照）のように、多値データについて良好なアイ開口が得られている場合は、信号データ値は、図１５の（ａ）に示すような分布になり、単純にしきい値ａによるデータ検出を行っても誤り率は低い。
一方、記録密度が高くなると、図１５の（ｂ）に示すようにしきい値ａにおいて分布が重なり、データ検出時の誤り率が高くなる。
これは、多値信号の分布が隣接するシンボル値とのみ重なる場合に適応できる。
例えば、単純なしきい値ａによるデータ検出を行った時に、シンボル値「１」のデータは「０」又は「２」に誤るのみであり、「３」に誤ることはないような分布になる場合である。
つまり、１シンボルの多値データが偶数か奇数かが限定されれば、一義的にシンボル値を決定できる場合である。
【００１７】
次に、この発明の参考技術のデータ処理方法について説明する。
図１は、この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
１シンボルをｎ（ｎ≧２である整数）ビットデータとし、ｍ（ｍ≧２である整数）個のシンボルを１セットとして、多値データを複数シンボル（Ｓ１〜Ｓｍ）単位で扱う。
この場合、１シンボルは２のｎ乗通りのシンボル値をとる。ＭＳＢは最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を、ＬＳＢは最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）をそれぞれ示す。
【００１８】
以下に、任意の２値データを多値データに変換する処理方法を説明する。
まず、｛（ｎ−１）×ｍ｝ビットの２値データを、１セット内のｍシンボルの上位（ｎ−１）ビットに配置する。
さらに、（ｍ−１）ビットの２値データを、ｍビットの２値データに変換し、各シンボルのＬＳＢに配置する。
このようにして、｛（ｎ−１）×ｍ｝＋（ｍ−１）＝（ｎ×ｍ−１）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに変換する。
ここで、単純に（ｎ×ｍ）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに配置すると、各シンボルはランダムなシンボル値になる。
【００１９】
しかし、（ｍ−１）ビットの２値データをｍビットの２値データに変換し、各シンボルのＬＳＢに配置することにより、シンボルのＬＳＢが「０」であればそのシンボル値を偶数に、「１」であれば奇数にそれぞれ各シンボル値を限定することができる。
したがって、各シンボル値がランダムに変化する場合に比べて、変化の度合いを１／２に制限することができる。
これにより、多値データを検出（判定）する時の判定候補を１／２に絞れるので、誤り率を低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットをｍビットに変換し、多値データのＬＳＢに設定して偶数と奇数になる場合数を制限しているので、多値判定を行う時に判定候補数を１／２に絞ることができ、判定時の誤りを低減することができる。
【００２０】
次に、この発明の他の参考技術のデータ処理方法について説明する。
すなわち、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法を示す。
図２は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図２では、一例としてｍ＝３の場合の変換処理方法を説明する。
２ビットデータの右側に「０」を付加する場合、図２の（１）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「０１０」「１００」「１１０」の３ビットデータになる。
また、２ビットデータの中央に「０」を付加する場合、図２の（２）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「００１」「１００」「１０１」の３ビットデータになる。
【００２１】
さらに、２ビットデータの左側に「０」を付加する場合、図２の（３）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「００１」「０１０」「０１１」の３ビットデータになる。
さらにまた、２ビットデータの左側に「１」を付加する場合、図２の（４）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「１００」「１０１」「１１０」「１１１」の３ビットデータになる。
この他にも、右側に「１」を、中央に「１」を付加する方法等もある。
上記のような変換処理方法であれば、テーブルを作成することが無く、容易に変換を行える。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので実現が容易である。
【００２２】
次に、この発明の参考技術のデータ処理方法について説明する。
すなわち、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法の他の例を示す。
図３と図４は、それぞれこの発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図３には、ｍ＝３の場合の別の変換処理方法を示しており、変換後の３ビットのデータパターンが、他のパターンと２ビット異なる様に変換した例である。
このように、８通りのうちの４通りを選択するので、図３の（１）と（２）の２種類のデータパターンを作成できる。
図４には、ｍ＝４の場合の変換処理方法を示しており、変換後の４ビットのデータパターンが、他のパターンと２ビット以上異なる様に変換した例である。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００２３】
次に、他の参考技術のデータ処理方法について説明する。
まず、このデータ処理方法では、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法を１種類に限定せずに、セット毎に２種類を使い分ける。
例えば、図３と図４にそれぞれ示した変換テーブルの（１）と（２）を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は（１）を、Ｐ＝１の場合は（２）をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００２４】
こうして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすい。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
【００２５】
次に、また他の参考技術のデータ処理方法では、上記ｎ×ｍ−１ビットデータ毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするｎ×ｍ−１ビットデータ毎に２種類のテーブルのうちのいずれか一方を選択する。
このように、数値系列Ｐの生成方法が簡単なので、実現が容易になる。
このデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
【００２６】
次に、さらに他の参考技術のデータ処理方法では、２種類の変換テーブルを選択する方法として、上述のように固定した数値系列Ｐを使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐ（ｉ）を次の論理演算式の結果に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
このデータ処理方法は、上記数値系列Ｐをデータとの論理演算結果で次のセットと相関付けているので、多値データ判定時に対象とするセットだけでなくその後の複数のセットを加味した多値判定が行えるので、誤りをより低減することができる。
【００２７】
しかしながら、上述の対象とするセットでの多値判定結果が誤っていると、次のセット以降にも誤りが伝播するので、他の参考技術のデータ処理方法では、数値系列Ｐを所定の個数ｋ個（ｋ≧１である整数）で終了させて再び初期値から繰返すようにする。
このデータ処理方法は、上記数値系列Ｐを所定の個数で繰返すようにしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
【００２８】
次に、この発明の他の参考技術のデータ処理方法について説明する。
すなわち、任意の２値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、Ａ／Ｄ変換したデジタルデータから多値判定を行う処理方法を説明する。
図５は、この発明の他の参考技術のデータ処理方法の説明に供する線図である。
ここでは、１シンボルを２ビットの多値データとし、シンボル値は０〜３をとり、４シンボルを１セットとしている。
その説明を簡単にするために、Ａ／Ｄ変換の量子化ビット数は４ビットとし、信号データ値の変化範囲は０〜１５（１０進）とする。さらに、シンボル値「０」「１」「２」「３」に対応する理想的な信号データ値はそれぞれ「２」「６」「１０」「１４」とする。
【００２９】
図６は、入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
入力シンボルの信号データ値が「０」「１」又は「１４」「１５」の時の判定候補が「０」又は「３」に限定されているが、これを「０」「１」又は「２」「３」としてもよい。
このデータ処理の適用条件が、多値信号の分布が隣接するシンボル値とのみ重なる場合であるため、１個の入力シンボルの判定候補は最も近い偶数と奇数のシンボル値のみである。
次に、図４の（１）の変換テーブルのみを使用した場合の、１セット単位の多値判定方法を説明する。
図５に示すように、１セット内の入力された４シンボル（Ｓ１〜Ｓ４）の信号データ値が、各々「８」「３」「１３」「７」であるとする。
図６に示した一覧表に基づく判定候補及び図４の（１）の変換テーブルのビットパターンから、シンボル値系列として考えられる８通りを次の表１の左側の欄「判定候補のシンボル値系列」に示す。
【００３０】
【表１】
【００３１】
また、各シンボル値系列に対応する理想的な信号データ値系列を同表１の中央欄「理想的な信号データ値系列」に示す。さらに、この理想的な信号データ値系列と入力シンボルの信号データ値系列（８−３−１３−７）との誤差の合計値を同表１の右側欄「入力シンボルの信号データ値との誤差の合計値」に示す。
この誤差の合計値の計算時に、ここでは、理想的な信号データ値と入力シンボルの信号データ値との差の絶対値を求めてから４シンボル分を加算したが、差の２乗を加算するようにしてもよい。
その結果、誤差の合計値が最も小さい判定候補（２−０−３−１）を、このセット内の多値判定結果とする。
【００３２】
このようにして、セット内の誤差が最も小さくなる判定結果を採用することによって判定結果の信頼性が向上する。
特に、シンボルＳ１（信号データ値：８）は、シンボル値「１」と「２」の中央値であるため、単純に１シンボルのみで判定するのは困難であるが、この多値判定方法によれば、信頼性の高い判定結果が得られる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットデータをｍビットデータに変換し、多値データのＬＳＢに設定して、偶数と奇数になる場合数を制限しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に１シンボルを単体で判定する時よりも信頼性の高い判定ができる。
【００３３】
次にこの発明の他の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図４の（１）に示した変換テーブルを使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
【００３４】
次に、この発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記処理のように図４の（１）に示した変換テーブルを使用せず、図２で示したように「０」又は「１」を付加する変換処理方法を使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので、多値判定のデータ処理がより簡素化でき、多値判定のデータ処理の実現が容易である。
【００３５】
次にこの発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上述のように１種類の変換テーブルを使用するのではなく、セット毎に２種類のテーブルを選択して使用する。
例えば、２種類の変換テーブルの一方を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は第１のテーブルを、Ｐ＝１の場合は第２のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００３６】
こうして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすい。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
【００３７】
次に、この発明の他の参考技術のデータ処理方法では、上記ｎ×ｍ−１ビットデータ毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするｎ×ｍ−１ビットデータ毎に２種類のテーブルのうちのいずれか一方を選択する。
このように、数値系列Ｐの生成方法が簡単なので、実現が容易になる。
この発明の請求項７に係わるデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、多値判定時の選択方法が容易になる。
【００３８】
次に、この発明の他の参考技術のデータ処理方法について説明する。
まず、このデータ処理方法では、上記２種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを次の論理演算式の結果に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
こうして、多値データの判定時に、対象とするセットだけではなく、その後の複数のセットを加味した多値判定が行え、誤りを低減できる。
【００３９】
次に、上記Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢである場合の実施例を説明する。
ここでは、１シンボルを２ビットの多値データとし、シンボル値は０〜３をとり、４シンボル（Ｓ１〜Ｓ４）を１セットとする。
Ａ／Ｄ変換の量子化ビット数は５ビットとし、信号データ値の変化範囲は０〜３１（１０進）とする。
さらに、シンボル値「０」「１」「２」「３」に対応する理想的な信号データ値は、「４」「１２」「２０」「２８」とする。
【００４０】
図７は、入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
入力シンボルの信号データ値が「０〜３」又は「２８〜３１」の時の判定候補が「０」又は「３」に限定されているが、これを「０」「１」又は「２」「３」としてもよい。
さらに、Ｐ＝０の場合は図４の（１）に示した変換テーブルを、Ｐ＝１の場合は図４の（２）に示した変換テーブルを選択する。
第ｉ番目のセットの入力シンボルの信号データ値系列が（２１−５−２７−１３）であり、第（ｉ＋１）番目のセットの入力シンボルの信号データ値系列が（１０−１９−１４−２５）であった場合、２セット分のデータ処理によって第ｉ番目のセットの入力シンボルの多値判定を行う。
まず、第ｉ番目及び第（ｉ＋１）番目のセットで、Ｐ＝「０」と「１」の両方の場合で仮の多値判定を行う。それぞれの場合の仮判定結果を得るためのデータ処理過程を次の表２〜表５に示す。表２は第ｉ番目のセットでＰ＝０の場合、表３は第ｉ番目のセットでＰ＝１の場合、表４は第（ｉ＋１）番目のセットでＰ＝０の場合、表５は第（ｉ＋１）番目のセットでＰ＝１の場合である。
【００４１】
【表２】
【００４２】
【表３】
【００４３】
【表４】
【００４４】
【表５】
【００４５】
上記表２〜表５から、誤差の合計が最小となるシンボル値系列を選ぶ。それぞれの場合の仮判定結果を次の表６に示す。表６は仮判定結果である。
【００４６】
【表６】
【００４７】
第ｉ番目のセットでＰ＝１の場合は、誤差の合計値の最小値が同一の４種類のシンボル値系列が仮判定結果になる。
第ｉ番目のセットのＰ（ｉ）と、第（ｉ＋１）番目のセットのＰ（ｉ＋１）には、Ｐ（ｉ＋１）＝Ｐ（ｉ）ｅｏｒ第ｉ番目のセットのＳ４のＬＳＢの関係があるため、第ｉ番目のセットの仮判定結果から算出される第（ｉ＋１）番目のセットのＰ（ｉ＋１）とを関連付けて、２セット分の仮判定結果を得る。表７は２セット分の仮判定結果を示す。
【００４８】
【表７】
【００４９】
表７から、２セット分の誤差の合計値が最も小さいのは、第ｉ番目のセットの（２−０−３−１）と第（ｉ＋１）番目のセットの（１−２−１−３）のシンボル値系列の組合せである事が分かる。
この結果から第ｉ番目のセットの多値判定結果を（２−０−３−１）とする。
このようにして、複数のセットにわたって数値系列Ｐの相関関係をも考慮して多値判定を行うことにより、より多くの情報から判定を行えるので、１セット単位で判定を行うよりも更に誤りを低減できる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットデータをｍビットデータに変換し、多値データのＬＳＢに設定して、偶数と奇数になる場合数を制限し、（ｍ−１）ビットデータをｍビットデータに変換する時の変換テーブルを２種類使用し、更に、２種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に複数のセットを加味した多値判定が行えるので、誤りをより低減できる。
【００５０】
次にこの発明の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図４の（１）と（２）に示した変換テーブルを使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
【００５１】
なお、上記では、２セット分から先行する１セット分の多値判定を行っているが、ｓセット（ｓ≧２である整数）分から先行するｔ（ｔ≧ｓである整数）セット分の多値判定を行ってもよい。
さらに、各セットでの変換テーブル選択のための数値系列Ｐを所定の個数で終了させて再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列を所定の個数で繰返す形にしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
以上に説明したデータ処理方法は、マイクロプロセッサやデジタルシグナルプロセッサ等を用いたコンピュータシステム上で動作するソフトウェアとして実現できる。
【００５２】
次に、この発明のデータ処理回路の参考技術と一実施形態について説明する。
図８は、この発明の参考技術のデータ処理回路の構成を示すブロック図である。
このデータ処理回路は２値データを多値データに変換する回路であり、（ｎ×ｍ−１）ビットのパラレルデータを入力し、１シンボルをｎビットとするパラレルデータを出力する。
このデータ処理回路は、入力データの（ｍ−１）ビットをｍビットに変換する変換回路１と、その変換回路１のｍビットの出力を入力し、その内の１ビットを出力する第１セレクタ２−１と、その他の入力データをｍビットずつ入力し、その内の１ビットを出力する第２〜第ｎセレクタ２−２〜２−ｎが主な回路構成要素である。
この他に、入出力データのタイミングに合わせて、各セレクタ２−１〜２−ｎの切り換えを制御するための回路等が必要であるが、図示を省略した。
【００５３】
次に、このデータ処理回路によって、この２値データを多値データに変換する処理動作を説明する。
図９は、図８に示したデータ処理回路の動作説明に供するビットデータの配列図である。
一例として、ｍ＝４、ｎ＝３の場合の説明図を図９に示す。
図９の（ａ）に示すように、入力の１１ビットのパラレルデータをＭＳＢからｂ１、ｂ２、．．．、ｂ１１とし、同図の（ｂ）に示すように、変換回路１で上位３ビットを４ビット（ｂＡ、ｂＢ、ｂＣ、ｂＤ）に変換する。
変換回路１は、半導体メモリや論理回路を使用して変換テーブルを実現してもよいし、「０」又は「１」を付加する簡単な変換であれば、配線の追加だけで実現できる。
【００５４】
その後、３個のセレクタ（この場合、第１セレクタ２−１〜第３セレクタ２−３）の出力を順次切換えて、同図の（ｃ）に示すように、４個のシンボル（Ｓ１、Ｓ２、Ｓ３、Ｓ４）に図示したビットデータが配置されるようにして、３ビットのパラレルデータを出力する。
このデータ処理回路は、簡単なハードウェアによって２値データを多値データに変換できるので、処理の高速化が可能である。
【００５５】
次に、上記データ処理回路によって、２値データを多値データに変換する処理動作を説明する。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
このデータ処理回路は、２値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインターフェースが可能である。
なお、変換テーブルを２種類使用し、数値系列Ｐによってテーブルを選択する場合は、変換回路および制御回路にその機能を付加すればよい。
【００５６】
次に、この発明の請求項１乃至３に係わるデータ処理回路の一実施形態について説明する。
図１０は、この発明の請求項１乃至３の一実施形態であるデータ処理回路の構成を示すブロック図である。
図１１は、図１０に示したデータ処理回路の動作説明に供する入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
このデータ処理回路は、多値信号をＡ／Ｄ変換した後のシンボル単位の信号データを入力して、多値判定を行う回路である。
以下にこのデータ処理回路の主な構成要素及びその機能を記す。
【００５７】
判定候補出力回路１０は、入力シンボルの信号データを入力して、判定候補の偶数と奇数のシンボル値と、それぞれのシンボル値に対応する理想的な信号データ値を出力する。この回路は、例えば図１１に示すようなテーブルを半導体メモリや論理回路を用いて実現できる。
図１１には、一例として、入力シンボルのデータ値が０〜１５の範囲で変化し、シンボル値が０〜３である場合について、入力シンボルの任意の信号データ値に対する、偶数と奇数の判定候補となるシンボル値と、各シンボル値に対応する理想的な信号データ値の対応表を示した。
誤差算出回路１１は、入力シンボルの信号データ値と、判定候補出力回路１０から出力される判定候補の偶数と奇数のシンボル値に対応する理想的な信号データ値との差の絶対値を出力する。なお、差の２乗を出力してもよい。
【００５８】
第１レジスタ１２は、誤差算出回路１１の出力を１セット分、又は複数セット分のシンボル数だけ保持する複数個のレジスタからなる。
第１セレクタ１３は、第１レジスタ１２の各レジスタの出力を、変換テーブルのビットパターン、即ち偶数奇数の組み合わせパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路１４は、第１セレクタ１３から出力された誤差値を加算し、その合計値を出力する。
第２レジスタ１５は、変換テーブルの各ビットパターン、即ち偶数奇数の各組み合わせパターンに対応した誤差値の合計値を保持する。
最小値検出回路１６は、第２レジスタ１５の出力から最小値を検出する。
【００５９】
第３レジスタ１７は、判定候補出力回路１０からの判定候補の偶数と奇数のシンボル値を１セット分、又は複数セット分のシンボル数だけ保持する。
第２セレクタ１８は、最小値検出回路１６で検出された最小値に対応する変換テーブル上のビットパターンに対応して、第３レジスタ１７に保持された判定候補のシンボル値を選択して、判定結果として出力する。
制御回路１９は、このデータ処理回路の全体の動作を制御する。
変換テーブル２０は、２値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列生成回路２１は、セット毎に変換テーブルを切換える場合の変換テーブル２０を選択するための数値系列（Ｐ）を生成する回路である。なお、変換テーブル２０が１種類の場合は不要である。また、数値系列Ｐが一義的に決まっている場合は、２値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、数値系列Ｐがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してＰを生成する。
【００６０】
上記の構成要素からなるデータ処理回路により、１セット分又は複数セット分のシンボルの個数の判定候補のシンボル値に対応する理想的なデータ値との誤差値を保持し、更に誤差の合計値を算出して保持することができる。
さらに、誤差の合計値の最小値を検出し、それに対応する変換テーブル２０上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
この発明の請求項１３に係わるデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能である。
【００６１】
次にこの発明の請求項２と３に係わるデータ処理回路について説明する。
図１２は、この発明の請求項２と３に係わる判定結果を２値データへ変換する回路の構成を示すブロック図である。
図１２には、一例として、３ビット／シンボル，４シンボル／セットの多値判定結果をそれぞれ１１ビットの２値データに変換する回路を示した。
この回路は、判定結果のシンボル値データを３ビットの４段のレジスタ３０〜３３に保持する。そして、各レジスタ３０〜３３のＬＳＢの１ビットを逆変換テーブル３４によって３ビットに変換し、残りの８ビットと共に１１ビットのパラレルデータとして出力する。
このように、上述した２値データを多値データに変換する回路および多値データを判定する回路は、情報記録媒体への記録装置や再生装置、伝送路への送信装置や受信装置に個別に組込んでも有用である。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路（集積化回路等）として組込んでも有用である。
【００６２】
この発明の請求項２と３に係わるデータ処理回路は、以上に述べたような回路として多値判定を行っているので、ソフトウェア処理に比べて、データ処理を高速化できる。
また、この発明の請求項２に係わるデータ処理回路は、２値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
さらに、この発明の請求項３に係わるデータ処理回路は、２値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、２値データを多値データに変換する回路は他の回路との配線量の少ないインターフェースが可能になる。
【００６３】
なお、この実施例では、多値信号を量子化する手段として、再生信号の振幅を量子化するＡ／Ｄ変換を行っているが、他の量子化の実施例を以下に説明する。
図１３は、情報記録媒体（例えば光ディスク）上に記録するマークの長さを変化させた多値記録データの説明に供する図である。
図１３の（ａ）に示すような記録マークの再生信号は２値であるが、その各マークに対応するパルスの時間長の変化が多値信号になる（同図の（ｂ）参照）。この時間長を、基準クロックで動作するカウンタ回路で計数することによって、多値信号を量子化した信号データ（デジタルデータ）が得られる。その後、各信号データ値から一定の値を減算することによって、同図の（ｃ）（図１５の（ｂ））に示すような信号データの分布が得られる。その結果、上記に説明したＡ／Ｄ変換を行った場合の実施例を、図１４に示した本実施例にも適応できる。
また、図１３の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
【００６４】
次に、この発明の請求項４，５に係わるデータ処理装置の一実施形態について説明する。
図１４は、この発明の請求項４，５に係わるデータ処理装置の一実施形態である光ディスク装置の構成を示すブロック図である。
光ディスク６０は情報を記録する媒体であり、らせん状又は同心円上のトラックが形成され、トラックにそってマークを記録する。トラックは一定の周期でわずかに蛇行している。
モータ４０は、情報の記録及び再生時に光ディスク６０を所定の回転速度で回転させる。
光ヘッド４１は、光ディスク６０にレーザ光スポットを照射して記録面にマークを記録し、記録面に記録されたマークをレーザ光スポットで走査して電気信号を出力する。
【００６５】
演算増幅回路４２は、光ヘッド４１から出力された電気信号を演算増幅し、光ディスク６０上のマークに対応した再生信号や、レーザ光スポットが光ディスク６０の記録面に焦点が合っているかを示すフォーカスエラー信号や、レーザ光スポットがトラックにそって走査しているかを示すトラッキングエラー信号や、トラックの蛇行に対応した信号等を出力する。
サーボ回路４３は、フォーカスエラー信号や、トラッキングエラー信号、トラックの蛇行に対応した信号により、レーザ光スポットを光ディスク６０の記録面に焦点を合わせ、正しくトラックを走査させ、光ディスク６０を線速度一定又は、角速度一定に回転させる。
レーザ駆動回路４４は、変調回路４５から出力された信号に従ってレーザ光で光ディスク６０にマークを記録するための信号を出力する。
【００６６】
変調回路４５は、入力した多値データに対応した大きさのマークとスペース（多値データ＝０：何も記録しない）を示す信号を出力する。
同期信号付加回路４６は、所定量のデータの区切りを示すための同期信号を付加する。
多値化回路４７は、入力した２値データを多値データに変換する。一例として、図８に示した回路を使用する。
誤り訂正用データ付加回路４８は、入力データに対して誤り訂正を行うためのデータを付加する。
ＡＤ変換回路４９は、演算増幅回路４２からの再生信号をデジタル信号に変換する。
【００６７】
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）及び同期検出回路５０は、再生信号中の同期信号を検出し、多値データに同期したクロック信号を出力する。
波形等化回路５１は波形等化処理を行う。
多値判定回路５２は多値データを判定する。一例として、図１０に示す回路を使用する。
多値−２値変換回路５３は多値データを２値データに変換する。一例として、図１２に示す回路を使用する。
誤り訂正回路５４は、誤り訂正用データを用いて誤り訂正を行う。
なお、図示を省略したが、光ヘッド４１を光ディスク６０の半径方向に移動させて光ディスク６０上のデータをサーチする機構も備えている。
さらに、コンピュータ用の情報記憶装置として使用するためのインターフェース回路や、光ディスク装置全体の動作制御を行うマイクロプロセッサ等も図示を省略した。
【００６８】
次に、上記光ディスク装置の処理動作を説明する。
まず、２値データを多値化して光ディスク６０に記録する場合の動作を説明する。
例えば、ホストコンピュータから誤り訂正用データ付加回路４８に２値データが入力されると、所定量のブロックに分割し、誤り訂正用のデータを付加する。
その後、多値化回路４７でセット単位の多値データに変換する。さらに、同期信号付加回路４６で所定セット数毎に同期信号を付加する。その同期信号を付加した多値データの各値に対応したマークを光ディスク６０に記録するために、変調回路４５でレーザ光を駆動する信号を生成する。そして、光ヘッド４１によってマークが光ディスク６０に記録される。
【００６９】
次に、光ディスク６０から多値信号を読み出して、多値判定を行い、２値データとして出力する場合の動作を説明する。
光ヘッド４１により、一定強度のレーザ光を光ディスク６０に照射し、その反射光を光電変換して電気信号を得る。その得られた信号を演算増幅回路４２に入力し、サーボ回路４３によって光ディスク６０を安定して回転させ、光ヘッド４１のトラッキングやフォーカス制御を行って多値信号を再生する。
その再生された多値信号から、同期信号を検出し、ＰＬＬ及び同期検出回路回路５０のＰＬＬ回路によって多値データ（シンボル）に同期したクロックを生成し、ＡＤ変換回路４９によってデジタルデータを得る。その後、波形等化回路５１で波形等化を行い、多値判定回路５２で判定結果の多値データを出力する。
さらに、多値−２値変換回路５３で２値データに変換した後、誤り訂正回路５４で誤りの検出と訂正を行って訂正後の２値データをホストコンピュータへ出力する。
【００７０】
この発明の請求項４に係わる光ディスク装置は、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データが偶数と奇数に制限されている事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報再生装置或いは情報受信装置）を実現することができる。
【００７１】
さらに、この発明の請求項５に係わる光ディスク装置は、２値データを多値データに変換する時に多値データを偶数と奇数に制限して設定する手段と、変換した多値信号を情報記録媒体に記録或いは伝送路に送信する手段と、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データが偶数と奇数に制限されている事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報記録装再生置或いは情報送受信装置）を実現することができる。
【００７２】
次に、この発明の他の参考技術を説明する。
上述した実施形態では、１シンボルの多値データの最下位ビットに冗長データを追加したデータパターンを配置しているので、１シンボルの判定候補が偶数と奇数のみに制限されており、符号間干渉が大きい場合は判定を誤りやすい恐れがある。そこで、次の参考技術ではその不具合を解消している。
【００７３】
まず、このデータ処理方法を適用する多値信号の条件について説明する。ここでは１個の多値データを「シンボル」と呼び、そのシンボルの取り得る値（３ビットの場合は８値であり、０〜７等）を「シンボル値」と呼ぶ。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録，再生，又は伝送路に送受信する時のアナログ信号を指し、多値信号をＡ／Ｄ（アナログ／デジタル）変換したデジタルデータを「信号データ」と呼ぶことにする。
【００７４】
次にこの発明の参考技術のデータ処理方法について説明する。
図１６は、この発明のデータ処理方法の説明に供するマトリクスを示す図である。
１シンボルの多値データをｎ（ｎ≧２である整数）ビットデータとし、ｍ（ｍ≧２である整数）個のシンボルを１セットとして、多値データを複数シンボル（Ｓ１〜Ｓｍ）単位で扱う。
この場合、１シンボルは２のｎ乗通りのシンボル値をとる。ＭＳＢは最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を、ＬＳＢは最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）をそれぞれ示す。
【００７５】
以下に、任意の２値データを多値データに変換する処理方法を説明する。
まず、｛（ｎ−ｋ）×ｍ｝ビットの２値データ（ｋ≧１かつｎ＞ｋである整数）を、１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する。
さらに、（ｍ×ｋ−１）ビットの２値データを、（ｍ×ｋ）ビットの２値データに変換し、各シンボルの下位ｋビットに配置する。
このようにして、｛（ｎ−ｋ）×ｍ｝＋（ｍ×ｋ−１）＝（ｎ×ｍ−１）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに変換する。
【００７６】
ここで、単純に（ｎ×ｍ）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに配置すると、各シンボルはランダムなシンボル値になり、１セット内のシンボル値系列は２の（ｎ×ｍ）乗通りになる。
しかし、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットの２値データに変換し、各シンボルの下位ｋビットに配置することにより、１セット内のシンボル値系列は２の（ｍ×ｋ−１）乗通りに制限することができる。
【００７７】
例えば、ｎ＝３，ｍ＝２，ｋ＝２の場合、単純な３ビット／シンボル，２シンボル／セットのシンボル値系列は２の（３×２）乗＝６４通りになるが、（２×２−１）＝３ビットデータを（２×２）＝４ビットのデータに変換し、各シンボルの下位２ビットに配置することにより、１セット内のシンボル値系列は２の（２×２−１）乗＝２の３乗＝８通りに制限することができる。
したがって、この場合は各シンボル値がランダムに変化する場合に比べて、変化の度合いを１／８に制限することができる。
【００７８】
これにより、多値データを判定する時の候補を１／８に絞れるので、誤り率を低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットを（ｍ×ｋ）ビットに変換し、多値データの下位ｋビットに設定しているので、多値判定を行う時に判定候補数を絞ることができ、判定時の誤りを低減することができる。
【００７９】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットに変換する処理方法である。
図１７は、この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図１７では、一例としてｍ＝２，ｋ＝２の場合の変換処理方法を説明する。
３ビットデータを４ビットデータに変換する処理方法として、３ビットデータのＬＳＢ側（右側）に「０」を付加する場合、図１７の（１）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「００１０」「０１００」「０１１０」「１０００」「１０１０」「１１００」「１１１０」の４ビットデータになる。
【００８０】
また、３ビットデータのＭＳＢの次のビットに「０」を付加する場合、図１７の（２）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「０００１」「００１０」「００１１」「１０００」「１００１」「１０１０」「１０１１」の４ビットデータになる。
さらに、３ビットデータのＭＳＢ側（左側）に「０」を付加する場合、図１７の（３）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「０００１」「００１０」「００１１」「０１００」「０１０１」「０１１０」「０１１１」の４ビットデータになる。
【００８１】
さらにまた、３ビットデータのＭＳＢ側（左側）に「１」を付加する場合、図１７の（４）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「１０００」「１００１」「１０１０」「１０１１」「１１００」「１１０１」「１１１０」「１１１１」の４ビットデータになる。
この他にも、ＬＳＢの次のビットに「１」を、ＭＳＢ側に「１」を付加する方法等もある。このような変換処理方法であれば、テーブルを作成すること無く、容易に変換を行える。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので容易に実現することができる。
【００８２】
次にこの発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットに変換する他の処理方法である。
図１８は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
同図には、ｍ＝２，ｋ＝２の場合の他の変換処理方法による変換結果を示しており、変換後の４ビットのデータパターンが、他のパターンと２ビット以上異なるように変換した例である。
【００８３】
このようにして、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００８４】
次に、また他の参考技術のデータ処理方法について説明する。
まず、参考技術のデータ処理方法では、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法を１種類に限定せずに、セット毎に２種類を使い分ける。
例えば、図１８に示した変換テーブルの（１）と（２）を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は（１）を、Ｐ＝１の場合は（２）をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００８５】
このようにして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすくなる。
このテータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応させ易くなる。
【００８６】
次に、他の参考技術のデータ処理方法では、セット毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするセットでテーブルを選択する。このように、数値系列Ｐの生成方法が簡単なので、容易に実現することができる。
このデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
【００８７】
次に、また他の参考技術のデータ処理方法では、２種類の変換テーブルを選択する方法として、上述のように固定した数値系列Ｐを使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを、次の論理演算式に基づく演算処理に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
【００８８】
このデータ処理方法は、上記数値系列Ｐをデータとの論理演算結果で次のセットと相関付けて、多値データ判定時に複数のセットを加味した多値判定を行うので、多値データの判定時に対象とするセットだけではなく、その後の複数のセットを加味した多値判定を行うことができ、誤りをより低減することができる。
【００８９】
しかしながら、上述の対象とするセットでの多値判定結果が誤っていると、次のセット以降にも誤りが伝播するので、他の参考技術のデータ処理方法では、数値系列Ｐを所定の個数で終了させて再び初期値から繰返すようにする。
このデータ処理方法は、上記数値系列Ｐを所定の個数で繰返すようにしているので、多値データ判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
【００９０】
次に、この発明の参考技術のデータ処理方法について説明する。
すなわち、任意の２値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、Ａ／Ｄ変換したデジタルデータから多値判定を行う処理方法を説明する。
ここでは、その説明を簡単にするために、３ビット／シンボルの多値データを２シンボル／セットで処理する場合を説明する。
【００９１】
図１９は、３ビット／シンボルの多値データを２シンボル／セットで処理する場合のデータビットの配置を示す説明図である。
同図中のｄ０，ｄ１はそれぞれ任意の２値データであり、ｂ０〜ｂ３は図１８に基づいて説明した変換方法で、３ビットデータを４ビットデータに変換したデータである。また、３ビットの１シンボルは０〜７をシンボル値とする。
図２０は、この発明のデータ処理方法の説明に供する線図である。
同図には、入力シンボルの信号データ値とシンボル値の判定候補の対応例を示しており、１セット内のＡ／Ｄ変換したデジタルデータの第１及び第２シンボル（Ｓ１，Ｓ２）の入力信号データ値を「×」印で示している。
図１８に示した変換テーブル（変換表）で変換されたデータをシンボルの下位２ビットに配置することから、１シンボルの判定候補は４個になる。その判定候補は、入力信号データ値に最も近い４個を採用する。
【００９２】
図２０には、第１シンボルＳ１の判定候補は「３，４，５，６」の４個であり、第２シンボルＳ２の判定候補は「０，１，２，３」の４個である。
第１シンボルＳ１の下位２ビット（ｂ０，ｂ１）及び第２シンボルＳ２の下位２ビット（ｂ２，ｂ３）は、図１８に示した変換テーブルで定められているので、２シンボルの判定候補は、図２１に示すように、８通りのシンボル値系列「４，０」「４，３」「５，１」「５，２」「６，１」「６，２」「３，０」「３，３」になる。ここでは、図１８の（１）の変換データを使用した場合を示している。第１シンボルＳ１と第２シンボルＳ２はそれぞれ３ビットのデータであり、２シンボルのシンボル値系列は６４通りが考えられるが、図２１に示した８通りのシンボル値系列の判定候補から入力信号データ値との誤差の合計が最小になる候補を判定結果とする。
【００９３】
このようにして、セット内の誤差が最も小さくなる判定結果を採用することによって判定結果の信頼性を向上させることができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換し、多値データの下位ｋビットに設定しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に１シンボルを単体で判定する時よりも信頼性の高い判定ができる。
【００９４】
次にこの発明の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図１８の（１）の変換テーブルを使用する。したがって、変換後のビットパターンが２ビット以上異なっており、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００９５】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記処理のように図１８の（１）の変換テーブルを使用せず、「０」又は「１」を付加する変換方法を使用することにより、多値判定のデータ処理がより簡素化できる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、「０」又は「１」を付加するので多値判定のデータ処理を容易に実現することができる。
【００９６】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上述の処理のように１種類の変換テーブルを使用するのではなく、セット毎に２種類のテーブルを選択して使用する。
例えば、２種類の変換テーブルの一方を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は第１のテーブルを、Ｐ＝１の場合は第２のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００９７】
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、（ｍ×ｋ）ビットの全パターンを使用し、変換後のセット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならず、情報記録再生系や伝送路の周波数特性に適応させ易くなる。
【００９８】
次にこの発明の参考技術のデータ処理方法では、セット毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするセットでテーブルを選択するので、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用することによって多値判定時の選択方法が容易になる。
したがって、数値系列Ｐの生成方法が簡単になり、容易に実現することができる。
【００９９】
次に、この発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記２種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを、次の論理演算式に基づく演算処理で定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
【０１００】
このようにして、多値データの判定時に、対象とするセットだけではなく、その後の複数のセットを加味した多値判定を行うので、より多くの情報から判定を行うことができ、１セット単位で判定を行うよりも更に誤りを低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換して、多値データの下位ｋビットに設定し、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する時の変換テーブルを２種類使用し、更に、２種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に、複数のセットを加味した多値データ判定が行え、誤りをより低減することができる。
【０１０１】
次に、この発明の参考技術のデータ処理方法は、上述の判定処理の際、変換テーブルとして、図１８の（１）と（２）の変換テーブルを使用する。
この発明の請求項２８のデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【０１０２】
また、例えば２セット分から先行する１セット分の多値判定を行ってもよく、ｓセット（ｓ≧２である整数）分から先行するｔ（ｔ≧ｓである整数）セット分の多値判定を行ってもよい。
さらに、各セットでの変換テーブル選択のための数値系列Ｐを所定の個数で終了させ、再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列Ｐを、所定の個数で繰返すようにしているので、多値判定結果が誤った場合の次セット以降への誤りの伝播を所定のセット数以下に防ぐことができる。
【０１０３】
次に、上述したこの発明の参考技術のデータ処理方法は、マイクロプロセッサやデジタルシグナルプロセッサ等を用いたコンピュータシステム上で動作するソフトウェアとして実現することができる。
【０１０４】
図２２は、この発明の参考技術のデータ処理回路の構成を示すブロック図である。
このデータ処理回路は、２値データを多値データに変換する回路であり、入力データをｍビットずつ入力し、その内の１ビットを出力する第１〜第（ｎ−ｋ）セレクタＡ１００−１〜１００−（ｎ−ｋ）と、その他の入力データの（ｍ×ｋ−１）ビットを（ｍ×ｋ）ビットに変換する変換回路１０１と、その変換回路１０１の（ｍ×ｋ）ビットの出力を入力し、その内の１ビットを出力するセレクタＢ１０２が主な回路構成要素であって、（ｎ×ｍ−１）ビットのパラレルデータを入力し、１シンボルをｎビットとするパラレルデータを出力する。
その他に、入出力データのタイミングに合わせて、各セレクタの切り換えを制御する回路等が必要であるが、説明を簡単にするためにその図示を省略した。
【０１０５】
次に、このデータ処理回路によって、２値データを多値データに変換する処理動作を説明する。
図２３は、図２２に示したデータ処理回路の動作説明に供するビットデータの配列を示す図である。一例として、ｍ＝２，ｎ＝３，ｋ＝２の場合を示す。
図２３の（ａ）に示すように、入力の（ｎ×ｍ−１）＝（３×２−１）＝５ビットのパラレルデータをＭＳＢからｄ０，ｄ１，ｄ２，ｄ３，ｄ４とし、同図の（ｂ）に示すように、変換回路１０１でその下位（ｍ×ｋ−１）＝（２×２−１）＝３ビット（ｄ２，ｄ３，ｄ４）を（ｍ×ｋ）＝（２×２）＝４ビット（ｂ０，ｂ１，ｂ２，ｂ３）に変換する。
【０１０６】
変換回路１０１は、半導体メモリや論理回路を使用して変換テーブルを実現してもよいし、「０」又は「１」を付加する簡単な変換であれば配線の追加だけで実現することができる。
その後、（ｎ−ｋ）＝１個のセレクタＡ（この場合第１セレクタＡ１００−１）とセレクタＢ１０２の出力を順次切り換えて、同図の（ｃ）に示すように、２個のシンボル（Ｓ１，Ｓ２）に図示したビットデータが配置されるようにして、３ビットのパラレルデータを出力する。
このデータ処理回路は、上記のような簡単なハードウェアによって２値データを多値データに変換できるので、処理を高速化することができる。
【０１０７】
次に、上記データ処理回路によって、２値データを多値データに変換する処理動作を説明する。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
また、変換テーブルを２種類使用し、数値系列Ｐによってテーブルを選択する場合は、変換回路及び制御回路にその機能を付加すればよい。
このデータ処理回路は、２値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインタフェースが可能になる。
【０１０８】
次に、この発明の請求項６乃至８に係るデータ処理回路の一実施形態について説明する。
図２４は、この発明の請求項６乃至８の一実施形態であるデータ処理回路の構成を示すブロック図である。
このデータ処理回路は、多値信号をＡ／Ｄ変換した後のシンボル単位の信号データを入力して多値データ判定を行う。
以下にこのデータ処理回路の主な構成要素及びその各部の機能を記す。
【０１０９】
判定候補出力回路１１０は、入力シンボルの信号データを入力して、判定候補のシンボル値と、それぞれのシンボル値に対応する理想的な信号データ値を出力する。例えば、図２０に示した例のように、入力シンボル（Ｓ１）の信号データ値がシンボル値の「４」と「５」の間に対応する値であった場合、判定候補は、「３」「４」「５」「６」とし、シンボル値（３，４，５，６）に対応する理想的な信号データ値を出力する。この回路は、Ａ／Ｄ変換後のシンボルの信号データ値をアドレスとし、データとして判定候補のシンボル値とそのシンボル値に対応する理想的な信号データ値を記憶したテーブルを半導体メモリや論理回路を用いて実現することができる。
【０１１０】
誤差算出回路１１１は、入力シンボルの信号データ値と、判定候補出力回路１１０から出力される判定候補のシンボル値に対応する理想的な信号データ値との差の絶対値を出力する。なお、差の２乗を出力してもよい。
第１レジスタ（回路）１１２は、誤差算出回路１１１の出力を１セット分、又は複数セット分のシンボル数だけ保持する。
第１セレクタ（回路）１１３は、第１レジスタ１１２の出力を変換テーブルのビットパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路１１４は、第１セレクタ１１３から出力された誤差を加算し、その合計値を出力する。
【０１１１】
第２レジスタ（回路）１１５は、加算回路１１４の出力を保持する。
最小値検出回路１１６は、第２レジスタ１１５の出力から最小値を検出する。
第３レジスタ（回路）１１７は、判定候補出力回路１１０からの判定候補のシンボル値系列を１セット分、又は複数セット分保持する。
第２セレクタ（回路）１１８は、最小値検出回路１１６で検出された最小値に対応する変換テーブル上のビットパターンに対応して第３レジスタ１１７に保持された判定候補のシンボル値を選択し、それを判定結果として出力する。
【０１１２】
制御回路１１９は、このデータ処理回路の全体の動作を制御する。
変換テーブル１２０は、２値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列（Ｐ）生成回路１２１は、セット毎に変換テーブルを切り換える場合の変換テーブルを選択するための数値系列（Ｐ）を生成する回路である。その変換テーブルが１種類の場合は不要である。また、Ｐが一義的に決まっている場合は、２値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、Ｐがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してＰを生成する。
【０１１３】
上記の構成要素からなるデータ処理回路により、１セット分又は複数セット分のシンボルの個数の判定候補のシンボル値に対応する理想的なデータ値との誤差を保持し、更に誤差の合計を算出して保持することができる。
さらに、誤差の合計の最小値を検出し、それに対応する変換テーブル上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
この発明の請求項６に係るデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能になる。
【０１１４】
次にこの発明の請求項７と８に係るデータ処理回路の実施形態について説明する。
図２５はこの発明の請求項７と８に係る判定結果を２値データへ変換する回路構成を示すブロック図である。同図には、図２３によって示した実施形態と同一の３ビット／シンボル，２シンボル／セットの多値判定結果を５ビットの２値データに変換する回路を示している。
この回路は、判定結果のシンボル値データを３ビットの２段のレジスタ１３０と１３１に保持する。そして、各レジスタ１３０と１３１のＬＳＢ側の２ビット（合計４ビット）を逆変換テーブルによって３ビットに逆変換し、残りの２ビットと共に５ビットのパラレルデータとして出力する。
このようにして、回路によって多値判定を行っているので、ソフトウェア処理に比べてデータ処理を高速化できる。
【０１１５】
また、上述した２値データを多値データに変換する回路及び多値データを判定する回路は、情報記録媒体への記録装置や再生装置、伝送路への送信装置や受信装置に個別に組込んでも有用である。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路（集積化回路等）として組込んでも有用である。
この発明の請求項７に係るデータ処理回路は、２値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
また、この発明の請求項８に係るデータ処理回路は、２値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、２値データを多値データに変換する回路は他の回路との配線量の少ないインタフェースが可能になる。
【０１１６】
なお、この実施形態では、多値信号を量子化する手段として、再生信号の振幅を量子化するＡ／Ｄ変換を行っているが、図１３に基づいて他の量子化の実施形態を説明する。
図１３には、情報記録媒体（例えば光ディスク）上に記録するマークの長さを変化させた多値記録の一例を示しており、この場合、同図の（ａ）に示すように、再生信号は２値であるが、同図の（ｂ）に示すように、マークに対応するパルスの時間長の変化が多値信号になる。その時間長を、基準クロックで動作するカウンタ回路で計数することによって多値信号を量子化した信号データ（デジタルデータ）が得られる。その後、各信号データ値から一定の値を減算することにより、上述したＡ／Ｄ変換を行った場合の処理を、後述するデータ処理装置にも適応させることができる。
また、図１１の（ｂ）の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
【０１１７】
次に、この発明の請求項９，１０に係るデータ処理装置の一実施形態について説明する。
このデータ処理装置の一実施形態の光ディスク装置の構成は、図１４に示した光ディスク装置と同じであり、多値化回路４７に図２２に示した回路を、多値判定回路５２に図２４に示した回路を、多値−２値変換回路５３に図２５に示した回路をそれぞれ使用するところが異なる。
この光ディスク装置は、各回路が上述した各手段の機能をそれぞれ果たし、その動作処理は、各回路によって上述したデータ処理方法を実現しているので、ここでは説明を省略する。
【０１１８】
この発明の請求項９に係る光ディスク装置は、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データの下位ｋビットが（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換したデータである事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報再生装置或いは情報受信装置）を実現することができる。
【０１１９】
さらに、この発明の請求項１０に係る光ディスク装置は、２値データを多値データに変換する時に（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換して各シンボルの下位ｋビットに配置する手段と、変換した多値信号を情報記録媒体に記録或いは伝送路に送信する手段と、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データの下位ｋビットが（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換したデータである事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報記録装再生置或いは情報送受信装置）を実現することができる。
【図面の簡単な説明】
【０１２０】
【図１】この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
【図２】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図３】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図４】同じくこの発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図５】この発明の参考技術のデータ処理方法の説明に供する線図である。
【図６】入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図７】入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図８】この発明の参考技術のデータ処理回路の構成を示すブロック図である。
【図９】図８に示したデータ処理回路の動作説明に供するビットデータの配列図である。
【図１０】この発明の請求項１の一実施形態であるデータ処理回路の構成を示すブロック図である。
【図１１】図１０に示したデータ処理回路の動作説明に供する入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図１２】この発明の請求項２と３に係わる判定結果を２値データへ変換する回路の構成を示すブロック図である。
【図１３】情報記録媒体上に記録するマークの長さを変化させた多値記録データの説明に供する図である。
【図１４】この発明の請求項４，５に係わるデータ処理装置の一実施形態である光ディスク装置の構成を示すブロック図である。
【図１５】多値信号の条件の説明に供する波形等化を行った後の多値データの分布の一例を示す図である。
【図１６】この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
【図１７】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図１８】この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図１９】３ビット／シンボルの多値データを２シンボル／セットで処理する場合のデータビットの配置を示す説明図である。
【図２０】この発明の参考技術のデータ処理方法の説明に供する線図である。
【図２１】入力シンボルの信号データ値とシンボル値の判定候補とシンボル値系列の対応を示す一覧表の図である。
【図２２】この発明の参考技術のデータ処理回路の構成を示すブロック図である。
【図２３】図２２に示したデータ処理回路の動作説明に供するビットデータの配列を示す図である。
【図２４】この発明の請求項６乃至８の一実施形態であるデータ処理回路の構成を示すブロック図である。
【図２５】この発明の請求項７，８に係る判定結果を２値データへ変換する回路構成を示すブロック図である。
【符号の説明】
【０１２１】
１：変換回路 ２−１〜２−ｎ：第１〜第ｎセレクタ １０，１１０：判定候補出力回路 １１，１１１：誤差算出回路 １２，１１２：第１レジスタ １３，１１３：第１セレクタ １４，１１４：加算回路 １５，１１５：第２レジスタ １６，１１６：最小値検出回路 １７，１１７：第３レジスタ １８，１１８：第２セレクタ １９，１１９：制御回路 ２０，１２０：変換テーブル ２１，１２１：変換テーブル選択用数値系列（Ｐ）生成回路 ３０〜３３，１３０，１３１：レジスタ ３４，１３２：逆変換テーブル ４０：モータ ４１：光ヘッド ４２：演算増幅回路 ４３：サーボ回路 ４４：レーザ駆動回路 ４５：変調回路 ４６：同期信号付加回路 ４７：多値化回路 ４８：誤り訂正用データ付加回路 ４９：ＡＤ変換回路 ５０：ＰＬＬ及び同期検出回路 ５１：波形等化回路 ５２：多値判定回路 ５３：多値−２値変換回路 ５４：誤り訂正回路 ６０：光ディスク １００−１〜１００−（ｎ−ｋ）：第１〜第（ｎ−ｋ）セレクタＡ １０１：変換回路 １０２：セレクタＢ
【技術分野】
【０００１】
この発明は、光ディスク，光磁気ディスク，磁気ディスク，磁気テープ等の情報記録媒体に多値信号を記録再生する際、あるいは無線や有線の伝送路を経由して多値信号を送受信する情報記憶装置や通信装置等に搭載するデータ処理回路と、情報記憶装置や通信装置等のデータ処理装置とに関する。
【背景技術】
【０００２】
従来、記録媒体からの多値情報再生信号の信号処理において、隣接データの符号間干渉を除去する等化処理（波形等化）を行って良好なアイ開口を得てデータを検出する光学的情報記録再生方法及び装置（例えば、特許文献１参照）があった。
【特許文献１】特開平８−１２４１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、通常、情報記録再生においては、上述した従来の技術のように波形等化等の信号処理を行って良好なアイ開口を得るのが前提であるが、記録密度が更に高くなると符号間干渉が大きくなり、波形等化にも限界があり、良好なアイ開口が得られなくなって、その結果再生時にデータを正しく検出できなくなるという問題があった。
この発明は上記の課題を解決するためになされたものであり、良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生できるようにすることを目的とする。
【課題を解決するための手段】
【０００４】
この発明は上記の目的を達成するため、次のデータ処理回路とデータ処理装置を提供する。
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００５】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、上記パラレルデータ中の上記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、その変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、上記ｎ×ｍ−１ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００６】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、そのシフトレジスタ回路の出力データの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、上記シフトレジスタ回路の出力データ中の上記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、その変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、上記ｎ個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、上記ｎ×ｍ−１ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【０００７】
ｎビット（ｎ≧２である整数）を１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された上記誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【０００８】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−１）×ｍ｝ビットデータを１セット内のｍシンボルの上位（ｎ−１）ビットに配置する手段と、（ｍ−１）ビットデータをｍビットに変換する手段と、その手段によって変換したｍビットデータを１セット内のｍシンボルの下位１ビットに配置して１セット内の各シンボル値を偶数又は奇数に設定する手段と、上記シンボルを多値信号として情報記録媒体に記録あるいは伝送路へ送信する手段と、ｎビットデータを１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号値を出力する手段と、その手段によって出力された上記理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【０００９】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、その信号データ値に近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１０】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットを入力し、その内の１ビットを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、上記パラレルデータ中の上記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、その変換回路の出力を入力し、その内のｋビットを出力する１個のセレクタ回路と、上記（ｎ×ｍ−１）ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１１】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、そのシフトレジスタ回路の出力データの異なるｍビットを入力し、その内の１ビットデータを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、上記シフトレジスタ回路の出力データ中の上記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、その変換回路の出力を入力し、その内のｋビットデータを出力する１個のセレクタ回路と、上記（ｎ−ｋ）個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、上記（ｎ×ｍ−１）ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、その回路によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する回路と、その回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、その第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、その回路によって算出された合計値を保持する第２の複数のレジスタ回路と、その第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路を備えたデータ処理回路。
【００１２】
ｎ（ｎ≧２である整数）ビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力してその信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【００１３】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−ｋ）×ｍ｝（ｋ≧１かつｎ＞ｋである整数）ビットデータを１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する手段と、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する手段と、その手段によって変換した（ｍ×ｋ）ビットデータを１セット内のｍシンボルの下位ｋビットに配置する手段と、上記シンボルを多値信号として情報記録媒体に記録或いは伝送路へ送信する手段と、ｎビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、上記多値信号を量子化した後の信号データを入力して上記信号データ値に最も近い複数のシンボル値に対応する理想的な信号値を出力する手段と、その手段によって出力された理想的な信号データ値と上記量子化した後の信号データ値との誤差を算出する手段と、その手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、その第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、その手段によって算出された合計値を保持する第２の複数のデータ保持手段と、その第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段を備えたデータ処理装置。
【発明の効果】
【００１４】
この発明のデータ処理回路とデータ処理装置によれば、良好なアイ開口が得られなくなるほどの記録密度においても、より簡単に多値データを正しく再生することができる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
まず、この発明の一実施形態と参考技術を適用する多値信号の条件について説明する。
図１５は、波形等化を行った後の多値データの分布の一例を示す図である。
ここでは、多値データとして４値（０〜３）の場合を示した。
以降の説明において、１個の多値データ（複数ビットデータ）を「シンボル」と呼び、そのシンボルの取り得る値（０〜３等）を「シンボル値」と呼ぶ。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録，再生，又は伝送路に送受信する時のアナログ信号を指し、多値信号をＡ／Ｄ（アナログ／デジタル）変換したデジタルデータを「信号データ」と呼ぶことにする。
【００１６】
上述した従来技術（例えば、特開平８−１２４１６７号公報の図６参照）のように、多値データについて良好なアイ開口が得られている場合は、信号データ値は、図１５の（ａ）に示すような分布になり、単純にしきい値ａによるデータ検出を行っても誤り率は低い。
一方、記録密度が高くなると、図１５の（ｂ）に示すようにしきい値ａにおいて分布が重なり、データ検出時の誤り率が高くなる。
これは、多値信号の分布が隣接するシンボル値とのみ重なる場合に適応できる。
例えば、単純なしきい値ａによるデータ検出を行った時に、シンボル値「１」のデータは「０」又は「２」に誤るのみであり、「３」に誤ることはないような分布になる場合である。
つまり、１シンボルの多値データが偶数か奇数かが限定されれば、一義的にシンボル値を決定できる場合である。
【００１７】
次に、この発明の参考技術のデータ処理方法について説明する。
図１は、この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
１シンボルをｎ（ｎ≧２である整数）ビットデータとし、ｍ（ｍ≧２である整数）個のシンボルを１セットとして、多値データを複数シンボル（Ｓ１〜Ｓｍ）単位で扱う。
この場合、１シンボルは２のｎ乗通りのシンボル値をとる。ＭＳＢは最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を、ＬＳＢは最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）をそれぞれ示す。
【００１８】
以下に、任意の２値データを多値データに変換する処理方法を説明する。
まず、｛（ｎ−１）×ｍ｝ビットの２値データを、１セット内のｍシンボルの上位（ｎ−１）ビットに配置する。
さらに、（ｍ−１）ビットの２値データを、ｍビットの２値データに変換し、各シンボルのＬＳＢに配置する。
このようにして、｛（ｎ−１）×ｍ｝＋（ｍ−１）＝（ｎ×ｍ−１）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに変換する。
ここで、単純に（ｎ×ｍ）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに配置すると、各シンボルはランダムなシンボル値になる。
【００１９】
しかし、（ｍ−１）ビットの２値データをｍビットの２値データに変換し、各シンボルのＬＳＢに配置することにより、シンボルのＬＳＢが「０」であればそのシンボル値を偶数に、「１」であれば奇数にそれぞれ各シンボル値を限定することができる。
したがって、各シンボル値がランダムに変化する場合に比べて、変化の度合いを１／２に制限することができる。
これにより、多値データを検出（判定）する時の判定候補を１／２に絞れるので、誤り率を低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットをｍビットに変換し、多値データのＬＳＢに設定して偶数と奇数になる場合数を制限しているので、多値判定を行う時に判定候補数を１／２に絞ることができ、判定時の誤りを低減することができる。
【００２０】
次に、この発明の他の参考技術のデータ処理方法について説明する。
すなわち、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法を示す。
図２は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図２では、一例としてｍ＝３の場合の変換処理方法を説明する。
２ビットデータの右側に「０」を付加する場合、図２の（１）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「０１０」「１００」「１１０」の３ビットデータになる。
また、２ビットデータの中央に「０」を付加する場合、図２の（２）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「００１」「１００」「１０１」の３ビットデータになる。
【００２１】
さらに、２ビットデータの左側に「０」を付加する場合、図２の（３）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「０００」「００１」「０１０」「０１１」の３ビットデータになる。
さらにまた、２ビットデータの左側に「１」を付加する場合、図２の（４）に示すように、「００」「０１」「１０」「１１」の各２ビットデータはそれぞれ「１００」「１０１」「１１０」「１１１」の３ビットデータになる。
この他にも、右側に「１」を、中央に「１」を付加する方法等もある。
上記のような変換処理方法であれば、テーブルを作成することが無く、容易に変換を行える。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので実現が容易である。
【００２２】
次に、この発明の参考技術のデータ処理方法について説明する。
すなわち、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法の他の例を示す。
図３と図４は、それぞれこの発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図３には、ｍ＝３の場合の別の変換処理方法を示しており、変換後の３ビットのデータパターンが、他のパターンと２ビット異なる様に変換した例である。
このように、８通りのうちの４通りを選択するので、図３の（１）と（２）の２種類のデータパターンを作成できる。
図４には、ｍ＝４の場合の変換処理方法を示しており、変換後の４ビットのデータパターンが、他のパターンと２ビット以上異なる様に変換した例である。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００２３】
次に、他の参考技術のデータ処理方法について説明する。
まず、このデータ処理方法では、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法を１種類に限定せずに、セット毎に２種類を使い分ける。
例えば、図３と図４にそれぞれ示した変換テーブルの（１）と（２）を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は（１）を、Ｐ＝１の場合は（２）をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００２４】
こうして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすい。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
【００２５】
次に、また他の参考技術のデータ処理方法では、上記ｎ×ｍ−１ビットデータ毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするｎ×ｍ−１ビットデータ毎に２種類のテーブルのうちのいずれか一方を選択する。
このように、数値系列Ｐの生成方法が簡単なので、実現が容易になる。
このデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
【００２６】
次に、さらに他の参考技術のデータ処理方法では、２種類の変換テーブルを選択する方法として、上述のように固定した数値系列Ｐを使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐ（ｉ）を次の論理演算式の結果に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
このデータ処理方法は、上記数値系列Ｐをデータとの論理演算結果で次のセットと相関付けているので、多値データ判定時に対象とするセットだけでなくその後の複数のセットを加味した多値判定が行えるので、誤りをより低減することができる。
【００２７】
しかしながら、上述の対象とするセットでの多値判定結果が誤っていると、次のセット以降にも誤りが伝播するので、他の参考技術のデータ処理方法では、数値系列Ｐを所定の個数ｋ個（ｋ≧１である整数）で終了させて再び初期値から繰返すようにする。
このデータ処理方法は、上記数値系列Ｐを所定の個数で繰返すようにしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
【００２８】
次に、この発明の他の参考技術のデータ処理方法について説明する。
すなわち、任意の２値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、Ａ／Ｄ変換したデジタルデータから多値判定を行う処理方法を説明する。
図５は、この発明の他の参考技術のデータ処理方法の説明に供する線図である。
ここでは、１シンボルを２ビットの多値データとし、シンボル値は０〜３をとり、４シンボルを１セットとしている。
その説明を簡単にするために、Ａ／Ｄ変換の量子化ビット数は４ビットとし、信号データ値の変化範囲は０〜１５（１０進）とする。さらに、シンボル値「０」「１」「２」「３」に対応する理想的な信号データ値はそれぞれ「２」「６」「１０」「１４」とする。
【００２９】
図６は、入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
入力シンボルの信号データ値が「０」「１」又は「１４」「１５」の時の判定候補が「０」又は「３」に限定されているが、これを「０」「１」又は「２」「３」としてもよい。
このデータ処理の適用条件が、多値信号の分布が隣接するシンボル値とのみ重なる場合であるため、１個の入力シンボルの判定候補は最も近い偶数と奇数のシンボル値のみである。
次に、図４の（１）の変換テーブルのみを使用した場合の、１セット単位の多値判定方法を説明する。
図５に示すように、１セット内の入力された４シンボル（Ｓ１〜Ｓ４）の信号データ値が、各々「８」「３」「１３」「７」であるとする。
図６に示した一覧表に基づく判定候補及び図４の（１）の変換テーブルのビットパターンから、シンボル値系列として考えられる８通りを次の表１の左側の欄「判定候補のシンボル値系列」に示す。
【００３０】
【表１】
【００３１】
また、各シンボル値系列に対応する理想的な信号データ値系列を同表１の中央欄「理想的な信号データ値系列」に示す。さらに、この理想的な信号データ値系列と入力シンボルの信号データ値系列（８−３−１３−７）との誤差の合計値を同表１の右側欄「入力シンボルの信号データ値との誤差の合計値」に示す。
この誤差の合計値の計算時に、ここでは、理想的な信号データ値と入力シンボルの信号データ値との差の絶対値を求めてから４シンボル分を加算したが、差の２乗を加算するようにしてもよい。
その結果、誤差の合計値が最も小さい判定候補（２−０−３−１）を、このセット内の多値判定結果とする。
【００３２】
このようにして、セット内の誤差が最も小さくなる判定結果を採用することによって判定結果の信頼性が向上する。
特に、シンボルＳ１（信号データ値：８）は、シンボル値「１」と「２」の中央値であるため、単純に１シンボルのみで判定するのは困難であるが、この多値判定方法によれば、信頼性の高い判定結果が得られる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットデータをｍビットデータに変換し、多値データのＬＳＢに設定して、偶数と奇数になる場合数を制限しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に１シンボルを単体で判定する時よりも信頼性の高い判定ができる。
【００３３】
次にこの発明の他の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図４の（１）に示した変換テーブルを使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
【００３４】
次に、この発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記処理のように図４の（１）に示した変換テーブルを使用せず、図２で示したように「０」又は「１」を付加する変換処理方法を使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので、多値判定のデータ処理がより簡素化でき、多値判定のデータ処理の実現が容易である。
【００３５】
次にこの発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上述のように１種類の変換テーブルを使用するのではなく、セット毎に２種類のテーブルを選択して使用する。
例えば、２種類の変換テーブルの一方を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は第１のテーブルを、Ｐ＝１の場合は第２のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００３６】
こうして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすい。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応し易くなる。
【００３７】
次に、この発明の他の参考技術のデータ処理方法では、上記ｎ×ｍ−１ビットデータ毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするｎ×ｍ−１ビットデータ毎に２種類のテーブルのうちのいずれか一方を選択する。
このように、数値系列Ｐの生成方法が簡単なので、実現が容易になる。
この発明の請求項７に係わるデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、多値判定時の選択方法が容易になる。
【００３８】
次に、この発明の他の参考技術のデータ処理方法について説明する。
まず、このデータ処理方法では、上記２種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを次の論理演算式の結果に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
こうして、多値データの判定時に、対象とするセットだけではなく、その後の複数のセットを加味した多値判定が行え、誤りを低減できる。
【００３９】
次に、上記Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢである場合の実施例を説明する。
ここでは、１シンボルを２ビットの多値データとし、シンボル値は０〜３をとり、４シンボル（Ｓ１〜Ｓ４）を１セットとする。
Ａ／Ｄ変換の量子化ビット数は５ビットとし、信号データ値の変化範囲は０〜３１（１０進）とする。
さらに、シンボル値「０」「１」「２」「３」に対応する理想的な信号データ値は、「４」「１２」「２０」「２８」とする。
【００４０】
図７は、入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
入力シンボルの信号データ値が「０〜３」又は「２８〜３１」の時の判定候補が「０」又は「３」に限定されているが、これを「０」「１」又は「２」「３」としてもよい。
さらに、Ｐ＝０の場合は図４の（１）に示した変換テーブルを、Ｐ＝１の場合は図４の（２）に示した変換テーブルを選択する。
第ｉ番目のセットの入力シンボルの信号データ値系列が（２１−５−２７−１３）であり、第（ｉ＋１）番目のセットの入力シンボルの信号データ値系列が（１０−１９−１４−２５）であった場合、２セット分のデータ処理によって第ｉ番目のセットの入力シンボルの多値判定を行う。
まず、第ｉ番目及び第（ｉ＋１）番目のセットで、Ｐ＝「０」と「１」の両方の場合で仮の多値判定を行う。それぞれの場合の仮判定結果を得るためのデータ処理過程を次の表２〜表５に示す。表２は第ｉ番目のセットでＰ＝０の場合、表３は第ｉ番目のセットでＰ＝１の場合、表４は第（ｉ＋１）番目のセットでＰ＝０の場合、表５は第（ｉ＋１）番目のセットでＰ＝１の場合である。
【００４１】
【表２】
【００４２】
【表３】
【００４３】
【表４】
【００４４】
【表５】
【００４５】
上記表２〜表５から、誤差の合計が最小となるシンボル値系列を選ぶ。それぞれの場合の仮判定結果を次の表６に示す。表６は仮判定結果である。
【００４６】
【表６】
【００４７】
第ｉ番目のセットでＰ＝１の場合は、誤差の合計値の最小値が同一の４種類のシンボル値系列が仮判定結果になる。
第ｉ番目のセットのＰ（ｉ）と、第（ｉ＋１）番目のセットのＰ（ｉ＋１）には、Ｐ（ｉ＋１）＝Ｐ（ｉ）ｅｏｒ第ｉ番目のセットのＳ４のＬＳＢの関係があるため、第ｉ番目のセットの仮判定結果から算出される第（ｉ＋１）番目のセットのＰ（ｉ＋１）とを関連付けて、２セット分の仮判定結果を得る。表７は２セット分の仮判定結果を示す。
【００４８】
【表７】
【００４９】
表７から、２セット分の誤差の合計値が最も小さいのは、第ｉ番目のセットの（２−０−３−１）と第（ｉ＋１）番目のセットの（１−２−１−３）のシンボル値系列の組合せである事が分かる。
この結果から第ｉ番目のセットの多値判定結果を（２−０−３−１）とする。
このようにして、複数のセットにわたって数値系列Ｐの相関関係をも考慮して多値判定を行うことにより、より多くの情報から判定を行えるので、１セット単位で判定を行うよりも更に誤りを低減できる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ−１）ビットデータをｍビットデータに変換し、多値データのＬＳＢに設定して、偶数と奇数になる場合数を制限し、（ｍ−１）ビットデータをｍビットデータに変換する時の変換テーブルを２種類使用し、更に、２種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に複数のセットを加味した多値判定が行えるので、誤りをより低減できる。
【００５０】
次にこの発明の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図４の（１）と（２）に示した変換テーブルを使用する。
このデータ処理方法は、上記（ｍ−１）ビットデータをｍビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減できる。
【００５１】
なお、上記では、２セット分から先行する１セット分の多値判定を行っているが、ｓセット（ｓ≧２である整数）分から先行するｔ（ｔ≧ｓである整数）セット分の多値判定を行ってもよい。
さらに、各セットでの変換テーブル選択のための数値系列Ｐを所定の個数で終了させて再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列を所定の個数で繰返す形にしているので、多値判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
以上に説明したデータ処理方法は、マイクロプロセッサやデジタルシグナルプロセッサ等を用いたコンピュータシステム上で動作するソフトウェアとして実現できる。
【００５２】
次に、この発明のデータ処理回路の参考技術と一実施形態について説明する。
図８は、この発明の参考技術のデータ処理回路の構成を示すブロック図である。
このデータ処理回路は２値データを多値データに変換する回路であり、（ｎ×ｍ−１）ビットのパラレルデータを入力し、１シンボルをｎビットとするパラレルデータを出力する。
このデータ処理回路は、入力データの（ｍ−１）ビットをｍビットに変換する変換回路１と、その変換回路１のｍビットの出力を入力し、その内の１ビットを出力する第１セレクタ２−１と、その他の入力データをｍビットずつ入力し、その内の１ビットを出力する第２〜第ｎセレクタ２−２〜２−ｎが主な回路構成要素である。
この他に、入出力データのタイミングに合わせて、各セレクタ２−１〜２−ｎの切り換えを制御するための回路等が必要であるが、図示を省略した。
【００５３】
次に、このデータ処理回路によって、この２値データを多値データに変換する処理動作を説明する。
図９は、図８に示したデータ処理回路の動作説明に供するビットデータの配列図である。
一例として、ｍ＝４、ｎ＝３の場合の説明図を図９に示す。
図９の（ａ）に示すように、入力の１１ビットのパラレルデータをＭＳＢからｂ１、ｂ２、．．．、ｂ１１とし、同図の（ｂ）に示すように、変換回路１で上位３ビットを４ビット（ｂＡ、ｂＢ、ｂＣ、ｂＤ）に変換する。
変換回路１は、半導体メモリや論理回路を使用して変換テーブルを実現してもよいし、「０」又は「１」を付加する簡単な変換であれば、配線の追加だけで実現できる。
【００５４】
その後、３個のセレクタ（この場合、第１セレクタ２−１〜第３セレクタ２−３）の出力を順次切換えて、同図の（ｃ）に示すように、４個のシンボル（Ｓ１、Ｓ２、Ｓ３、Ｓ４）に図示したビットデータが配置されるようにして、３ビットのパラレルデータを出力する。
このデータ処理回路は、簡単なハードウェアによって２値データを多値データに変換できるので、処理の高速化が可能である。
【００５５】
次に、上記データ処理回路によって、２値データを多値データに変換する処理動作を説明する。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
このデータ処理回路は、２値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインターフェースが可能である。
なお、変換テーブルを２種類使用し、数値系列Ｐによってテーブルを選択する場合は、変換回路および制御回路にその機能を付加すればよい。
【００５６】
次に、この発明の請求項１乃至３に係わるデータ処理回路の一実施形態について説明する。
図１０は、この発明の請求項１乃至３の一実施形態であるデータ処理回路の構成を示すブロック図である。
図１１は、図１０に示したデータ処理回路の動作説明に供する入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
このデータ処理回路は、多値信号をＡ／Ｄ変換した後のシンボル単位の信号データを入力して、多値判定を行う回路である。
以下にこのデータ処理回路の主な構成要素及びその機能を記す。
【００５７】
判定候補出力回路１０は、入力シンボルの信号データを入力して、判定候補の偶数と奇数のシンボル値と、それぞれのシンボル値に対応する理想的な信号データ値を出力する。この回路は、例えば図１１に示すようなテーブルを半導体メモリや論理回路を用いて実現できる。
図１１には、一例として、入力シンボルのデータ値が０〜１５の範囲で変化し、シンボル値が０〜３である場合について、入力シンボルの任意の信号データ値に対する、偶数と奇数の判定候補となるシンボル値と、各シンボル値に対応する理想的な信号データ値の対応表を示した。
誤差算出回路１１は、入力シンボルの信号データ値と、判定候補出力回路１０から出力される判定候補の偶数と奇数のシンボル値に対応する理想的な信号データ値との差の絶対値を出力する。なお、差の２乗を出力してもよい。
【００５８】
第１レジスタ１２は、誤差算出回路１１の出力を１セット分、又は複数セット分のシンボル数だけ保持する複数個のレジスタからなる。
第１セレクタ１３は、第１レジスタ１２の各レジスタの出力を、変換テーブルのビットパターン、即ち偶数奇数の組み合わせパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路１４は、第１セレクタ１３から出力された誤差値を加算し、その合計値を出力する。
第２レジスタ１５は、変換テーブルの各ビットパターン、即ち偶数奇数の各組み合わせパターンに対応した誤差値の合計値を保持する。
最小値検出回路１６は、第２レジスタ１５の出力から最小値を検出する。
【００５９】
第３レジスタ１７は、判定候補出力回路１０からの判定候補の偶数と奇数のシンボル値を１セット分、又は複数セット分のシンボル数だけ保持する。
第２セレクタ１８は、最小値検出回路１６で検出された最小値に対応する変換テーブル上のビットパターンに対応して、第３レジスタ１７に保持された判定候補のシンボル値を選択して、判定結果として出力する。
制御回路１９は、このデータ処理回路の全体の動作を制御する。
変換テーブル２０は、２値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列生成回路２１は、セット毎に変換テーブルを切換える場合の変換テーブル２０を選択するための数値系列（Ｐ）を生成する回路である。なお、変換テーブル２０が１種類の場合は不要である。また、数値系列Ｐが一義的に決まっている場合は、２値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、数値系列Ｐがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してＰを生成する。
【００６０】
上記の構成要素からなるデータ処理回路により、１セット分又は複数セット分のシンボルの個数の判定候補のシンボル値に対応する理想的なデータ値との誤差値を保持し、更に誤差の合計値を算出して保持することができる。
さらに、誤差の合計値の最小値を検出し、それに対応する変換テーブル２０上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
この発明の請求項１３に係わるデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能である。
【００６１】
次にこの発明の請求項２と３に係わるデータ処理回路について説明する。
図１２は、この発明の請求項２と３に係わる判定結果を２値データへ変換する回路の構成を示すブロック図である。
図１２には、一例として、３ビット／シンボル，４シンボル／セットの多値判定結果をそれぞれ１１ビットの２値データに変換する回路を示した。
この回路は、判定結果のシンボル値データを３ビットの４段のレジスタ３０〜３３に保持する。そして、各レジスタ３０〜３３のＬＳＢの１ビットを逆変換テーブル３４によって３ビットに変換し、残りの８ビットと共に１１ビットのパラレルデータとして出力する。
このように、上述した２値データを多値データに変換する回路および多値データを判定する回路は、情報記録媒体への記録装置や再生装置、伝送路への送信装置や受信装置に個別に組込んでも有用である。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路（集積化回路等）として組込んでも有用である。
【００６２】
この発明の請求項２と３に係わるデータ処理回路は、以上に述べたような回路として多値判定を行っているので、ソフトウェア処理に比べて、データ処理を高速化できる。
また、この発明の請求項２に係わるデータ処理回路は、２値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
さらに、この発明の請求項３に係わるデータ処理回路は、２値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、２値データを多値データに変換する回路は他の回路との配線量の少ないインターフェースが可能になる。
【００６３】
なお、この実施例では、多値信号を量子化する手段として、再生信号の振幅を量子化するＡ／Ｄ変換を行っているが、他の量子化の実施例を以下に説明する。
図１３は、情報記録媒体（例えば光ディスク）上に記録するマークの長さを変化させた多値記録データの説明に供する図である。
図１３の（ａ）に示すような記録マークの再生信号は２値であるが、その各マークに対応するパルスの時間長の変化が多値信号になる（同図の（ｂ）参照）。この時間長を、基準クロックで動作するカウンタ回路で計数することによって、多値信号を量子化した信号データ（デジタルデータ）が得られる。その後、各信号データ値から一定の値を減算することによって、同図の（ｃ）（図１５の（ｂ））に示すような信号データの分布が得られる。その結果、上記に説明したＡ／Ｄ変換を行った場合の実施例を、図１４に示した本実施例にも適応できる。
また、図１３の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
【００６４】
次に、この発明の請求項４，５に係わるデータ処理装置の一実施形態について説明する。
図１４は、この発明の請求項４，５に係わるデータ処理装置の一実施形態である光ディスク装置の構成を示すブロック図である。
光ディスク６０は情報を記録する媒体であり、らせん状又は同心円上のトラックが形成され、トラックにそってマークを記録する。トラックは一定の周期でわずかに蛇行している。
モータ４０は、情報の記録及び再生時に光ディスク６０を所定の回転速度で回転させる。
光ヘッド４１は、光ディスク６０にレーザ光スポットを照射して記録面にマークを記録し、記録面に記録されたマークをレーザ光スポットで走査して電気信号を出力する。
【００６５】
演算増幅回路４２は、光ヘッド４１から出力された電気信号を演算増幅し、光ディスク６０上のマークに対応した再生信号や、レーザ光スポットが光ディスク６０の記録面に焦点が合っているかを示すフォーカスエラー信号や、レーザ光スポットがトラックにそって走査しているかを示すトラッキングエラー信号や、トラックの蛇行に対応した信号等を出力する。
サーボ回路４３は、フォーカスエラー信号や、トラッキングエラー信号、トラックの蛇行に対応した信号により、レーザ光スポットを光ディスク６０の記録面に焦点を合わせ、正しくトラックを走査させ、光ディスク６０を線速度一定又は、角速度一定に回転させる。
レーザ駆動回路４４は、変調回路４５から出力された信号に従ってレーザ光で光ディスク６０にマークを記録するための信号を出力する。
【００６６】
変調回路４５は、入力した多値データに対応した大きさのマークとスペース（多値データ＝０：何も記録しない）を示す信号を出力する。
同期信号付加回路４６は、所定量のデータの区切りを示すための同期信号を付加する。
多値化回路４７は、入力した２値データを多値データに変換する。一例として、図８に示した回路を使用する。
誤り訂正用データ付加回路４８は、入力データに対して誤り訂正を行うためのデータを付加する。
ＡＤ変換回路４９は、演算増幅回路４２からの再生信号をデジタル信号に変換する。
【００６７】
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）及び同期検出回路５０は、再生信号中の同期信号を検出し、多値データに同期したクロック信号を出力する。
波形等化回路５１は波形等化処理を行う。
多値判定回路５２は多値データを判定する。一例として、図１０に示す回路を使用する。
多値−２値変換回路５３は多値データを２値データに変換する。一例として、図１２に示す回路を使用する。
誤り訂正回路５４は、誤り訂正用データを用いて誤り訂正を行う。
なお、図示を省略したが、光ヘッド４１を光ディスク６０の半径方向に移動させて光ディスク６０上のデータをサーチする機構も備えている。
さらに、コンピュータ用の情報記憶装置として使用するためのインターフェース回路や、光ディスク装置全体の動作制御を行うマイクロプロセッサ等も図示を省略した。
【００６８】
次に、上記光ディスク装置の処理動作を説明する。
まず、２値データを多値化して光ディスク６０に記録する場合の動作を説明する。
例えば、ホストコンピュータから誤り訂正用データ付加回路４８に２値データが入力されると、所定量のブロックに分割し、誤り訂正用のデータを付加する。
その後、多値化回路４７でセット単位の多値データに変換する。さらに、同期信号付加回路４６で所定セット数毎に同期信号を付加する。その同期信号を付加した多値データの各値に対応したマークを光ディスク６０に記録するために、変調回路４５でレーザ光を駆動する信号を生成する。そして、光ヘッド４１によってマークが光ディスク６０に記録される。
【００６９】
次に、光ディスク６０から多値信号を読み出して、多値判定を行い、２値データとして出力する場合の動作を説明する。
光ヘッド４１により、一定強度のレーザ光を光ディスク６０に照射し、その反射光を光電変換して電気信号を得る。その得られた信号を演算増幅回路４２に入力し、サーボ回路４３によって光ディスク６０を安定して回転させ、光ヘッド４１のトラッキングやフォーカス制御を行って多値信号を再生する。
その再生された多値信号から、同期信号を検出し、ＰＬＬ及び同期検出回路回路５０のＰＬＬ回路によって多値データ（シンボル）に同期したクロックを生成し、ＡＤ変換回路４９によってデジタルデータを得る。その後、波形等化回路５１で波形等化を行い、多値判定回路５２で判定結果の多値データを出力する。
さらに、多値−２値変換回路５３で２値データに変換した後、誤り訂正回路５４で誤りの検出と訂正を行って訂正後の２値データをホストコンピュータへ出力する。
【００７０】
この発明の請求項４に係わる光ディスク装置は、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データが偶数と奇数に制限されている事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報再生装置或いは情報受信装置）を実現することができる。
【００７１】
さらに、この発明の請求項５に係わる光ディスク装置は、２値データを多値データに変換する時に多値データを偶数と奇数に制限して設定する手段と、変換した多値信号を情報記録媒体に記録或いは伝送路に送信する手段と、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データが偶数と奇数に制限されている事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報記録装再生置或いは情報送受信装置）を実現することができる。
【００７２】
次に、この発明の他の参考技術を説明する。
上述した実施形態では、１シンボルの多値データの最下位ビットに冗長データを追加したデータパターンを配置しているので、１シンボルの判定候補が偶数と奇数のみに制限されており、符号間干渉が大きい場合は判定を誤りやすい恐れがある。そこで、次の参考技術ではその不具合を解消している。
【００７３】
まず、このデータ処理方法を適用する多値信号の条件について説明する。ここでは１個の多値データを「シンボル」と呼び、そのシンボルの取り得る値（３ビットの場合は８値であり、０〜７等）を「シンボル値」と呼ぶ。
また、多値信号は、光ディスク等の情報記録媒体に対する情報の記録，再生，又は伝送路に送受信する時のアナログ信号を指し、多値信号をＡ／Ｄ（アナログ／デジタル）変換したデジタルデータを「信号データ」と呼ぶことにする。
【００７４】
次にこの発明の参考技術のデータ処理方法について説明する。
図１６は、この発明のデータ処理方法の説明に供するマトリクスを示す図である。
１シンボルの多値データをｎ（ｎ≧２である整数）ビットデータとし、ｍ（ｍ≧２である整数）個のシンボルを１セットとして、多値データを複数シンボル（Ｓ１〜Ｓｍ）単位で扱う。
この場合、１シンボルは２のｎ乗通りのシンボル値をとる。ＭＳＢは最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を、ＬＳＢは最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）をそれぞれ示す。
【００７５】
以下に、任意の２値データを多値データに変換する処理方法を説明する。
まず、｛（ｎ−ｋ）×ｍ｝ビットの２値データ（ｋ≧１かつｎ＞ｋである整数）を、１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する。
さらに、（ｍ×ｋ−１）ビットの２値データを、（ｍ×ｋ）ビットの２値データに変換し、各シンボルの下位ｋビットに配置する。
このようにして、｛（ｎ−ｋ）×ｍ｝＋（ｍ×ｋ−１）＝（ｎ×ｍ−１）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに変換する。
【００７６】
ここで、単純に（ｎ×ｍ）ビットの２値データを、ｎビット／シンボルのｍシンボルの多値データに配置すると、各シンボルはランダムなシンボル値になり、１セット内のシンボル値系列は２の（ｎ×ｍ）乗通りになる。
しかし、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットの２値データに変換し、各シンボルの下位ｋビットに配置することにより、１セット内のシンボル値系列は２の（ｍ×ｋ−１）乗通りに制限することができる。
【００７７】
例えば、ｎ＝３，ｍ＝２，ｋ＝２の場合、単純な３ビット／シンボル，２シンボル／セットのシンボル値系列は２の（３×２）乗＝６４通りになるが、（２×２−１）＝３ビットデータを（２×２）＝４ビットのデータに変換し、各シンボルの下位２ビットに配置することにより、１セット内のシンボル値系列は２の（２×２−１）乗＝２の３乗＝８通りに制限することができる。
したがって、この場合は各シンボル値がランダムに変化する場合に比べて、変化の度合いを１／８に制限することができる。
【００７８】
これにより、多値データを判定する時の候補を１／８に絞れるので、誤り率を低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットを（ｍ×ｋ）ビットに変換し、多値データの下位ｋビットに設定しているので、多値判定を行う時に判定候補数を絞ることができ、判定時の誤りを低減することができる。
【００７９】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットに変換する処理方法である。
図１７は、この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
図１７では、一例としてｍ＝２，ｋ＝２の場合の変換処理方法を説明する。
３ビットデータを４ビットデータに変換する処理方法として、３ビットデータのＬＳＢ側（右側）に「０」を付加する場合、図１７の（１）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「００１０」「０１００」「０１１０」「１０００」「１０１０」「１１００」「１１１０」の４ビットデータになる。
【００８０】
また、３ビットデータのＭＳＢの次のビットに「０」を付加する場合、図１７の（２）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「０００１」「００１０」「００１１」「１０００」「１００１」「１０１０」「１０１１」の４ビットデータになる。
さらに、３ビットデータのＭＳＢ側（左側）に「０」を付加する場合、図１７の（３）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「００００」「０００１」「００１０」「００１１」「０１００」「０１０１」「０１１０」「０１１１」の４ビットデータになる。
【００８１】
さらにまた、３ビットデータのＭＳＢ側（左側）に「１」を付加する場合、図１７の（４）に示すように、「０００」「００１」「０１０」「０１１」「１００」「１０１」「１１０」「１１１」の各３ビットデータはそれぞれ「１０００」「１００１」「１０１０」「１０１１」「１１００」「１１０１」「１１１０」「１１１１」の４ビットデータになる。
この他にも、ＬＳＢの次のビットに「１」を、ＭＳＢ側に「１」を付加する方法等もある。このような変換処理方法であれば、テーブルを作成すること無く、容易に変換を行える。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、「０」又は「１」を付加するのみで済むので容易に実現することができる。
【００８２】
次にこの発明の他の参考技術のデータ処理方法について説明する。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットに変換する他の処理方法である。
図１８は、この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
同図には、ｍ＝２，ｋ＝２の場合の他の変換処理方法による変換結果を示しており、変換後の４ビットのデータパターンが、他のパターンと２ビット以上異なるように変換した例である。
【００８３】
このようにして、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００８４】
次に、また他の参考技術のデータ処理方法について説明する。
まず、参考技術のデータ処理方法では、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法を１種類に限定せずに、セット毎に２種類を使い分ける。
例えば、図１８に示した変換テーブルの（１）と（２）を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は（１）を、Ｐ＝１の場合は（２）をそれぞれ選択し、セット毎に変換テーブルを切換えるようにしてもよい。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００８５】
このようにして、ｍビットの全パターンが使用されるので、セット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応しやすくなる。
このテータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、ｍビットの全パターンが使用され、変換後のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならないので、情報記録再生系や伝送路の周波数特性に適応させ易くなる。
【００８６】
次に、他の参考技術のデータ処理方法では、セット毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするセットでテーブルを選択する。このように、数値系列Ｐの生成方法が簡単なので、容易に実現することができる。
このデータ処理方法は、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用するので、選択方法が容易になる。
【００８７】
次に、また他の参考技術のデータ処理方法では、２種類の変換テーブルを選択する方法として、上述のように固定した数値系列Ｐを使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを、次の論理演算式に基づく演算処理に基づいて定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
【００８８】
このデータ処理方法は、上記数値系列Ｐをデータとの論理演算結果で次のセットと相関付けて、多値データ判定時に複数のセットを加味した多値判定を行うので、多値データの判定時に対象とするセットだけではなく、その後の複数のセットを加味した多値判定を行うことができ、誤りをより低減することができる。
【００８９】
しかしながら、上述の対象とするセットでの多値判定結果が誤っていると、次のセット以降にも誤りが伝播するので、他の参考技術のデータ処理方法では、数値系列Ｐを所定の個数で終了させて再び初期値から繰返すようにする。
このデータ処理方法は、上記数値系列Ｐを所定の個数で繰返すようにしているので、多値データ判定結果に誤りがあった場合に次セット以降への誤りの伝播を所定セット数以内に防ぐことができる。
【００９０】
次に、この発明の参考技術のデータ処理方法について説明する。
すなわち、任意の２値データを多値データに変換し、その多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力し、Ａ／Ｄ変換したデジタルデータから多値判定を行う処理方法を説明する。
ここでは、その説明を簡単にするために、３ビット／シンボルの多値データを２シンボル／セットで処理する場合を説明する。
【００９１】
図１９は、３ビット／シンボルの多値データを２シンボル／セットで処理する場合のデータビットの配置を示す説明図である。
同図中のｄ０，ｄ１はそれぞれ任意の２値データであり、ｂ０〜ｂ３は図１８に基づいて説明した変換方法で、３ビットデータを４ビットデータに変換したデータである。また、３ビットの１シンボルは０〜７をシンボル値とする。
図２０は、この発明のデータ処理方法の説明に供する線図である。
同図には、入力シンボルの信号データ値とシンボル値の判定候補の対応例を示しており、１セット内のＡ／Ｄ変換したデジタルデータの第１及び第２シンボル（Ｓ１，Ｓ２）の入力信号データ値を「×」印で示している。
図１８に示した変換テーブル（変換表）で変換されたデータをシンボルの下位２ビットに配置することから、１シンボルの判定候補は４個になる。その判定候補は、入力信号データ値に最も近い４個を採用する。
【００９２】
図２０には、第１シンボルＳ１の判定候補は「３，４，５，６」の４個であり、第２シンボルＳ２の判定候補は「０，１，２，３」の４個である。
第１シンボルＳ１の下位２ビット（ｂ０，ｂ１）及び第２シンボルＳ２の下位２ビット（ｂ２，ｂ３）は、図１８に示した変換テーブルで定められているので、２シンボルの判定候補は、図２１に示すように、８通りのシンボル値系列「４，０」「４，３」「５，１」「５，２」「６，１」「６，２」「３，０」「３，３」になる。ここでは、図１８の（１）の変換データを使用した場合を示している。第１シンボルＳ１と第２シンボルＳ２はそれぞれ３ビットのデータであり、２シンボルのシンボル値系列は６４通りが考えられるが、図２１に示した８通りのシンボル値系列の判定候補から入力信号データ値との誤差の合計が最小になる候補を判定結果とする。
【００９３】
このようにして、セット内の誤差が最も小さくなる判定結果を採用することによって判定結果の信頼性を向上させることができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換し、多値データの下位ｋビットに設定しているのを利用して、各場合における誤差の最小値を求め、その最小値を与える変換テーブル上のビットパターンに従って多値判定を行っているので、単純に１シンボルを単体で判定する時よりも信頼性の高い判定ができる。
【００９４】
次にこの発明の参考技術のデータ処理方法について説明する。
上述の判定処理の際、変換テーブルとして、図１８の（１）の変換テーブルを使用する。したがって、変換後のビットパターンが２ビット以上異なっており、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【００９５】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記処理のように図１８の（１）の変換テーブルを使用せず、「０」又は「１」を付加する変換方法を使用することにより、多値判定のデータ処理がより簡素化できる。
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、「０」又は「１」を付加するので多値判定のデータ処理を容易に実現することができる。
【００９６】
次にこの発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上述の処理のように１種類の変換テーブルを使用するのではなく、セット毎に２種類のテーブルを選択して使用する。
例えば、２種類の変換テーブルの一方を選択するためのセット単位に変化する「０」と「１」からなる数値系列Ｐとして、
Ｐ＝０，１，０，１，０，１，．．．．．
Ｐ＝０，０，１，１，０，０，．．．．．
等を定義して、Ｐ＝０の場合は第１のテーブルを、Ｐ＝１の場合は第２のテーブルをそれぞれ選択し、セット毎に変換テーブルを切換える。また、数値系列Ｐとして初期値と生成方法を規定した乱数を使用してもよい。
【００９７】
このデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する処理方法として、２種類の変換テーブルを使用するので、（ｍ×ｋ）ビットの全パターンを使用し、変換後のセット単位のデータパターンが偏らず、特殊な周波数成分が強調された多値信号にならず、情報記録再生系や伝送路の周波数特性に適応させ易くなる。
【００９８】
次にこの発明の参考技術のデータ処理方法では、セット毎に変化する「０」と「１」とからなる所定の数値系列Ｐに基づいて対象とするセットでテーブルを選択するので、２種類の変換テーブルを選択する方法として、一義的に決められた数値系列を使用することによって多値判定時の選択方法が容易になる。
したがって、数値系列Ｐの生成方法が簡単になり、容易に実現することができる。
【００９９】
次に、この発明の参考技術のデータ処理方法について説明する。
このデータ処理方法では、上記２種類の変換テーブルを選択する方法として、固定した数値系列を使用するのではなく、セット内のデータを使用して次のセットの数値系列Ｐを決定する。
例えば、数値系列Ｐの初期値として、第１番目のセットの数値系列Ｐ（１）を「０」とし、第ｉ番目（ｉ≧２である整数）のセットの数値系列Ｐを、次の論理演算式に基づく演算処理で定義する。
Ｐ（ｉ）＝Ｐ（ｉ−１）ｅｏｒ（ｉ−１）番目のセットのＳｍのＬＳＢ（ｅｏｒ：排他的論理和演算子）
Ｐ（ｉ）＝ｎｏｔ（ｉ−１）番目のセットのＳ１のＭＳＢ（ｎｏｔ：論理否定演算子）
Ｐ（ｉ）＝（ｉ−１）番目のセットのＳ２のＬＳＢ
【０１００】
このようにして、多値データの判定時に、対象とするセットだけではなく、その後の複数のセットを加味した多値判定を行うので、より多くの情報から判定を行うことができ、１セット単位で判定を行うよりも更に誤りを低減することができる。
このデータ処理方法は、２値データを多値データに変換する時に、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換して、多値データの下位ｋビットに設定し、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する時の変換テーブルを２種類使用し、更に、２種類の変換テーブルを選択するための数値系列に、データとの論理演算結果で次のセットと相関付けているので、多値判定時に、複数のセットを加味した多値データ判定が行え、誤りをより低減することができる。
【０１０１】
次に、この発明の参考技術のデータ処理方法は、上述の判定処理の際、変換テーブルとして、図１８の（１）と（２）の変換テーブルを使用する。
この発明の請求項２８のデータ処理方法は、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する方法として、変換後のデータパターンが全て２ビット以上異なるように変換しているので、各パターン間の分離度が向上し、判定時の誤りをより低減することができる。
【０１０２】
また、例えば２セット分から先行する１セット分の多値判定を行ってもよく、ｓセット（ｓ≧２である整数）分から先行するｔ（ｔ≧ｓである整数）セット分の多値判定を行ってもよい。
さらに、各セットでの変換テーブル選択のための数値系列Ｐを所定の個数で終了させ、再び初期値から繰返すようにしてもよい。
このデータ処理方法は、上記数値系列Ｐを、所定の個数で繰返すようにしているので、多値判定結果が誤った場合の次セット以降への誤りの伝播を所定のセット数以下に防ぐことができる。
【０１０３】
次に、上述したこの発明の参考技術のデータ処理方法は、マイクロプロセッサやデジタルシグナルプロセッサ等を用いたコンピュータシステム上で動作するソフトウェアとして実現することができる。
【０１０４】
図２２は、この発明の参考技術のデータ処理回路の構成を示すブロック図である。
このデータ処理回路は、２値データを多値データに変換する回路であり、入力データをｍビットずつ入力し、その内の１ビットを出力する第１〜第（ｎ−ｋ）セレクタＡ１００−１〜１００−（ｎ−ｋ）と、その他の入力データの（ｍ×ｋ−１）ビットを（ｍ×ｋ）ビットに変換する変換回路１０１と、その変換回路１０１の（ｍ×ｋ）ビットの出力を入力し、その内の１ビットを出力するセレクタＢ１０２が主な回路構成要素であって、（ｎ×ｍ−１）ビットのパラレルデータを入力し、１シンボルをｎビットとするパラレルデータを出力する。
その他に、入出力データのタイミングに合わせて、各セレクタの切り換えを制御する回路等が必要であるが、説明を簡単にするためにその図示を省略した。
【０１０５】
次に、このデータ処理回路によって、２値データを多値データに変換する処理動作を説明する。
図２３は、図２２に示したデータ処理回路の動作説明に供するビットデータの配列を示す図である。一例として、ｍ＝２，ｎ＝３，ｋ＝２の場合を示す。
図２３の（ａ）に示すように、入力の（ｎ×ｍ−１）＝（３×２−１）＝５ビットのパラレルデータをＭＳＢからｄ０，ｄ１，ｄ２，ｄ３，ｄ４とし、同図の（ｂ）に示すように、変換回路１０１でその下位（ｍ×ｋ−１）＝（２×２−１）＝３ビット（ｄ２，ｄ３，ｄ４）を（ｍ×ｋ）＝（２×２）＝４ビット（ｂ０，ｂ１，ｂ２，ｂ３）に変換する。
【０１０６】
変換回路１０１は、半導体メモリや論理回路を使用して変換テーブルを実現してもよいし、「０」又は「１」を付加する簡単な変換であれば配線の追加だけで実現することができる。
その後、（ｎ−ｋ）＝１個のセレクタＡ（この場合第１セレクタＡ１００−１）とセレクタＢ１０２の出力を順次切り換えて、同図の（ｃ）に示すように、２個のシンボル（Ｓ１，Ｓ２）に図示したビットデータが配置されるようにして、３ビットのパラレルデータを出力する。
このデータ処理回路は、上記のような簡単なハードウェアによって２値データを多値データに変換できるので、処理を高速化することができる。
【０１０７】
次に、上記データ処理回路によって、２値データを多値データに変換する処理動作を説明する。
この場合、入力がパラレルデータであるが、シフトレジスタ回路を入力に追加して、シリアルデータを入力できるようにする。
また、変換テーブルを２種類使用し、数値系列Ｐによってテーブルを選択する場合は、変換回路及び制御回路にその機能を付加すればよい。
このデータ処理回路は、２値データを多値データに変換する処理をシリアル入力形式の回路で実現しているので、他の回路との配線量の少ないインタフェースが可能になる。
【０１０８】
次に、この発明の請求項６乃至８に係るデータ処理回路の一実施形態について説明する。
図２４は、この発明の請求項６乃至８の一実施形態であるデータ処理回路の構成を示すブロック図である。
このデータ処理回路は、多値信号をＡ／Ｄ変換した後のシンボル単位の信号データを入力して多値データ判定を行う。
以下にこのデータ処理回路の主な構成要素及びその各部の機能を記す。
【０１０９】
判定候補出力回路１１０は、入力シンボルの信号データを入力して、判定候補のシンボル値と、それぞれのシンボル値に対応する理想的な信号データ値を出力する。例えば、図２０に示した例のように、入力シンボル（Ｓ１）の信号データ値がシンボル値の「４」と「５」の間に対応する値であった場合、判定候補は、「３」「４」「５」「６」とし、シンボル値（３，４，５，６）に対応する理想的な信号データ値を出力する。この回路は、Ａ／Ｄ変換後のシンボルの信号データ値をアドレスとし、データとして判定候補のシンボル値とそのシンボル値に対応する理想的な信号データ値を記憶したテーブルを半導体メモリや論理回路を用いて実現することができる。
【０１１０】
誤差算出回路１１１は、入力シンボルの信号データ値と、判定候補出力回路１１０から出力される判定候補のシンボル値に対応する理想的な信号データ値との差の絶対値を出力する。なお、差の２乗を出力してもよい。
第１レジスタ（回路）１１２は、誤差算出回路１１１の出力を１セット分、又は複数セット分のシンボル数だけ保持する。
第１セレクタ（回路）１１３は、第１レジスタ１１２の出力を変換テーブルのビットパターンに対応して選択し、セット内或いは複数セットにわたる誤差の合計を算出するために出力する。
加算回路１１４は、第１セレクタ１１３から出力された誤差を加算し、その合計値を出力する。
【０１１１】
第２レジスタ（回路）１１５は、加算回路１１４の出力を保持する。
最小値検出回路１１６は、第２レジスタ１１５の出力から最小値を検出する。
第３レジスタ（回路）１１７は、判定候補出力回路１１０からの判定候補のシンボル値系列を１セット分、又は複数セット分保持する。
第２セレクタ（回路）１１８は、最小値検出回路１１６で検出された最小値に対応する変換テーブル上のビットパターンに対応して第３レジスタ１１７に保持された判定候補のシンボル値を選択し、それを判定結果として出力する。
【０１１２】
制御回路１１９は、このデータ処理回路の全体の動作を制御する。
変換テーブル１２０は、２値データを多値データに変換する時に使用した変換テーブルと同じテーブルである。
変換テーブル選択用数値系列（Ｐ）生成回路１２１は、セット毎に変換テーブルを切り換える場合の変換テーブルを選択するための数値系列（Ｐ）を生成する回路である。その変換テーブルが１種類の場合は不要である。また、Ｐが一義的に決まっている場合は、２値データを多値データに変換する時と同じ系列を生成するようにする。あるいは、Ｐがセット内のデータとの論理演算で決定される場合は、判定候補のシンボル値を入力してＰを生成する。
【０１１３】
上記の構成要素からなるデータ処理回路により、１セット分又は複数セット分のシンボルの個数の判定候補のシンボル値に対応する理想的なデータ値との誤差を保持し、更に誤差の合計を算出して保持することができる。
さらに、誤差の合計の最小値を検出し、それに対応する変換テーブル上のビットパターンを選択することによって各シンボルの判定結果を出力することができる。
この発明の請求項６に係るデータ処理回路は、多値判定処理を回路で実現しているので、処理の高速化が可能になる。
【０１１４】
次にこの発明の請求項７と８に係るデータ処理回路の実施形態について説明する。
図２５はこの発明の請求項７と８に係る判定結果を２値データへ変換する回路構成を示すブロック図である。同図には、図２３によって示した実施形態と同一の３ビット／シンボル，２シンボル／セットの多値判定結果を５ビットの２値データに変換する回路を示している。
この回路は、判定結果のシンボル値データを３ビットの２段のレジスタ１３０と１３１に保持する。そして、各レジスタ１３０と１３１のＬＳＢ側の２ビット（合計４ビット）を逆変換テーブルによって３ビットに逆変換し、残りの２ビットと共に５ビットのパラレルデータとして出力する。
このようにして、回路によって多値判定を行っているので、ソフトウェア処理に比べてデータ処理を高速化できる。
【０１１５】
また、上述した２値データを多値データに変換する回路及び多値データを判定する回路は、情報記録媒体への記録装置や再生装置、伝送路への送信装置や受信装置に個別に組込んでも有用である。
さらに、記録再生や送受信を行う装置には、両者を併せ持った回路（集積化回路等）として組込んでも有用である。
この発明の請求項７に係るデータ処理回路は、２値データを多値データに変換するパラレル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込める。
また、この発明の請求項８に係るデータ処理回路は、２値データを多値データに変換するシリアル入力形式の回路と多値判定回路を併せ持っているので、情報記録再生装置や送受信装置に組込め、特に、２値データを多値データに変換する回路は他の回路との配線量の少ないインタフェースが可能になる。
【０１１６】
なお、この実施形態では、多値信号を量子化する手段として、再生信号の振幅を量子化するＡ／Ｄ変換を行っているが、図１３に基づいて他の量子化の実施形態を説明する。
図１３には、情報記録媒体（例えば光ディスク）上に記録するマークの長さを変化させた多値記録の一例を示しており、この場合、同図の（ａ）に示すように、再生信号は２値であるが、同図の（ｂ）に示すように、マークに対応するパルスの時間長の変化が多値信号になる。その時間長を、基準クロックで動作するカウンタ回路で計数することによって多値信号を量子化した信号データ（デジタルデータ）が得られる。その後、各信号データ値から一定の値を減算することにより、上述したＡ／Ｄ変換を行った場合の処理を、後述するデータ処理装置にも適応させることができる。
また、図１１の（ｂ）の再生信号が受信信号として得られるように、伝送路にパルス幅変調信号として多値信号を送信し、通信装置に使用してもよい。
【０１１７】
次に、この発明の請求項９，１０に係るデータ処理装置の一実施形態について説明する。
このデータ処理装置の一実施形態の光ディスク装置の構成は、図１４に示した光ディスク装置と同じであり、多値化回路４７に図２２に示した回路を、多値判定回路５２に図２４に示した回路を、多値−２値変換回路５３に図２５に示した回路をそれぞれ使用するところが異なる。
この光ディスク装置は、各回路が上述した各手段の機能をそれぞれ果たし、その動作処理は、各回路によって上述したデータ処理方法を実現しているので、ここでは説明を省略する。
【０１１８】
この発明の請求項９に係る光ディスク装置は、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データの下位ｋビットが（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換したデータである事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報再生装置或いは情報受信装置）を実現することができる。
【０１１９】
さらに、この発明の請求項１０に係る光ディスク装置は、２値データを多値データに変換する時に（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換して各シンボルの下位ｋビットに配置する手段と、変換した多値信号を情報記録媒体に記録或いは伝送路に送信する手段と、多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、多値データの下位ｋビットが（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換したデータである事を利用した多値判定手段とを備えているので、信頼性の高いデータ処理装置（情報記録装再生置或いは情報送受信装置）を実現することができる。
【図面の簡単な説明】
【０１２０】
【図１】この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
【図２】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図３】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図４】同じくこの発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図５】この発明の参考技術のデータ処理方法の説明に供する線図である。
【図６】入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図７】入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図８】この発明の参考技術のデータ処理回路の構成を示すブロック図である。
【図９】図８に示したデータ処理回路の動作説明に供するビットデータの配列図である。
【図１０】この発明の請求項１の一実施形態であるデータ処理回路の構成を示すブロック図である。
【図１１】図１０に示したデータ処理回路の動作説明に供する入力シンボルの信号データ値とシンボル値の判定候補の対応を示す一覧表の図である。
【図１２】この発明の請求項２と３に係わる判定結果を２値データへ変換する回路の構成を示すブロック図である。
【図１３】情報記録媒体上に記録するマークの長さを変化させた多値記録データの説明に供する図である。
【図１４】この発明の請求項４，５に係わるデータ処理装置の一実施形態である光ディスク装置の構成を示すブロック図である。
【図１５】多値信号の条件の説明に供する波形等化を行った後の多値データの分布の一例を示す図である。
【図１６】この発明の参考技術のデータ処理方法の説明に供するマトリクスを示す図である。
【図１７】この発明の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図１８】この発明の他の参考技術のデータ処理方法の説明に供するデータパターンを示す一覧表の図である。
【図１９】３ビット／シンボルの多値データを２シンボル／セットで処理する場合のデータビットの配置を示す説明図である。
【図２０】この発明の参考技術のデータ処理方法の説明に供する線図である。
【図２１】入力シンボルの信号データ値とシンボル値の判定候補とシンボル値系列の対応を示す一覧表の図である。
【図２２】この発明の参考技術のデータ処理回路の構成を示すブロック図である。
【図２３】図２２に示したデータ処理回路の動作説明に供するビットデータの配列を示す図である。
【図２４】この発明の請求項６乃至８の一実施形態であるデータ処理回路の構成を示すブロック図である。
【図２５】この発明の請求項７，８に係る判定結果を２値データへ変換する回路構成を示すブロック図である。
【符号の説明】
【０１２１】
１：変換回路 ２−１〜２−ｎ：第１〜第ｎセレクタ １０，１１０：判定候補出力回路 １１，１１１：誤差算出回路 １２，１１２：第１レジスタ １３，１１３：第１セレクタ １４，１１４：加算回路 １５，１１５：第２レジスタ １６，１１６：最小値検出回路 １７，１１７：第３レジスタ １８，１１８：第２セレクタ １９，１１９：制御回路 ２０，１２０：変換テーブル ２１，１２１：変換テーブル選択用数値系列（Ｐ）生成回路 ３０〜３３，１３０，１３１：レジスタ ３４，１３２：逆変換テーブル ４０：モータ ４１：光ヘッド ４２：演算増幅回路 ４３：サーボ回路 ４４：レーザ駆動回路 ４５：変調回路 ４６：同期信号付加回路 ４７：多値化回路 ４８：誤り訂正用データ付加回路 ４９：ＡＤ変換回路 ５０：ＰＬＬ及び同期検出回路 ５１：波形等化回路 ５２：多値判定回路 ５３：多値−２値変換回路 ５４：誤り訂正回路 ６０：光ディスク １００−１〜１００−（ｎ−ｋ）：第１〜第（ｎ−ｋ）セレクタＡ １０１：変換回路 １０２：セレクタＢ
【特許請求の範囲】
【請求項１】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、該信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項２】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、前記ｎ×ｍ−１ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項３】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、前記ｎ個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、前記ｎ×ｍ−１ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項４】
ｎビット（ｎ≧２である整数）を１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された前記誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項５】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−１）×ｍ｝ビットデータを１セット内のｍシンボルの上位（ｎ−１）ビットに配置する手段と、（ｍ−１）ビットデータをｍビットに変換する手段と、該手段によって変換したｍビットデータを１セット内のｍシンボルの下位１ビットに配置して１セット内の各シンボル値を偶数又は奇数に設定する手段と、前記シンボルを多値信号として情報記録媒体に記録あるいは伝送路へ送信する手段と、ｎビットデータを１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項６】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、該信号データ値に近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項７】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットを入力し、その内の１ビットを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のｋビットを出力する１個のセレクタ回路と、前記（ｎ×ｍ−１）ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項８】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるｍビットを入力し、その内の１ビットデータを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のｋビットデータを出力する１個のセレクタ回路と、前記（ｎ−ｋ）個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、前記（ｎ×ｍ−１）ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項９】
ｎ（ｎ≧２である整数）ビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力してその信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項１０】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−ｋ）×ｍ｝（ｋ≧１かつｎ＞ｋである整数）ビットデータを１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する手段と、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する手段と、該手段によって変換した（ｍ×ｋ）ビットデータを１セット内のｍシンボルの下位ｋビットに配置する手段と、前記シンボルを多値信号として情報記録媒体に記録或いは伝送路へ送信する手段と、ｎビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項１】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、該信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項２】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、前記ｎ×ｍ−１ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項３】
ｎ×ｍ−１（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるｍビットデータを入力し、その内の１ビットデータを出力する（ｎ−１）個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない（ｍ−１）ビットデータを入力してｍビットデータに変換する変換回路と、該変換回路の出力を入力し、その内の１ビットデータを出力する１個のセレクタ回路と、前記ｎ個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、前記ｎ×ｍ−１ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項４】
ｎビット（ｎ≧２である整数）を１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して、その信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号データ値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された前記誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項５】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−１）×ｍ｝ビットデータを１セット内のｍシンボルの上位（ｎ−１）ビットに配置する手段と、（ｍ−１）ビットデータをｍビットに変換する手段と、該手段によって変換したｍビットデータを１セット内のｍシンボルの下位１ビットに配置して１セット内の各シンボル値を偶数又は奇数に設定する手段と、前記シンボルを多値信号として情報記録媒体に記録あるいは伝送路へ送信する手段と、ｎビットデータを１シンボルとする多値信号を情報記録媒体からの再生信号あるいは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い偶数と奇数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された前記理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項６】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、該信号データ値に近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項７】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのパラレルデータの異なるｍビットを入力し、その内の１ビットを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、前記パラレルデータ中の前記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のｋビットを出力する１個のセレクタ回路と、前記（ｎ×ｍ−１）ビットのパラレルデータをｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して、前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項８】
（ｎ×ｍ−１）（ｎ，ｍ≧２である整数）ビットのシリアルデータをパラレルデータに変換するシフトレジスタ回路と、該シフトレジスタ回路の出力データの異なるｍビットを入力し、その内の１ビットデータを出力する（ｎ−ｋ）（ｋ≧１かつｎ＞ｋである整数）個のセレクタ回路と、前記シフトレジスタ回路の出力データ中の前記セレクタ回路に接続されていない（ｍ×ｋ−１）ビットのデータを入力して（ｍ×ｋ）ビットデータに変換する変換回路と、該変換回路の出力を入力し、その内のｋビットデータを出力する１個のセレクタ回路と、前記（ｎ−ｋ）個のセレクタ回路の出力を入力してｎビットのパラレルデータとして出力するレジスタ回路と、前記（ｎ×ｍ−１）ビットのシリアルデータを入力してｎビットのパラレルデータとして出力する制御回路と、ｎ（ｎ≧２である整数）ビットデータを１シンボルとする多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する回路と、該回路によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する回路と、該回路によって算出された誤差値を保持する第１の複数のレジスタ回路と、該第１の複数のレジスタ回路の所定の出力の合計を算出する回路と、該回路によって算出された合計値を保持する第２の複数のレジスタ回路と、該第２の複数のレジスタ回路の出力の最小値を求める回路と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御回路とを備えたことを特徴とするデータ処理回路。
【請求項９】
ｎ（ｎ≧２である整数）ビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力してその信号データ値に最も近い複数のシンボル値に対応する理想的な信号データ値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【請求項１０】
ｎ（ｎ≧２である整数）ビットデータを１シンボルとし、ｍ（ｍ≧２である整数）シンボルを１セットとし、｛（ｎ−ｋ）×ｍ｝（ｋ≧１かつｎ＞ｋである整数）ビットデータを１セット内のｍシンボルの上位（ｎ−ｋ）ビットに配置する手段と、（ｍ×ｋ−１）ビットデータを（ｍ×ｋ）ビットデータに変換する手段と、該手段によって変換した（ｍ×ｋ）ビットデータを１セット内のｍシンボルの下位ｋビットに配置する手段と、前記シンボルを多値信号として情報記録媒体に記録或いは伝送路へ送信する手段と、ｎビットを１シンボルとする多値信号を情報記録媒体からの再生信号或いは伝送路からの受信信号として入力する手段と、前記多値信号を量子化した後の信号データを入力して前記信号データ値に最も近い複数のシンボル値に対応する理想的な信号値を出力する手段と、該手段によって出力された理想的な信号データ値と前記量子化した後の信号データ値との誤差を算出する手段と、該手段によって算出された誤差値を保持する第１の複数のデータ保持手段と、該第１の複数のデータ保持手段の所定の出力の合計を算出する手段と、該手段によって算出された合計値を保持する第２の複数のデータ保持手段と、該第２の複数のデータ保持手段の出力の最小値を求める手段と、入力した複数の信号データに対応した誤差値が最小となるｎビットのパラレルデータのシンボル値系列を出力する制御手段とを備えたことを特徴とするデータ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２００８−２５７８４４（Ｐ２００８−２５７８４４Ａ）
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願番号】特願２００８−９１０３１（Ｐ２００８−９１０３１）
【出願日】平成２０年３月３１日（２００８．３．３１）
【分割の表示】特願２００６−１２５８８１（Ｐ２００６−１２５８８１）の分割
【原出願日】平成１４年４月１８日（２００２．４．１８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願日】平成２０年３月３１日（２００８．３．３１）
【分割の表示】特願２００６−１２５８８１（Ｐ２００６−１２５８８１）の分割
【原出願日】平成１４年４月１８日（２００２．４．１８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]