データ処理装置
【課題】リブート時の初期値設定を速やかに行うデータ処理装置を提供すること。
【解決手段】データ処理装置１０は、プルアップ抵抗Ｒｕあるいはプルダウン抵抗Ｒｄに接続される複数の信号線であって、初期設定データboardid_in[2:0]を生成する複数の信号線rom_adr[2:0]と、当該装置１０の電源投入時において、前記初期設定データboardid_in[2:0]によって当該装置１０の初期設定を行う設定部４２と、初期設定データboardid_in[2:0]を保持する保持部４１とを含む。設定部４２は、電源投入時に初期設定データboardid_in[2:0]を保持部４１に保持させ、当該装置１０のリブート時において、保持部４１に保持された初期設定データboardid_in[2:0]を利用して当該装置１０を再初期設定する。
【解決手段】データ処理装置１０は、プルアップ抵抗Ｒｕあるいはプルダウン抵抗Ｒｄに接続される複数の信号線であって、初期設定データboardid_in[2:0]を生成する複数の信号線rom_adr[2:0]と、当該装置１０の電源投入時において、前記初期設定データboardid_in[2:0]によって当該装置１０の初期設定を行う設定部４２と、初期設定データboardid_in[2:0]を保持する保持部４１とを含む。設定部４２は、電源投入時に初期設定データboardid_in[2:0]を保持部４１に保持させ、当該装置１０のリブート時において、保持部４１に保持された初期設定データboardid_in[2:0]を利用して当該装置１０を再初期設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ処理装置に関し、詳しくは、データ処理装置におけるリブート期間の短縮に関する。
【背景技術】
【０００２】
データ処理装置におけるリブート期間の短縮に関して、例えば、特許文献１に、プロセッサ（データ処理装置）におけるバス調停時間を減らしてリブート処理を高速化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２９３６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複合機等の電子機器を複数の国に出荷する場合、ＲＯＭ（読み出し専用メモリ）やＡＳＩＣ（特定用途向け集積回路）は共通したものを使用するが、例えば、データ処理装置としての電子部品が実装された基板組を出荷する国によって変えることがある。このとき、電子機器の電源ＯＮ時やリブート時にどの国向けの設定で電子機器を動作させるべきか判断し、電子機器の表示パネルに適切な言語を表示させたりする初期値の設定を行うことができるが、どの国向けの設定で電子機器を動作させるべきか判断するための構成が必要となる。
【０００５】
そこで、上記判断のための基板組に実装されたＡＳＩＣに専用の端子を割り振る構成が考えられるが、専用端子は、上記判断のためにだけ使用されるものである。そのため、判断する国数が増える分だけ専用端子を設ける必要があり、コストアップとなる。
【０００６】
それに対し、ＡＳＩＣとＲＯＭを接続するアドレス線にプルアップ抵抗またはプルダウン抵抗を付け、電源投入時にＨ電圧／Ｌ電圧の違いでどの国向けか判断し、判断後はアドレス線として使用する構成であれば、コストアップを抑制できる。なぜなら、たとえ判断する国数が増えても、２０本ほど存在する各アドレス線に付ける抵抗の組み合わせによって判断することができ、これらの抵抗は専用端子よりも低コストであるからである。
【０００７】
しかしながら、アドレス線に抵抗を付ける方法においては、通常のアドレス線をアドレス信号として使用する際に、プルアップ/プルダウン抵抗による影響を無視できるような大きな抵抗値を有する抵抗を使う必要がある。そのため、大きな抵抗値のプルアップ/プルダウン抵抗ではアドレス線の電圧がＨ電圧(３．３Ｖ)／Ｌ電圧(０Ｖ)となる時間が長くなる（図５参照）。そのため、取り込みの立ち上げ時間を長くする必要があり、上記判断に要する時間が長くなってしまう。電子機器のリブート時に要する時間が長くなってしまうと、その間に受信する電話の着信信号等を取りこぼす虞がある。
本発明は、上記事情に鑑み、リブート時の初期値設定を速やかに行う技術を提供するものである。
【課題を解決するための手段】
【０００８】
上記の技術を提供するための手段として、第１の発明に係るデータ処理装置は、処理プログラムを記憶する記憶部と、前記処理プログラムにしたがってデータ処理するデータ処理部とを含むデータ処理装置であって、前記データ処理部に接続され、初期設定データを生成する複数の信号線と、前記複数の信号線の各信号線に接続されるプルアップ抵抗あるいはプルダウン抵抗と、当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、前記初期設定データを保持する保持部とを備え、前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する。
【０００９】
また、第２の発明に係るデータ処理装置は、処理プログラムを記憶する記憶部に接続され、前記処理プログラムにしたがってデータ処理するデータ処理装置であって、該データ処理装置は、プルアップ抵抗あるいはプルダウン抵抗に接続される複数の信号線であって、初期設定データを生成する複数の信号線に接続され、当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、前記初期設定データを保持する保持部とを備え、前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する。
【００１０】
第１あるいは第２の発明の構成によれば、電源投入時に保持部に保持された初期設定データを利用することによって、リブート時における初期値設定を速やかに行うことができる。
【００１１】
第３の発明は、第１または第２の発明のデータ処理装置において、前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部をさらに備え、前記設定部は、前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする。
【００１２】
本構成によれば、リブート時の初期化動作を行う前に、保持部から初期設定データを信号線に一時的に出力させ、その後、初期設定データを各信号線にそのまま保持できる。そのため、リブート時のリセット期間において保持部に保持された初期設定データがリセットされる場合にあっても、各信号線に保持された初期設定データを、速やかに保持部に取り込むことができる。これによって、リブート期間を短縮することができる。
【００１３】
第４の発明は、第１から第３のいずれか一つの発明のデータ処理装置において、前記複数の信号線は、前記記憶部に接続され、前記記憶部のアドレスを指定する複数のアドレス線である。
【００１４】
本構成によれば、通常、アドレス線は数十本設けられるため、初期設定データを生成するための十分なデータ生成容量（ビット数）が確保される。すなわち、アドレス線の利用は初期設定データを生成するために好適である。
【発明の効果】
【００１５】
本発明のデータ処理装置によれば、リブート時の初期値設定を速やかに行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のデータ処理装置を備えたレーザプリンタの構成を概略的に示すブロック図
【図２】データ処理装置のリブートに係る回路を示す概略的なブロック図
【図３】アドレス信号の時間推移を示すタイムチャート
【図４】図３のリブート時の初期期間を拡大したタイムチャート
【図５】従来の、アドレス信号の時間推移を示すタイムチャート
【発明を実施するための形態】
【００１７】
＜実施形態＞
次に、本発明のデータ処理装置をレーザプリンタ（画像形成装置）に用いた一実施形態について図１から図４を参照して説明する。図１は、本発明のデータ処理装置を備えたレーザプリンタの構成を概略的に示すブロック図である。ここで、レーザプリンタ１は、プリンタ機能、スキャナ機能、コピー機能、ファクシミリ機能などを備えた、いわゆる複合機である。
【００１８】
１．レーザプリンタの構成
レーザプリンタ１は、図１に示すように、レーザプリンタ１の各部を制御する制御装置（「データ処理装置」の一例）１０を含む。制御装置１０は、BoardID（ボード識別子）生成部１１、ＲＯＭ１２、ＲＡＭ１３、ネットワークインターフェイス（ネットワークＩ／Ｆ）１４、ファクシミリ通信部１５、および制御部（「データ処理部」の一例）２０を含む。
【００１９】
制御部２０は、例えば、ＡＳＩＣからなり（以降、「ＡＳＩＣ２０」と記す）、制御装置１０内の上記各部に接続され、各部を制御する。また、ＡＳＩＣ２０は、レーザプリンタ１の画像形成部２、操作部（入力パネル）３、表示部４および原稿読取装置５に接続される。ＡＳＩＣ２０は、ＲＯＭ１２に記憶された処理手順にしたがって、その処理結果をＲＡＭ１３に記憶させながら、画像形成に係る全体的な制御を行う。
【００２０】
レーザプリンタ１は、ネットワークＩ／Ｆ１４によって、パーソナルコンピュータ１５０等の外部機器と接続される。また、レーザプリンタ１は、ファクシミリ通信部１５によって電話回線１５１に接続される。
【００２１】
ＡＳＩＣ２０は、ネットワークＩ／Ｆ１４を介してコンピュータ１５０から入力される画像データ、ファクシミリ通信部１５を介して相手側通信機から受信したファクシミリデータ、原稿読取装置５からのスキャンデータ等に基づく画像を、画像形成部２の各部の駆動制御を行うことにより用紙上に形成する。
【００２２】
２．リブート（再起動）に係る構成
次に、図２を参照して、制御装置１０におけるリブートに係る構成を説明する。図２はリブートに係る構成を示す概略的なブロック図である。本実施形態において、リブートは、主に、BoardID生成部１１およびＡＳＩＣ２０によって実行される。なお、以下の説明において、便宜上、配線上の信号と配線とは同一の符合で表すものとする。例えば、符号「rom_adr[0]」は、アドレス線とそのアドレス線上の信号を示すために使用される。
【００２３】
BoardID生成部１１は、２４本のＲＯＭアドレス線（以下、単に「アドレス線」という）rom_adr[23:0]、ならびに、アドレス線rom_adr[23:0]に接続されたプルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄを含む。すなわち、本実施形態においては、BoardID（「初期設定データ」の一例）は、アドレス線rom_adr[23:0]と、プルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄとを用いて設定可能である。すなわち、２４ビットのBoardIDが生成可能である。
【００２４】
なお、ここでは、２４本のアドレス線rom_adr[23:0]の内、３本のアドレス線rom_adr[2:0]を用いて、３ビットのBoardIDが生成される例を示す。具体的には、図２に示されるように、アドレス線rom_adr[0]はプルアップ抵抗Ｒｕ１によって＋３．３Ｖにプルアップされ、アドレス線rom_adr[1]はプルダウン抵抗Ｒｄ１によって０Ｖにプルダウンされ、アドレス線rom_adr[2]はプルアップ抵抗Ｒｕ２によって＋３．３Ｖにプルアップされている。すなわち、ここでは、BoardIDデータは、３ビットのバイナリデータ（１０１）ｂとして生成される。以下、バイナリデータ（１０１）ｂのBoardIDデータを、BoardID（１０１）ｂと記す。
【００２５】
ＡＳＩＣ２０は、双方向バッファ（「切替部」の一例）２１、データセレクタ２２、制御コア部３０、およびリセット制御回路４０を含む。なお、双方向バッファ２１は各アドレス線に対応して設けられるが、図２には便宜上、１個の双方向バッファ２１が示される。
双方向バッファ２１は入力バッファ（「入力部」に相当）２１ａおよび出力バッファ（「出力部」に相当）２１ｂを含む。各双方向バッファ２１は、BoardID（１０１）ｂを含むアドレス線信号rom_adr[23:0]を入力バッファ２１ａに入力して、BoardID（１０１）ｂをＤ−Ｆ/Ｆ入力線boardid_in[23:0]を介してリセット制御回路４０のＤ−Ｆ/Ｆ（フリップフロップ）４１に供給する。
【００２６】
また、双方向バッファ２１は、リブート時の初期化動作（リセット動作）の前において、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂを、リセット制御回路４０の出力許可信号boardid_adr_hiz_enaに応じて、Ｄ−Ｆ/Ｆ出力線boardid_out[23:0]を介して出力バッファ２１ｂからアドレス線rom_adr[2:0]上に一時的に出力する。その後、出力バッファ２１ｂの出力端は、出力許可信号boardid_adr_hiz_enaに応じてハイ・インピーダンス状態とされる。
【００２７】
データセレクタ２２は、リセットステートマシン４２からの選択信号boardid_adr_out_enaに応じて、ＲＯＭアドレス出力信号m_rom_adr_out[23:0]およびＤ−Ｆ/Ｆ出力信号boardid_out[23:0]のいずれを選択して、出力する。
【００２８】
制御コア部３０は、ＣＰＵ３１、メモリ制御回路３２、およびWatchDogTimer（ウォッチドッグタイマ）３３を含む。メモリ制御回路３２はＣＰＵ３１の指令に応じて、ＲＯＭ１２およびＲＡＭ１３へのアクセスに係る信号を制御する。
【００２９】
ウォッチドッグタイマ３３は、ＣＰＵ３１のハングアップやＲＡＭ１３の異常等、制御装置１０内の回路の異常を監視する。ウォッチドッグタイマ３３は、異常が発生した場合にリブート要求信号req_rebootを生成し、リブート要求信号req_rebootをリセット制御回路４０に供給する。すなわち、ウォッチドッグタイマ３３は、制御装置１０内において所定の異常が発生した場合に、リセット制御回路４０に対してリブート要求を行う。
【００３０】
リセット制御回路４０は、Ｄ−Ｆ/Ｆ（「保持部」の一例）４１およびリセットステートマシン（「設定部」の一例）４２を含む。なお、Ｄ−Ｆ/Ｆ４１は各Ｄ−Ｆ/Ｆ入出力線に対応して設けられるが、図２には便宜上、１個のＤ−Ｆ/Ｆ４１が示される。また、Ｄ−Ｆ/Ｆ入力線boardid_in[23:0]およびＤ−Ｆ/Ｆ出力線boardid_out[23:0]は、必ずしも２４本、設けられる必要はなく、BoardIDのビット数に応じて設けられるようにしてもよい。
【００３１】
Ｄ−Ｆ/Ｆ４１は、レーザプリンタ１の電源投入時およびリブート時にBoardID（１０１）ｂをＤ−Ｆ/Ｆ入力線boardid_in[23:0]を介して取り込んで保持する。保持されたBoardID（１０１）ｂを用いて、電源投入時およびリブート時に、例えば、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定が行われる。また、クロックの生成において、内部発振が使用されるかあるいは外部発振が使用されるかのハード的な初期値の設定がなされる。
【００３２】
なお、上記したように、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂは、リブート時の初期化動作（リセット動作）の前に、一時的にアドレス線rom_adr[2:0]に出力され、その後、リブート時のリセット動作時においてＤ−Ｆ/Ｆ４１の保持データは初期化され、再度アドレス線rom_adr[2:0]に出力された値が設定される。
【００３３】
リセットステートマシン４２は、ウォッチドッグタイマ３３からのリブート要求を受けると、選択信号boardid_adr_out_enaの値、および出力許可信号boardid_adr_hiz_enaの値を論理「Ｈ」レベル（以下単に「Ｈ」と記す）にする。それによって、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂが出力バッファ２１ｂを介してアドレス線rom_adr[2:0]に一時的に出力される。
【００３４】
また、リセットステートマシン４２は、ウォッチドッグタイマ３３からのリブート要求、あるいはリセットＩＣ１６からのリセット要求に応じて、ＡＳＩＣ２０内のロジック回路をロジックリセット信号によってリセットする。具体的には、リセットステートマシン４２は、リブート要求に応じて、リブート用リセット信号の値を「Ｈ」とする。このとき、バッファ２３の出力信号rst_out_nは、論理「Ｌ」レベル（以下単に「Ｌ」と記す）となり、リセット制御回路４０には「Ｌ」の入力信号rst_in_nが供給される。リセット制御回路４０に「Ｌ」の入力信号rst_in_nが供給されることによって、リセットステートマシン４２は、初期化動作を開始する。例えば、出力許可信号boardid_adr_hiz_enaの値を「Ｌ」とすることで、出力バッファ２１ｂの出力端は、ハイ・インピーダンス状態とされ、アドレス線rom_adr[2:0]のレベルが保持される。
なお、リセットＩＣ１６は、電源投入時等に、「Ｌ」の入力信号rst_in_nをリセット制御回路４０に供給し、リセット制御回路４０にリセット動作を行わせる。
【００３５】
３．リブート動作
次に、図３および図４のタイムチャートを参照して、ＡＳＩＣ２０によるリブート動作を説明する。図３はアドレス信号rom_adr[2:0]の推移を示すタイムチャートであり、図４は、図３におけるリブート時の初期期間の拡大図である。また、図５に、従来のアドレス信号rom_adr[2:0]の推移を示す。
【００３６】
今、図３の時刻ｔ０において、レーザプリンタ１の電源が投入されたとすると、アドレス信号rom_adr[0]およびアドレス信号rom_adr[2]は、プルアップ抵抗Ｒｕ１，Ｒｕ２によって徐々に３．３Ｖに向けて上昇する。そして電源投入時の入力信号rst_in_nが「Ｈ」となりＡＳＩＣ２０のリセットが解除された後の時刻であって、電源投入時刻ｔ０から所定時間が過ぎた時刻ｔ１において、そのときのアドレス信号rom_adr[2:0]に応じて、Ｄ−Ｆ/Ｆ４１に、BoardID（１０１）ｂであるboardid_in[2:0]が取り込まれる。
【００３７】
Ｄ−Ｆ/Ｆ４１へのBoardID（１０１）ｂの取り込みは、リセットステートマシン４２が取り込み信号をＤ−Ｆ/Ｆ４１のＥＮＡ端子に供給することによって行われる。リセットステートマシン４２は、BoardID（１０１）ｂに応じて、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定を行う。なお、時刻ｔ０から時刻ｔ１までの所定時間は、アドレス信号rom_adr[2:0]が安定する時間として、事前の実験等によって決定される。所定時間は、例えば、数百ｍｓに決定される。
【００３８】
次いで時刻ｔ２において電源投入リセット期間が終了し、ＡＳＩＣ２０は通常動作を開始し、アドレス信号rom_adr[2:0]は通常のＲＯＭアドレス信号となる。
次いで時刻ｔ３において、ウォッチドッグタイマ３３によってリブート要求がリセット制御回路４０に対してなされたとすると、リブート要求によってリブート動作が開始される。リブート動作の初期期間において、リセットステートマシン４２は、図４に示されるように、例えば、時刻ｔ３から５番目のクロック信号の立上り時刻（時刻ｔ３ａ）において、選択信号boardid_adr_out_enaの値を「Ｈ」にする。それによって、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがデータセレクタ２２から出力されることによって、ＲＯＭアドレス出力信号rom_adr_out[2:0]およびアドレス信号rom_adr[2:0]の値が、（１０１）ｂに書き換えられる。
【００３９】
次いで、次のクロック信号の立上り時刻（時刻ｔ４）において、リセットステートマシン４２は、リブート用リセット信号の値を「Ｈ」にして、リブート時におけるリセット動作（初期化動作）を開始する。このリセット動作によって、選択信号boardid_adr_out_enaの値、および出力許可信号boardid_adr_hiz_enaの値を「Ｌ」にする。それによって、出力バッファ２１ｂの出力端はハイ・インピーダンス状態とされ、アドレス信号rom_adr[2:0]の値が、（１０１）ｂに保持される。
【００４０】
すなわち、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に出力された後、アドレス線rom_adr[2:0]の、双方向バッファ２１に接続される一端は、ハイ・インピーダンス状態となる。そのため、BoardID（１０１）ｂが、プルアップ抵抗Ｒｕ１，Ｒｕ２およびプルダウン抵抗Ｒｄ１によって、アドレス線rom_adr[2:0]に好適に保持される。特に、BoardID（１０１）ｂの出力によって一時的に「Ｌ」とされる、アドレス線rom_adr[1]のように、アドレス線上の「Ｌ」の維持が、好適に行われる。
【００４１】
また、この初期化動作によって、Ｄ−Ｆ/Ｆ４１の保持データ（１０１）ｂも初期化されるが、上記したように、本実施形態においては、初期化動作前の保持データ（１０１）ｂが、アドレス線rom_adr[2:0]上に保持される。
【００４２】
次いで、図３に示すように、リブート開始時刻ｔ３から所定時間Ｋ１が経過し、入力信号rst_in_nが「Ｈ」となりＡＳＵＣ２０のリセットが解除された後の時刻ｔ５において、時刻ｔ１と同様に、アドレス信号rom_adr[2:0]に応じて、Ｄ−Ｆ/Ｆ４１に、BoardID（１０１）ｂが取り込まれる。そして、再度、BoardID（１０１）ｂに応じて、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定が行われる。そして、時刻ｔ６にリブート期間が終了し、ＡＳＩＣ２０は通常動作を開始する。
【００４３】
このように、本実施形態においては、リブート初期期間において、すなわち、リブートリセット期間（リブート時の初期化動作）の前に、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがアドレス線rom_adr[2:0]に一時的に出力され、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に保持される。そのため、リブート開始時刻ｔ３からBoardID（１０１）ｂを取り込むまでの時間、すなわち所定時間Ｋ１が、図５に示す従来の所定時間Ｋ２と比べ、短縮される。それによって、リブート時間が短縮され、ＡＳＩＣ２０の通常動作を開始する時刻ｔ６が早められる。
【００４４】
すなわち、図５に示す従来のリブート時においては、リブート開始にともなって、リセット制御回路４０によるリブート時のリセット動作が開始される。そのため、Ｄ−Ｆ/Ｆ４１の保持データは初期化されるとともに、アドレス信号rom_adr[2:0]の値は、リブート開始時ｔ３の値に応じて、電源ＯＮ時ｔ１と同様に、プルアップ抵抗Ｒｕ１，Ｒｕ２およびプルダウン抵抗Ｒｄ１によって徐々に変化する。そのため、リブート時のBoardID（１０１）ｂの取り込みタイミング（ｔ５−１）は、本実施形態のタイミングｔ５と比べて遅く、リブート開始時ｔ３からの所定時間Ｋ２は本実施形態の所定時間Ｋ１と比べて長い。
【００４５】
特に、図５のアドレス信号rom_adr[1]に示されるように、アドレス信号値の「Ｈ（３．３Ｖ）」からBoardID値の「Ｌ（０Ｖ）」にプルダウンされる場合に時間を要する。その結果、通常動作再開時刻（ｔ６−１）も、本実施形態の再開時刻ｔ６と比べて遅い。
【００４６】
なお、本実施形態では、リブート要求がウォッチドッグタイマ３３によってなされる場合のリブート動作を示したが、これに限られない。リブート要求が、例えば、ユーザによる操作部３からの指令によってなされる場合にも、同様に、本実施形態のリブート動作が可能である。また、初期設定データは、BoardIDに限られない。初期設定データは、ＡＳＩＣ（データ処理部）２０のデータ処理に先立って制御装置（データ処理装置）１０の初期設定に使用されるデータでもかまわない。
【００４７】
４．実施形態の効果
本実施形態においては、リブート時においてリセット（リブート時の初期化動作）を行う前に、Ｄ−Ｆ/Ｆ４１からBoardID（１０１）ｂをアドレス線rom_adr[2:0]に一時的に出力させ、その後、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に保持される。そのため、リブートリセット期間においてＤ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがリセットされる場合にあっても、アドレス線rom_adr[2:0]からBoardID（１０１）ｂを、速やかにＤ−Ｆ/Ｆ４１に取り込むことができる。これによって、リブート時の初期値設定を速やかに行うことができ、リブート期間を短縮することができる。
【００４８】
また、BoardIDの生成が、プルアップあるいはプルダウンされたアドレス線rom_adr[2:0]を使用することによって、好適に行うことができる。
【００４９】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００５０】
（１）上記実施形態において、BoardID（初期設定データ）を生成する複数の信号線として、ＲＯＭ１２のアドレス線rom_adr[23:0]を使用する例を示したが、これに限られない。複数の信号線として、例えば、ＲＡＭ１３のアドレス線を使用してもよいし、あるいは制御装置１０内の他の信号線を使用してもよい。
【００５１】
（２）上記実施形態においては、リブートリセット（初期化動作）期間中にＤ−Ｆ/Ｆ４１に保持されたBoardID（初期設定データ）がリセットされる例を示したが、必ずしもこれに限定されない。リブートリセット期間中にＤ−Ｆ/Ｆ４１に保持されたBoardIDがリセットされない場合であっても、電源投入時にＤ−Ｆ/Ｆ４１に保持されたBoardIDを利用することによって、再度BoardIDを取得する必要がないため、リブート時の初期値設定を速やかに行うことができる。
【００５２】
（３）上記実施形態においては、制御装置１０の構成によって本願のデータ処理装置を構成する例を示したが、これに限られない。制御装置１０の内、ＡＳＩＣ２０の構成によって、本願のデータ処理装置を構成することも可能である。すなわち、本願のデータ処理装置は、構成として、ＲＯＭ１２、プルアップ抵抗Ｒｕ、およびプルダウン抵抗Ｒｄ等を含まなくてもよい。
【００５３】
（４）上記実施形態においては、データ処理装置を電子機器としてのレーザプリンタ（画像形成装置）に適用した例を示したが、これに限られない。本発明のデータ処理装置は、BoardID等の初期設定の必要な、あらゆる電子機器に適用可能である。
【符号の説明】
【００５４】
１０…データ処理装置
１２…ＲＯＭ
２０…ＡＳＩＣ
２１…双方向バッファ
４１…Ｄ−Ｆ/Ｆ
４２…リセットステートマシン
Ｒｕ１，Ｒｕ１…プルアップ抵抗
Ｒｄ１…プルダウン抵抗
rom_adr[23:0]…ＲＯＭアドレス線
【技術分野】
【０００１】
本発明はデータ処理装置に関し、詳しくは、データ処理装置におけるリブート期間の短縮に関する。
【背景技術】
【０００２】
データ処理装置におけるリブート期間の短縮に関して、例えば、特許文献１に、プロセッサ（データ処理装置）におけるバス調停時間を減らしてリブート処理を高速化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２９３６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複合機等の電子機器を複数の国に出荷する場合、ＲＯＭ（読み出し専用メモリ）やＡＳＩＣ（特定用途向け集積回路）は共通したものを使用するが、例えば、データ処理装置としての電子部品が実装された基板組を出荷する国によって変えることがある。このとき、電子機器の電源ＯＮ時やリブート時にどの国向けの設定で電子機器を動作させるべきか判断し、電子機器の表示パネルに適切な言語を表示させたりする初期値の設定を行うことができるが、どの国向けの設定で電子機器を動作させるべきか判断するための構成が必要となる。
【０００５】
そこで、上記判断のための基板組に実装されたＡＳＩＣに専用の端子を割り振る構成が考えられるが、専用端子は、上記判断のためにだけ使用されるものである。そのため、判断する国数が増える分だけ専用端子を設ける必要があり、コストアップとなる。
【０００６】
それに対し、ＡＳＩＣとＲＯＭを接続するアドレス線にプルアップ抵抗またはプルダウン抵抗を付け、電源投入時にＨ電圧／Ｌ電圧の違いでどの国向けか判断し、判断後はアドレス線として使用する構成であれば、コストアップを抑制できる。なぜなら、たとえ判断する国数が増えても、２０本ほど存在する各アドレス線に付ける抵抗の組み合わせによって判断することができ、これらの抵抗は専用端子よりも低コストであるからである。
【０００７】
しかしながら、アドレス線に抵抗を付ける方法においては、通常のアドレス線をアドレス信号として使用する際に、プルアップ/プルダウン抵抗による影響を無視できるような大きな抵抗値を有する抵抗を使う必要がある。そのため、大きな抵抗値のプルアップ/プルダウン抵抗ではアドレス線の電圧がＨ電圧(３．３Ｖ)／Ｌ電圧(０Ｖ)となる時間が長くなる（図５参照）。そのため、取り込みの立ち上げ時間を長くする必要があり、上記判断に要する時間が長くなってしまう。電子機器のリブート時に要する時間が長くなってしまうと、その間に受信する電話の着信信号等を取りこぼす虞がある。
本発明は、上記事情に鑑み、リブート時の初期値設定を速やかに行う技術を提供するものである。
【課題を解決するための手段】
【０００８】
上記の技術を提供するための手段として、第１の発明に係るデータ処理装置は、処理プログラムを記憶する記憶部と、前記処理プログラムにしたがってデータ処理するデータ処理部とを含むデータ処理装置であって、前記データ処理部に接続され、初期設定データを生成する複数の信号線と、前記複数の信号線の各信号線に接続されるプルアップ抵抗あるいはプルダウン抵抗と、当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、前記初期設定データを保持する保持部とを備え、前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する。
【０００９】
また、第２の発明に係るデータ処理装置は、処理プログラムを記憶する記憶部に接続され、前記処理プログラムにしたがってデータ処理するデータ処理装置であって、該データ処理装置は、プルアップ抵抗あるいはプルダウン抵抗に接続される複数の信号線であって、初期設定データを生成する複数の信号線に接続され、当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、前記初期設定データを保持する保持部とを備え、前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する。
【００１０】
第１あるいは第２の発明の構成によれば、電源投入時に保持部に保持された初期設定データを利用することによって、リブート時における初期値設定を速やかに行うことができる。
【００１１】
第３の発明は、第１または第２の発明のデータ処理装置において、前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部をさらに備え、前記設定部は、前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする。
【００１２】
本構成によれば、リブート時の初期化動作を行う前に、保持部から初期設定データを信号線に一時的に出力させ、その後、初期設定データを各信号線にそのまま保持できる。そのため、リブート時のリセット期間において保持部に保持された初期設定データがリセットされる場合にあっても、各信号線に保持された初期設定データを、速やかに保持部に取り込むことができる。これによって、リブート期間を短縮することができる。
【００１３】
第４の発明は、第１から第３のいずれか一つの発明のデータ処理装置において、前記複数の信号線は、前記記憶部に接続され、前記記憶部のアドレスを指定する複数のアドレス線である。
【００１４】
本構成によれば、通常、アドレス線は数十本設けられるため、初期設定データを生成するための十分なデータ生成容量（ビット数）が確保される。すなわち、アドレス線の利用は初期設定データを生成するために好適である。
【発明の効果】
【００１５】
本発明のデータ処理装置によれば、リブート時の初期値設定を速やかに行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のデータ処理装置を備えたレーザプリンタの構成を概略的に示すブロック図
【図２】データ処理装置のリブートに係る回路を示す概略的なブロック図
【図３】アドレス信号の時間推移を示すタイムチャート
【図４】図３のリブート時の初期期間を拡大したタイムチャート
【図５】従来の、アドレス信号の時間推移を示すタイムチャート
【発明を実施するための形態】
【００１７】
＜実施形態＞
次に、本発明のデータ処理装置をレーザプリンタ（画像形成装置）に用いた一実施形態について図１から図４を参照して説明する。図１は、本発明のデータ処理装置を備えたレーザプリンタの構成を概略的に示すブロック図である。ここで、レーザプリンタ１は、プリンタ機能、スキャナ機能、コピー機能、ファクシミリ機能などを備えた、いわゆる複合機である。
【００１８】
１．レーザプリンタの構成
レーザプリンタ１は、図１に示すように、レーザプリンタ１の各部を制御する制御装置（「データ処理装置」の一例）１０を含む。制御装置１０は、BoardID（ボード識別子）生成部１１、ＲＯＭ１２、ＲＡＭ１３、ネットワークインターフェイス（ネットワークＩ／Ｆ）１４、ファクシミリ通信部１５、および制御部（「データ処理部」の一例）２０を含む。
【００１９】
制御部２０は、例えば、ＡＳＩＣからなり（以降、「ＡＳＩＣ２０」と記す）、制御装置１０内の上記各部に接続され、各部を制御する。また、ＡＳＩＣ２０は、レーザプリンタ１の画像形成部２、操作部（入力パネル）３、表示部４および原稿読取装置５に接続される。ＡＳＩＣ２０は、ＲＯＭ１２に記憶された処理手順にしたがって、その処理結果をＲＡＭ１３に記憶させながら、画像形成に係る全体的な制御を行う。
【００２０】
レーザプリンタ１は、ネットワークＩ／Ｆ１４によって、パーソナルコンピュータ１５０等の外部機器と接続される。また、レーザプリンタ１は、ファクシミリ通信部１５によって電話回線１５１に接続される。
【００２１】
ＡＳＩＣ２０は、ネットワークＩ／Ｆ１４を介してコンピュータ１５０から入力される画像データ、ファクシミリ通信部１５を介して相手側通信機から受信したファクシミリデータ、原稿読取装置５からのスキャンデータ等に基づく画像を、画像形成部２の各部の駆動制御を行うことにより用紙上に形成する。
【００２２】
２．リブート（再起動）に係る構成
次に、図２を参照して、制御装置１０におけるリブートに係る構成を説明する。図２はリブートに係る構成を示す概略的なブロック図である。本実施形態において、リブートは、主に、BoardID生成部１１およびＡＳＩＣ２０によって実行される。なお、以下の説明において、便宜上、配線上の信号と配線とは同一の符合で表すものとする。例えば、符号「rom_adr[0]」は、アドレス線とそのアドレス線上の信号を示すために使用される。
【００２３】
BoardID生成部１１は、２４本のＲＯＭアドレス線（以下、単に「アドレス線」という）rom_adr[23:0]、ならびに、アドレス線rom_adr[23:0]に接続されたプルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄを含む。すなわち、本実施形態においては、BoardID（「初期設定データ」の一例）は、アドレス線rom_adr[23:0]と、プルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄとを用いて設定可能である。すなわち、２４ビットのBoardIDが生成可能である。
【００２４】
なお、ここでは、２４本のアドレス線rom_adr[23:0]の内、３本のアドレス線rom_adr[2:0]を用いて、３ビットのBoardIDが生成される例を示す。具体的には、図２に示されるように、アドレス線rom_adr[0]はプルアップ抵抗Ｒｕ１によって＋３．３Ｖにプルアップされ、アドレス線rom_adr[1]はプルダウン抵抗Ｒｄ１によって０Ｖにプルダウンされ、アドレス線rom_adr[2]はプルアップ抵抗Ｒｕ２によって＋３．３Ｖにプルアップされている。すなわち、ここでは、BoardIDデータは、３ビットのバイナリデータ（１０１）ｂとして生成される。以下、バイナリデータ（１０１）ｂのBoardIDデータを、BoardID（１０１）ｂと記す。
【００２５】
ＡＳＩＣ２０は、双方向バッファ（「切替部」の一例）２１、データセレクタ２２、制御コア部３０、およびリセット制御回路４０を含む。なお、双方向バッファ２１は各アドレス線に対応して設けられるが、図２には便宜上、１個の双方向バッファ２１が示される。
双方向バッファ２１は入力バッファ（「入力部」に相当）２１ａおよび出力バッファ（「出力部」に相当）２１ｂを含む。各双方向バッファ２１は、BoardID（１０１）ｂを含むアドレス線信号rom_adr[23:0]を入力バッファ２１ａに入力して、BoardID（１０１）ｂをＤ−Ｆ/Ｆ入力線boardid_in[23:0]を介してリセット制御回路４０のＤ−Ｆ/Ｆ（フリップフロップ）４１に供給する。
【００２６】
また、双方向バッファ２１は、リブート時の初期化動作（リセット動作）の前において、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂを、リセット制御回路４０の出力許可信号boardid_adr_hiz_enaに応じて、Ｄ−Ｆ/Ｆ出力線boardid_out[23:0]を介して出力バッファ２１ｂからアドレス線rom_adr[2:0]上に一時的に出力する。その後、出力バッファ２１ｂの出力端は、出力許可信号boardid_adr_hiz_enaに応じてハイ・インピーダンス状態とされる。
【００２７】
データセレクタ２２は、リセットステートマシン４２からの選択信号boardid_adr_out_enaに応じて、ＲＯＭアドレス出力信号m_rom_adr_out[23:0]およびＤ−Ｆ/Ｆ出力信号boardid_out[23:0]のいずれを選択して、出力する。
【００２８】
制御コア部３０は、ＣＰＵ３１、メモリ制御回路３２、およびWatchDogTimer（ウォッチドッグタイマ）３３を含む。メモリ制御回路３２はＣＰＵ３１の指令に応じて、ＲＯＭ１２およびＲＡＭ１３へのアクセスに係る信号を制御する。
【００２９】
ウォッチドッグタイマ３３は、ＣＰＵ３１のハングアップやＲＡＭ１３の異常等、制御装置１０内の回路の異常を監視する。ウォッチドッグタイマ３３は、異常が発生した場合にリブート要求信号req_rebootを生成し、リブート要求信号req_rebootをリセット制御回路４０に供給する。すなわち、ウォッチドッグタイマ３３は、制御装置１０内において所定の異常が発生した場合に、リセット制御回路４０に対してリブート要求を行う。
【００３０】
リセット制御回路４０は、Ｄ−Ｆ/Ｆ（「保持部」の一例）４１およびリセットステートマシン（「設定部」の一例）４２を含む。なお、Ｄ−Ｆ/Ｆ４１は各Ｄ−Ｆ/Ｆ入出力線に対応して設けられるが、図２には便宜上、１個のＤ−Ｆ/Ｆ４１が示される。また、Ｄ−Ｆ/Ｆ入力線boardid_in[23:0]およびＤ−Ｆ/Ｆ出力線boardid_out[23:0]は、必ずしも２４本、設けられる必要はなく、BoardIDのビット数に応じて設けられるようにしてもよい。
【００３１】
Ｄ−Ｆ/Ｆ４１は、レーザプリンタ１の電源投入時およびリブート時にBoardID（１０１）ｂをＤ−Ｆ/Ｆ入力線boardid_in[23:0]を介して取り込んで保持する。保持されたBoardID（１０１）ｂを用いて、電源投入時およびリブート時に、例えば、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定が行われる。また、クロックの生成において、内部発振が使用されるかあるいは外部発振が使用されるかのハード的な初期値の設定がなされる。
【００３２】
なお、上記したように、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂは、リブート時の初期化動作（リセット動作）の前に、一時的にアドレス線rom_adr[2:0]に出力され、その後、リブート時のリセット動作時においてＤ−Ｆ/Ｆ４１の保持データは初期化され、再度アドレス線rom_adr[2:0]に出力された値が設定される。
【００３３】
リセットステートマシン４２は、ウォッチドッグタイマ３３からのリブート要求を受けると、選択信号boardid_adr_out_enaの値、および出力許可信号boardid_adr_hiz_enaの値を論理「Ｈ」レベル（以下単に「Ｈ」と記す）にする。それによって、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂが出力バッファ２１ｂを介してアドレス線rom_adr[2:0]に一時的に出力される。
【００３４】
また、リセットステートマシン４２は、ウォッチドッグタイマ３３からのリブート要求、あるいはリセットＩＣ１６からのリセット要求に応じて、ＡＳＩＣ２０内のロジック回路をロジックリセット信号によってリセットする。具体的には、リセットステートマシン４２は、リブート要求に応じて、リブート用リセット信号の値を「Ｈ」とする。このとき、バッファ２３の出力信号rst_out_nは、論理「Ｌ」レベル（以下単に「Ｌ」と記す）となり、リセット制御回路４０には「Ｌ」の入力信号rst_in_nが供給される。リセット制御回路４０に「Ｌ」の入力信号rst_in_nが供給されることによって、リセットステートマシン４２は、初期化動作を開始する。例えば、出力許可信号boardid_adr_hiz_enaの値を「Ｌ」とすることで、出力バッファ２１ｂの出力端は、ハイ・インピーダンス状態とされ、アドレス線rom_adr[2:0]のレベルが保持される。
なお、リセットＩＣ１６は、電源投入時等に、「Ｌ」の入力信号rst_in_nをリセット制御回路４０に供給し、リセット制御回路４０にリセット動作を行わせる。
【００３５】
３．リブート動作
次に、図３および図４のタイムチャートを参照して、ＡＳＩＣ２０によるリブート動作を説明する。図３はアドレス信号rom_adr[2:0]の推移を示すタイムチャートであり、図４は、図３におけるリブート時の初期期間の拡大図である。また、図５に、従来のアドレス信号rom_adr[2:0]の推移を示す。
【００３６】
今、図３の時刻ｔ０において、レーザプリンタ１の電源が投入されたとすると、アドレス信号rom_adr[0]およびアドレス信号rom_adr[2]は、プルアップ抵抗Ｒｕ１，Ｒｕ２によって徐々に３．３Ｖに向けて上昇する。そして電源投入時の入力信号rst_in_nが「Ｈ」となりＡＳＩＣ２０のリセットが解除された後の時刻であって、電源投入時刻ｔ０から所定時間が過ぎた時刻ｔ１において、そのときのアドレス信号rom_adr[2:0]に応じて、Ｄ−Ｆ/Ｆ４１に、BoardID（１０１）ｂであるboardid_in[2:0]が取り込まれる。
【００３７】
Ｄ−Ｆ/Ｆ４１へのBoardID（１０１）ｂの取り込みは、リセットステートマシン４２が取り込み信号をＤ−Ｆ/Ｆ４１のＥＮＡ端子に供給することによって行われる。リセットステートマシン４２は、BoardID（１０１）ｂに応じて、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定を行う。なお、時刻ｔ０から時刻ｔ１までの所定時間は、アドレス信号rom_adr[2:0]が安定する時間として、事前の実験等によって決定される。所定時間は、例えば、数百ｍｓに決定される。
【００３８】
次いで時刻ｔ２において電源投入リセット期間が終了し、ＡＳＩＣ２０は通常動作を開始し、アドレス信号rom_adr[2:0]は通常のＲＯＭアドレス信号となる。
次いで時刻ｔ３において、ウォッチドッグタイマ３３によってリブート要求がリセット制御回路４０に対してなされたとすると、リブート要求によってリブート動作が開始される。リブート動作の初期期間において、リセットステートマシン４２は、図４に示されるように、例えば、時刻ｔ３から５番目のクロック信号の立上り時刻（時刻ｔ３ａ）において、選択信号boardid_adr_out_enaの値を「Ｈ」にする。それによって、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがデータセレクタ２２から出力されることによって、ＲＯＭアドレス出力信号rom_adr_out[2:0]およびアドレス信号rom_adr[2:0]の値が、（１０１）ｂに書き換えられる。
【００３９】
次いで、次のクロック信号の立上り時刻（時刻ｔ４）において、リセットステートマシン４２は、リブート用リセット信号の値を「Ｈ」にして、リブート時におけるリセット動作（初期化動作）を開始する。このリセット動作によって、選択信号boardid_adr_out_enaの値、および出力許可信号boardid_adr_hiz_enaの値を「Ｌ」にする。それによって、出力バッファ２１ｂの出力端はハイ・インピーダンス状態とされ、アドレス信号rom_adr[2:0]の値が、（１０１）ｂに保持される。
【００４０】
すなわち、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に出力された後、アドレス線rom_adr[2:0]の、双方向バッファ２１に接続される一端は、ハイ・インピーダンス状態となる。そのため、BoardID（１０１）ｂが、プルアップ抵抗Ｒｕ１，Ｒｕ２およびプルダウン抵抗Ｒｄ１によって、アドレス線rom_adr[2:0]に好適に保持される。特に、BoardID（１０１）ｂの出力によって一時的に「Ｌ」とされる、アドレス線rom_adr[1]のように、アドレス線上の「Ｌ」の維持が、好適に行われる。
【００４１】
また、この初期化動作によって、Ｄ−Ｆ/Ｆ４１の保持データ（１０１）ｂも初期化されるが、上記したように、本実施形態においては、初期化動作前の保持データ（１０１）ｂが、アドレス線rom_adr[2:0]上に保持される。
【００４２】
次いで、図３に示すように、リブート開始時刻ｔ３から所定時間Ｋ１が経過し、入力信号rst_in_nが「Ｈ」となりＡＳＵＣ２０のリセットが解除された後の時刻ｔ５において、時刻ｔ１と同様に、アドレス信号rom_adr[2:0]に応じて、Ｄ−Ｆ/Ｆ４１に、BoardID（１０１）ｂが取り込まれる。そして、再度、BoardID（１０１）ｂに応じて、レーザプリンタ１をどの国向けの設定で動作させるべきか判断し、レーザプリンタ１の表示部４に適切な言語を表示させたりする初期値の設定が行われる。そして、時刻ｔ６にリブート期間が終了し、ＡＳＩＣ２０は通常動作を開始する。
【００４３】
このように、本実施形態においては、リブート初期期間において、すなわち、リブートリセット期間（リブート時の初期化動作）の前に、Ｄ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがアドレス線rom_adr[2:0]に一時的に出力され、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に保持される。そのため、リブート開始時刻ｔ３からBoardID（１０１）ｂを取り込むまでの時間、すなわち所定時間Ｋ１が、図５に示す従来の所定時間Ｋ２と比べ、短縮される。それによって、リブート時間が短縮され、ＡＳＩＣ２０の通常動作を開始する時刻ｔ６が早められる。
【００４４】
すなわち、図５に示す従来のリブート時においては、リブート開始にともなって、リセット制御回路４０によるリブート時のリセット動作が開始される。そのため、Ｄ−Ｆ/Ｆ４１の保持データは初期化されるとともに、アドレス信号rom_adr[2:0]の値は、リブート開始時ｔ３の値に応じて、電源ＯＮ時ｔ１と同様に、プルアップ抵抗Ｒｕ１，Ｒｕ２およびプルダウン抵抗Ｒｄ１によって徐々に変化する。そのため、リブート時のBoardID（１０１）ｂの取り込みタイミング（ｔ５−１）は、本実施形態のタイミングｔ５と比べて遅く、リブート開始時ｔ３からの所定時間Ｋ２は本実施形態の所定時間Ｋ１と比べて長い。
【００４５】
特に、図５のアドレス信号rom_adr[1]に示されるように、アドレス信号値の「Ｈ（３．３Ｖ）」からBoardID値の「Ｌ（０Ｖ）」にプルダウンされる場合に時間を要する。その結果、通常動作再開時刻（ｔ６−１）も、本実施形態の再開時刻ｔ６と比べて遅い。
【００４６】
なお、本実施形態では、リブート要求がウォッチドッグタイマ３３によってなされる場合のリブート動作を示したが、これに限られない。リブート要求が、例えば、ユーザによる操作部３からの指令によってなされる場合にも、同様に、本実施形態のリブート動作が可能である。また、初期設定データは、BoardIDに限られない。初期設定データは、ＡＳＩＣ（データ処理部）２０のデータ処理に先立って制御装置（データ処理装置）１０の初期設定に使用されるデータでもかまわない。
【００４７】
４．実施形態の効果
本実施形態においては、リブート時においてリセット（リブート時の初期化動作）を行う前に、Ｄ−Ｆ/Ｆ４１からBoardID（１０１）ｂをアドレス線rom_adr[2:0]に一時的に出力させ、その後、BoardID（１０１）ｂがアドレス線rom_adr[2:0]に保持される。そのため、リブートリセット期間においてＤ−Ｆ/Ｆ４１に保持されたBoardID（１０１）ｂがリセットされる場合にあっても、アドレス線rom_adr[2:0]からBoardID（１０１）ｂを、速やかにＤ−Ｆ/Ｆ４１に取り込むことができる。これによって、リブート時の初期値設定を速やかに行うことができ、リブート期間を短縮することができる。
【００４８】
また、BoardIDの生成が、プルアップあるいはプルダウンされたアドレス線rom_adr[2:0]を使用することによって、好適に行うことができる。
【００４９】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００５０】
（１）上記実施形態において、BoardID（初期設定データ）を生成する複数の信号線として、ＲＯＭ１２のアドレス線rom_adr[23:0]を使用する例を示したが、これに限られない。複数の信号線として、例えば、ＲＡＭ１３のアドレス線を使用してもよいし、あるいは制御装置１０内の他の信号線を使用してもよい。
【００５１】
（２）上記実施形態においては、リブートリセット（初期化動作）期間中にＤ−Ｆ/Ｆ４１に保持されたBoardID（初期設定データ）がリセットされる例を示したが、必ずしもこれに限定されない。リブートリセット期間中にＤ−Ｆ/Ｆ４１に保持されたBoardIDがリセットされない場合であっても、電源投入時にＤ−Ｆ/Ｆ４１に保持されたBoardIDを利用することによって、再度BoardIDを取得する必要がないため、リブート時の初期値設定を速やかに行うことができる。
【００５２】
（３）上記実施形態においては、制御装置１０の構成によって本願のデータ処理装置を構成する例を示したが、これに限られない。制御装置１０の内、ＡＳＩＣ２０の構成によって、本願のデータ処理装置を構成することも可能である。すなわち、本願のデータ処理装置は、構成として、ＲＯＭ１２、プルアップ抵抗Ｒｕ、およびプルダウン抵抗Ｒｄ等を含まなくてもよい。
【００５３】
（４）上記実施形態においては、データ処理装置を電子機器としてのレーザプリンタ（画像形成装置）に適用した例を示したが、これに限られない。本発明のデータ処理装置は、BoardID等の初期設定の必要な、あらゆる電子機器に適用可能である。
【符号の説明】
【００５４】
１０…データ処理装置
１２…ＲＯＭ
２０…ＡＳＩＣ
２１…双方向バッファ
４１…Ｄ−Ｆ/Ｆ
４２…リセットステートマシン
Ｒｕ１，Ｒｕ１…プルアップ抵抗
Ｒｄ１…プルダウン抵抗
rom_adr[23:0]…ＲＯＭアドレス線
【特許請求の範囲】
【請求項１】
処理プログラムを記憶する記憶部と、前記処理プログラムにしたがってデータ処理するデータ処理部とを含むデータ処理装置であって、
前記データ処理部に接続され、初期設定データを生成する複数の信号線と、
前記複数の信号線の各信号線に接続されるプルアップ抵抗あるいはプルダウン抵抗と、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部とを備え、
前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する、データ処理装置。
【請求項２】
処理プログラムを記憶する記憶部に接続され、前記処理プログラムにしたがってデータ処理するデータ処理装置であって、
該データ処理装置は、プルアップ抵抗あるいはプルダウン抵抗に接続される複数の信号線であって、初期設定データを生成する複数の信号線に接続され、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部とを備え、
前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する、データ処理装置。
【請求項３】
請求項１または請求項２に記載のデータ処理装置において、
前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部をさらに備え、
前記設定部は、
前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする、データ処理装置。
【請求項４】
請求項１から請求項３のいずれか一項に記載のデータ処理装置において、
前記複数の信号線は、前記記憶部に接続され、前記記憶部のアドレスを指定する複数のアドレス線である、データ処理装置。
【請求項１】
処理プログラムを記憶する記憶部と、前記処理プログラムにしたがってデータ処理するデータ処理部とを含むデータ処理装置であって、
前記データ処理部に接続され、初期設定データを生成する複数の信号線と、
前記複数の信号線の各信号線に接続されるプルアップ抵抗あるいはプルダウン抵抗と、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部とを備え、
前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する、データ処理装置。
【請求項２】
処理プログラムを記憶する記憶部に接続され、前記処理プログラムにしたがってデータ処理するデータ処理装置であって、
該データ処理装置は、プルアップ抵抗あるいはプルダウン抵抗に接続される複数の信号線であって、初期設定データを生成する複数の信号線に接続され、
当該装置の電源投入時において、前記初期設定データによって当該装置の初期設定を行う設定部と、
前記初期設定データを保持する保持部とを備え、
前記設定部は、電源投入時に前記初期設定データを前記保持部に保持させ、当該装置のリブート時において、前記保持部に保持された前記初期設定データを利用して当該装置を再初期設定する、データ処理装置。
【請求項３】
請求項１または請求項２に記載のデータ処理装置において、
前記複数の信号線に接続された入力部および出力部を有し、前記初期設定データを前記入力部に入力して前記保持部に供給するとともに、前記保持部からの前記初期設定データを前記出力部から出力する切替部をさらに備え、
前記設定部は、
前記リブート時の初期化動作を行う前に、前記保持部から前記初期設定データを、前記出力部を介して前記複数の信号線に一時的に出力させ、前記初期設定データの出力後において、前記出力部の出力端をハイ・インピーダンス状態とする、データ処理装置。
【請求項４】
請求項１から請求項３のいずれか一項に記載のデータ処理装置において、
前記複数の信号線は、前記記憶部に接続され、前記記憶部のアドレスを指定する複数のアドレス線である、データ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−５３７７２（Ｐ２０１１−５３７７２Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−１９９９１１（Ｐ２００９−１９９９１１）
【出願日】平成２１年８月３１日（２００９．８．３１）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年８月３１日（２００９．８．３１）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
[ Back to top ]