トランスおよびこのトランスを備えたスイッチング電源装置
【課題】低出力リプル化を実現し、装置全体の低コスト化並びに小型化を可能としたスイッチング電源装置を提供する。
【解決手段】１次巻線Ｎｐと２次巻線Ｎｓ１、Ｎｓ２を有するトランスであり、トランスを構成するコアにギャップを設けた複数の磁脚Ｌ１、Ｌ２とギャップの無い磁脚を有し、ギャップを設けた磁脚の周囲に１次巻線を巻回するとともに、コアのギャップを設けた磁脚に２次巻線を巻回し、トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させる。
【解決手段】１次巻線Ｎｐと２次巻線Ｎｓ１、Ｎｓ２を有するトランスであり、トランスを構成するコアにギャップを設けた複数の磁脚Ｌ１、Ｌ２とギャップの無い磁脚を有し、ギャップを設けた磁脚の周囲に１次巻線を巻回するとともに、コアのギャップを設けた磁脚に２次巻線を巻回し、トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低出力リプル化、小型化、並びに低コスト化を実現するトランスおよびこのトランスを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来のスイッチング電源装置として、図２に示すように、１次側を、直流電源ＶＩＮの両端にトランスＴの１次巻線Ｎｐとスイッチ素子Ｑ１とを直列に接続し、直流電源ＶＩＮの両端にトランスＴの３次巻線Ｎｒと整流素子Ｄ３とを直列に接続して構成し、２次側を、トランスＴの二次巻線Ｎｓ整流用素子Ｄ１、転流用素子Ｄ２、インダクタＬｏおよびコンデンサＣｏからなるフィルタ回路を接続して構成してある、いわゆるフォワード方式スイッチング電源装置といわれるスイッチング電源装置が公知である（例えば、特許文献１参照。）。
【０００３】
また、入力が、交流電源の場合、入力高調波電流を抑制するために図３に示すように、交流電源とスイッチング電源装置との間に力率改善回路（以下「ＰＦＣ」部という。）を接続して構成してあるものが公知である。
【特許文献１】特開２００６−２５３６１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、図２は、従来のフォワード型電源装置の例である。以下に、その基本動作について説明する。トランスＴの１次巻線Ｎｐにはスイッチ素子Ｑ１がオンしている期間、入力電圧が印加される。これと同時にトランスＴの二次巻線Ｎsには、Ｎｓ／Ｎｐの巻数比倍された電圧が誘起される。この電圧は、ダイオードＤ１で整流され、インダクタＬｏにエネルギを蓄積し、コンデンサＣｏで平滑し、負荷に供給される。スイッチ素子Ｑ１が、オフの期間では、インダクタＬｏに蓄積されたエネルギをダイオードＤ２により放出し、コンデンサＣｏで平滑し負荷に供給される。これと同時にトランスＴのリセット巻線Ｎｒ、ダイオードＤ３によりトランスＴのリセットを行っている。
【０００５】
この場合の出力電流リプルΔＩＬｏは、次式数１で求められる。
【０００６】
【数１】
【０００７】
ここで、ＶＮｓは、スイッチ素子Ｑ１が、オンしている期間のトランスＴの２次巻線電圧、Ｖｏは出力電圧、ＶＦはダイオードＤ１の順方向電圧、ＬはインダクタＬｏのインダクタンス値、Ｑ１ｔｏｎはスイッチ素子Ｑ１がオンしている時間である。
【０００８】
図２のスイッチング電源装置において、出力リプルを低減するには、出力フィルタのインダクタＬｏのインダクタンス値Ｌを大きくする事で実現できる。しかし、インダクタＬｏの磁気飽和を避けるためには巻数の増加、コア断面積の拡大が必要になる。この事によりインダクタＬｏの大型化、コスト上昇を招くという課題が生じる。特に出力電圧Ｖｏが高くなる程、インダクタＬｏはより高いインダクタンス値が必要になり、この課題が顕著になる。
【０００９】
そこで、本発明は、上記課題に鑑みてなされたものであり、装置全体を大型化する事無く、出力リプル低減化を実現し、装置全体の低コスト化並びに小型化を可能としたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明は以下の事項を提案している。
【００１１】
（１）本発明は、１次巻線と２次巻線を有するトランスであり、前記トランスを構成するコアにギャップを設けた複数の磁脚とギャップの無い磁脚を有し、前記ギャップを設けた磁脚の周囲に前記１次巻線を巻回してあることを特徴とするトランスを提案している。
【００１２】
（２）本発明は、（１）のトランスについて、前記コアのギャップを設けた磁脚に前記２次巻線を巻回して構成してあることを特徴とするトランスを提案している。
【００１３】
（３）本発明は、（１）または（２）のトランスについて、前記トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させていることを特徴とするトランスを提案している。
【００１４】
（４）本発明は、（１）から（３）のいずれかのトランスを備え、直流電源に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１５】
（５）本発明は、（１）から（３）のいずれかのトランスを備え、出力電圧安定化回路の出力に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１６】
（６）本発明は、（１）から（３）のいずれかのトランスを備え、出力電圧安定化回路の出力にインダクタと第１のスイッチ素子との直列回路を接続し、前記第１のスイッチ素子の両端に前記トランスの１次巻線と第１のコンデンサとの直列回路を接続し、前記第１のスイッチ素子の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１７】
（７）本発明は、（４）から（６）のいずれかのスイッチング電源装置について、２次側がセンタタップ整流回路で構成されていることを特徴とするスイッチング電源装置を提案している。
【００１８】
（８）本発明は、（５）または（６）のスイッチング電源装置について、前記出力電圧安定化回路として力率改善回路を用いていることを特徴とするスイッチング電源装置を提案している。
【００１９】
つまり、本発明のスイッチング電源装置は、交流電源を受けるＰＦＣ部とＤＣ/ＤＣコンバータ部が直列に組み合わされるスイッチング電源装置であり、前記ＤＣ/ＤＣコンバータ部は４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してあり、該トランスの２次側に同期整流ＭＯＳＦＥＴ、またはダイオードで構成された整流回路を接続し、この整流回路にフィルタ回路を接続し、出力電圧を検出して該第１のスイッチ素子と該第２のスイッチ素子を交互にオン、オフ制御する制御回路を有し、該トランスのコアの内側２本の磁脚それぞれには該ＰＦＣ部出力電圧に合わせたギャップが設けられている。
【００２０】
また、直流電源を受ける出力電圧安定化部とＤＣ/ＤＣコンバータ部が直列に組み合わされるスイッチング電源装置であり、前記ＤＣ/ＤＣコンバータ部は四個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該出力電圧安定化部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該出力電圧安定化部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してあり、該トランスの２次側に同期整流ＭＯＳＦＥＴ、またはダイオードで構成された整流回路を接続し、この整流回路にフィルタ回路を接続し、出力電圧を検出して該第１のスイッチ素子と該第２のスイッチ素子を交互にオン、オフ制御する制御回路を有し、該トランスのコアの内側２本の磁脚それぞれには該出力電圧安定化部出力電圧に合わせたギャップが設けられている。
【発明の効果】
【００２１】
本発明によれば、従来のスイッチング電源装置に比べて、出力インダクタを用いずに、（一次側ローサイドスイッチ素子がオン時の）出力リプルを大幅に低減することができ、出力インダクタとトランスの一体化、フィルタコンデンサの削減により装置全体の低コスト化並びに小型化を可能とすることができるという効果がある。
【００２２】
また、ＤＣ/ＤＣコンバータ部がＢＨＢ方式のスイッチング電源装置においては、フォワード方式のＤＣ/ＤＣコンバータ部に比較して、入力電流リプルを低減する事が可能であるため、ＰＦＣ部または、出力電圧安定化部が、ＤＣ/ＤＣコンバータ部の入力電流を許容するに必要な出力コンデンサを削減することが可能であり、スイッチング電源装置全体のさらなる低コスト化並びに小型化を可能とすることができるという効果がある。
【発明を実施するための最良の形態】
【００２３】
図１は本発明を実施するための最良の形態を示すものである。
＜第１の実施形態＞
【００２４】
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図７に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に、第１の二次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してある。
【００２５】
また、二次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に、第２の整流素子Ｄ２または、同期整流ＭＯＳＦＥＴと、第２の二次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端に平滑コンデンサＣｏを設けてある。
【００２６】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図７に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１、Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。ここで、１次側がフォワードアクティブクランプまたはＢＨＢ方式、２次側がセンタタップ整流回路の場合のトランスＴ１の等価回路図を図８に示す。
【００２７】
数２に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該第１のスイッチ素子がオンしている期間の等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。この際、該ＰＦＣ部または該出力電圧安定化部の出力電圧値は等価巻線Ｎｐ１電圧値ＶＮｐ１と、等価巻線Ｎｐ２電圧値ＶＮｐ２との和に等しくしている。
【００２８】
【数２】
【００２９】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００３０】
以上のように構成してあるスイッチング電源装置のＤＣ/ＤＣコンバータ部は、以下のように動作する。
図１に示す実施例のトランスＴは、等価的に、図８に示すトランスＴ１とＴ２の２つのトランスとして表す事ができる。
【００３１】
先ず、図１４に示す時間Ｔ０の際に第１のスイッチ素子Ｑ１がオンするが、力率改善回路出力電圧はトランス１次側漏れインダクタンスに印加されている。第１の１次巻線Ｎｐ１と、第２の１次巻線Ｎｐ２はそれぞれ短絡状態であり、２次側への電力供給は行われていない。２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２とが両方とも導通している期間である。
【００３２】
続いて、図１４に示すように時間Ｔ１で１次側電流は、２次側出力電流の１次換算値に達し、第１の１次巻線Ｎｐ１と第２の１次巻線Ｎｐ２との両端に力率改善回路出力電圧が印加される。２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２との両方を流れていた電流は、全て第１の整流ダイオードＤ１に移行し、第２の励磁インダクタンスＬｐ２への充電及び第１の１次巻線Ｎｐ１から２次側への電力供給が始まる。
【００３３】
時間Ｔ２になると、第１のスイッチ素子Ｑ１がオフする。その時トランス１次側漏れインダクタンスに蓄積されたエネルギにより第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は充電され、第２のスイッチ素子Ｑ２の内部コンデンサＣＱ２は放電される。この時、２次側への電力供給は続いている。
【００３４】
時間Ｔ３になると、第２のスイッチ素子Ｑ２の寄生ダイオードＤＱ２が導通する。第１の一次巻線Ｎｐ１と、第２の一次巻線Ｎｐ２の電圧はそれぞれゼロボルトになり２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２とが両方とも導通している転流期間になる。
【００３５】
時間Ｔ４で第２のスイッチ素子Ｑ２がオンする。この時、第２のスイッチ素子Ｑ２はこの寄生ダイオードＤＱ２が導通した状態であるので、ゼロボルトスイッチングする。
【００３６】
時間Ｔ５になると、第１の整流ダイオードＤ１と第２の整流ダイオードＤ２との両方を流れていた電流は、全て第２の整流ダイオードＤ２に移行し、トランスの１次側をクランプし、第２の励磁インダクタンスＬｐ２に蓄積されたエネルギの放出が第２の１次巻線Ｎｐ２より行われ、２次側への電力供給が始まる。
【００３７】
時間Ｔ６で第２のスイッチ素子Ｑ２がオフする。漏れインダクタンスに蓄積されたエネルギにより第２のスイッチ素子Ｑ２の内部コンデンサＣＱ２は充電され、第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は放電される。
【００３８】
時間Ｔ７になると、第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は充分放電されており、第１のスイッチ素子Ｑ１の寄生ダイオードＤＱ１が導通し始める。次のサイクルが始まるときには、第１のスイッチ素子Ｑ１の寄生ダイオードＤＱ１が導通した状態であるので、次の新たなスイッチングサイクルでは、第１のスイッチ素子Ｑ１はゼロボルトスイッチングする。
【００３９】
したがって、本実施形態に係るスイッチング電源装置は、以上のような作用により出力リプルを低減することができ、またトランスと出力インダクタが一体化できるため、従来のスイッチング電源装置に比べて装置全体の低コスト化並びに小型化を可能とすることができる。
【００４０】
＜第２の実施形態＞
続いて、第２の実施形態について図４の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図７に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力にインダクタと第１のスイッチ素子との直列回路を接続し、該第１のスイッチ素子の両端に該トランス１次巻線と第１のコンデンサとの直列回路を接続し、該トランス１次巻線の両端に第２のスイッチ素子と第２コンデンサとの直列回路を接続してある。
【００４１】
２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の二次巻線Ｎｓ２との直列回路を接続してある。これら直列回路の両端に平滑コンデンサＣｏを設けてある。
【００４２】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図７に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１、Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。ここで、一次側がフォワードアクティブクランプまたはＢＨＢ方式、二次側がセンタタップ整流回路の場合の該トランスＴ１の等価回路図を図１０に示す。
【００４３】
数３に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００４４】
【数３】
【００４５】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００４６】
＜第３の実施形態＞
続いて、第３の実施形態について図５の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部は図１１に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の二次巻線を巻き回し、内側に設けた２つの磁脚周囲に３次巻線を巻回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してある。
【００４７】
また、２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の２次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端には、３次巻線Ｎｒと平滑コンデンサＣｏとの直列回路を設けてある。
【００４８】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図１１に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように３次巻線Ｎｒを巻回してある。該トランスＴ１の等価回路図を図１２に示す。
【００４９】
数４に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００５０】
【数４】
【００５１】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００５２】
＜第４の実施形態＞
続いて、第４の実施形態について図５の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図１１に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回し、内側に設けた２つの磁脚周囲に３次巻線を巻回して構成したトランスを備え、該ＰＦＣ部の出力にインダクタと第１のスイッチ素子との直列回路を接続し、該第１のスイッチ素子の両端に該トランス１次巻線と第１のコンデンサとの直列回路を接続し、該トランス１次巻線の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してある。
【００５３】
また、２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の二次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端に３次巻線Ｎｒと平滑コンデンサＣｏとの直列回路を設けてある。
【００５４】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図１１に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように３次巻線Ｎｒを巻回してある。該トランスＴ１の等価回路図を図１３に示す。
【００５５】
数５に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００５６】
【数５】
【００５７】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００５８】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、本発明におけるフォワードアクティブクランプ方式のスイッチング電源装置、並びにＢＨＢ方式のスイッチング電源装置の実施形態において、二次側の整流素子としてダイオードＤ１，Ｄ２を用いたが、ＭＯＳＦＥＴなどのスイッチング素子を用いた同期整流方式を採用することも可能である。
【産業上の利用可能性】
【００５９】
本発明によれば、従来例のスイッチング電源装置に比べてコストの高いトランスと出力インダクタとを一体化する事ができ、装置全体を大型化することなく出力リプルを低減する事を可能とすることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の回路構成図である。
【図２】従来のフォワード型電源装置の回路構成図である。
【図３】従来の力率改善回路付きフォワード型電源装置の回路構成図である。
【図４】本発明の第２の実施形態におけるスイッチング電源装置の回路構成図である。
【図５】本発明の第３の実施形態におけるスイッチング電源装置の回路構成図である。
【図６】本発明の第４の実施形態におけるスイッチング電源装置の回路構成図である。
【図７】第１および第２の実施形態におけるトランスの実施例の断面図である。
【図８】第１の実施形態におけるトランスの等価回路図である。
【図９】第１の実施形態におけるトランスのコアの構造図である。
【図１０】第２の実施形態におけるトランスの等価回路図である。
【図１１】第３および第４の実施形態におけるトランスの実施例の断面図である。
【図１２】第３の実施形態におけるトランスの等価回路図である。
【図１３】第４の実施形態におけるトランスの等価回路図である。
【図１４】第２の実施形態における動作波形図である。
【符号の説明】
【００６１】
Ｔ トランス
Ｑ スイッチ素子
Ｌ インダクタ
Ｃ コンデンサ
Ｄ ダイオード
Ｎｐ １次巻線
Ｎｓ ２次巻線
Ｎｒ ３次巻線
【技術分野】
【０００１】
本発明は、低出力リプル化、小型化、並びに低コスト化を実現するトランスおよびこのトランスを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来のスイッチング電源装置として、図２に示すように、１次側を、直流電源ＶＩＮの両端にトランスＴの１次巻線Ｎｐとスイッチ素子Ｑ１とを直列に接続し、直流電源ＶＩＮの両端にトランスＴの３次巻線Ｎｒと整流素子Ｄ３とを直列に接続して構成し、２次側を、トランスＴの二次巻線Ｎｓ整流用素子Ｄ１、転流用素子Ｄ２、インダクタＬｏおよびコンデンサＣｏからなるフィルタ回路を接続して構成してある、いわゆるフォワード方式スイッチング電源装置といわれるスイッチング電源装置が公知である（例えば、特許文献１参照。）。
【０００３】
また、入力が、交流電源の場合、入力高調波電流を抑制するために図３に示すように、交流電源とスイッチング電源装置との間に力率改善回路（以下「ＰＦＣ」部という。）を接続して構成してあるものが公知である。
【特許文献１】特開２００６−２５３６１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、図２は、従来のフォワード型電源装置の例である。以下に、その基本動作について説明する。トランスＴの１次巻線Ｎｐにはスイッチ素子Ｑ１がオンしている期間、入力電圧が印加される。これと同時にトランスＴの二次巻線Ｎsには、Ｎｓ／Ｎｐの巻数比倍された電圧が誘起される。この電圧は、ダイオードＤ１で整流され、インダクタＬｏにエネルギを蓄積し、コンデンサＣｏで平滑し、負荷に供給される。スイッチ素子Ｑ１が、オフの期間では、インダクタＬｏに蓄積されたエネルギをダイオードＤ２により放出し、コンデンサＣｏで平滑し負荷に供給される。これと同時にトランスＴのリセット巻線Ｎｒ、ダイオードＤ３によりトランスＴのリセットを行っている。
【０００５】
この場合の出力電流リプルΔＩＬｏは、次式数１で求められる。
【０００６】
【数１】
【０００７】
ここで、ＶＮｓは、スイッチ素子Ｑ１が、オンしている期間のトランスＴの２次巻線電圧、Ｖｏは出力電圧、ＶＦはダイオードＤ１の順方向電圧、ＬはインダクタＬｏのインダクタンス値、Ｑ１ｔｏｎはスイッチ素子Ｑ１がオンしている時間である。
【０００８】
図２のスイッチング電源装置において、出力リプルを低減するには、出力フィルタのインダクタＬｏのインダクタンス値Ｌを大きくする事で実現できる。しかし、インダクタＬｏの磁気飽和を避けるためには巻数の増加、コア断面積の拡大が必要になる。この事によりインダクタＬｏの大型化、コスト上昇を招くという課題が生じる。特に出力電圧Ｖｏが高くなる程、インダクタＬｏはより高いインダクタンス値が必要になり、この課題が顕著になる。
【０００９】
そこで、本発明は、上記課題に鑑みてなされたものであり、装置全体を大型化する事無く、出力リプル低減化を実現し、装置全体の低コスト化並びに小型化を可能としたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明は以下の事項を提案している。
【００１１】
（１）本発明は、１次巻線と２次巻線を有するトランスであり、前記トランスを構成するコアにギャップを設けた複数の磁脚とギャップの無い磁脚を有し、前記ギャップを設けた磁脚の周囲に前記１次巻線を巻回してあることを特徴とするトランスを提案している。
【００１２】
（２）本発明は、（１）のトランスについて、前記コアのギャップを設けた磁脚に前記２次巻線を巻回して構成してあることを特徴とするトランスを提案している。
【００１３】
（３）本発明は、（１）または（２）のトランスについて、前記トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させていることを特徴とするトランスを提案している。
【００１４】
（４）本発明は、（１）から（３）のいずれかのトランスを備え、直流電源に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１５】
（５）本発明は、（１）から（３）のいずれかのトランスを備え、出力電圧安定化回路の出力に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１６】
（６）本発明は、（１）から（３）のいずれかのトランスを備え、出力電圧安定化回路の出力にインダクタと第１のスイッチ素子との直列回路を接続し、前記第１のスイッチ素子の両端に前記トランスの１次巻線と第１のコンデンサとの直列回路を接続し、前記第１のスイッチ素子の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してあることを特徴とするスイッチング電源装置を提案している。
【００１７】
（７）本発明は、（４）から（６）のいずれかのスイッチング電源装置について、２次側がセンタタップ整流回路で構成されていることを特徴とするスイッチング電源装置を提案している。
【００１８】
（８）本発明は、（５）または（６）のスイッチング電源装置について、前記出力電圧安定化回路として力率改善回路を用いていることを特徴とするスイッチング電源装置を提案している。
【００１９】
つまり、本発明のスイッチング電源装置は、交流電源を受けるＰＦＣ部とＤＣ/ＤＣコンバータ部が直列に組み合わされるスイッチング電源装置であり、前記ＤＣ/ＤＣコンバータ部は４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してあり、該トランスの２次側に同期整流ＭＯＳＦＥＴ、またはダイオードで構成された整流回路を接続し、この整流回路にフィルタ回路を接続し、出力電圧を検出して該第１のスイッチ素子と該第２のスイッチ素子を交互にオン、オフ制御する制御回路を有し、該トランスのコアの内側２本の磁脚それぞれには該ＰＦＣ部出力電圧に合わせたギャップが設けられている。
【００２０】
また、直流電源を受ける出力電圧安定化部とＤＣ/ＤＣコンバータ部が直列に組み合わされるスイッチング電源装置であり、前記ＤＣ/ＤＣコンバータ部は四個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該出力電圧安定化部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該出力電圧安定化部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してあり、該トランスの２次側に同期整流ＭＯＳＦＥＴ、またはダイオードで構成された整流回路を接続し、この整流回路にフィルタ回路を接続し、出力電圧を検出して該第１のスイッチ素子と該第２のスイッチ素子を交互にオン、オフ制御する制御回路を有し、該トランスのコアの内側２本の磁脚それぞれには該出力電圧安定化部出力電圧に合わせたギャップが設けられている。
【発明の効果】
【００２１】
本発明によれば、従来のスイッチング電源装置に比べて、出力インダクタを用いずに、（一次側ローサイドスイッチ素子がオン時の）出力リプルを大幅に低減することができ、出力インダクタとトランスの一体化、フィルタコンデンサの削減により装置全体の低コスト化並びに小型化を可能とすることができるという効果がある。
【００２２】
また、ＤＣ/ＤＣコンバータ部がＢＨＢ方式のスイッチング電源装置においては、フォワード方式のＤＣ/ＤＣコンバータ部に比較して、入力電流リプルを低減する事が可能であるため、ＰＦＣ部または、出力電圧安定化部が、ＤＣ/ＤＣコンバータ部の入力電流を許容するに必要な出力コンデンサを削減することが可能であり、スイッチング電源装置全体のさらなる低コスト化並びに小型化を可能とすることができるという効果がある。
【発明を実施するための最良の形態】
【００２３】
図１は本発明を実施するための最良の形態を示すものである。
＜第１の実施形態＞
【００２４】
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図７に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に、第１の二次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してある。
【００２５】
また、二次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に、第２の整流素子Ｄ２または、同期整流ＭＯＳＦＥＴと、第２の二次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端に平滑コンデンサＣｏを設けてある。
【００２６】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図７に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１、Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。ここで、１次側がフォワードアクティブクランプまたはＢＨＢ方式、２次側がセンタタップ整流回路の場合のトランスＴ１の等価回路図を図８に示す。
【００２７】
数２に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該第１のスイッチ素子がオンしている期間の等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。この際、該ＰＦＣ部または該出力電圧安定化部の出力電圧値は等価巻線Ｎｐ１電圧値ＶＮｐ１と、等価巻線Ｎｐ２電圧値ＶＮｐ２との和に等しくしている。
【００２８】
【数２】
【００２９】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００３０】
以上のように構成してあるスイッチング電源装置のＤＣ/ＤＣコンバータ部は、以下のように動作する。
図１に示す実施例のトランスＴは、等価的に、図８に示すトランスＴ１とＴ２の２つのトランスとして表す事ができる。
【００３１】
先ず、図１４に示す時間Ｔ０の際に第１のスイッチ素子Ｑ１がオンするが、力率改善回路出力電圧はトランス１次側漏れインダクタンスに印加されている。第１の１次巻線Ｎｐ１と、第２の１次巻線Ｎｐ２はそれぞれ短絡状態であり、２次側への電力供給は行われていない。２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２とが両方とも導通している期間である。
【００３２】
続いて、図１４に示すように時間Ｔ１で１次側電流は、２次側出力電流の１次換算値に達し、第１の１次巻線Ｎｐ１と第２の１次巻線Ｎｐ２との両端に力率改善回路出力電圧が印加される。２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２との両方を流れていた電流は、全て第１の整流ダイオードＤ１に移行し、第２の励磁インダクタンスＬｐ２への充電及び第１の１次巻線Ｎｐ１から２次側への電力供給が始まる。
【００３３】
時間Ｔ２になると、第１のスイッチ素子Ｑ１がオフする。その時トランス１次側漏れインダクタンスに蓄積されたエネルギにより第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は充電され、第２のスイッチ素子Ｑ２の内部コンデンサＣＱ２は放電される。この時、２次側への電力供給は続いている。
【００３４】
時間Ｔ３になると、第２のスイッチ素子Ｑ２の寄生ダイオードＤＱ２が導通する。第１の一次巻線Ｎｐ１と、第２の一次巻線Ｎｐ２の電圧はそれぞれゼロボルトになり２次側の第１の整流ダイオードＤ１と第２の整流ダイオードＤ２とが両方とも導通している転流期間になる。
【００３５】
時間Ｔ４で第２のスイッチ素子Ｑ２がオンする。この時、第２のスイッチ素子Ｑ２はこの寄生ダイオードＤＱ２が導通した状態であるので、ゼロボルトスイッチングする。
【００３６】
時間Ｔ５になると、第１の整流ダイオードＤ１と第２の整流ダイオードＤ２との両方を流れていた電流は、全て第２の整流ダイオードＤ２に移行し、トランスの１次側をクランプし、第２の励磁インダクタンスＬｐ２に蓄積されたエネルギの放出が第２の１次巻線Ｎｐ２より行われ、２次側への電力供給が始まる。
【００３７】
時間Ｔ６で第２のスイッチ素子Ｑ２がオフする。漏れインダクタンスに蓄積されたエネルギにより第２のスイッチ素子Ｑ２の内部コンデンサＣＱ２は充電され、第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は放電される。
【００３８】
時間Ｔ７になると、第１のスイッチ素子Ｑ１の内部コンデンサＣＱ１は充分放電されており、第１のスイッチ素子Ｑ１の寄生ダイオードＤＱ１が導通し始める。次のサイクルが始まるときには、第１のスイッチ素子Ｑ１の寄生ダイオードＤＱ１が導通した状態であるので、次の新たなスイッチングサイクルでは、第１のスイッチ素子Ｑ１はゼロボルトスイッチングする。
【００３９】
したがって、本実施形態に係るスイッチング電源装置は、以上のような作用により出力リプルを低減することができ、またトランスと出力インダクタが一体化できるため、従来のスイッチング電源装置に比べて装置全体の低コスト化並びに小型化を可能とすることができる。
【００４０】
＜第２の実施形態＞
続いて、第２の実施形態について図４の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図７に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回して構成したトランスを備え、該ＰＦＣ部の出力にインダクタと第１のスイッチ素子との直列回路を接続し、該第１のスイッチ素子の両端に該トランス１次巻線と第１のコンデンサとの直列回路を接続し、該トランス１次巻線の両端に第２のスイッチ素子と第２コンデンサとの直列回路を接続してある。
【００４１】
２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の二次巻線Ｎｓ２との直列回路を接続してある。これら直列回路の両端に平滑コンデンサＣｏを設けてある。
【００４２】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図７に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１、Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。ここで、一次側がフォワードアクティブクランプまたはＢＨＢ方式、二次側がセンタタップ整流回路の場合の該トランスＴ１の等価回路図を図１０に示す。
【００４３】
数３に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００４４】
【数３】
【００４５】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００４６】
＜第３の実施形態＞
続いて、第３の実施形態について図５の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部は図１１に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の二次巻線を巻き回し、内側に設けた２つの磁脚周囲に３次巻線を巻回して構成したトランスを備え、該ＰＦＣ部の出力に該トランス１次巻線と第１のスイッチ素子との直列回路を接続し、該ＰＦＣ部の出力と該トランス１次巻線との接続点と該トランス１次巻線と該第１のスイッチ素子との接続点間にコンデンサと第２のスイッチ素子との直列回路を接続してある。
【００４７】
また、２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の２次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端には、３次巻線Ｎｒと平滑コンデンサＣｏとの直列回路を設けてある。
【００４８】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図１１に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように３次巻線Ｎｒを巻回してある。該トランスＴ１の等価回路図を図１２に示す。
【００４９】
数４に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００５０】
【数４】
【００５１】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００５２】
＜第４の実施形態＞
続いて、第４の実施形態について図５の図に従って説明する。
本実施形態に係るスイッチング電源装置は、交流電源を受けるＰＦＣ部と、ＤＣ/ＤＣコンバータ部には、図１１に示すような４個の磁脚を設けたコアを備え、このコアの内側２本の磁脚の周辺に１次巻線を巻き回し、一方の該内側の磁脚の周辺に第１の２次巻線を巻き回し、他方の該内側の磁脚の周辺に第２の２次巻線を巻き回し、内側に設けた２つの磁脚周囲に３次巻線を巻回して構成したトランスを備え、該ＰＦＣ部の出力にインダクタと第１のスイッチ素子との直列回路を接続し、該第１のスイッチ素子の両端に該トランス１次巻線と第１のコンデンサとの直列回路を接続し、該トランス１次巻線の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してある。
【００５３】
また、２次側においては、第１の整流素子Ｄ１または同期整流ＭＯＳＦＥＴと第１の２次巻線Ｎｓ１とを直列に接続し、この直列回路と並列に第２の整流素子Ｄ２または同期整流ＭＯＳＦＥＴと第２の二次巻線Ｎｓ２との直列回路を接続してある。さらに、これら直列回路の両端に３次巻線Ｎｒと平滑コンデンサＣｏとの直列回路を設けてある。
【００５４】
続いて、本実施形態に係るスイッチング電源装置を構成するトランスの一例を図１１に示す。
本実施形態のトランスＴ１は、底板に４個の磁脚を並列に隔に設けてある。内側に設けた２つの磁脚のうち一方の磁脚に第１の２次巻線Ｎｓ１を巻回し、他方の磁脚に第２の２次巻線Ｎｓ２を巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように１次巻線Ｎｐを巻回してある。また、２次巻線Ｎｓ１，Ｎｓ２を外側から覆うように３次巻線Ｎｒを巻回してある。該トランスＴ１の等価回路図を図１３に示す。
【００５５】
数５に示すように、該トランスＴ１の等価励磁インダクタンスＬｐ１と等価励磁インダクタンスＬｐ２との比は、該ＰＦＣ部または該出力電圧安定化部の出力電圧値に合わせた等価巻線Ｎｐ１電圧ＶＮｐ１と、等価巻線Ｎｐ２電圧ＶＮｐ２との比と一致させている。
【００５６】
【数５】
【００５７】
また、該等価励磁インダクタンスＬｐ１値は、図９の第１の中脚Ｌ１に設けたギャップＬｇ１の距離を変える事により行っている。同じく、該等価励磁インダクタンスＬｐ２値は、図９の第２の中脚Ｌ２に設けたギャップＬｇ２の距離を変える事により行っている。
【００５８】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、本発明におけるフォワードアクティブクランプ方式のスイッチング電源装置、並びにＢＨＢ方式のスイッチング電源装置の実施形態において、二次側の整流素子としてダイオードＤ１，Ｄ２を用いたが、ＭＯＳＦＥＴなどのスイッチング素子を用いた同期整流方式を採用することも可能である。
【産業上の利用可能性】
【００５９】
本発明によれば、従来例のスイッチング電源装置に比べてコストの高いトランスと出力インダクタとを一体化する事ができ、装置全体を大型化することなく出力リプルを低減する事を可能とすることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の回路構成図である。
【図２】従来のフォワード型電源装置の回路構成図である。
【図３】従来の力率改善回路付きフォワード型電源装置の回路構成図である。
【図４】本発明の第２の実施形態におけるスイッチング電源装置の回路構成図である。
【図５】本発明の第３の実施形態におけるスイッチング電源装置の回路構成図である。
【図６】本発明の第４の実施形態におけるスイッチング電源装置の回路構成図である。
【図７】第１および第２の実施形態におけるトランスの実施例の断面図である。
【図８】第１の実施形態におけるトランスの等価回路図である。
【図９】第１の実施形態におけるトランスのコアの構造図である。
【図１０】第２の実施形態におけるトランスの等価回路図である。
【図１１】第３および第４の実施形態におけるトランスの実施例の断面図である。
【図１２】第３の実施形態におけるトランスの等価回路図である。
【図１３】第４の実施形態におけるトランスの等価回路図である。
【図１４】第２の実施形態における動作波形図である。
【符号の説明】
【００６１】
Ｔ トランス
Ｑ スイッチ素子
Ｌ インダクタ
Ｃ コンデンサ
Ｄ ダイオード
Ｎｐ １次巻線
Ｎｓ ２次巻線
Ｎｒ ３次巻線
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線を有するトランスであり、前記トランスを構成するコアにギャップを設けた複数の磁脚とギャップの無い磁脚を有し、前記ギャップを設けた磁脚の周囲に前記１次巻線を巻回してあることを特徴とするトランス。
【請求項２】
前記コアのギャップを設けた磁脚に前記２次巻線を巻回して構成してあることを特徴とする請求項１記載のトランス。
【請求項３】
前記トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させていることを特徴とする請求項１または請求項２に記載のトランス。
【請求項４】
前記請求項１乃至３のいずれかに記載のトランスを備え、直流電源に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項５】
前記請求項１乃至３のいずれかに記載のトランスを備え、出力電圧安定化回路の出力に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項６】
前記請求項１乃至３のいずれかに記載のトランスを備え、出力電圧安定化回路の出力にインダクタと第１のスイッチ素子との直列回路を接続し、前記第１のスイッチ素子の両端に前記トランスの１次巻線と第１のコンデンサとの直列回路を接続し、前記第１のスイッチ素子の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項７】
２次側がセンタタップ整流回路で構成されていることを特徴とする請求項４乃至６のいずれかに記載のスイッチング電源装置。
【請求項８】
前記出力電圧安定化回路として力率改善回路を用いていることを特徴とする請求項５または６に記載のスイッチング電源装置。
【請求項１】
１次巻線と２次巻線を有するトランスであり、前記トランスを構成するコアにギャップを設けた複数の磁脚とギャップの無い磁脚を有し、前記ギャップを設けた磁脚の周囲に前記１次巻線を巻回してあることを特徴とするトランス。
【請求項２】
前記コアのギャップを設けた磁脚に前記２次巻線を巻回して構成してあることを特徴とする請求項１記載のトランス。
【請求項３】
前記トランスの等価励磁インダクタンスと等価励磁インダクタンスとの比を、スイッチ素子がオンしている期間の等価巻線の電圧と、等価巻線の電圧との比に一致させていることを特徴とする請求項１または請求項２に記載のトランス。
【請求項４】
前記請求項１乃至３のいずれかに記載のトランスを備え、直流電源に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項５】
前記請求項１乃至３のいずれかに記載のトランスを備え、出力電圧安定化回路の出力に前記トランスの１次巻線と第１のスイッチ素子との直列回路を接続し、前記トランスの１次巻線間にコンデンサと第２のスイッチ素子との直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項６】
前記請求項１乃至３のいずれかに記載のトランスを備え、出力電圧安定化回路の出力にインダクタと第１のスイッチ素子との直列回路を接続し、前記第１のスイッチ素子の両端に前記トランスの１次巻線と第１のコンデンサとの直列回路を接続し、前記第１のスイッチ素子の両端に第２のスイッチ素子と第２のコンデンサとの直列回路を接続してあることを特徴とするスイッチング電源装置。
【請求項７】
２次側がセンタタップ整流回路で構成されていることを特徴とする請求項４乃至６のいずれかに記載のスイッチング電源装置。
【請求項８】
前記出力電圧安定化回路として力率改善回路を用いていることを特徴とする請求項５または６に記載のスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−１８９１４４（Ｐ２００９−１８９１４４Ａ）
【公開日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願番号】特願２００８−２５９７３（Ｐ２００８−２５９７３）
【出願日】平成２０年２月６日（２００８．２．６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（３０４０２１８３１）国立大学法人 千葉大学 (601)
【Ｆターム（参考）】
【公開日】平成２１年８月２０日（２００９．８．２０）
【国際特許分類】
【出願日】平成２０年２月６日（２００８．２．６）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【出願人】（３０４０２１８３１）国立大学法人 千葉大学 (601)
【Ｆターム（参考）】
[ Back to top ]