ドプラ算出装置およびレーダ装置
【課題】 目標物体に対する相対速度および接近／離反をＩＱ検波方式により求めるドプラ算出装置であって、これを小規模にかつ高速処理可能に実現する。
【解決手段】 ドプラ算出手段１１により、目標物体からの受信信号をＩＱ検波して得たＩ−チャンネルおよびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づいてドプラを算出する。この場合、Ｉ−チャンネルおよびＱ−チャンネル信号の各正負極性（＋，−）を表す符号対の周期的な変化を検出する。そして、その変化の周期性に基づいて、相対速度（Ｖ）および接近／離反（Ａ／Ｒ）を算出するように構成する。
【解決手段】 ドプラ算出手段１１により、目標物体からの受信信号をＩＱ検波して得たＩ−チャンネルおよびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づいてドプラを算出する。この場合、Ｉ−チャンネルおよびＱ−チャンネル信号の各正負極性（＋，−）を表す符号対の周期的な変化を検出する。そして、その変化の周期性に基づいて、相対速度（Ｖ）および接近／離反（Ａ／Ｒ）を算出するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドプラ算出装置、例えば車載用のレーダ装置に組み込むことのできるドプラ算出装置に関し、特に自車両と前方の目標物体との間の相対速度と、その目標物体に対する接近／離反の少なくとも一方を算出するドプラ算出装置に関する。
【背景技術】
【０００２】
上記のレーダ装置は、一般に、送信信号を電波に乗せて目標物体に対して放射する送信系と、その目標物体からの反射波を受けて受信信号を生成し、自車両と上記目標物体（例えば、前方の車両）との間の相対速度や接近・離反を測定する受信系とからなる。この送信系については、ＳＳ（Spread Spectrum）型やＵＷＢ（Ultra Wide Band）型等の形式が知られている。一方、上記の受信系としては、その受信方式の１つとして最近、ＩＱ検波方式が注目され始めている。このＩＱ検波方式によれば比較的簡単な構成で、自車両と目標物体との間のドプラを測定することができる。すなわち、これらの間の相対速度やこれらの間での接近状況または離反状況が簡単に判明する。
【０００３】
なお本発明に関連する公知技術としては、例えば下記の〔特許物件１〕や〔特許文献２〕がある。これらの公知技術は本発明と同様に「ＩＱ検波」を採用したドプラ算出手段について開示しているものの、その原理構成は、後述の説明で明らかになるとおり、本発明とはかなり相違する。
【０００４】
本発明はむしろ、当業者に公知になっているアークタンジェント（ｔａｎ-1）方式に原理的に近いものであって、このアークタンジェント方式について後に詳述することにする。
【０００５】
【特許文献１】特開２００１−７４８２９号公報
【特許文献２】特開２００３−１３０９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
後に図面を参照しながら説明するとおり、公知技術としての上記アークタンジェント方式は、ＩＱ検波方式のもとでＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角θを、ｔａｎ-1（Ｑ／Ｉ）として、サンプリング毎に求め、直前のベクトル回転角θn-1と今回のベクトル回転角θnとの差分を逐次求めて（微分をとって）、算出すべきドプラの値とするものである。
【０００７】
この場合、上記ｔａｎ-1（Ｑ／Ｉ）の算出態様として、そのｔａｎ-1（Ｑ／Ｉ）の値を予め計算してメモリに保持しておくハードウェア型と、そのｔａｎ-1（Ｑ／Ｉ）の値をテイラー展開を用いて逐次計算するソフトウェア型と、がある。またこれらを組み合せた混合型もある。
【０００８】
しかし上記ハードウェア型にあっては、上記メモリとして大容量のものを必要とする、というハードウェアリソース上の問題があり、また、上記ソフトウェア型にあっては上記テイラー展開の計算のために膨大な処理時間を必要とする、という性能上の問題がある。上記の混合型には、上記の両問題が伴う。
【０００９】
したがって本発明は、上記の問題点に鑑み、ハードウェアの小型化と高速処理とを同時に満足させることのできるドプラ算出装置を提供することを目的とするものであり、また、このドプラ算出装置を備えたレーダ装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
図１は本発明の原理構成を示す図である。本図において、参照番号１０は、目標物体に対する相対速度および接近／離反の少なくとも一方を、ＩＱ検波方式により求めるドプラ算出装置である。その特徴とするところは、該ドプラ算出装置１０が、本発明に基づくドプラ算出手段１１を含むことである。さらに具体的には、該ドプラ算出手段１１は、目標物体からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づき、ドプラを算出する手段である。
【００１１】
ここに該ドプラ算出手段１１は、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出する。そしてその変化の周期性に基づいて、相対速度（Ｖ）および接近／離反（Ａ／Ｒ）の少なくとも一方を算出することを特徴としている。
【発明の効果】
【００１２】
本発明のドプラ算出装置１０によれば、
（ｉ）既述のｔａｎ-1（Ｑ／Ｉ）を介在させないので、ハードウェアリソースが節減されると共に、ドプラを算出するまでの処理時間は大幅に短縮される。
（ii）ドプラの算出に必要なデータとしては上記の符号対（＋＋，−＋，−−，＋−のいずれか）のみでよく、毎サンプリングによるｔａｎ-1（Ｑ／Ｉ）の演算を不要とするから、ドプラ装置が消費する電力は大幅に削減される。
（iii）上記接近／離反（Ａ／Ｒ）の判定に際し、上記周期性を表す、周期の出現順序をもとにして判定するので、ドプラ装置１０の置かれた環境がＳＮＲの悪いものであったとしても、高精度の上記判定が保証される。
（iv）既述のｔａｎ-1（Ｑ／Ｉ）型が前述した微分を基本動作とするのに対して、本発明ではかかる微分を介在させないので、必然的に微分動作に起因する誤差は生じ得ない。
【発明を実施するための最良の形態】
【００１３】
本発明によりもたらされる上記の効果を明確にするために、まず初めに、上記ｔａｎ-1（Ｑ／Ｉ）を採用したドプラ算出装置を有するレーダ装置について、図を参照しながら説明する。
【００１４】
図９は公知のアークタンジェント型を基礎とするレーダ装置の一例を示す図である。本図において、参照番号１はレーダ装置を表す。レーダ装置１は、本図中上段の送信系２と本図中下段の受信系３とに大別される。この送信系２は、ディジタルの送信信号を送出する信号送信部４と、その送信信号によって発振器（ＶＣＯ）７からの搬送波に例えばＢＰＳＫ（Binary PSK）等の変調を加える変調部５と、その変調された搬送波（電波）を目標物体８に向けて放射する送信アンテナ６と、からなる。
【００１５】
一方上記受信系３は、目標物体８からの信号を受信信号として受ける受信アンテナ９と、ドプラ算出装置１０と、からなる。本図に示すドプラ算出装置１０は、既述のアークタンジェント型（ｔａｎ-1（Ｑ／Ｉ））のものであって、本図中、左端の微分手段６０に特徴を有する。この微分手段６０より前段の構成は、本発明による符号型のドプラ算出装置１０の場合と同じである。
【００１６】
つまり、受信アンテナ９からの受信信号をＩＱ検波するためのＩ側ミキサ１２と、π／２移相器１４により発振器７の信号を９０°移相した信号を入力とするＱ側ミキサ１３と、Ｉ側ＡＤＣ（Ａ／Ｄ Converter）１６と、Ｑ側ＡＤＣ１７は、本発明のドプラ算出装置１０についても共通の構成要素である。
【００１７】
さてここで上記微分手段６０についてもう少し具体的に見てみると、前述した「ハードウェア型」と「ソフトウェア型」とが知られている。
【００１８】
図１０は「ハードウェア型」の微分手段の一構成例を示し、
図１１は「ソフトウェア型」の微分手段の一構成例を示す。
【００１９】
まず図１０を参照すると、上述の微分手段６０は、例えばＲＯＭからなるメモリ６１と、微分部６２とからなる。また図１１を参照すると、その微分手段６０は、テイラー展開計算部６３と、上記の微分部とからなる。
【００２０】
既述のとおり、メモリ６１は、ｔａｎ-1（Ｑ／Ｉ）の値を予め計算して保持しており、例えばＩ−チャンネル信号を上位アドレスとしＱ−チャンネル信号を下位アドレスとする読出しアドレスによって、該当のｔａｎ-1（Ｑ／Ｉ）の値がアクセスされて読み出される。一方、テイラー展開計算部６３は、Ｉ−チャンネル信号とＱ−チャンネル信号とに従って、ｔａｎ-1（Ｑ／Ｉ）の値をテイラー展開の式によって計算する。
【００２１】
図１２はベクトル回転角θについて示す図であり、Ｉ−チャンネル信号とＱ−チャンネル信号とによって定まるベクトルＶＣの回転角θの変化量および変化方向により、それぞれ相対速度（Ｖ）および接近／離反（Ａ／Ｒ）がドプラとして求まる。このドプラは、直前のサンプリングでのベクトル回転角θn-1と今回のサンプリングでのベクトル回転角θnとの差分、すなわちθn−θn-1で求まる。この、θn−θn-1の演算を行うのが微分部６２であり、そのθnをなすｔａｎ-1（Ｑn／Ｉn）とそのθn-1をなすｔａｎ-1（Ｑn-1／Ｉn-1）とを生成するのが、上記のメモリ６１であり、またテイラー展開計算部６３である。
【００２２】
しかしメモリ６１は、Ｉ−チャンネル信号とＱ−チャンネル信号とを共に８bitと仮定し、データも８bitと仮定すると、６４kByteの容量を必要とする。
【００２３】
またテイラー展開計算部６３は膨大な処理時間を必要とする。
【００２４】
このようなメモリ容量あるいは処理時間の増大を生じさせることのないのが、図１に示す本発明に係るドプラ算出手段１１である。このドプラ算出手段１１は、前述のとおり、目標物体８からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角θの変化量に基づきドプラを算出するが、この場合、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出して、その周期性に基づいて相対速度（Ｖ）および接近／離反（Ａ／Ｒ）の少なくとも一方を算出するようにする。この算出手法についてさらに詳しく説明する。
【００２５】
図２は本発明に係るドプラ算出手法を説明するための図である。本図において、〔Ａ〕欄は前述したＩ−チャンネル信号（Ｉ）の波形（実線）と、前述したＱ−チャンネル信号の波形（点線）を、視覚的に理解しやすいようにアナログ信号にて示す。〔Ｂ〕欄は公知技術として述べたアークタンジェント型のドプラ算出手法により得られるドプラデータを示す。これは前述した図１０または図１１の微分手段６０により算出されたデータであり、各サンプリング毎のデータ列（点線のドット列で表現）からなる。このデータ列は図示するようにある周期ｔをもって繰り返し現れる。この周期ｔの時間長から相対速度（Ｖ）が、またそのデータ列の傾き（正、負）から接近／離反（Ａ／Ｒ）が、それぞれ上記ドプラデータとして得られる。
【００２６】
これに対し本発明は、〔Ｃ〕欄に示すようなドプラ算出手法をとる。〔Ｃ〕欄において、＜１＞段は、Ｉ−チャンネル信号とＱ−チャンネル信号の各正負極性（＋，−）を表す符号対のうち、符号対（Ｉ，Ｑ）＝（＋，＋）となるときのタイミング波形を示し、ある周期性をもって繰り返しパルス状に現れる（後述）。同様に、
＜２＞段は、符号対（Ｉ，Ｑ）＝（−，＋）
＜３＞段は、符号対（Ｉ，Ｑ）＝（−，−）
＜４＞段は、符号対（Ｉ，Ｑ）＝（＋，−）
となるときの周期パルス波形を示し、それぞれある周期性をもって繰り返しパルス状に現れる。
【００２７】
上記周期性をなす周期、すなわち「ドプラ周期」の時間長から、相対速度Ｖが得られる。この場合、＜１＞段〜＜４＞段に表される「ドプラ周期」の時間長は共に同一である。なぜなら、同じＩ−チャンネル信号およびＱ−チャンネル信号から割り出したものだからである。したがって、求める相対速度（Ｖ）は、＜１＞段〜＜４＞段のいずれかの「ドプラ周期」を用いて求めることができ、＜１＞段〜＜４＞段の全ての「ドプラ周期」を測定する必要はない。
【００２８】
上記〔Ｃ〕欄（本発明）を上記〔Ｂ〕欄（従来）と比較すると、注目すべきデータの数は、〔Ｃ〕欄において激減する。符号対の変化だけを観察すればよいからである。このことは、既述した処理時間の大幅な短縮と、また、既述したハードウェアリソースの大幅な縮減とをもたらす。
【００２９】
ところで、再び上記〔Ｃ〕欄に着目すると、上記「ドプラ周期」より、ドプラデータのうち相対速度（Ｖ）のデータは求まるものの、接近／離反（Ａ／Ｒ）の情報は得られないように見受けられる。しかし、今度は、〔Ｃ〕欄の＜１＞段〜＜４＞段の全てに注目すると、その接近／離反の情報が容易に得られることが分かる。これは、上記各周期の出現順序に着目するものであり、以下のとおりである。
【００３０】
再び〔Ｃ〕欄を参照すると、周期パルス＜１＞，＜２＞，＜３＞および＜４＞の出現順序を次のように判定する。まず、符号対（＋，＋）の周期パルス＜１＞と符号対（−，−）の周期パルス＜３＞とを基準にして、これらの間に符号対（−，＋）（周期パルス＜２＞）が現れるか、符号対（＋，−）（周期パルス＜４＞）が現れるか、を検出する。上記符号対（−，＋）が現れるときには、接近（Ａ）であると判定できる。したがって、図２の〔Ｃ〕欄は、目標物体８に対して接近している場合（＜１＞→＜２＞→＜３＞）を示していることになる。次に図３を参照する。
【００３１】
図３は本発明に係るドプラ算出手法の一部を説明するための図であり、特に図２の〔Ｃ〕欄の別態様を示す図である。本図の〔Ｃ〕欄に示すように符号対が現れる場合、すなわち、符号対（＋，＋）（周期パルス＜１＞）と符号対（−，−）（周期パルス＜３＞）との間に、符号対（＋，−）（周期パルス＜４＞）が現れる場合（＜１＞→＜４＞→＜３＞）は、逆に自車両が目標物体８から離反（Ｒ）していると判定できる。以下に、上述のドプラ算出手法を実現するための構成例を説明する。
【００３２】
図４はドプラ算出手段１１の基本構成例を示す図であり、図２および図３で明らかにしたドプラ算出手法を実現する手段の一例を示す。本図の例では、周期判定機能部２１とドプラ判定機能部２２とから構成する。周期判定機能部２１は、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性（＋，−）を表す符号をそれぞれ入力とし、その符号対の複数の組合せ（＋＋，−＋，−−，＋−）のうちの少なくとも１つの組合せを特定してその特定した符号対の変化の周期（図２の〔Ｃ〕欄）を判定する。またドプラ判定機能部２２は、周期判定機能部２１により判定された周期に基づいて相対速度Ｖおよび接近／離反Ａ／Ｒの少なくとも一方を判定する。なお本図中の「符号ビット」とは、デジタルＩ−チャンネル信号のＭＳＢ（Most Significant Bit）であり、またデジタルＱ−チャンネル信号のＭＳＢのことであって、いずれも信号の正負極性を示すビットである。
【００３３】
上記図４における周期判定機能部２１とドプラ判定機能部２２の各々の具体的実現例を示すと以下のとおりである。
【００３４】
図５は周期判定機能部２１の一具体例を示す図である。本図において、Ｉ−チャンネル信号とＱ−チャンネル信号の各符号ビット（ＭＳＢ）は、４つの２入力ＡＮＤゲート３１に入力される。これら２入力ＡＮＤゲート３１の２入力は、インバータ（○印）が付加されるものと付加されないものとが、図示するパターンで配列される。このパターンは、上方のＡＮＤゲート３１から下方のＡＮＤゲート３１へ、（＋＋），（−＋），（−−），（＋−）で論理“Ｈ”となるようになっているから、結局、４つの２入力ＡＮＤゲート３１の出力は、図２および図３の各〔Ｃ〕欄中、周期パルス＜１＞，＜２＞，＜３＞および＜４＞の各パルス列になる。ただし、その各パルス列を形成するために、各２入力ＡＮＤゲート３１の出力にはそれぞれフリップフロップ（ＦＦ）３２が設けられ、各ＦＦ３２には、ＡＤＣ（１６，１７）のサンプリングクロックＣＬＫがタイミングクロックとして印加される。
【００３５】
かくして各フリップフロップ（ＦＦ）３２からは上記〔Ｃ〕欄に示す周期パルス＜１＞，＜２＞，＜３＞および＜４＞が出力されるので、そのパルス列の周期すなわち時間長を測定して、相対速度Ｖを割り出す。ここに得られる周期はいずれのフリップフロップ３２からの出力についてみても同一であるから、図５においては、例えば最下段のフリップフロップ３２からの出力を入力とするカウンタ３３を設け、このカウンタ３３の出力より上記の時間長を計測する。
【００３６】
図６はドプラ判定機能部２２の一具体例を示す図である。本図において、ドプラ判定機能部２２は、第１計算部４１と第２計算部４２とを含んで構成される。第１計算部４１は、前述した周期の時間長により、アークタンジェント方式と同様に相対速度（Ｖ）を求めるものであり、第２計算部４２は、その周期の出現態様により接近／離反（Ａ／Ｒ）を検出するものである。すなわち第２計算部４２は、図２および図３において説明したとおり、符号対の複数の組合せ（＋＋，−＋，−−，＋−）の各々についてそれぞれ判定された周期の出現順序を検出し、第１の出現順序（＜１＞→＜２＞→＜３＞）を検出したときは接近（Ａ）と判断し、第２の出現順序（＜１＞→＜４＞→＜３＞）を検出したときは離反（Ｒ）と判断する。この実現例を以下に示す。
【００３７】
図７は第２計算部４２の一具体例を示す図である。既述のとおり、周期パルス＜１＞と周期パルス＜３＞との間に、周期パルス＜２＞があれば接近（Ａ）であり、なければ離反（Ｒ）であると判定する。このため、ＳＲフリップフロップ４３のセット入力（Ｓ）に周期パルス＜１＞を入力してから、そのリセット入力（Ｒ）に周期パルス＜３＞が入力されるまでの間論理“Ｈ”出力を、ＡＮＤゲート４４の第１入力に出し続ける。この“Ｈ”出力を出し続けている間に、周期パルス＜２＞がＡＮＤゲート４４の第２入力に“Ｈ”として入力されると、ＡＮＤゲート４４から接近（Ａ）を示す論理“Ｈ”が出力される。もしその＜１＞→＜３＞間に周期パルス＜２＞が現れなければ、ＡＮＤゲート４４からは離反（Ｒ）を示す論理“Ｌ”が出力される。
【００３８】
なお、図３に示す場合、すなわち上記＜１＞→＜３＞の間に周期パルス＜４＞（論理“Ｈ”）が現れた場合に離反（Ｒ）と判定し、それが現れなかった場合に接近（Ａ）と判定するようにしてもよい。その場合の構成例は図７と全く同じである。ただし、図７の＜３＞を＜４＞と置き換える。
【００３９】
以上、本発明に係るドプラ算出装置１０単体について詳しく述べたが、実用的にはこのドプラ算出装置１０はレーダ装置１の中に組み込まれるのが普通である。これを次の図に示す。
【００４０】
図８は本発明を適用したレーダ装置１を示す図である。本図において、レーダ装置１は、ドプラ算出装置１０および目標物体８からの信号を受信信号として受ける受信アンテナ９を含む受信系５２と、この受信信号を生じさせる送信信号源５３およびその送信アンテナ６を含む送信系５１とから構成する。
【産業上の利用可能性】
【００４１】
ＩＱ検波方式を採用する例えば車載用のレーダ装置全般に本発明を利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の原理構成を示す図である。
【図２】本発明に係るドプラ算出手法を説明するための図である。
【図３】本発明に係るドプラ算出手法の一部を説明するための図である。
【図４】本発明に係るドプラ算出手段の基本構成例を示す図である。
【図５】周期判定機能部の一具体例を示す図である。
【図６】ドプラ判定機能部の一具体例を示す図である。
【図７】第２計算部の一具体例を示す図である。
【図８】本発明を適用したレーダ装置を示す図である。
【図９】公知のアークタンジェント型を基礎とするレーダ装置の一例を示す図である。
【図１０】「ハードウェア型」の微分手段の一例を示す図である。
【図１１】「ソフトウェア型」の微分手段の一例を示す図である。
【図１２】ベクトル回転角について示す図である。
【符号の説明】
【００４３】
１ レーダ装置
２ 送信系
３ 受信系
４ 信号送信部
５ 変調部
６ 送信アンテナ
７ 発振器
８ 目標物体
９ 受信アンテナ
１０ ドプラ算出装置
１１ ドプラ算出手段
１６ Ｉ側ＡＤＣ
１７ Ｑ側ＡＤＣ
２１ 周期判定機能部
２２ ドプラ判定機能部
３１ ２入力ＡＮＤゲート
３２ フリップフロップ（ＦＦ）
３３ カウンタ
４１ 第１計算部
４２ 第２計算部
４３ ＳＲフリップフロップ
４４ ＡＮＤゲート
５１ 送信系
５２ 受信系
【技術分野】
【０００１】
本発明は、ドプラ算出装置、例えば車載用のレーダ装置に組み込むことのできるドプラ算出装置に関し、特に自車両と前方の目標物体との間の相対速度と、その目標物体に対する接近／離反の少なくとも一方を算出するドプラ算出装置に関する。
【背景技術】
【０００２】
上記のレーダ装置は、一般に、送信信号を電波に乗せて目標物体に対して放射する送信系と、その目標物体からの反射波を受けて受信信号を生成し、自車両と上記目標物体（例えば、前方の車両）との間の相対速度や接近・離反を測定する受信系とからなる。この送信系については、ＳＳ（Spread Spectrum）型やＵＷＢ（Ultra Wide Band）型等の形式が知られている。一方、上記の受信系としては、その受信方式の１つとして最近、ＩＱ検波方式が注目され始めている。このＩＱ検波方式によれば比較的簡単な構成で、自車両と目標物体との間のドプラを測定することができる。すなわち、これらの間の相対速度やこれらの間での接近状況または離反状況が簡単に判明する。
【０００３】
なお本発明に関連する公知技術としては、例えば下記の〔特許物件１〕や〔特許文献２〕がある。これらの公知技術は本発明と同様に「ＩＱ検波」を採用したドプラ算出手段について開示しているものの、その原理構成は、後述の説明で明らかになるとおり、本発明とはかなり相違する。
【０００４】
本発明はむしろ、当業者に公知になっているアークタンジェント（ｔａｎ-1）方式に原理的に近いものであって、このアークタンジェント方式について後に詳述することにする。
【０００５】
【特許文献１】特開２００１−７４８２９号公報
【特許文献２】特開２００３−１３０９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
後に図面を参照しながら説明するとおり、公知技術としての上記アークタンジェント方式は、ＩＱ検波方式のもとでＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角θを、ｔａｎ-1（Ｑ／Ｉ）として、サンプリング毎に求め、直前のベクトル回転角θn-1と今回のベクトル回転角θnとの差分を逐次求めて（微分をとって）、算出すべきドプラの値とするものである。
【０００７】
この場合、上記ｔａｎ-1（Ｑ／Ｉ）の算出態様として、そのｔａｎ-1（Ｑ／Ｉ）の値を予め計算してメモリに保持しておくハードウェア型と、そのｔａｎ-1（Ｑ／Ｉ）の値をテイラー展開を用いて逐次計算するソフトウェア型と、がある。またこれらを組み合せた混合型もある。
【０００８】
しかし上記ハードウェア型にあっては、上記メモリとして大容量のものを必要とする、というハードウェアリソース上の問題があり、また、上記ソフトウェア型にあっては上記テイラー展開の計算のために膨大な処理時間を必要とする、という性能上の問題がある。上記の混合型には、上記の両問題が伴う。
【０００９】
したがって本発明は、上記の問題点に鑑み、ハードウェアの小型化と高速処理とを同時に満足させることのできるドプラ算出装置を提供することを目的とするものであり、また、このドプラ算出装置を備えたレーダ装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
図１は本発明の原理構成を示す図である。本図において、参照番号１０は、目標物体に対する相対速度および接近／離反の少なくとも一方を、ＩＱ検波方式により求めるドプラ算出装置である。その特徴とするところは、該ドプラ算出装置１０が、本発明に基づくドプラ算出手段１１を含むことである。さらに具体的には、該ドプラ算出手段１１は、目標物体からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づき、ドプラを算出する手段である。
【００１１】
ここに該ドプラ算出手段１１は、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出する。そしてその変化の周期性に基づいて、相対速度（Ｖ）および接近／離反（Ａ／Ｒ）の少なくとも一方を算出することを特徴としている。
【発明の効果】
【００１２】
本発明のドプラ算出装置１０によれば、
（ｉ）既述のｔａｎ-1（Ｑ／Ｉ）を介在させないので、ハードウェアリソースが節減されると共に、ドプラを算出するまでの処理時間は大幅に短縮される。
（ii）ドプラの算出に必要なデータとしては上記の符号対（＋＋，−＋，−−，＋−のいずれか）のみでよく、毎サンプリングによるｔａｎ-1（Ｑ／Ｉ）の演算を不要とするから、ドプラ装置が消費する電力は大幅に削減される。
（iii）上記接近／離反（Ａ／Ｒ）の判定に際し、上記周期性を表す、周期の出現順序をもとにして判定するので、ドプラ装置１０の置かれた環境がＳＮＲの悪いものであったとしても、高精度の上記判定が保証される。
（iv）既述のｔａｎ-1（Ｑ／Ｉ）型が前述した微分を基本動作とするのに対して、本発明ではかかる微分を介在させないので、必然的に微分動作に起因する誤差は生じ得ない。
【発明を実施するための最良の形態】
【００１３】
本発明によりもたらされる上記の効果を明確にするために、まず初めに、上記ｔａｎ-1（Ｑ／Ｉ）を採用したドプラ算出装置を有するレーダ装置について、図を参照しながら説明する。
【００１４】
図９は公知のアークタンジェント型を基礎とするレーダ装置の一例を示す図である。本図において、参照番号１はレーダ装置を表す。レーダ装置１は、本図中上段の送信系２と本図中下段の受信系３とに大別される。この送信系２は、ディジタルの送信信号を送出する信号送信部４と、その送信信号によって発振器（ＶＣＯ）７からの搬送波に例えばＢＰＳＫ（Binary PSK）等の変調を加える変調部５と、その変調された搬送波（電波）を目標物体８に向けて放射する送信アンテナ６と、からなる。
【００１５】
一方上記受信系３は、目標物体８からの信号を受信信号として受ける受信アンテナ９と、ドプラ算出装置１０と、からなる。本図に示すドプラ算出装置１０は、既述のアークタンジェント型（ｔａｎ-1（Ｑ／Ｉ））のものであって、本図中、左端の微分手段６０に特徴を有する。この微分手段６０より前段の構成は、本発明による符号型のドプラ算出装置１０の場合と同じである。
【００１６】
つまり、受信アンテナ９からの受信信号をＩＱ検波するためのＩ側ミキサ１２と、π／２移相器１４により発振器７の信号を９０°移相した信号を入力とするＱ側ミキサ１３と、Ｉ側ＡＤＣ（Ａ／Ｄ Converter）１６と、Ｑ側ＡＤＣ１７は、本発明のドプラ算出装置１０についても共通の構成要素である。
【００１７】
さてここで上記微分手段６０についてもう少し具体的に見てみると、前述した「ハードウェア型」と「ソフトウェア型」とが知られている。
【００１８】
図１０は「ハードウェア型」の微分手段の一構成例を示し、
図１１は「ソフトウェア型」の微分手段の一構成例を示す。
【００１９】
まず図１０を参照すると、上述の微分手段６０は、例えばＲＯＭからなるメモリ６１と、微分部６２とからなる。また図１１を参照すると、その微分手段６０は、テイラー展開計算部６３と、上記の微分部とからなる。
【００２０】
既述のとおり、メモリ６１は、ｔａｎ-1（Ｑ／Ｉ）の値を予め計算して保持しており、例えばＩ−チャンネル信号を上位アドレスとしＱ−チャンネル信号を下位アドレスとする読出しアドレスによって、該当のｔａｎ-1（Ｑ／Ｉ）の値がアクセスされて読み出される。一方、テイラー展開計算部６３は、Ｉ−チャンネル信号とＱ−チャンネル信号とに従って、ｔａｎ-1（Ｑ／Ｉ）の値をテイラー展開の式によって計算する。
【００２１】
図１２はベクトル回転角θについて示す図であり、Ｉ−チャンネル信号とＱ−チャンネル信号とによって定まるベクトルＶＣの回転角θの変化量および変化方向により、それぞれ相対速度（Ｖ）および接近／離反（Ａ／Ｒ）がドプラとして求まる。このドプラは、直前のサンプリングでのベクトル回転角θn-1と今回のサンプリングでのベクトル回転角θnとの差分、すなわちθn−θn-1で求まる。この、θn−θn-1の演算を行うのが微分部６２であり、そのθnをなすｔａｎ-1（Ｑn／Ｉn）とそのθn-1をなすｔａｎ-1（Ｑn-1／Ｉn-1）とを生成するのが、上記のメモリ６１であり、またテイラー展開計算部６３である。
【００２２】
しかしメモリ６１は、Ｉ−チャンネル信号とＱ−チャンネル信号とを共に８bitと仮定し、データも８bitと仮定すると、６４kByteの容量を必要とする。
【００２３】
またテイラー展開計算部６３は膨大な処理時間を必要とする。
【００２４】
このようなメモリ容量あるいは処理時間の増大を生じさせることのないのが、図１に示す本発明に係るドプラ算出手段１１である。このドプラ算出手段１１は、前述のとおり、目標物体８からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角θの変化量に基づきドプラを算出するが、この場合、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出して、その周期性に基づいて相対速度（Ｖ）および接近／離反（Ａ／Ｒ）の少なくとも一方を算出するようにする。この算出手法についてさらに詳しく説明する。
【００２５】
図２は本発明に係るドプラ算出手法を説明するための図である。本図において、〔Ａ〕欄は前述したＩ−チャンネル信号（Ｉ）の波形（実線）と、前述したＱ−チャンネル信号の波形（点線）を、視覚的に理解しやすいようにアナログ信号にて示す。〔Ｂ〕欄は公知技術として述べたアークタンジェント型のドプラ算出手法により得られるドプラデータを示す。これは前述した図１０または図１１の微分手段６０により算出されたデータであり、各サンプリング毎のデータ列（点線のドット列で表現）からなる。このデータ列は図示するようにある周期ｔをもって繰り返し現れる。この周期ｔの時間長から相対速度（Ｖ）が、またそのデータ列の傾き（正、負）から接近／離反（Ａ／Ｒ）が、それぞれ上記ドプラデータとして得られる。
【００２６】
これに対し本発明は、〔Ｃ〕欄に示すようなドプラ算出手法をとる。〔Ｃ〕欄において、＜１＞段は、Ｉ−チャンネル信号とＱ−チャンネル信号の各正負極性（＋，−）を表す符号対のうち、符号対（Ｉ，Ｑ）＝（＋，＋）となるときのタイミング波形を示し、ある周期性をもって繰り返しパルス状に現れる（後述）。同様に、
＜２＞段は、符号対（Ｉ，Ｑ）＝（−，＋）
＜３＞段は、符号対（Ｉ，Ｑ）＝（−，−）
＜４＞段は、符号対（Ｉ，Ｑ）＝（＋，−）
となるときの周期パルス波形を示し、それぞれある周期性をもって繰り返しパルス状に現れる。
【００２７】
上記周期性をなす周期、すなわち「ドプラ周期」の時間長から、相対速度Ｖが得られる。この場合、＜１＞段〜＜４＞段に表される「ドプラ周期」の時間長は共に同一である。なぜなら、同じＩ−チャンネル信号およびＱ−チャンネル信号から割り出したものだからである。したがって、求める相対速度（Ｖ）は、＜１＞段〜＜４＞段のいずれかの「ドプラ周期」を用いて求めることができ、＜１＞段〜＜４＞段の全ての「ドプラ周期」を測定する必要はない。
【００２８】
上記〔Ｃ〕欄（本発明）を上記〔Ｂ〕欄（従来）と比較すると、注目すべきデータの数は、〔Ｃ〕欄において激減する。符号対の変化だけを観察すればよいからである。このことは、既述した処理時間の大幅な短縮と、また、既述したハードウェアリソースの大幅な縮減とをもたらす。
【００２９】
ところで、再び上記〔Ｃ〕欄に着目すると、上記「ドプラ周期」より、ドプラデータのうち相対速度（Ｖ）のデータは求まるものの、接近／離反（Ａ／Ｒ）の情報は得られないように見受けられる。しかし、今度は、〔Ｃ〕欄の＜１＞段〜＜４＞段の全てに注目すると、その接近／離反の情報が容易に得られることが分かる。これは、上記各周期の出現順序に着目するものであり、以下のとおりである。
【００３０】
再び〔Ｃ〕欄を参照すると、周期パルス＜１＞，＜２＞，＜３＞および＜４＞の出現順序を次のように判定する。まず、符号対（＋，＋）の周期パルス＜１＞と符号対（−，−）の周期パルス＜３＞とを基準にして、これらの間に符号対（−，＋）（周期パルス＜２＞）が現れるか、符号対（＋，−）（周期パルス＜４＞）が現れるか、を検出する。上記符号対（−，＋）が現れるときには、接近（Ａ）であると判定できる。したがって、図２の〔Ｃ〕欄は、目標物体８に対して接近している場合（＜１＞→＜２＞→＜３＞）を示していることになる。次に図３を参照する。
【００３１】
図３は本発明に係るドプラ算出手法の一部を説明するための図であり、特に図２の〔Ｃ〕欄の別態様を示す図である。本図の〔Ｃ〕欄に示すように符号対が現れる場合、すなわち、符号対（＋，＋）（周期パルス＜１＞）と符号対（−，−）（周期パルス＜３＞）との間に、符号対（＋，−）（周期パルス＜４＞）が現れる場合（＜１＞→＜４＞→＜３＞）は、逆に自車両が目標物体８から離反（Ｒ）していると判定できる。以下に、上述のドプラ算出手法を実現するための構成例を説明する。
【００３２】
図４はドプラ算出手段１１の基本構成例を示す図であり、図２および図３で明らかにしたドプラ算出手法を実現する手段の一例を示す。本図の例では、周期判定機能部２１とドプラ判定機能部２２とから構成する。周期判定機能部２１は、Ｉ−チャンネル信号およびＱ−チャンネル信号の各正負極性（＋，−）を表す符号をそれぞれ入力とし、その符号対の複数の組合せ（＋＋，−＋，−−，＋−）のうちの少なくとも１つの組合せを特定してその特定した符号対の変化の周期（図２の〔Ｃ〕欄）を判定する。またドプラ判定機能部２２は、周期判定機能部２１により判定された周期に基づいて相対速度Ｖおよび接近／離反Ａ／Ｒの少なくとも一方を判定する。なお本図中の「符号ビット」とは、デジタルＩ−チャンネル信号のＭＳＢ（Most Significant Bit）であり、またデジタルＱ−チャンネル信号のＭＳＢのことであって、いずれも信号の正負極性を示すビットである。
【００３３】
上記図４における周期判定機能部２１とドプラ判定機能部２２の各々の具体的実現例を示すと以下のとおりである。
【００３４】
図５は周期判定機能部２１の一具体例を示す図である。本図において、Ｉ−チャンネル信号とＱ−チャンネル信号の各符号ビット（ＭＳＢ）は、４つの２入力ＡＮＤゲート３１に入力される。これら２入力ＡＮＤゲート３１の２入力は、インバータ（○印）が付加されるものと付加されないものとが、図示するパターンで配列される。このパターンは、上方のＡＮＤゲート３１から下方のＡＮＤゲート３１へ、（＋＋），（−＋），（−−），（＋−）で論理“Ｈ”となるようになっているから、結局、４つの２入力ＡＮＤゲート３１の出力は、図２および図３の各〔Ｃ〕欄中、周期パルス＜１＞，＜２＞，＜３＞および＜４＞の各パルス列になる。ただし、その各パルス列を形成するために、各２入力ＡＮＤゲート３１の出力にはそれぞれフリップフロップ（ＦＦ）３２が設けられ、各ＦＦ３２には、ＡＤＣ（１６，１７）のサンプリングクロックＣＬＫがタイミングクロックとして印加される。
【００３５】
かくして各フリップフロップ（ＦＦ）３２からは上記〔Ｃ〕欄に示す周期パルス＜１＞，＜２＞，＜３＞および＜４＞が出力されるので、そのパルス列の周期すなわち時間長を測定して、相対速度Ｖを割り出す。ここに得られる周期はいずれのフリップフロップ３２からの出力についてみても同一であるから、図５においては、例えば最下段のフリップフロップ３２からの出力を入力とするカウンタ３３を設け、このカウンタ３３の出力より上記の時間長を計測する。
【００３６】
図６はドプラ判定機能部２２の一具体例を示す図である。本図において、ドプラ判定機能部２２は、第１計算部４１と第２計算部４２とを含んで構成される。第１計算部４１は、前述した周期の時間長により、アークタンジェント方式と同様に相対速度（Ｖ）を求めるものであり、第２計算部４２は、その周期の出現態様により接近／離反（Ａ／Ｒ）を検出するものである。すなわち第２計算部４２は、図２および図３において説明したとおり、符号対の複数の組合せ（＋＋，−＋，−−，＋−）の各々についてそれぞれ判定された周期の出現順序を検出し、第１の出現順序（＜１＞→＜２＞→＜３＞）を検出したときは接近（Ａ）と判断し、第２の出現順序（＜１＞→＜４＞→＜３＞）を検出したときは離反（Ｒ）と判断する。この実現例を以下に示す。
【００３７】
図７は第２計算部４２の一具体例を示す図である。既述のとおり、周期パルス＜１＞と周期パルス＜３＞との間に、周期パルス＜２＞があれば接近（Ａ）であり、なければ離反（Ｒ）であると判定する。このため、ＳＲフリップフロップ４３のセット入力（Ｓ）に周期パルス＜１＞を入力してから、そのリセット入力（Ｒ）に周期パルス＜３＞が入力されるまでの間論理“Ｈ”出力を、ＡＮＤゲート４４の第１入力に出し続ける。この“Ｈ”出力を出し続けている間に、周期パルス＜２＞がＡＮＤゲート４４の第２入力に“Ｈ”として入力されると、ＡＮＤゲート４４から接近（Ａ）を示す論理“Ｈ”が出力される。もしその＜１＞→＜３＞間に周期パルス＜２＞が現れなければ、ＡＮＤゲート４４からは離反（Ｒ）を示す論理“Ｌ”が出力される。
【００３８】
なお、図３に示す場合、すなわち上記＜１＞→＜３＞の間に周期パルス＜４＞（論理“Ｈ”）が現れた場合に離反（Ｒ）と判定し、それが現れなかった場合に接近（Ａ）と判定するようにしてもよい。その場合の構成例は図７と全く同じである。ただし、図７の＜３＞を＜４＞と置き換える。
【００３９】
以上、本発明に係るドプラ算出装置１０単体について詳しく述べたが、実用的にはこのドプラ算出装置１０はレーダ装置１の中に組み込まれるのが普通である。これを次の図に示す。
【００４０】
図８は本発明を適用したレーダ装置１を示す図である。本図において、レーダ装置１は、ドプラ算出装置１０および目標物体８からの信号を受信信号として受ける受信アンテナ９を含む受信系５２と、この受信信号を生じさせる送信信号源５３およびその送信アンテナ６を含む送信系５１とから構成する。
【産業上の利用可能性】
【００４１】
ＩＱ検波方式を採用する例えば車載用のレーダ装置全般に本発明を利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の原理構成を示す図である。
【図２】本発明に係るドプラ算出手法を説明するための図である。
【図３】本発明に係るドプラ算出手法の一部を説明するための図である。
【図４】本発明に係るドプラ算出手段の基本構成例を示す図である。
【図５】周期判定機能部の一具体例を示す図である。
【図６】ドプラ判定機能部の一具体例を示す図である。
【図７】第２計算部の一具体例を示す図である。
【図８】本発明を適用したレーダ装置を示す図である。
【図９】公知のアークタンジェント型を基礎とするレーダ装置の一例を示す図である。
【図１０】「ハードウェア型」の微分手段の一例を示す図である。
【図１１】「ソフトウェア型」の微分手段の一例を示す図である。
【図１２】ベクトル回転角について示す図である。
【符号の説明】
【００４３】
１ レーダ装置
２ 送信系
３ 受信系
４ 信号送信部
５ 変調部
６ 送信アンテナ
７ 発振器
８ 目標物体
９ 受信アンテナ
１０ ドプラ算出装置
１１ ドプラ算出手段
１６ Ｉ側ＡＤＣ
１７ Ｑ側ＡＤＣ
２１ 周期判定機能部
２２ ドプラ判定機能部
３１ ２入力ＡＮＤゲート
３２ フリップフロップ（ＦＦ）
３３ カウンタ
４１ 第１計算部
４２ 第２計算部
４３ ＳＲフリップフロップ
４４ ＡＮＤゲート
５１ 送信系
５２ 受信系
【特許請求の範囲】
【請求項１】
目標物体に対する相対速度および接近／離反の少なくとも一方を、ＩＱ検波方式により求めるドプラ算出装置であって、
前記目標物体からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づき、ドプラを算出するドプラ算出手段を備え、ここに該ドプラ算出手段は前記Ｉ−チャンネル信号および前記Ｑ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出しその周期性に基づいて、前記相対速度および接近／離反の少なくとも一方を算出することを特徴とするドプラ算出装置。
【請求項２】
前記ドプラ算出手段は、前記Ｉ−チャンネル信号および前記Ｑ−チャンネル信号の各正負極性を表す符号をそれぞれ入力とし、その符号対の複数の組合せのうちの少なくとも１つの組合せを特定してその特定した符号対の変化の周期を判定する周期判定機能部と、該周期判定機能部により判定された周期に基づいて前記相対速度および接近／離反の少なくとも一方を判定するドプラ判定機能部と、を有することを特徴とする請求項１に記載のドプラ算出装置。
【請求項３】
前記ドプラ判定機能部は、前記の判定された周期の時間長により前記相対速度を求める第１計算部と、前記の判定された周期の出現態様により前記接近／離反を検出する第２計算部の少なくとも一方を含んでなることを特徴とする請求項２に記載のドプラ算出装置。
【請求項４】
前記第２計算部は、前記符号対の複数の組合せの各々についてそれぞれ判定された前記周期の出現順序を検出し、第１の出現順序を検出したときは前記接近と判断し、第２の出現順序を検出したときは前記離反と判断することを特徴とする請求項３に記載のドプラ算出装置。
【請求項５】
請求項１〜４のいずれか一項に記載のドプラ算出装置および前記目標物体からの信号を前記受信信号として受ける受信アンテナを含む受信系と、該受信信号を生じさせる送信信号源およびその送信アンテナを含む送信系と、からなることを特徴とするレーダ装置。
【請求項１】
目標物体に対する相対速度および接近／離反の少なくとも一方を、ＩＱ検波方式により求めるドプラ算出装置であって、
前記目標物体からの受信信号をＩＱ検波して得たＩ−チャンネル信号およびＱ−チャンネル信号により定まるベクトル回転角の変化量に基づき、ドプラを算出するドプラ算出手段を備え、ここに該ドプラ算出手段は前記Ｉ−チャンネル信号および前記Ｑ−チャンネル信号の各正負極性を表す符号対の周期的な変化を検出しその周期性に基づいて、前記相対速度および接近／離反の少なくとも一方を算出することを特徴とするドプラ算出装置。
【請求項２】
前記ドプラ算出手段は、前記Ｉ−チャンネル信号および前記Ｑ−チャンネル信号の各正負極性を表す符号をそれぞれ入力とし、その符号対の複数の組合せのうちの少なくとも１つの組合せを特定してその特定した符号対の変化の周期を判定する周期判定機能部と、該周期判定機能部により判定された周期に基づいて前記相対速度および接近／離反の少なくとも一方を判定するドプラ判定機能部と、を有することを特徴とする請求項１に記載のドプラ算出装置。
【請求項３】
前記ドプラ判定機能部は、前記の判定された周期の時間長により前記相対速度を求める第１計算部と、前記の判定された周期の出現態様により前記接近／離反を検出する第２計算部の少なくとも一方を含んでなることを特徴とする請求項２に記載のドプラ算出装置。
【請求項４】
前記第２計算部は、前記符号対の複数の組合せの各々についてそれぞれ判定された前記周期の出現順序を検出し、第１の出現順序を検出したときは前記接近と判断し、第２の出現順序を検出したときは前記離反と判断することを特徴とする請求項３に記載のドプラ算出装置。
【請求項５】
請求項１〜４のいずれか一項に記載のドプラ算出装置および前記目標物体からの信号を前記受信信号として受ける受信アンテナを含む受信系と、該受信信号を生じさせる送信信号源およびその送信アンテナを含む送信系と、からなることを特徴とするレーダ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−１９４６１０（Ｐ２００６−１９４６１０Ａ）
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願番号】特願２００５−３７９２（Ｐ２００５−３７９２）
【出願日】平成１７年１月１１日（２００５．１．１１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年７月２７日（２００６．７．２７）
【国際特許分類】
【出願日】平成１７年１月１１日（２００５．１．１１）
【出願人】（０００２３７５９２）富士通テン株式会社 (3,383)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]