ナノスケール電気リソグラフィー法
ナノスケールリソグラフィー法について示した。導電性および絶縁性表面のパターンを有する再利用可能な導電性マスクが、基板上に設置される。この基板表面には、埋没導電層上に電気感応性レジスト層が設けられている。導電性マスクと埋没導電層の間に、電場が印加されると、レジスト層は、マスクの導電性領域と近接する部分が変化する。マスクの除去後に、基板表面の選択的処理が実施され、マスクによる転写パターンに対応するレジスト層の部分が除去される。基板は、最終基板であっても良く、あるいは基板は、別の基板のリソグラフィーマスクステップに利用されるものであっても良い。本発明のある態様では、電荷が印加された電極は、例えば、複数の行列に分割され、特殊なマスクを製作せずに、いかなる所望のパターンも形成することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般にナノスケールでの製作法に関し、特に、電場マスクに使用される基板の電気的に構成可能な層上に、ナノスケールのパターンを製作する方法に関する。
【背景技術】
【０００２】
過去30年間のリソグラフィー技術の進歩は、最先端半導体装置の最小形状寸法の小型化に寄与し、約70％の新世代品が、ほぼ2乃至3年毎に生み出されている。しかしながら、現在のリソグラフィー技術は、形状寸法がナノスケールのレベルにまで低下しているため、極めて難しい課題に直面している。これを解決する新たなリソグラフィー技術が、露光冶具、マスク、レジスト、および全ての関連処理ステップを含む、多くの観点から探索されている。例えば、インプリントリソグラフィー法は、高速度でかつ製品レベルまでスケールアップすることが可能な、ナノスケール装置および回路の製作に用いられている。
【０００３】
しかしながら、現在のところ、インプリントリソグラフィー処理の際に型と高分子樹脂の間で相互作用が生じることに起因する、歩留まりと欠陥の問題を解決することはできない。一方、逐次（非平行）ビーム誘導技術またはペン型リソグラフィー技術では、大量生産までスケールアップすることは難しい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、信頼性および実用性があり、高速度でかつ拡張性のある新たなナノスケール製作法に対するニーズがある。
【０００５】
本発明では、これらのおよび他の要求に合致し、従来の処理方法の有する問題を解消するリソグラフィー加工の方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
新たなナノスケール製作法（技術）は、電気的なマスクを用いて、電気的に構成可能なレジスト上に、ナノスケールパターンを製作するナノスケール電気リソグラフィー（NEL）処理を含む。NEL法は、高速度かつ拡張性のあるトップダウンエンジニアリング技術の長所と、高解像度ボトムアップ自己組織化処理を組み合わせて、各種用途向けの、実用的で、信頼性とロバスト性のあるナノ製作技術を提供する。
【０００７】
本発明は、特定の基板表面に対して、電気的に構成可能なレジストを化学的または物理的な親和性を有するように設計することができるという概念の利点を取り入れたものである。特に、レジストが適当な基板表面と接触している場合、熱力学的に好ましい配置が得られ、単分子層のような高密度レジスト層が形成される。利用可能な電気的に構成されるレジストは、多数存在する。
【０００８】
例えば、利用されるレジストは、自己組織化分子層、高分子、モノマー、オリゴマー、および十分な電場の印加に応じて特性が変化する無機材料であっても良い。ある実施例では、レジスト層は、分子の自己組織化層と、終端基／物質の組み合わせを有し、これには、例えば、これに限定されるものではないが、チオール／金（Au）、シラン／シリサイド（すなわちSiO2）、カルボニル／チタン（Ti）およびアミン／白金（Pt）がある。自己組織化単分子層（SAM）として形成される膜は、電子ビームリソグラフィー（EBL）法、およびAFM／STMと称する、原子間力顕微鏡（AFM）または走査型トンネル顕微鏡（STM）に基づく技術に適しており、この場合、ナノメートル（1nm）の解像度が得られる。しかしながら、これらの方法は、低速度で逐次的なため、量産に適した解決法ではない。
【０００９】
また、NELのレジスト層は、高分子、モノマー、オリゴマー、および電気的に構成可能な特性を有する他の物質で形成される。NEL処理の際に、マスクパターンから印加された電場によって、モノマーおよびオリゴマーが架橋され、あるいは高分子内のリンクが切断される。電気的に構成される領域では、露光後現像処理の間に、レジスト層の溶媒中の溶解度が変化するため、レジストにパターンが転写される。これに限定されるものではないが、例えばピロールのようなモノマーおよびオリゴマーは、電気的な方法によって架橋される。電場が印加された際に、高分子中のドーパント濃度を変化させることも可能である。ドーパント濃度の変化には、溶媒中の高分子の溶解度の変化が含まれる。
【００１０】
またレジストは、多くの無機材料を有しても良い。NEL処理の間に、マスクのパターンで生じる電場により誘起される相変化によって、パターンが形成されても良い。相変化は、アモルファス状態と結晶状態の相変化、電気双極子モーメントの変化、磁気モーメントの変化、液晶相の変化、相分離、および化学組成の変化であっても良い。
【００１１】
例えば、レジスト層内の分子鎖、結合、相またはこれらの組み合わせのような、レジスト材料の特性が、十分な電場の印加によって変化することは明らかである。従って、本発明のNELの好適実施例では、実質的に、自己組織化分子、高分子、モノマー、オリゴマー、および十分な電場の印加によって特性が変化する無機材料からなるレジスト材料の群から選定されたレジスト材料が利用される。
【００１２】
ジップペンナノリソグラフィー（DPN）では、プローブの平行配列を用いることにより、AFM系の描画速度を高めることができる可能性がある。しかしながら、この技術の速度および解像度は、（1）先端の径、（2）メニスカスの幅、（3）各プローブ基部の最小寸法（すなわち1μm）、および（4）実際に取り付け、保持することのできるプローブの数に関する物理的な限界、によって制限される。EBLおよびAFMプローブを使用して、電気化学的反応を利用することにより、自己組織化単分子層上にナノスケールパターンが形成される。本発明は、拡張性を含むこれらの技術の多くの問題を解消する技術を提供する。
【００１３】
本願のNEL技術では、多くの利点を有する新たなナノスケール製作法の概念が提供される。この技術は、超高解像度のリソグラフィー技術に利用することができ、例えば、マスク上の電極寸法形状は、1nm以下の単分子の解像度を示す。NELは、平行リソグラフィー処理法であり、高速度かつ低コストで、スケールアップ（量産）が可能な拡張性を有する。NELは、少なくとも、レジスト、非反応性マスク、電気化学反応の独立性により、信頼性のある低欠陥処理法を提供する。この方法の特定の実施例では、溝の側壁上の再成長層が使用され、1nm以下のマスクが形成される。ダイナミックマスクの実施例では、マスクを用いて、コンピュータ利用エンジニアリング（CAD）の適用によって制御された、任意のパターンが形成され、これにより、一つのマスクにプログラム化されるパターン数が著しく増大し、マスク製作に必要なコストが実質的に抑制される。また、マスクおよび基板上の電極間に形成される容量の検出によって、整列状態がin-situで検出され、最小パターン寸法のレベルまで、位置合わせ精度を高めることができる。
【００１４】
NELは、ナノ製作から産業製品にまで幅広く利用できる、一般的な製作技術を提供する。例えばこれに限定されるものではないが、NEL法は、コンピュータ、通信、光通信、バイオ技術、医療、エネルギー、およびナノメートル範囲の極めて小型の装置を製作する必要がある他の用途に適用することができる。
【００１５】
本発明は、これに限定されないが、以下に示す方法を含む多くの方法に利用できる。
【００１６】
本発明の一実施例では、リソグラフィー加工の方法であって、（a）導電性マスクパターンを形成するステップと、（b）埋没導電層の上部に、電気的に構成する（変化する）ことが可能な層を有する基板を形成するステップと、（c）前記マスクパターンの導電性部分と前記埋没導電層の間に、電場を印加することによって、前記電気的に構成することが可能な層の特性を変化させ、該電気的に構成することが可能な層をパターン化するステップと、
（d）前記電場の印加によって形成されたパターンに従って、前記基板を選択的に処理するステップと、を有する方法が提供される。
【００１７】
本発明の実施例をリソグラフィー加工の方法として示すと、この方法は、（a）導電性マスクを形成するステップ、（b）埋没導電層の上に、電気的に構成可能な（例えば、自己組織化）レジスト層を有する基板を形成するステップ、（c）基板のレジスト層の上に、導電性マスクを設置するステップ、（d）導電性マスクと基板の導電層の間に電場を印加して、レジストを変化させるステップ、（e）基板から導電性マスクを取り外すステップ、および（f）マスクパターンに従って、電場によって選択的に露出されたレジストを選択的に除去するステップ、を有する。設置の際の位置を定めるため、この方法は、マスクと基板が十分に近接した際の容量変化を検知する、位置合わせ技術と組み合わせて提供されることが好ましい。
【００１８】
レジスト層は、実質的に、チロール／Au、シラン／SiO2、カルボニル／Ti、アミン／Ptからなるレジスト基／基板の組み合わせの群から選定された、自己組織化分子層と、埋没導電層との組み合わせを有する。高分子、モノマー、オリゴマー、および電場の印加に応じて、後続の処理による影響を受け、特性が変化する無機材料を含む、他の材料が選定されても良いことは、明らかである。好適実施例では、レジスト材料は、導電層と互換性のある高解像度パターンを提供する一方で、電場に応じて、その溶解度が変化するように選定されることが好ましい。
【００１９】
導電性マスクは、電極、該電極表面上の絶縁体、および電極から延伸した、または電極に接続された複数の導電性領域を有する。導電性マスクは、（a）導電性基板上に、導電性パターンを形成するステップ、および（b）導電性基板上に、絶縁層を形成するステップ、または導電性基板と導電性パターンを組み合わせるステップ、によって製作することができる。通常の場合、その後、絶縁層は研磨され、導電性パターンが露出され、基板表面が平坦化される。この技術は、約10ナノメートル（10nm）未満の寸法のマスクパターンに利用することができる。高解像度マスク（すなわち、1ナノメートル（1nm）以下）は、次の方法で製作することができる：（a）導電性基板上に、導電性パターンを設置するステップ、（b）導電性パターン上に、少なくとも2つの異なる金属を含む多層格子を設置するステップ、（c）多層格子の表面の一部を除去するステップ、および（d）異なる金属が別個に変化するような（すなわち同様に変化しない）選択的な処理によって、多層化層の表面を処理するステップ。例えば、表面を処理するステップは、金属を選択的に酸化する酸化処理ステップを有することが好ましい。
【００２０】
電場がレジスト層に印加されると、レジスト層の「露出」部（印加電場にさらされる部分）を選択的に除去する除去処理によって、この材料が構造的に変化し、レジスト層の「露出」部の溶解度が増大または減少する。通常、レジスト層の露出部は、程度の差はあるものの、従来の溶媒系除去処理等によって容易に除去される。例えば、分子レジスト層は、分子を連結する水平方向の結合を有し、これは、電場の露出部が開裂され、溶媒に対する溶解度が増大する。
【００２１】
さらに基板は、他の基板材料の表面に、形成されたレジスト層パターンを転写するように処理される。
【００２２】
導電性マスク、基板の導電層または両者の組合わせは、別個に処理することが可能な導電性領域に分割され、この別個に処理することが可能な領域間の領域に印加される電場に応じて、所望のパターンが製作される。導電性領域は、別個に処理される導電性行列に分割され、選択された行列間の電場に従って、パターン化処理が実施される。
【００２３】
本発明の別の態様では、導電性マスクと基板の電極層の間の容量変化に応じて、接近度合いが検知され、基板に対するマスク位置が調整される（位置合わせ）。
【００２４】
本発明のある実施例は、リソグラフィー加工の方法に関し、この方法は、（a）導電性マスクを形成するステップと、（b）埋没導電層上に、電場感応性レジスト層を有する基板を形成するステップと、（c）基板のレジスト層上に、導電性マスクを設置するステップと、（d）導電性マスクと基板の埋没導電層の間に、電場を印加して、溶媒に露出された（電場が印加された）レジストの溶解度を変化させるステップと、（e）基板から導電性マスクを取り外すステップと、（f）マスクパターンに従って、電場が選択的に印加されたレジストを、溶媒によって選択的に除去するステップと、（g）レジスト層のパターンを他の材料に転写して、それらをパターン化するステップと、を有する。
【００２５】
他の実施例では、電場が印加される導電部は、別個にドレス処理することが可能な部分に分割され、行が第1の方向に配向され、列が第2の直交方向に配向され、新たなマスクを製作せずに、行および列のアドレス化に応じて、任意のパターンを製作することが可能となる。レジスト層に使用される材料は、自己組織化分子層、高分子、モノマー、オリゴマー、電場の印加によって溶解度が変化する無機材料等を有する。
【００２６】
本発明の実施例では、単独で、または所望の組み合わせによって、多くの利点が得られる。これに限定されるものではないが、本発明の態様には、以下のものが含まれる。
【００２７】
本発明の一態様は、広い範囲でナノスケールリソグラフィーを可能にする平行処理である。
【００２８】
本発明の別の態様は、材料、基板等の上に埋没された導電性領域上のレジスト層に、一時的に設置される電気マスクを用いた、ナノスケールリソグラフィー処理である。
【００２９】
本発明の別の態様は、量産レベルまで拡張することが可能な高速ナノスケールリソグラフィー処理である。
【００３０】
本発明の別の態様は、電気マスクと相互作用するSAM膜の特性を利用した、ナノスケールリソグラフィー処理である。
【００３１】
本発明の別の態様は、高分子、モノマー、オリゴマー、および／または電場に応じて特性（例えば溶解度）が変化する無機材料の群から選定されたレジスト層を用いた、ナノスケールリソグラフィー処理である。
【００３２】
本発明の別の態様は、走査プローブを用いた方法に比べて、高速度で安価なナノスケール部品の製造法を提供するナノスケールリソグラフィー処理である。
【００３３】
本発明の別の態様は、従来のリソグラフィー法を利用して製作することが可能なマスクを用いた、ナノスケールリソグラフィー処理である。
【００３４】
本発明の別の態様は、サブ10ナノメートルパターン（≦10nm）の製作に利用することが可能で、1ナノメートル以下（≦1nm）の単分子解像度を提供する、ナノスケールリソグラフィー処理である。
【００３５】
本発明の別の態様は、低い欠陥密度を示すナノスケールリソグラフィー処理である。
【００３６】
本発明の別の態様は、製造の際にいかなる所望のリソグラフィーパターンも形成することができるダイナミックマスクを使用するように構成された、ナノスケールリソグラフィー処理である。この処理では、個々のマスクを製作するコストが抑制される。
【００３７】
本発明のさらに別の態様は、コンピュータ、通信、光通信、バイオ技術、医療、エネルギーおよび他のナノ形状が必要な産業用、生産レベルまたは生産レベル直前段階の製品用の各種回路および構造の製作に、広く利用することができるナノスケールリソグラフィー処理である。
【００３８】
本発明のさらに別の態様は、以下の明細書の記載から明らかになる。詳細な説明は、本発明の好適実施例を示すためのものであり、本発明は、これに限定されるものではない。
【発明を実施するための最良の形態】
【００３９】
本発明は、一例を示すための添付図面を参照することにより、より完全に理解することができる。
【００４０】
本発明の一例を示す図面を参照することにより、図1から図8に示す機器が明確になる。本方法において、本願に示す基本概念から逸脱しないで、特定のステップおよび手順を変更しても良いことは明らかである。
【００４１】
本発明では、本願においてナノスケール電気リソグラフィー法（NEL）と呼ぶ、新たなナノ製作技術が提供される。NEL技術では、走査ビームまたはプローブの代わりに、マスクと埋没導電層の間に形成される電場を利用して、電気的に構成可能なレジストをパターン化する。基本的なNEL処理は、走査技術とは異なり、単純で直接的であり、二次元配列での層の同時平行処理が可能である。
【００４２】
図1A乃至1Dには、NEL技術の一実施例10を示す。実施例10は、層状化基板12と、導電性マスク14とを有する。層状化基板12は、基板20上の電極層18の上部に、電場感応性レジスト層16を有する。
【００４３】
導電性マスク14の表面は、リソグラフィーパターンを形成するための、導電性部分と絶縁性部分の組み合わせを有する。導電性マスク14は、少なくとも一つの導電性電極と、該電極から延伸し、または該電極に接合された、複数の導電性領域とを有する材料として製作される。図において、マスク14は、延伸部24と一体化された導電性基板素子22を有し、この延伸部24は、導電性物質素子22上に設置されることが好ましい。あるいは、導電性延伸部24は、基板が非導電性の場合、電極層から延伸しても良い。導電性延伸部は、従来のいかなる上方成膜処理または下方成膜処理によって形成されても良い。マスク12上の延伸導電性金属パターン24は、絶縁材料26によって分離されている。ある実施例では、マスクは、追加の導電性材料（すなわち白金）によって導電性基板に形成され、その後、絶縁層が形成され、さらに絶縁層は、導電性部分が露出するまで研磨され、表面が平坦化される。電極18と同様に、電極22の導電性パターンは、所望の用途に従って構成される。例えばこの実施例においては、電極18は、平坦な導電層として示されているが、電極は、所望の形状に従って、または複数の導体を有するように製作しても良い。
【００４４】
図1Bには、レジスト層のパターン化のため、層状化基板12のレジスト層16と接するように、適切な位置に設置されたマスク14を示す。導電性マスクは、所望の押し圧で、層状化基板に押しつけて設置されることが好ましい。例えば、低い静水ガス圧力（＜10psi）を加えて、十分な接触状態でマスクをレジストに接合することにより、印加電場に対して適切に「露出」したレジスト層が得られる。
【００４５】
埋没導体（電極）18と電極22の間には、電場Vが印加される。マスクと基板の間の電気引力によって、マスクとレジスト層の間には、適切な電気接続が得られる。その後の除去処理では、印加電場によって、レジスト材料の一部において除去剤に対する溶解度が変化する。電場に対する「露出」によって、溶媒（現像液）中の溶解度が有意に上昇することが好ましい。ただし、用途によっては、レジスト層と除去処理との他の組み合わせを選定することにより、「露出」を利用して、除去剤に対する溶解度を減少させることも可能であることは明らかである。通常の場合、露出（またはリソグラフィーの用語では、「露光」）によって、電気化学反応により、表面残留物を覆う分子は未変化のままで、電極間にあるレジスト層の分子を連結する水平方向の結合が開裂するため、露出は、除去剤に対する溶解度を増大させる。電場の「露光」に応じて、レジスト層16の一部16’の除去剤に対する溶解度が変化することは明らかである。
【００４６】
また、この方法によって提供される「露光」は、選定用途に適していれば、化学除去剤に対する溶解度以外の特性、例えば他の除去剤の形態に対する感応性、結合性、拡散性等、を変化させるために使用されても良いことは、明らかである。
【００４７】
図1Cには、マスク14が除去された後の層状化基板12およびレジスト層16の一部を示す。電場に露出されたレジスト層16の一部は、溶媒洗浄処理法、またはレジスト層16に対して、電場誘起型の選択的な変化を生じさせる他の除去処理法を用いて、層状化基板12から除去される。パターン化された基板12の、除去されたレジスト材料層16の部分28が示されている。別の実施例では、除去領域が電場に対して露出されない、異なるレジスト材料層および／または異なる溶媒が用いられても良い。
【００４８】
さらにパターン化基板12は、レジスト層から他の材料にパターンを転写するため、化学的および／または物理的な方法によって処理されても良いことは明らかである。これらのパターン化処理では、NELによって、走査プローブリソグラフィー法の特徴である高解像度を維持したまま、拡張された平行製造処理において、高速製造を行うことができる。
【００４９】
図2A乃至2Cには、図1Aに示すようなマスク14、または同様のものの製作処理法の一例を示す。発明者の従来のナノ製作の実験、特に、インプリントリソグラフィーを用いた実験によって、本発明のNEL処理法の技術的根拠が得られている。NELマスク上の電極のナノスケール金属パターンは、いかなる所望の処理方法で定形しても良く、例えば、EBLおよびEUV（極紫外）リソグラフィー法等の従来のリソグラフィー法を用いて定形しても良い。
【００５０】
図2Aには、上部に金属マスク30が接合された金属基板22を示す。マスクとレジストの間に電気接触を形成するため、マスクには、可撓性材料膜が使用されても良い。図2Aの実施例では、マスク14は、2つの金属層で構成されるように示されている。ただし、マスク構造を得る場合、マスクは、単一の金属層、または複数の金属層で形成しても良いことは明らかである。マスクの導電性部分は、ナノメートル解像度で、導電性表面から導電性延伸部（すなわち突出部）を形成する、いかなる上方処理または下方処理で構成されても良い。
【００５１】
NEL処理では、白金（Pt）等の貴金属を、電極および原子レベルで平坦なマスクに利用することが好ましい。これにより、NEL処理の際にマスクと分子の間の反応が抑制される。その結果、NELは、インプリントリソグラフィー法において問題となる欠陥に関する課題を有さない。本発明の好適態様では、マスクおよび基板上の電極を接近させることにより、マスクと基板の間の物理的関係（相対距離および／またはずれ）をin-situで検出することが可能となる。物理的関係は、容量測定によって検知されることが好ましい。測定容量は、位置および距離の関数として変化する。マスクと基板に接近する導体の他の特徴、例えば、インダクタンス、電場等を用いて、位置および／または距離を検出することも可能であることは明らかである。本発明の容量検出法の使用によって、最小パターン寸法までの位置合わせ精度が向上する。
【００５２】
本発明のNEL処理法を実施するため、マスクには3つのことが必要となる：（1）ナノスケール導電性パターンによって、電気的に変化するレジストが高解像度で得られること、（2）マスクによって、原子レベルの平坦な表面が得られ、電気化学的反応を生じさせるために良好な接続が確保されること、（3）マスク材料とレジスト材料の間で、直接化学結合が生じないように、さらには欠陥形成が防止されるように材料が選定されること、である。ナノスケール導電性パターンは、例えば、レジスト上のEUVまたはEBL法のような改良リソグラフィー法等の、いかなる所望の処理方法を用いて形成しても良いことに留意する必要がある。
【００５３】
ナノパターンは、標準的な剥離または乾式エッチング処理方法を用いて、レジストから金属パターンに転写される。白金のような貴金属は、高い導電性を有し、レジストとの間で直接反応が生じないため、この材料が好ましい。これにより、マスクの信頼性および寿命が確保される。金属基板は、金属パターンに電気接続を提供し、圧力が加わった際には、その可撓性によって、マスクとレジストの間で隣接面接触が可能となる。
【００５４】
図2Bには、マスク14の導電性部分22、30を被覆する絶縁層32を示す。絶縁層は、いかなる所望の処理によって形成されても良く、例えば、金属パターン上部にSiO2およびSi3N4を形成または成膜することによって形成される。
【００５５】
図2Cには、化学的および／または機械的研磨処理によって研磨されたマスク14の絶縁層32を示す。このステップによって、マスクが平坦化され、金属パターンが露出され、マスク全体が原子レベルで平坦な表面となるように平坦化される。
【００５６】
これらのマスクの製作コストは、改良型リソグラフィー処理および関連研磨処理に使用される使い捨てマスクを超えると予想される。しかしながら、NEL処理法によって、多くの複製を製作することができるため、マスクの実質的な寿命が長くなり、NELマスクの実際の運用コストは低下する。
【００５７】
またマスク上のサブ10nmのパターンは、金属表面の直接アノードAFM酸化によって形成しても良いことは明らかである。ただしこの場合、マスクが大きくなると、処理速度は遅くなる。超高解像度分子レジストを得るため、マスクのパターン寸法をさらに抑制しする場合、特殊な技術によって、単分子層レベル（＜1nm）の解像度を有するマスクが製作される。
【００５８】
図3A乃至3Cには、超高解像度マスクを形成するための実施例34の一例を示す。図3Aには、ウェハ上に垂直溝が製作された後の状態を示す。少なくとも2つの異なる金属（すなわち、アルミニウム（Al）および白金（Pt））を含む多層化金属格子が形成されており、ここでは、これを超格子と称する。この超格子は、溝の側壁に設置されている。基板22は、上部に導電性電極30が形成された導電性表面を有し、その上には、金属層36、38および40が設置されるように示されている。この場合、層は、超格子内にAl36、40、およびPt38を有する。図3Bには、上部（表面）部分が除去された後のマスクを示す。例えば、化学的―機械的研磨処理等の研磨によって、ウェハ上の表面材料が除去される。
【００５９】
図3Cには、表面が選択的に処理された後のマスクを示す。2つ（以上）の異なる金属が、処理によって、異なる方法でまたは異なる範囲で変化する。例えば、本実施例では、上部残留Al垂直層は、Al／Pt超格子の酸化によって、超高解像度パターンが形成される。ただし、Ptは酸化されない。この技術の利点は、Pt導電性ラインの幅およびピッチが、Pt層の厚さによって、正確に定められることである。これにより、形状寸法を、約1ナノメートル未満（＜1nm）の単一分子レベルまで下げることが可能になる。この方法は、ウェハ全体に溝を設けることにより、より広い領域にまで拡張することができる。
【００６０】
図4には、任意パターンを製作するNEL処理に使用される、ダイナミック格子マスク42を示す。この場合、各所望のパターンのために、新たなマスクを製作する必要はない。本願の「任意パターン」という用語は、無秩序な形態を意味するのではなく、パターンまたは少なくともパターンの一部が製作時に選定され、そのパターンのために特定のマスクを製作する必要がないことを意味することに留意する必要がある。本方法では、電荷が印加される上部および／または底部電極は、別個にアドレス処理することが可能な部分に分割され、例えば、レジスト層の底部の基板の導電層は、第1組の別個にアドレス処理することが可能な平行導電性ストリップに分割され、マスクの電極層は、第1組と直交するように配向された、第2組の別個にアドレス処理することが可能な平行導電性ストリップに分割される。この方法では、行および列が形成され、または他の所望の規則的または不規則な形態で分割され、用途に合わせて、選択的なマスク操作が可能となる。一度マスクが、基板上に適性に設置されると、上部および底部電極の選択部分の間に、電場が印加され、レジスト層の所望の部分が電場に対して露出される。
【００６１】
本技術のある実施例では、第1組の平行直線電極44（ストリップ）は、マスク上に上部電極を形成し、第2組の平行直線電極46（ストリップ）は、横方向（第1組の電極と直交する方向）に配向され、基板上に底部電極が形成される。NELレジストは、上部電極と底部電極の間に挟まれる。これらの上部および底部電極は、図4に示すように、行列マトリクスを形成し、その間には、電場に露出されるレジスト層が設置される。2つの直交電極（例えば、電極Aおよび2）間に、選択的に電圧が印加されると、交点にあるレジスト（A，2）が、電場に露出される。本発明の思想から逸脱しないで、この選択的なマスク法、および導電層の研磨処理の変更について、区画の寸法形状を変えたり、区画の数を変えたりするなど、多くの変更が可能であることは明らかである。
【００６２】
図5には、図4に示すダイナミックマスクの実施例を用いて製作された装置を示す。この例から、表面の規則的な部分が、印加電場によって選択的に処理されることは明らかである。これに限定されるものではないが、一例を挙げると、要望に応じた任意マスクパターンを形成するために配置されたコンピュータ活用設計（CAD）適用プログラムからの信号を受信する多重回路を用いて、電極間に電圧が印加される。
【００６３】
この技術では、基板上の連続薄膜金属の代わりに、NELダイナミックマスクを用いて、基板上に直接、平行ナノワイヤパターンが製作される。マスクおよび表面上の両ナノワイヤは、外部スイッチに直接接続され、各ナノワイヤに電圧が選択的に印加され、レジスト上にパターンが形成される。他の回路を用いて、導体に印加される電気信号を制御し、導体の間にレジスト層を設置しても良い（すなわち多重回路）。
【００６４】
前述の処理方法は、ナノワイヤの数を増やして、加工速度および露出面積を高めるように改良しても良いことは明らかである。ナノワイヤの数は、ナノ処理技術を量産環境で使用可能なまでにスケールアップする上で、重要な因子である。ナノワイヤの数が増大すると（＞103）、各ナノワイヤと直接電気接続する必要がなくなり、各種多重回路を用いて、多くのナノワイヤを同時にアドレス化するための電気接続を抑制することが可能になる。分子層に、電場を同時に印加する必要はないことは明らかである。多重回路を用いて、逐次的な方法で操作することができる。
【００６５】
連続状の任意の基板パターンを製作するため、ダイナミックマスクを使用する場合、機械は、例えばピッチ距離の半分の解像度で、または別の露出が可能となるように、第1の露出領域に対して、マスクを動かすことができるようにすることが好ましい。サブピッチレベルの動きを含む位置合わせは、相互に隣接して設置されたマスクと基板部分の間の特性の変化の検出結果に基づいて、実施しても良い。また、本発明の思想から逸脱しないで、
インダクタンスの変化、電場の変化等、容量以外の特性を用いて、所望の位置合わせ精度を確保しても良いことは明らかである。
【００６６】
図6乃至8のフロー図には、NEL法の実施例をまとめて示す。本発明の思想から逸脱しないで、これらの処理プロセスの変更、これらの処理プロセスへの追加を行っても良いことは、当業者には明らかである。
【００６７】
図6には、本発明の一般的な方法の一例としての実施例を示す。ステップ70および72では、導電性マスクパターン、およびレジスト材料のような電気的に変化する層を有する基板が、順序不同で形成される。次に、ステップ74では、電気的に変化する層がパターン化され、その特性（例えば除去剤に対する溶解度）が、マスクと基板内の埋没導電層の間の印加電場によって変化する。本技術の好適実施例では、ステップ72において、電気的に変化する層としてレジスト層が使用され、レジスト層の溶解特性は、電場の印加に従って変化し、レジストおよび下地材料の選択的な除去が可能となる。次に、ステップ74において、電場の印加によって形成されたパターンに応じて、基板に対して、溶媒系処理法等の選択的な処理が実施され、電場に露出されたマスク材料が除去される。
【００６８】
図7には、本方法の別の実施例を示す。この方法では、ステップ80、82において、導電性マスクパターンおよびレジスト層を有する基板が形成される。次に、ステップ84では、レジスト層へのマスクの設置によって、レジスト層がパターン化される。ステップ86では、マスクと基板の埋没導電層の間に電場が印加され、レジストの特性（すなわち除去剤に対する溶解度）が変化する。次に、ステップ86では、マスクが基板から分離され、ステップ90では、電場に露出されたレジストが選択的に除去される。
【００６９】
図8には、本方法の実施例の別の例を示す。この方法では、所望の順番で、ステップ100、102において、導電性マスクパターンと基板の両方が形成される。基板の埋没導電層の上部には、電場感応レジスト層が形成される。次に、ステップ104では、分子レジスト層上にマスクが設置され、ステップ106において、マスクと基板の埋没導電層の間に、電場が印加され、分子結合が開裂され、または溶媒中のレジスト材料の溶解度が増大する。次に、ステップ108において、基板からマスクが取り外され、ステップ110において、電場に露出されたレジストの部分が選択的に除去される。最後にステップ112では、必要に応じて、分子層のパターンが別の材料に転写され、その材料がパターン化される。
【００７０】
電場感応性レジスト層は、自己組織化分子層、高分子、モノマー、オリゴマー、電場の影響下で溶解度が変化する無機材料等を有しても良い。
【００７１】
NEL製作法を容易にするための、NEL製作機械について説明する。この機械は、前述のNEL位置合わせ機能を利用するが、さらに、所望の数のマスクと基板の間の電極部分に、電場を印加することができることが好ましい。この機械の一実施例は、NEL処理の際に必要となる平行度の制御、およびマスクと基板表面の間隔幅の制御が可能となるように構成される。この機械は、例えば、インプリントリソグラフィーの発明者によって開発されたインプリント機械を改良することにより、自由度が6の機械的な制御システムを提供することが好ましい。
【００７２】
この機械のある実施例では、ガス間隙センサが、レンズ透過（TTL）位置合わせセンサと一体化され、マスクの基板表面までのアプローチ方法が制御される。間隙が〜10nm未満に減少した場合、マスクと基板の間の金属パッド間に形成された容量センサが活性となる。次に、マスクと基板の相対位置が、容量センサを用いて、高解像度で解像され、マスクが基板に設置される。センサの解像度レベルに近いダイナミック誤差を解消する場合、ダイナミック制御が有意である。この場合、アプローチ距離は、マスクと基板の最小パターン寸法の比に達する。ダイナミックな位置合わせが静的な位置合わせに近くなり、それを同調多軸座標動作の一部として利用することにより、オンザフライ位置合わせが可能となり、実質的に連続的で高速な処理が可能となる。
【００７３】
位置合わせの完了後、マスクおよび基板は、相互に真空ポケットに保持され、マスクと基板の間の残留空気が排出される。次に、ポケットの軟壁に、＜10psiの静水空気圧が負荷され、広い領域にわたって均一な圧力が負荷される。圧力は、正確に制御され、マスクと基板の間で密着接触が確保され、レジストの損傷が防止される。その後、マスクと基板の導電性パターン間に電圧が印加され、好ましくは分子レジスト層のようなレジスト層が「露出」される。また、マスクと基板の間の静電引力によって、導電性パターンと分子の間に、電気的接触が確保される。機械は、6乃至12インチのウェハ等の各種寸法のウェハに多機能に適合するように設計され、スケールアップの問題が解消される。
【００７４】
前述の説明には、多くのことが含まれているが、これらは、単に本発明の好適実施例のいくつかを説明するためのものであり、これらを本発明の範囲を限定するものと解してはならない。本発明の範囲は、当業者には明らかな他の実施例も包含すること、および本発明の範囲は、特許請求の範囲によってのみ限定されることは明らかである。特に説明がない限り、単数形で示された素子は、「一つおよび一つのみ」であることを意味するのではなく、「ひとつまたはそれ以上」であることを意味する。前述の好適実施例の素子に対する、当業者にとって明らかな全ての構造上、化学的および機能上の等価物は、参照文献によって明確に本願に取り入れられており、本願の請求項によって網羅されている。また、本願の請求項に含まれるのであれば、装置または方法が、必ずしも本発明によって解決される課題の各々および全てを取り扱う必要はない。さらに、本願の素子、部品、または方法ステップは、素子、部品、または方法ステップが請求項に明確に記載されているかどうかに関わらず、一般に提供することを意図してはいない。請求項に記載されていない素子は、その素子が「ミーンズクレーム」を用いて表現されたものではない限り、米国特許法第112条第6パラグラフの下で解釈される。
【００７５】
本願は、2004年1月12日に出願され、本願の参照文献として取り入れられている、出願番号60／536115の仮出願の優先権を主張するものである。
【００７６】
本願の資料の一部は、米国著作権法および他国の下で著作権の保護を受けている。著作権者は、米国特許商標庁においてファイルおよび記録を公的に利用することができるように、特許文献または開示された特許公開資料の他人によるファクシミリによる複製については許容するが、それ以外の全ての権利は、放棄されていない。米国特許法に準拠する範囲で、著作権者は、秘密性を保持する本特許資料のいずれの権利も放棄していない。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図１Ｂ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図１Ｃ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図２Ａ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図２Ｂ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図２Ｃ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図３Ａ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図３Ｂ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図３Ｃ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図４】本発明の一態様によるダイナミック格子マスクを用いて製作された、注文対応の任意パターンの上面図である。
【図５】本発明の一態様によるナノスケール電気化学的リソグラフィー（NEL）法で形成された任意パターン（製造段階で選定される）がパターン化された表面の斜視図である。
【図６】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図である。
【図７】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図であって、パターン処理の詳細を示した図である。
【図８】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図であって、別の材料に最終的な基板パターンを転写する方法を示した図である。
【技術分野】
【０００１】
本発明は、全般にナノスケールでの製作法に関し、特に、電場マスクに使用される基板の電気的に構成可能な層上に、ナノスケールのパターンを製作する方法に関する。
【背景技術】
【０００２】
過去30年間のリソグラフィー技術の進歩は、最先端半導体装置の最小形状寸法の小型化に寄与し、約70％の新世代品が、ほぼ2乃至3年毎に生み出されている。しかしながら、現在のリソグラフィー技術は、形状寸法がナノスケールのレベルにまで低下しているため、極めて難しい課題に直面している。これを解決する新たなリソグラフィー技術が、露光冶具、マスク、レジスト、および全ての関連処理ステップを含む、多くの観点から探索されている。例えば、インプリントリソグラフィー法は、高速度でかつ製品レベルまでスケールアップすることが可能な、ナノスケール装置および回路の製作に用いられている。
【０００３】
しかしながら、現在のところ、インプリントリソグラフィー処理の際に型と高分子樹脂の間で相互作用が生じることに起因する、歩留まりと欠陥の問題を解決することはできない。一方、逐次（非平行）ビーム誘導技術またはペン型リソグラフィー技術では、大量生産までスケールアップすることは難しい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、信頼性および実用性があり、高速度でかつ拡張性のある新たなナノスケール製作法に対するニーズがある。
【０００５】
本発明では、これらのおよび他の要求に合致し、従来の処理方法の有する問題を解消するリソグラフィー加工の方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
新たなナノスケール製作法（技術）は、電気的なマスクを用いて、電気的に構成可能なレジスト上に、ナノスケールパターンを製作するナノスケール電気リソグラフィー（NEL）処理を含む。NEL法は、高速度かつ拡張性のあるトップダウンエンジニアリング技術の長所と、高解像度ボトムアップ自己組織化処理を組み合わせて、各種用途向けの、実用的で、信頼性とロバスト性のあるナノ製作技術を提供する。
【０００７】
本発明は、特定の基板表面に対して、電気的に構成可能なレジストを化学的または物理的な親和性を有するように設計することができるという概念の利点を取り入れたものである。特に、レジストが適当な基板表面と接触している場合、熱力学的に好ましい配置が得られ、単分子層のような高密度レジスト層が形成される。利用可能な電気的に構成されるレジストは、多数存在する。
【０００８】
例えば、利用されるレジストは、自己組織化分子層、高分子、モノマー、オリゴマー、および十分な電場の印加に応じて特性が変化する無機材料であっても良い。ある実施例では、レジスト層は、分子の自己組織化層と、終端基／物質の組み合わせを有し、これには、例えば、これに限定されるものではないが、チオール／金（Au）、シラン／シリサイド（すなわちSiO2）、カルボニル／チタン（Ti）およびアミン／白金（Pt）がある。自己組織化単分子層（SAM）として形成される膜は、電子ビームリソグラフィー（EBL）法、およびAFM／STMと称する、原子間力顕微鏡（AFM）または走査型トンネル顕微鏡（STM）に基づく技術に適しており、この場合、ナノメートル（1nm）の解像度が得られる。しかしながら、これらの方法は、低速度で逐次的なため、量産に適した解決法ではない。
【０００９】
また、NELのレジスト層は、高分子、モノマー、オリゴマー、および電気的に構成可能な特性を有する他の物質で形成される。NEL処理の際に、マスクパターンから印加された電場によって、モノマーおよびオリゴマーが架橋され、あるいは高分子内のリンクが切断される。電気的に構成される領域では、露光後現像処理の間に、レジスト層の溶媒中の溶解度が変化するため、レジストにパターンが転写される。これに限定されるものではないが、例えばピロールのようなモノマーおよびオリゴマーは、電気的な方法によって架橋される。電場が印加された際に、高分子中のドーパント濃度を変化させることも可能である。ドーパント濃度の変化には、溶媒中の高分子の溶解度の変化が含まれる。
【００１０】
またレジストは、多くの無機材料を有しても良い。NEL処理の間に、マスクのパターンで生じる電場により誘起される相変化によって、パターンが形成されても良い。相変化は、アモルファス状態と結晶状態の相変化、電気双極子モーメントの変化、磁気モーメントの変化、液晶相の変化、相分離、および化学組成の変化であっても良い。
【００１１】
例えば、レジスト層内の分子鎖、結合、相またはこれらの組み合わせのような、レジスト材料の特性が、十分な電場の印加によって変化することは明らかである。従って、本発明のNELの好適実施例では、実質的に、自己組織化分子、高分子、モノマー、オリゴマー、および十分な電場の印加によって特性が変化する無機材料からなるレジスト材料の群から選定されたレジスト材料が利用される。
【００１２】
ジップペンナノリソグラフィー（DPN）では、プローブの平行配列を用いることにより、AFM系の描画速度を高めることができる可能性がある。しかしながら、この技術の速度および解像度は、（1）先端の径、（2）メニスカスの幅、（3）各プローブ基部の最小寸法（すなわち1μm）、および（4）実際に取り付け、保持することのできるプローブの数に関する物理的な限界、によって制限される。EBLおよびAFMプローブを使用して、電気化学的反応を利用することにより、自己組織化単分子層上にナノスケールパターンが形成される。本発明は、拡張性を含むこれらの技術の多くの問題を解消する技術を提供する。
【００１３】
本願のNEL技術では、多くの利点を有する新たなナノスケール製作法の概念が提供される。この技術は、超高解像度のリソグラフィー技術に利用することができ、例えば、マスク上の電極寸法形状は、1nm以下の単分子の解像度を示す。NELは、平行リソグラフィー処理法であり、高速度かつ低コストで、スケールアップ（量産）が可能な拡張性を有する。NELは、少なくとも、レジスト、非反応性マスク、電気化学反応の独立性により、信頼性のある低欠陥処理法を提供する。この方法の特定の実施例では、溝の側壁上の再成長層が使用され、1nm以下のマスクが形成される。ダイナミックマスクの実施例では、マスクを用いて、コンピュータ利用エンジニアリング（CAD）の適用によって制御された、任意のパターンが形成され、これにより、一つのマスクにプログラム化されるパターン数が著しく増大し、マスク製作に必要なコストが実質的に抑制される。また、マスクおよび基板上の電極間に形成される容量の検出によって、整列状態がin-situで検出され、最小パターン寸法のレベルまで、位置合わせ精度を高めることができる。
【００１４】
NELは、ナノ製作から産業製品にまで幅広く利用できる、一般的な製作技術を提供する。例えばこれに限定されるものではないが、NEL法は、コンピュータ、通信、光通信、バイオ技術、医療、エネルギー、およびナノメートル範囲の極めて小型の装置を製作する必要がある他の用途に適用することができる。
【００１５】
本発明は、これに限定されないが、以下に示す方法を含む多くの方法に利用できる。
【００１６】
本発明の一実施例では、リソグラフィー加工の方法であって、（a）導電性マスクパターンを形成するステップと、（b）埋没導電層の上部に、電気的に構成する（変化する）ことが可能な層を有する基板を形成するステップと、（c）前記マスクパターンの導電性部分と前記埋没導電層の間に、電場を印加することによって、前記電気的に構成することが可能な層の特性を変化させ、該電気的に構成することが可能な層をパターン化するステップと、
（d）前記電場の印加によって形成されたパターンに従って、前記基板を選択的に処理するステップと、を有する方法が提供される。
【００１７】
本発明の実施例をリソグラフィー加工の方法として示すと、この方法は、（a）導電性マスクを形成するステップ、（b）埋没導電層の上に、電気的に構成可能な（例えば、自己組織化）レジスト層を有する基板を形成するステップ、（c）基板のレジスト層の上に、導電性マスクを設置するステップ、（d）導電性マスクと基板の導電層の間に電場を印加して、レジストを変化させるステップ、（e）基板から導電性マスクを取り外すステップ、および（f）マスクパターンに従って、電場によって選択的に露出されたレジストを選択的に除去するステップ、を有する。設置の際の位置を定めるため、この方法は、マスクと基板が十分に近接した際の容量変化を検知する、位置合わせ技術と組み合わせて提供されることが好ましい。
【００１８】
レジスト層は、実質的に、チロール／Au、シラン／SiO2、カルボニル／Ti、アミン／Ptからなるレジスト基／基板の組み合わせの群から選定された、自己組織化分子層と、埋没導電層との組み合わせを有する。高分子、モノマー、オリゴマー、および電場の印加に応じて、後続の処理による影響を受け、特性が変化する無機材料を含む、他の材料が選定されても良いことは、明らかである。好適実施例では、レジスト材料は、導電層と互換性のある高解像度パターンを提供する一方で、電場に応じて、その溶解度が変化するように選定されることが好ましい。
【００１９】
導電性マスクは、電極、該電極表面上の絶縁体、および電極から延伸した、または電極に接続された複数の導電性領域を有する。導電性マスクは、（a）導電性基板上に、導電性パターンを形成するステップ、および（b）導電性基板上に、絶縁層を形成するステップ、または導電性基板と導電性パターンを組み合わせるステップ、によって製作することができる。通常の場合、その後、絶縁層は研磨され、導電性パターンが露出され、基板表面が平坦化される。この技術は、約10ナノメートル（10nm）未満の寸法のマスクパターンに利用することができる。高解像度マスク（すなわち、1ナノメートル（1nm）以下）は、次の方法で製作することができる：（a）導電性基板上に、導電性パターンを設置するステップ、（b）導電性パターン上に、少なくとも2つの異なる金属を含む多層格子を設置するステップ、（c）多層格子の表面の一部を除去するステップ、および（d）異なる金属が別個に変化するような（すなわち同様に変化しない）選択的な処理によって、多層化層の表面を処理するステップ。例えば、表面を処理するステップは、金属を選択的に酸化する酸化処理ステップを有することが好ましい。
【００２０】
電場がレジスト層に印加されると、レジスト層の「露出」部（印加電場にさらされる部分）を選択的に除去する除去処理によって、この材料が構造的に変化し、レジスト層の「露出」部の溶解度が増大または減少する。通常、レジスト層の露出部は、程度の差はあるものの、従来の溶媒系除去処理等によって容易に除去される。例えば、分子レジスト層は、分子を連結する水平方向の結合を有し、これは、電場の露出部が開裂され、溶媒に対する溶解度が増大する。
【００２１】
さらに基板は、他の基板材料の表面に、形成されたレジスト層パターンを転写するように処理される。
【００２２】
導電性マスク、基板の導電層または両者の組合わせは、別個に処理することが可能な導電性領域に分割され、この別個に処理することが可能な領域間の領域に印加される電場に応じて、所望のパターンが製作される。導電性領域は、別個に処理される導電性行列に分割され、選択された行列間の電場に従って、パターン化処理が実施される。
【００２３】
本発明の別の態様では、導電性マスクと基板の電極層の間の容量変化に応じて、接近度合いが検知され、基板に対するマスク位置が調整される（位置合わせ）。
【００２４】
本発明のある実施例は、リソグラフィー加工の方法に関し、この方法は、（a）導電性マスクを形成するステップと、（b）埋没導電層上に、電場感応性レジスト層を有する基板を形成するステップと、（c）基板のレジスト層上に、導電性マスクを設置するステップと、（d）導電性マスクと基板の埋没導電層の間に、電場を印加して、溶媒に露出された（電場が印加された）レジストの溶解度を変化させるステップと、（e）基板から導電性マスクを取り外すステップと、（f）マスクパターンに従って、電場が選択的に印加されたレジストを、溶媒によって選択的に除去するステップと、（g）レジスト層のパターンを他の材料に転写して、それらをパターン化するステップと、を有する。
【００２５】
他の実施例では、電場が印加される導電部は、別個にドレス処理することが可能な部分に分割され、行が第1の方向に配向され、列が第2の直交方向に配向され、新たなマスクを製作せずに、行および列のアドレス化に応じて、任意のパターンを製作することが可能となる。レジスト層に使用される材料は、自己組織化分子層、高分子、モノマー、オリゴマー、電場の印加によって溶解度が変化する無機材料等を有する。
【００２６】
本発明の実施例では、単独で、または所望の組み合わせによって、多くの利点が得られる。これに限定されるものではないが、本発明の態様には、以下のものが含まれる。
【００２７】
本発明の一態様は、広い範囲でナノスケールリソグラフィーを可能にする平行処理である。
【００２８】
本発明の別の態様は、材料、基板等の上に埋没された導電性領域上のレジスト層に、一時的に設置される電気マスクを用いた、ナノスケールリソグラフィー処理である。
【００２９】
本発明の別の態様は、量産レベルまで拡張することが可能な高速ナノスケールリソグラフィー処理である。
【００３０】
本発明の別の態様は、電気マスクと相互作用するSAM膜の特性を利用した、ナノスケールリソグラフィー処理である。
【００３１】
本発明の別の態様は、高分子、モノマー、オリゴマー、および／または電場に応じて特性（例えば溶解度）が変化する無機材料の群から選定されたレジスト層を用いた、ナノスケールリソグラフィー処理である。
【００３２】
本発明の別の態様は、走査プローブを用いた方法に比べて、高速度で安価なナノスケール部品の製造法を提供するナノスケールリソグラフィー処理である。
【００３３】
本発明の別の態様は、従来のリソグラフィー法を利用して製作することが可能なマスクを用いた、ナノスケールリソグラフィー処理である。
【００３４】
本発明の別の態様は、サブ10ナノメートルパターン（≦10nm）の製作に利用することが可能で、1ナノメートル以下（≦1nm）の単分子解像度を提供する、ナノスケールリソグラフィー処理である。
【００３５】
本発明の別の態様は、低い欠陥密度を示すナノスケールリソグラフィー処理である。
【００３６】
本発明の別の態様は、製造の際にいかなる所望のリソグラフィーパターンも形成することができるダイナミックマスクを使用するように構成された、ナノスケールリソグラフィー処理である。この処理では、個々のマスクを製作するコストが抑制される。
【００３７】
本発明のさらに別の態様は、コンピュータ、通信、光通信、バイオ技術、医療、エネルギーおよび他のナノ形状が必要な産業用、生産レベルまたは生産レベル直前段階の製品用の各種回路および構造の製作に、広く利用することができるナノスケールリソグラフィー処理である。
【００３８】
本発明のさらに別の態様は、以下の明細書の記載から明らかになる。詳細な説明は、本発明の好適実施例を示すためのものであり、本発明は、これに限定されるものではない。
【発明を実施するための最良の形態】
【００３９】
本発明は、一例を示すための添付図面を参照することにより、より完全に理解することができる。
【００４０】
本発明の一例を示す図面を参照することにより、図1から図8に示す機器が明確になる。本方法において、本願に示す基本概念から逸脱しないで、特定のステップおよび手順を変更しても良いことは明らかである。
【００４１】
本発明では、本願においてナノスケール電気リソグラフィー法（NEL）と呼ぶ、新たなナノ製作技術が提供される。NEL技術では、走査ビームまたはプローブの代わりに、マスクと埋没導電層の間に形成される電場を利用して、電気的に構成可能なレジストをパターン化する。基本的なNEL処理は、走査技術とは異なり、単純で直接的であり、二次元配列での層の同時平行処理が可能である。
【００４２】
図1A乃至1Dには、NEL技術の一実施例10を示す。実施例10は、層状化基板12と、導電性マスク14とを有する。層状化基板12は、基板20上の電極層18の上部に、電場感応性レジスト層16を有する。
【００４３】
導電性マスク14の表面は、リソグラフィーパターンを形成するための、導電性部分と絶縁性部分の組み合わせを有する。導電性マスク14は、少なくとも一つの導電性電極と、該電極から延伸し、または該電極に接合された、複数の導電性領域とを有する材料として製作される。図において、マスク14は、延伸部24と一体化された導電性基板素子22を有し、この延伸部24は、導電性物質素子22上に設置されることが好ましい。あるいは、導電性延伸部24は、基板が非導電性の場合、電極層から延伸しても良い。導電性延伸部は、従来のいかなる上方成膜処理または下方成膜処理によって形成されても良い。マスク12上の延伸導電性金属パターン24は、絶縁材料26によって分離されている。ある実施例では、マスクは、追加の導電性材料（すなわち白金）によって導電性基板に形成され、その後、絶縁層が形成され、さらに絶縁層は、導電性部分が露出するまで研磨され、表面が平坦化される。電極18と同様に、電極22の導電性パターンは、所望の用途に従って構成される。例えばこの実施例においては、電極18は、平坦な導電層として示されているが、電極は、所望の形状に従って、または複数の導体を有するように製作しても良い。
【００４４】
図1Bには、レジスト層のパターン化のため、層状化基板12のレジスト層16と接するように、適切な位置に設置されたマスク14を示す。導電性マスクは、所望の押し圧で、層状化基板に押しつけて設置されることが好ましい。例えば、低い静水ガス圧力（＜10psi）を加えて、十分な接触状態でマスクをレジストに接合することにより、印加電場に対して適切に「露出」したレジスト層が得られる。
【００４５】
埋没導体（電極）18と電極22の間には、電場Vが印加される。マスクと基板の間の電気引力によって、マスクとレジスト層の間には、適切な電気接続が得られる。その後の除去処理では、印加電場によって、レジスト材料の一部において除去剤に対する溶解度が変化する。電場に対する「露出」によって、溶媒（現像液）中の溶解度が有意に上昇することが好ましい。ただし、用途によっては、レジスト層と除去処理との他の組み合わせを選定することにより、「露出」を利用して、除去剤に対する溶解度を減少させることも可能であることは明らかである。通常の場合、露出（またはリソグラフィーの用語では、「露光」）によって、電気化学反応により、表面残留物を覆う分子は未変化のままで、電極間にあるレジスト層の分子を連結する水平方向の結合が開裂するため、露出は、除去剤に対する溶解度を増大させる。電場の「露光」に応じて、レジスト層16の一部16’の除去剤に対する溶解度が変化することは明らかである。
【００４６】
また、この方法によって提供される「露光」は、選定用途に適していれば、化学除去剤に対する溶解度以外の特性、例えば他の除去剤の形態に対する感応性、結合性、拡散性等、を変化させるために使用されても良いことは、明らかである。
【００４７】
図1Cには、マスク14が除去された後の層状化基板12およびレジスト層16の一部を示す。電場に露出されたレジスト層16の一部は、溶媒洗浄処理法、またはレジスト層16に対して、電場誘起型の選択的な変化を生じさせる他の除去処理法を用いて、層状化基板12から除去される。パターン化された基板12の、除去されたレジスト材料層16の部分28が示されている。別の実施例では、除去領域が電場に対して露出されない、異なるレジスト材料層および／または異なる溶媒が用いられても良い。
【００４８】
さらにパターン化基板12は、レジスト層から他の材料にパターンを転写するため、化学的および／または物理的な方法によって処理されても良いことは明らかである。これらのパターン化処理では、NELによって、走査プローブリソグラフィー法の特徴である高解像度を維持したまま、拡張された平行製造処理において、高速製造を行うことができる。
【００４９】
図2A乃至2Cには、図1Aに示すようなマスク14、または同様のものの製作処理法の一例を示す。発明者の従来のナノ製作の実験、特に、インプリントリソグラフィーを用いた実験によって、本発明のNEL処理法の技術的根拠が得られている。NELマスク上の電極のナノスケール金属パターンは、いかなる所望の処理方法で定形しても良く、例えば、EBLおよびEUV（極紫外）リソグラフィー法等の従来のリソグラフィー法を用いて定形しても良い。
【００５０】
図2Aには、上部に金属マスク30が接合された金属基板22を示す。マスクとレジストの間に電気接触を形成するため、マスクには、可撓性材料膜が使用されても良い。図2Aの実施例では、マスク14は、2つの金属層で構成されるように示されている。ただし、マスク構造を得る場合、マスクは、単一の金属層、または複数の金属層で形成しても良いことは明らかである。マスクの導電性部分は、ナノメートル解像度で、導電性表面から導電性延伸部（すなわち突出部）を形成する、いかなる上方処理または下方処理で構成されても良い。
【００５１】
NEL処理では、白金（Pt）等の貴金属を、電極および原子レベルで平坦なマスクに利用することが好ましい。これにより、NEL処理の際にマスクと分子の間の反応が抑制される。その結果、NELは、インプリントリソグラフィー法において問題となる欠陥に関する課題を有さない。本発明の好適態様では、マスクおよび基板上の電極を接近させることにより、マスクと基板の間の物理的関係（相対距離および／またはずれ）をin-situで検出することが可能となる。物理的関係は、容量測定によって検知されることが好ましい。測定容量は、位置および距離の関数として変化する。マスクと基板に接近する導体の他の特徴、例えば、インダクタンス、電場等を用いて、位置および／または距離を検出することも可能であることは明らかである。本発明の容量検出法の使用によって、最小パターン寸法までの位置合わせ精度が向上する。
【００５２】
本発明のNEL処理法を実施するため、マスクには3つのことが必要となる：（1）ナノスケール導電性パターンによって、電気的に変化するレジストが高解像度で得られること、（2）マスクによって、原子レベルの平坦な表面が得られ、電気化学的反応を生じさせるために良好な接続が確保されること、（3）マスク材料とレジスト材料の間で、直接化学結合が生じないように、さらには欠陥形成が防止されるように材料が選定されること、である。ナノスケール導電性パターンは、例えば、レジスト上のEUVまたはEBL法のような改良リソグラフィー法等の、いかなる所望の処理方法を用いて形成しても良いことに留意する必要がある。
【００５３】
ナノパターンは、標準的な剥離または乾式エッチング処理方法を用いて、レジストから金属パターンに転写される。白金のような貴金属は、高い導電性を有し、レジストとの間で直接反応が生じないため、この材料が好ましい。これにより、マスクの信頼性および寿命が確保される。金属基板は、金属パターンに電気接続を提供し、圧力が加わった際には、その可撓性によって、マスクとレジストの間で隣接面接触が可能となる。
【００５４】
図2Bには、マスク14の導電性部分22、30を被覆する絶縁層32を示す。絶縁層は、いかなる所望の処理によって形成されても良く、例えば、金属パターン上部にSiO2およびSi3N4を形成または成膜することによって形成される。
【００５５】
図2Cには、化学的および／または機械的研磨処理によって研磨されたマスク14の絶縁層32を示す。このステップによって、マスクが平坦化され、金属パターンが露出され、マスク全体が原子レベルで平坦な表面となるように平坦化される。
【００５６】
これらのマスクの製作コストは、改良型リソグラフィー処理および関連研磨処理に使用される使い捨てマスクを超えると予想される。しかしながら、NEL処理法によって、多くの複製を製作することができるため、マスクの実質的な寿命が長くなり、NELマスクの実際の運用コストは低下する。
【００５７】
またマスク上のサブ10nmのパターンは、金属表面の直接アノードAFM酸化によって形成しても良いことは明らかである。ただしこの場合、マスクが大きくなると、処理速度は遅くなる。超高解像度分子レジストを得るため、マスクのパターン寸法をさらに抑制しする場合、特殊な技術によって、単分子層レベル（＜1nm）の解像度を有するマスクが製作される。
【００５８】
図3A乃至3Cには、超高解像度マスクを形成するための実施例34の一例を示す。図3Aには、ウェハ上に垂直溝が製作された後の状態を示す。少なくとも2つの異なる金属（すなわち、アルミニウム（Al）および白金（Pt））を含む多層化金属格子が形成されており、ここでは、これを超格子と称する。この超格子は、溝の側壁に設置されている。基板22は、上部に導電性電極30が形成された導電性表面を有し、その上には、金属層36、38および40が設置されるように示されている。この場合、層は、超格子内にAl36、40、およびPt38を有する。図3Bには、上部（表面）部分が除去された後のマスクを示す。例えば、化学的―機械的研磨処理等の研磨によって、ウェハ上の表面材料が除去される。
【００５９】
図3Cには、表面が選択的に処理された後のマスクを示す。2つ（以上）の異なる金属が、処理によって、異なる方法でまたは異なる範囲で変化する。例えば、本実施例では、上部残留Al垂直層は、Al／Pt超格子の酸化によって、超高解像度パターンが形成される。ただし、Ptは酸化されない。この技術の利点は、Pt導電性ラインの幅およびピッチが、Pt層の厚さによって、正確に定められることである。これにより、形状寸法を、約1ナノメートル未満（＜1nm）の単一分子レベルまで下げることが可能になる。この方法は、ウェハ全体に溝を設けることにより、より広い領域にまで拡張することができる。
【００６０】
図4には、任意パターンを製作するNEL処理に使用される、ダイナミック格子マスク42を示す。この場合、各所望のパターンのために、新たなマスクを製作する必要はない。本願の「任意パターン」という用語は、無秩序な形態を意味するのではなく、パターンまたは少なくともパターンの一部が製作時に選定され、そのパターンのために特定のマスクを製作する必要がないことを意味することに留意する必要がある。本方法では、電荷が印加される上部および／または底部電極は、別個にアドレス処理することが可能な部分に分割され、例えば、レジスト層の底部の基板の導電層は、第1組の別個にアドレス処理することが可能な平行導電性ストリップに分割され、マスクの電極層は、第1組と直交するように配向された、第2組の別個にアドレス処理することが可能な平行導電性ストリップに分割される。この方法では、行および列が形成され、または他の所望の規則的または不規則な形態で分割され、用途に合わせて、選択的なマスク操作が可能となる。一度マスクが、基板上に適性に設置されると、上部および底部電極の選択部分の間に、電場が印加され、レジスト層の所望の部分が電場に対して露出される。
【００６１】
本技術のある実施例では、第1組の平行直線電極44（ストリップ）は、マスク上に上部電極を形成し、第2組の平行直線電極46（ストリップ）は、横方向（第1組の電極と直交する方向）に配向され、基板上に底部電極が形成される。NELレジストは、上部電極と底部電極の間に挟まれる。これらの上部および底部電極は、図4に示すように、行列マトリクスを形成し、その間には、電場に露出されるレジスト層が設置される。2つの直交電極（例えば、電極Aおよび2）間に、選択的に電圧が印加されると、交点にあるレジスト（A，2）が、電場に露出される。本発明の思想から逸脱しないで、この選択的なマスク法、および導電層の研磨処理の変更について、区画の寸法形状を変えたり、区画の数を変えたりするなど、多くの変更が可能であることは明らかである。
【００６２】
図5には、図4に示すダイナミックマスクの実施例を用いて製作された装置を示す。この例から、表面の規則的な部分が、印加電場によって選択的に処理されることは明らかである。これに限定されるものではないが、一例を挙げると、要望に応じた任意マスクパターンを形成するために配置されたコンピュータ活用設計（CAD）適用プログラムからの信号を受信する多重回路を用いて、電極間に電圧が印加される。
【００６３】
この技術では、基板上の連続薄膜金属の代わりに、NELダイナミックマスクを用いて、基板上に直接、平行ナノワイヤパターンが製作される。マスクおよび表面上の両ナノワイヤは、外部スイッチに直接接続され、各ナノワイヤに電圧が選択的に印加され、レジスト上にパターンが形成される。他の回路を用いて、導体に印加される電気信号を制御し、導体の間にレジスト層を設置しても良い（すなわち多重回路）。
【００６４】
前述の処理方法は、ナノワイヤの数を増やして、加工速度および露出面積を高めるように改良しても良いことは明らかである。ナノワイヤの数は、ナノ処理技術を量産環境で使用可能なまでにスケールアップする上で、重要な因子である。ナノワイヤの数が増大すると（＞103）、各ナノワイヤと直接電気接続する必要がなくなり、各種多重回路を用いて、多くのナノワイヤを同時にアドレス化するための電気接続を抑制することが可能になる。分子層に、電場を同時に印加する必要はないことは明らかである。多重回路を用いて、逐次的な方法で操作することができる。
【００６５】
連続状の任意の基板パターンを製作するため、ダイナミックマスクを使用する場合、機械は、例えばピッチ距離の半分の解像度で、または別の露出が可能となるように、第1の露出領域に対して、マスクを動かすことができるようにすることが好ましい。サブピッチレベルの動きを含む位置合わせは、相互に隣接して設置されたマスクと基板部分の間の特性の変化の検出結果に基づいて、実施しても良い。また、本発明の思想から逸脱しないで、
インダクタンスの変化、電場の変化等、容量以外の特性を用いて、所望の位置合わせ精度を確保しても良いことは明らかである。
【００６６】
図6乃至8のフロー図には、NEL法の実施例をまとめて示す。本発明の思想から逸脱しないで、これらの処理プロセスの変更、これらの処理プロセスへの追加を行っても良いことは、当業者には明らかである。
【００６７】
図6には、本発明の一般的な方法の一例としての実施例を示す。ステップ70および72では、導電性マスクパターン、およびレジスト材料のような電気的に変化する層を有する基板が、順序不同で形成される。次に、ステップ74では、電気的に変化する層がパターン化され、その特性（例えば除去剤に対する溶解度）が、マスクと基板内の埋没導電層の間の印加電場によって変化する。本技術の好適実施例では、ステップ72において、電気的に変化する層としてレジスト層が使用され、レジスト層の溶解特性は、電場の印加に従って変化し、レジストおよび下地材料の選択的な除去が可能となる。次に、ステップ74において、電場の印加によって形成されたパターンに応じて、基板に対して、溶媒系処理法等の選択的な処理が実施され、電場に露出されたマスク材料が除去される。
【００６８】
図7には、本方法の別の実施例を示す。この方法では、ステップ80、82において、導電性マスクパターンおよびレジスト層を有する基板が形成される。次に、ステップ84では、レジスト層へのマスクの設置によって、レジスト層がパターン化される。ステップ86では、マスクと基板の埋没導電層の間に電場が印加され、レジストの特性（すなわち除去剤に対する溶解度）が変化する。次に、ステップ86では、マスクが基板から分離され、ステップ90では、電場に露出されたレジストが選択的に除去される。
【００６９】
図8には、本方法の実施例の別の例を示す。この方法では、所望の順番で、ステップ100、102において、導電性マスクパターンと基板の両方が形成される。基板の埋没導電層の上部には、電場感応レジスト層が形成される。次に、ステップ104では、分子レジスト層上にマスクが設置され、ステップ106において、マスクと基板の埋没導電層の間に、電場が印加され、分子結合が開裂され、または溶媒中のレジスト材料の溶解度が増大する。次に、ステップ108において、基板からマスクが取り外され、ステップ110において、電場に露出されたレジストの部分が選択的に除去される。最後にステップ112では、必要に応じて、分子層のパターンが別の材料に転写され、その材料がパターン化される。
【００７０】
電場感応性レジスト層は、自己組織化分子層、高分子、モノマー、オリゴマー、電場の影響下で溶解度が変化する無機材料等を有しても良い。
【００７１】
NEL製作法を容易にするための、NEL製作機械について説明する。この機械は、前述のNEL位置合わせ機能を利用するが、さらに、所望の数のマスクと基板の間の電極部分に、電場を印加することができることが好ましい。この機械の一実施例は、NEL処理の際に必要となる平行度の制御、およびマスクと基板表面の間隔幅の制御が可能となるように構成される。この機械は、例えば、インプリントリソグラフィーの発明者によって開発されたインプリント機械を改良することにより、自由度が6の機械的な制御システムを提供することが好ましい。
【００７２】
この機械のある実施例では、ガス間隙センサが、レンズ透過（TTL）位置合わせセンサと一体化され、マスクの基板表面までのアプローチ方法が制御される。間隙が〜10nm未満に減少した場合、マスクと基板の間の金属パッド間に形成された容量センサが活性となる。次に、マスクと基板の相対位置が、容量センサを用いて、高解像度で解像され、マスクが基板に設置される。センサの解像度レベルに近いダイナミック誤差を解消する場合、ダイナミック制御が有意である。この場合、アプローチ距離は、マスクと基板の最小パターン寸法の比に達する。ダイナミックな位置合わせが静的な位置合わせに近くなり、それを同調多軸座標動作の一部として利用することにより、オンザフライ位置合わせが可能となり、実質的に連続的で高速な処理が可能となる。
【００７３】
位置合わせの完了後、マスクおよび基板は、相互に真空ポケットに保持され、マスクと基板の間の残留空気が排出される。次に、ポケットの軟壁に、＜10psiの静水空気圧が負荷され、広い領域にわたって均一な圧力が負荷される。圧力は、正確に制御され、マスクと基板の間で密着接触が確保され、レジストの損傷が防止される。その後、マスクと基板の導電性パターン間に電圧が印加され、好ましくは分子レジスト層のようなレジスト層が「露出」される。また、マスクと基板の間の静電引力によって、導電性パターンと分子の間に、電気的接触が確保される。機械は、6乃至12インチのウェハ等の各種寸法のウェハに多機能に適合するように設計され、スケールアップの問題が解消される。
【００７４】
前述の説明には、多くのことが含まれているが、これらは、単に本発明の好適実施例のいくつかを説明するためのものであり、これらを本発明の範囲を限定するものと解してはならない。本発明の範囲は、当業者には明らかな他の実施例も包含すること、および本発明の範囲は、特許請求の範囲によってのみ限定されることは明らかである。特に説明がない限り、単数形で示された素子は、「一つおよび一つのみ」であることを意味するのではなく、「ひとつまたはそれ以上」であることを意味する。前述の好適実施例の素子に対する、当業者にとって明らかな全ての構造上、化学的および機能上の等価物は、参照文献によって明確に本願に取り入れられており、本願の請求項によって網羅されている。また、本願の請求項に含まれるのであれば、装置または方法が、必ずしも本発明によって解決される課題の各々および全てを取り扱う必要はない。さらに、本願の素子、部品、または方法ステップは、素子、部品、または方法ステップが請求項に明確に記載されているかどうかに関わらず、一般に提供することを意図してはいない。請求項に記載されていない素子は、その素子が「ミーンズクレーム」を用いて表現されたものではない限り、米国特許法第112条第6パラグラフの下で解釈される。
【００７５】
本願は、2004年1月12日に出願され、本願の参照文献として取り入れられている、出願番号60／536115の仮出願の優先権を主張するものである。
【００７６】
本願の資料の一部は、米国著作権法および他国の下で著作権の保護を受けている。著作権者は、米国特許商標庁においてファイルおよび記録を公的に利用することができるように、特許文献または開示された特許公開資料の他人によるファクシミリによる複製については許容するが、それ以外の全ての権利は、放棄されていない。米国特許法に準拠する範囲で、著作権者は、秘密性を保持する本特許資料のいずれの権利も放棄していない。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図１Ｂ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図１Ｃ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）処理のある段階の断面図である。
【図２Ａ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図２Ｂ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図２Ｃ】本発明の実施例によるナノスケール電気化学的リソグラフィー（NEL）マスク製作処理のある段階の断面図である。
【図３Ａ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図３Ｂ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図３Ｃ】本発明の実施例によるサブナノメートルマスクを製作する処理のある段階の断面図である。
【図４】本発明の一態様によるダイナミック格子マスクを用いて製作された、注文対応の任意パターンの上面図である。
【図５】本発明の一態様によるナノスケール電気化学的リソグラフィー（NEL）法で形成された任意パターン（製造段階で選定される）がパターン化された表面の斜視図である。
【図６】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図である。
【図７】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図であって、パターン処理の詳細を示した図である。
【図８】本発明の実施例によるナノスケール電気リソグラフィー法を実施する方法のフロー図であって、別の材料に最終的な基板パターンを転写する方法を示した図である。
【特許請求の範囲】
【請求項１】
リソグラフィー加工の方法であって、
導電性マスクパターンを形成するステップと、
埋没導電層の上部に、電気的に変化することが可能な層を有する基板を形成するステップと、
前記マスクパターンの導電性部分と前記埋没導電層の間に、電場を印加することによって、前記電気的に変化することが可能な層をパターン化するステップと、
前記電場の印加によって形成されたパターンにより、前記基板を選択的に処理するステップと、
を有する方法。
【請求項２】
リソグラフィー加工の方法であって、
導電性マスクを形成するステップと、
埋没導電層の上部に、電気感応性レジスト層を有する基板を形成するステップと、
前記導電性マスクを、前記基板の電気レジスト層の上に設置するステップと、
前記導電性マスクと前記基板の導電層の間に、電場を印加して、前記電気感応性レジスト層を変化させるステップと、
前記導電性マスクを前記基板から取り外すステップと、
マスクパターンに従って、電場によって選択的に露出された前記電気感応性レジストを選択的に除去するステップと、
を有する方法。
【請求項３】
前記電場の露出に従って、前記電気感応性レジスト層内に、分子鎖、結合、相、または鎖、結合および相のいずれかの組み合わせの変化が生じ、
前記電気感応性レジスト層は、実質的に、自己組織化分子、高分子、モノマー、オリゴマーおよび無機材料で構成されるレジスト材料の群から選択されることを特徴とする請求項2に記載の方法。
【請求項４】
前記電気感応性レジスト層は、前記基板の導電層上で自己組織化され、
前記電気感応性自己組織化レジスト層と、前記埋没導電層の組み合わせは、チオール／Au、シラン／SiO2、カルボニル／Ti、アミン／Ptからなる反応基／物質の組み合わせの群から選択されることを特徴とする請求項3に記載の方法。
【請求項５】
前記導電性マスクは、
電極と、
該電極の表面の絶縁体と、
前記電極から延伸する、または前記電極に接合された複数の導電性領域と、
を有することを特徴とする請求項2に記載の方法。
【請求項６】
前記導電性マスクは、
導電性基板上に導電性パターンを形成するステップと、
前記導電性基板、または前記導電性基板と導電性パターンの組み合わせの上部に、絶縁層を形成するステップと、
を有する方法で製作されることを特徴とする請求項2に記載の方法。
【請求項７】
当該リソグラフィー加工の方法は、ほぼ10ナノメートル（10nm）以下のマスクパターン形状寸法に利用することができることを特徴とする請求項6に記載の方法。
【請求項８】
さらに、絶縁層を研磨するステップを有し、導電性パターンが露出し、基板の表面が平坦化されることを特徴とする請求項6に記載の方法。
【請求項９】
前記導電性マスクは、
導電層を有する基板上に、導電性パターンを形成するステップと、
前記導電性パターン上に、少なくとも2つの異なる金属を有する多層格子を成膜するステップと、
前記多層格子の表面の一部を除去するステップと、
異なる金属が別個に変化する選択処理において、前記多層格子の表面を処理するステップと、
を有する方法によって製作されることを特徴とする請求項2に記載の方法。
【請求項１０】
前記多層格子の前記表面の一部は、研磨処理によって除去されることを特徴とする請求項9に記載の方法。
【請求項１１】
前記多層格子の前記処理するステップは、金属が選択的に酸化される酸化処理ステップを有することを特徴とする請求項9に記載の方法。
【請求項１２】
前記多層格子の加工処理によって、1ナノメートル（1nm）未満の解像度が得られることを特徴とする請求項9に記載の方法。
【請求項１３】
前記電気感応性レジスト層は、前記電場に応じて、構造が変化するように構成され、前記レジストを選択的に除去する処理の際、溶解度が増大または低下することを特徴とする請求項2に記載の方法。
【請求項１４】
前記電気感応性レジスト層は、前記電場に露出された部分において、分子鎖、結合、または相に変化が生じる材料であり、これにより、溶媒系除去処理の際に、前記材料の溶解度が増大することを特徴とする請求項2に記載の方法。
【請求項１５】
さらに、前記基板を処理し、他の材料にレジスト層のパターンを転写するステップを有することを特徴とする請求項2に記載の方法。
【請求項１６】
さらに、前記導電性マスク、前記基板の前記埋没導電層、または両者の組み合わせを、別個にアドレス処理することが可能な導電性領域に分割するステップを有し、
前記別個にアドレス処理することが可能な導電性領域に印加される電場のパターンに従って、パターンが形成されることを特徴とする請求項2に記載の方法。
【請求項１７】
さらに、
前記導電性マスクを、第1組の別個にアドレス処理することが可能な平行導電性ストリップに分割するステップと、
前記埋没導電層を、第2組の別個にアドレス処理することが可能な平行導電性ストリップであって、前記第1組と直交するように配向された平行導電性ストリップに分割するステップと、
を有し、
前記電場は、第1組および第2組の別個にアドレス処理することが可能な導電性素子内の、選択された導電性ストリップの間に印加され、パターン処理を行う前記レジスト層が選定されることを特徴とする請求項2に記載の方法。
【請求項１８】
さらに、導電性マスクと基板の埋没導電層の間の容量を検知することにより、前記基板に対する前記導電性マスクの位置を検知するステップを有することを特徴とする請求項2に記載の方法。
【請求項１９】
リソグラフィー加工の方法であって、
導電性マスクを形成するステップと、
埋没導電層の上部に、電場感応性レジスト層を有する基板を形成するステップと、
前記基板の電場感応性レジスト層上の前記導電性マスクを研磨するステップと、
前記導電性マスクと前記基板の埋没導電層の間に電場を印加して、溶媒に対するレジストの溶解度を変化させるステップと、
前記導電性マスクを前記基板から取り外すステップと、
溶媒を用いて、マスクパターンに従って、電場によって選択的に露出された前記電場感応性レジストを選択的に除去するステップと、
前記電場感応性レジスト層のパターンを、他の材料に転写して、該材料をパターン化するステップと、
を有する方法。
【請求項２０】
さらに、
前記導電性マスク、前記基板の前記埋没導電層、または両者を、別個にアドレス処理することが可能な導電性領域に分割するステップを有し、
前記別個にアドレス処理することが可能な導電性領域の間に印加される電場の露出範囲に従って、パターンが製作されることを特徴とする請求項19に記載の方法。
【請求項１】
リソグラフィー加工の方法であって、
導電性マスクパターンを形成するステップと、
埋没導電層の上部に、電気的に変化することが可能な層を有する基板を形成するステップと、
前記マスクパターンの導電性部分と前記埋没導電層の間に、電場を印加することによって、前記電気的に変化することが可能な層をパターン化するステップと、
前記電場の印加によって形成されたパターンにより、前記基板を選択的に処理するステップと、
を有する方法。
【請求項２】
リソグラフィー加工の方法であって、
導電性マスクを形成するステップと、
埋没導電層の上部に、電気感応性レジスト層を有する基板を形成するステップと、
前記導電性マスクを、前記基板の電気レジスト層の上に設置するステップと、
前記導電性マスクと前記基板の導電層の間に、電場を印加して、前記電気感応性レジスト層を変化させるステップと、
前記導電性マスクを前記基板から取り外すステップと、
マスクパターンに従って、電場によって選択的に露出された前記電気感応性レジストを選択的に除去するステップと、
を有する方法。
【請求項３】
前記電場の露出に従って、前記電気感応性レジスト層内に、分子鎖、結合、相、または鎖、結合および相のいずれかの組み合わせの変化が生じ、
前記電気感応性レジスト層は、実質的に、自己組織化分子、高分子、モノマー、オリゴマーおよび無機材料で構成されるレジスト材料の群から選択されることを特徴とする請求項2に記載の方法。
【請求項４】
前記電気感応性レジスト層は、前記基板の導電層上で自己組織化され、
前記電気感応性自己組織化レジスト層と、前記埋没導電層の組み合わせは、チオール／Au、シラン／SiO2、カルボニル／Ti、アミン／Ptからなる反応基／物質の組み合わせの群から選択されることを特徴とする請求項3に記載の方法。
【請求項５】
前記導電性マスクは、
電極と、
該電極の表面の絶縁体と、
前記電極から延伸する、または前記電極に接合された複数の導電性領域と、
を有することを特徴とする請求項2に記載の方法。
【請求項６】
前記導電性マスクは、
導電性基板上に導電性パターンを形成するステップと、
前記導電性基板、または前記導電性基板と導電性パターンの組み合わせの上部に、絶縁層を形成するステップと、
を有する方法で製作されることを特徴とする請求項2に記載の方法。
【請求項７】
当該リソグラフィー加工の方法は、ほぼ10ナノメートル（10nm）以下のマスクパターン形状寸法に利用することができることを特徴とする請求項6に記載の方法。
【請求項８】
さらに、絶縁層を研磨するステップを有し、導電性パターンが露出し、基板の表面が平坦化されることを特徴とする請求項6に記載の方法。
【請求項９】
前記導電性マスクは、
導電層を有する基板上に、導電性パターンを形成するステップと、
前記導電性パターン上に、少なくとも2つの異なる金属を有する多層格子を成膜するステップと、
前記多層格子の表面の一部を除去するステップと、
異なる金属が別個に変化する選択処理において、前記多層格子の表面を処理するステップと、
を有する方法によって製作されることを特徴とする請求項2に記載の方法。
【請求項１０】
前記多層格子の前記表面の一部は、研磨処理によって除去されることを特徴とする請求項9に記載の方法。
【請求項１１】
前記多層格子の前記処理するステップは、金属が選択的に酸化される酸化処理ステップを有することを特徴とする請求項9に記載の方法。
【請求項１２】
前記多層格子の加工処理によって、1ナノメートル（1nm）未満の解像度が得られることを特徴とする請求項9に記載の方法。
【請求項１３】
前記電気感応性レジスト層は、前記電場に応じて、構造が変化するように構成され、前記レジストを選択的に除去する処理の際、溶解度が増大または低下することを特徴とする請求項2に記載の方法。
【請求項１４】
前記電気感応性レジスト層は、前記電場に露出された部分において、分子鎖、結合、または相に変化が生じる材料であり、これにより、溶媒系除去処理の際に、前記材料の溶解度が増大することを特徴とする請求項2に記載の方法。
【請求項１５】
さらに、前記基板を処理し、他の材料にレジスト層のパターンを転写するステップを有することを特徴とする請求項2に記載の方法。
【請求項１６】
さらに、前記導電性マスク、前記基板の前記埋没導電層、または両者の組み合わせを、別個にアドレス処理することが可能な導電性領域に分割するステップを有し、
前記別個にアドレス処理することが可能な導電性領域に印加される電場のパターンに従って、パターンが形成されることを特徴とする請求項2に記載の方法。
【請求項１７】
さらに、
前記導電性マスクを、第1組の別個にアドレス処理することが可能な平行導電性ストリップに分割するステップと、
前記埋没導電層を、第2組の別個にアドレス処理することが可能な平行導電性ストリップであって、前記第1組と直交するように配向された平行導電性ストリップに分割するステップと、
を有し、
前記電場は、第1組および第2組の別個にアドレス処理することが可能な導電性素子内の、選択された導電性ストリップの間に印加され、パターン処理を行う前記レジスト層が選定されることを特徴とする請求項2に記載の方法。
【請求項１８】
さらに、導電性マスクと基板の埋没導電層の間の容量を検知することにより、前記基板に対する前記導電性マスクの位置を検知するステップを有することを特徴とする請求項2に記載の方法。
【請求項１９】
リソグラフィー加工の方法であって、
導電性マスクを形成するステップと、
埋没導電層の上部に、電場感応性レジスト層を有する基板を形成するステップと、
前記基板の電場感応性レジスト層上の前記導電性マスクを研磨するステップと、
前記導電性マスクと前記基板の埋没導電層の間に電場を印加して、溶媒に対するレジストの溶解度を変化させるステップと、
前記導電性マスクを前記基板から取り外すステップと、
溶媒を用いて、マスクパターンに従って、電場によって選択的に露出された前記電場感応性レジストを選択的に除去するステップと、
前記電場感応性レジスト層のパターンを、他の材料に転写して、該材料をパターン化するステップと、
を有する方法。
【請求項２０】
さらに、
前記導電性マスク、前記基板の前記埋没導電層、または両者を、別個にアドレス処理することが可能な導電性領域に分割するステップを有し、
前記別個にアドレス処理することが可能な導電性領域の間に印加される電場の露出範囲に従って、パターンが製作されることを特徴とする請求項19に記載の方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００７−５２５８３２（Ｐ２００７−５２５８３２Ａ）
【公表日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００６−５４９５４８（Ｐ２００６−５４９５４８）
【出願日】平成１７年１月１２日（２００５．１．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０００９０１
【国際公開番号】ＷＯ２００５／０７０１６７
【国際公開日】平成１７年８月４日（２００５．８．４）
【出願人】（５０１３２５９４５）ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア (10)
【氏名又は名称原語表記】ＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＡＬＩＦＯＲＮＩＡ
【Ｆターム（参考）】
【公表日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願日】平成１７年１月１２日（２００５．１．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０００９０１
【国際公開番号】ＷＯ２００５／０７０１６７
【国際公開日】平成１７年８月４日（２００５．８．４）
【出願人】（５０１３２５９４５）ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア (10)
【氏名又は名称原語表記】ＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＡＬＩＦＯＲＮＩＡ
【Ｆターム（参考）】
[ Back to top ]